JP3693665B2

JP3693665B2 - 容量検出回路及び容量検出方法

Info

Publication number: JP3693665B2
Application number: JP2003287991A
Authority: JP
Inventors: 正巳八壁
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2003-08-06
Filing date: 2003-08-06
Publication date: 2005-09-07
Anticipated expiration: 2023-08-06
Also published as: JP2005055362A; EP1686383A1; KR100655258B1; WO2005015246A1; US7557590B2; KR20060024345A; US20080150553A1; CN100478691C; NO20061073L; TW200508619A; TWI266061B; CN1826534A; EP1686383A4

Description

本発明は、静電容量を検出する回路に関し、特に、微小な静電容量の変化分に対応した信号を出力する回路に関する。

従来、物理量の変化に応じて静電容量（以下、単に「容量」という。）が変化する容量型センサの検出回路として、図１０に示される容量検出回路１０がある。
この容量検出回路１０は、容量型センサＣｓの容量に対応した電圧信号を出力する回路であり、容量型センサＣｓ、入力保護回路１１、抵抗Ｒｈ、バッファアンプ１２、容量型センサＣｓとバッファアンプ１２とを接続する信号線１３等から構成される（入力保護回路としては、例えば、特許文献１参照）。

容量型センサＣｓの１つの電極には電圧Ｖｂが印加され、他の電極は、信号線１３を介してバッファアンプ１２の入力端子に接続されている。入力保護回路１１は、信号線１３に飛び込む静電気等の高電圧を電源電圧にクランプする回路であり、信号線１３と正電源（＋Ｖｄｄ）及び負電源（−Ｖｄｄ）との間に接続されたダイオードＤｐ及びＤｍからなる。

このような従来の容量検出回路１０の動作は次の通りである。
いま、信号線１３の寄生容量（浮遊容量）をＣｉとすると、バッファアンプ１２の入力電圧Ｖｉｎは、容量型センサＣｓに印加された電圧Ｖｂを容量型センサＣｓと寄生容量Ｃｉとで決まる分圧となるので、
Ｖｉｎ＝Ｖｂ・（１／ｊωＣｉ）／（１／ｊωＣｓ＋１／ｊωＣｉ）
となる。ところで、バッファアンプ１２の電圧増幅率は１であるので、
Ｖｏｕｔ＝Ｖｉｎ
が成立する。よって、上記２つの式からＶｉｎを消去すると、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｂ・Ｃｓ／（Ｃｓ＋Ｃｉ）
となる。ここで、容量型センサＣｓの容量が物理量の変化に依存する成分（変化容量ΔＣ）と依存しない成分（基準容量Ｃｄ）との和で表されるとすると、つまり、
Ｃｓ＝Ｃｄ＋ΔＣ
で表されるとすると、上記出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｂ・（Ｃｄ＋ΔＣ）／（Ｃｄ＋ΔＣ＋Ｃｉ）
となる。ここで、Ｖｂが直流電圧のとき、出力電圧Ｖｏｕｔのうち、物理量の変化に対応する交流分Ｖｏだけが最終的な信号となるので、その交流分Ｖｏは、
Ｖｏ＝Ｖｂ・ΔＣ／（Ｃｄ＋ΔＣ＋Ｃｉ） −−（式１）
となる（ここで、Ｖｏは、物理量の時間的変化「例えばΔＣ」に依存する成分によるものであるということができる）。

上記式１から分かるように、このような容量検出回路では、感度を向上させるためには、ΔＣ、Ｃｄ、Ｖｂが一定であることから、寄生容量Ｃｉを小さくする、又は、ゼロにすることが望ましい。
特開平５−３３５４９３号公報

ところが、寄生容量Ｃｉを小さくすることは容易なことではない。
図１１は、図１０に示された容量検出回路１０の通常動作時（ダイオードＤｐ及びＤｍが逆バイアスされている時）における等価回路図である。ここでは、ダイオードＤｐ及びＤｍの容量（逆バイアス時における空乏層容量）がそれぞれコンデンサＣｄｐ及びＣｄｍとして、バッファアンプ１２の入力容量がコンデンサＣｇとして図示されている。寄生容量Ｃｉは、これらのコンデンサＣｄｐ、Ｃｄｍ、Ｃｇの容量の合計値、つまり、
Ｃｉ＝Ｃｄｐ＋Ｃｄｍ＋Ｃｇ
となるが、いずれも、必要不可欠な回路から生じる寄生容量である。

ここで、もし、容量検出回路１０全体をワンチップＩＣで形成することができるならば、入力保護回路１１を設けないことで、寄生容量Ｃｉを大幅に削減することができる。しかしながら、複数種類の部品を組み合わせて製品を製造する必要がある場合や容量型センサＣｓと検出回路とを離れた位置に実装しなければならない場合等においては、容量型センサＣｓと検出回路とが分離された構造で容量検出回路を実装しなければならず、バッファアンプ１２の入力段に入力保護回路１１を設けることは避けることができない。そのために、入力保護回路１１に起因する寄生容量が加算されることとなり、容量検出回路の感度が低下してしまうという問題がある。
そこで、本発明は、このような課題に鑑みてなされたものであり、入力保護回路を備え、かつ、高い感度をもつ容量検出回路を提供することを目的とする。

上記目的を達成するために、本発明に係る容量検出回路は、入力保護回路を構成するダイオードの容量をキャンセルする工夫を施している。
つまり、本発明に係る容量検出回路は、被検出コンデンサの容量を検出する回路であって、前記被検出コンデンサに信号線を介して接続される第１バッファアンプ部と、前記信号線と第１電源との間に直列に接続された第１及び第２ダイオードと、前記信号線と第２電源との間に直列に接続された第３及び第４ダイオードとを含み、前記第１バッファアンプ部の出力端子が、前記第１ダイオードと前記第２ダイオードとの第１接続点、及び、前記第３ダイオードと前記第４ダイオードとの第２接続点に接続されていることを特徴とする。これによって、信号線に接続された第１ダイオード及び第３ダイオードの両端が同電位となるので、ダイオードの容量がキャンセルされ、寄生容量が小さくなり、容量検出回路の感度が大きくなる。

ここで、第１電源は好ましくは正の電位で、通常は、回路の中の正電源を用いる。また、第２電源は好ましくは負の電位で、通常は、回路の中の負電源又はグランドを用いる。第１バッファアンプ部はバッファアンプの機能を有するなら何でもよい。第１バッファアンプ部の電圧増幅率は「１」が最も好ましいが、それ以外の値でも可能である。さらに、被検出コンデンサに印加するバイアス電圧は交流でも、直流でも、直流がのった交流でもよい。

また、前記第１バッファアンプ部の出力端子と前記第１及び第２接続点とを、それぞれ、第１及び第２コンデンサを介して交流的に接続し、前記第１接続点については、第１抵抗を介して前記第１電源の電位と前記信号線の電位との間の電位に接続し、前記第２接続点については、第２抵抗を介して前記第２電源の電位と前記信号線の電位との間の電位に接続してもよい。このとき、前記第１及び第２抵抗の抵抗値と前記第１及び第２コンデンサの容量値として、前記第１バッファアンプ部の出力信号のうち、前記被検出コンデンサの変化容量及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させるような抵抗値及び容量値とするのが好ましい。これによって、第１バッファアンプ部の出力端子と前記第１及び第２接続点とは交流的に接続されることとなり、信号線に接続された第１ダイオード及び第３ダイオードの両端が交流的に同電位となるので、これらのダイオードの容量がキャンセルされ、寄生容量が小さくなり、被検出コンデンサの変化容量を検出する回路としての感度が大きくなる。

また、前記第１抵抗と前記第１コンデンサとの接続点と前記第１接続点との間に、第２バッファアンプ部を接続するとともに、前記第２抵抗と前記第２コンデンサとの接続点と前記第２接続点との間に、第３バッファアンプ部を接続してもよい。ここで、好ましくは、前記第１接続点の電位と前記第２接続点の電位とが前記信号線の電位と同じになるように、前記第１〜第３バッファアンプ部のそれぞれの電圧増幅率を設定する。更により好ましくは、第１〜第３バッファアンプ部の電圧増幅率をすべて１とする。これによって、より確実に、第１ダイオード及び第３ダイオードの両端が同電位に確保される。

また、前記第１バッファアンプ部は、入力段の回路として、ＭＯＳＦＥＴを含み、前記ＭＯＳＦＥＴのゲートが前記第１バッファアンプ部の入力端子に接続されている場合には、前記ＭＯＳＦＥＴの基板と前記第１バッファアンプ部の出力端子とを接続するのが好ましい。これによって、第１バッファアンプ部の入力容量がキャンセルされ、容量検出回路の感度が向上される。

また、前記容量検出回路はさらに、テスト信号を入力するためのテスト端子と、前記第１バッファアンプ部の入力端子と前記テスト端子との間に直列に接続されたテスト用コンデンサとスイッチとを設けてもよい。これによって、容量検出回路を、被検出コンデンサと分離された回路として実現する場合に、被検出コンデンサが接続されていない状態であっても、被検出コンデンサが接続されているのに等しい状態とし、容量検出回路単体で動作テストを行うことができる。

なお、本発明は、このような容量検出回路として実現することができるだけでなく、入力保護回路のダイオードの容量をキャンセルすることによって感度を向上させる容量検出方法として実現することもできる。

本発明に係る容量検出回路によれば、入力保護回路を構成するダイオードのうち、信号線に接続されたダイオードの容量がキャンセルされるので、信号線の寄生容量が小さくなり、容量検出回路の感度が大幅に向上される。

また、容量検出回路を構成するバッファアンプ部の出力信号のうち、容量型センサの容量変化及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を入力保護回路のダイオードに印加させることで、入力保護回路を構成するダイオードのうち、信号線に接続されたダイオードの両端の電位が交流的に同一となり、容量がキャンセルされるので、信号線の寄生容量が小さくなり、容量型センサの容量変化を検出する容量検出回路としての感度が大幅に向上される。

また、バッファアンプの入力段におけるＭＯＳＦＥＴの基板とバッファアンプの出力端子とを接続しておくことで、バッファアンプの入力容量がキャンセルされるので、信号線の寄生容量が減少し、容量検出回路の感度が向上される。

さらに、容量検出回路にテスト用コンデンサとスイッチとを組み込んでおくことで、容量型センサが接続されていない状態であっても、容量検出回路に容量型センサが接続されたに等しい状態を作ることができ、回路の動作テストを行うことが可能となる。一方、動作テストを行っていないときは、テスト用コンデンサをバッファアンプ部の入力端子と出力端子との間に接続しておくようにすることができる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。
（実施の形態１）
図１は、本発明の一例として実施の形態１における容量検出回路２０の回路図を例示したものである。

この容量検出回路２０は、容量型センサＣｓの容量に対応した電圧信号を出力する回路であり、容量型センサＣｓ、入力保護回路２１、抵抗Ｒｈ、バッファアンプ１２、容量型センサＣｓとバッファアンプ１２とを接続する信号線１３等から構成される。信号線１３は、プルアップ抵抗Ｒｈを介して電源Ｖｈに接続され、直流電位が固定されている。バッファアンプ１２は、入力インピーダンスが高く、かつ、出力インピーダンスが低い電圧増幅率が１のインピーダンス変換器である。図１０に示された従来の容量検出回路１０に比べ、入力保護回路２１の構成、及び、バッファアンプ１２の出力と入力保護回路２１とが接続されている点等が異なる。以下、従来の容量検出回路と同一の構成要素には同一の符号を付し、その説明を省略し、異なる点を説明する。

入力保護回路２１は、信号線１３と正電源（＋Ｖｄｄ）との間に信号線１３から正電源（＋Ｖｄｄ）に向かって電流が流れる方向となるように接続された２つのダイオードＤｐ１及びＤｐ２と、信号線１３と負電源（−Ｖｄｄ）との間に負電源（−Ｖｄｄ）から信号線１３に向かって電流が流れる方向となるように接続された２つのダイオードＤｍ１及びＤｍ２とから構成される。

そして、バッファアンプ１２の出力端子は、入力保護回路２１のダイオードＤｐ１とダイオードＤｐ２との接続点２１ａに接続されるとともに、ダイオードＤｍ１とＤｍ２との接続点２１ｂに接続されている。

以上のように構成された容量検出回路２０の動作は次の通りである。
図２は、図１に示された容量検出回路２０の等価回路である。ここでは、ダイオードＤｐ２及びＤｍ１の容量がそれぞれコンデンサＣｄｐ及びＣｄｍとして、バッファアンプ１２の入力容量がコンデンサＣｇとして図示されている。

コンデンサＣｄｐに着目すると、その両端は、バッファアンプ１２の入力端子及び出力端子に接続されているので、同電位となる。同様に、コンデンサＣｄｍの両端も同電位となる。つまり、これらのコンデンサＣｄｐ及びＣｄｍは、いずれも、その両端が同電位となり、蓄積電荷がゼロとなり、見かけ上、容量Ｃｄｐ及びＣｄｍがゼロとなる。これは、コンデンサの容量Ｃと蓄積電荷Ｑと両端子間の電圧Ｖとの関係、
Ｑ＝Ｃ・Ｖ
において、Ｖ＝０の場合にＱ＝０、つまり、蓄積電荷がゼロとなり、見かけ上、容量Ｃがゼロの場合に等しいこととなることから容易に理解できる。

以上のことから、信号線１３に接続されている２つのダイオードＤｐ２及びＤｍ１の容量（コンデンサＣｄｐ及びＣｄｍ）を無視することができるので、信号線１３の寄生容量Ｃｉは、コンデンサＣｇだけ、つまり、
Ｃｉ＝Ｃｇ
となる。よって、従来の容量検出回路１０における信号線１３の寄生容量Ｃｉ（＝Ｃｄｐ＋Ｃｄｍ＋Ｃｇ）に比べ、入力保護回路に起因する容量分が削減されることとなり、その分だけ、容量検出回路２０の感度が向上する。つまり、上述の式１における分母に含まれるＣｉが大幅に小さくなり、回路ゲイン、
ΔＣ／（Ｃｄ＋ΔＣ＋Ｃｉ）
が従来よりも大幅に大きくなる。

（実施の形態２）
図３は、本発明の一例である実施の形態２における容量検出回路３０の回路図を例示したものである。

この容量検出回路３０は、容量型センサＣｓの容量に対応した電圧信号を出力する回路であり、容量型センサＣｓ、入力保護回路３１、抵抗Ｒｈ、バッファアンプ１２、コンデンサＣｐ、コンデンサＣｍ、容量型センサＣｓとバッファアンプ１２とを接続する信号線１３等から構成される。図１に示された実施の形態１の容量検出回路２０に比べ、２つのコンデンサＣｐ及びＣｍと２つの抵抗Ｒｐ及びＲｍが追加されている点が異なる。以下、実施の形態１の容量検出回路２０と同一の構成要素には同一の符号を付し、その説明を省略し、異なる点を説明する。

入力保護回路３１のダイオードＤｐ１とダイオードＤｐ２との接続点３１ａには、正の固定電圧Ｖｐとの間に抵抗Ｒｐが接続されるとともに、バッファアンプ１２の出力端子との間にコンデンサＣｐが接続されている。同様に、入力保護回路３１のダイオードＤｍ１とダイオードＤｍ２との接続点３１ｂには、負の固定電圧Ｖｍとの間に抵抗Ｒｍが接続されるとともに、バッファアンプ１２の出力端子との間にコンデンサＣｍが接続されている。

コンデンサＣｐと抵抗Ｒｐは、バッファアンプ１２の出力電圧を入力とし、これらの接続点を出力とするハイパスフィルタを構成しているが、容量型センサＣｓの変化容量ΔＣ及びバイアス電源の電圧Ｖｂ（交流分）に対応する周波数帯域の信号を通過させる時定数となるように、その容量値及び抵抗値が設定されている。同様に、コンデンサＣｍと抵抗Ｒｍについても、同様の周波数帯域の信号を通過させる時定数となるように、その容量値及び抵抗値が設定されている。したがって、バッファアンプ１２の出力電圧の交流分がコンデンサＣｍを通過して入力保護回路３１の接続点３１ｂに印加されることになる。

正の固定電圧Ｖｐは、信号線１３の電位Ｖｈと正電源（＋Ｖｄｄ）との間の値であり、ダイオードＤｐ１及びＤｐ２がいずれも通常動作において逆バイアスとなるようにバイアスしておくための直流電位である。同様に、負の固定電圧Ｖｍは、信号線１３の電位Ｖｈと負電源（−Ｖｄｄ）との間の値であり、ダイオードＤｍ１及びＤｍ２がいずれも通常動作において逆バイアスとなるようにバイアスしておくための直流電位である。

以上のように構成された容量検出回路３０の動作は次の通りである。
図４は、図３に示された容量検出回路３０の等価回路である。ここでは、ダイオードＤｐ２及びＤｍ１の容量がそれぞれコンデンサＣｄｐ及びＣｄｍとして、バッファアンプ１２の入力容量がコンデンサＣｇとして図示されている。

信号線１３における電圧の交流分は、バッファアンプ１２から出力され、コンデンサＣｐ及びＣｍを通過して、入力保護回路３１の接続点３１ａ及び３１ｂに印加される。つまり、交流分に着目すると、コンデンサＣｄｐ及びＣｄｍは、それぞれ、両端の電位が同一となり、実施の形態１と同様に、見かけ上、容量Ｃｄｐ及びＣｄｍがゼロとなる。

以上のことから、信号線１３に接続されている２つのダイオードＤｐ２及びＤｍ１の容量（コンデンサＣｄｐ及びＣｄｍ）を無視することができるので、信号線１３の寄生容量ＣｉはコンデンサＣｇだけとなり、実施の形態１と同様の効果が奏される。

以上の動作を解析式を用いて説明すると次の通りである。
図５（ａ）は、容量検出回路３０が定常状態、つまり、容量型センサＣｓの容量が定常値Ｃｄに等しい（変化容量ΔＣ＝０である）ときの各箇所での電圧値を記入した回路図である。ここで電圧Ｖｂを直流とする。つまり、信号線１３の電圧はＶｈであり、バッファアンプ１２の出力電圧はＶｈであり、入力保護回路３１の接続点３１ａの電圧はＶｐであり、入力保護回路３１の接続点３１ｂの電圧はＶｍである。

一方、図５（ｂ）は、容量検出回路３０の容量型センサＣｓの容量が変化しているときの各箇所での電圧値を記入した回路図である。つまり、信号線１３の電圧は（Ｖｓｉｇ＋Ｖｈ）であり、バッファアンプ１２の出力電圧は（Ｖｓｉｇ＋Ｖｈ）であり、入力保護回路３１の接続点３１ａの電圧は（Ｖｓｉｇ＋Ｖｐ）であり、入力保護回路３１の接続点３１ｂの電圧は（Ｖｓｉｇ＋Ｖｍ）である。

ここで、抵抗Ｒｈ及びバッファアンプ１２の入力抵抗が極めて高く、信号線１３の電荷量が保存されるとすると、図５（ａ）に示された定常状態における信号線１３の電荷量Ｑ１と図５（ｂ）に示された変化状態における信号線１３の電荷量Ｑ２とが等しくなる。

ここで、図５（ａ）に示された定常状態における信号線１３の電荷量Ｑ１は、
Ｑ１＝Ｃｄ・（Ｖｈ−Ｖｂ）＋Ｃｄｐ・（Ｖｈ−Ｖｐ）＋Ｃｄｍ（Ｖｈ−Ｖｍ）＋Ｃｇ・Ｖｈ
である。一方、図５（ｂ）に示された変化状態における信号線１３の電荷量Ｑ２は、
Ｑ２＝（Ｃｄ＋ΔＣ）・（Ｖｓｉｇ＋Ｖｈ−Ｖｂ）＋Ｃｄｐ・（Ｖｓｉｇ＋Ｖｈ−Ｖｓｉｇ−Ｖｐ）＋Ｃｄｍ（Ｖｓｉｇ＋Ｖｈ−Ｖｓｉｇ−Ｖｍ）＋Ｃｇ・（Ｖｓｉｇ＋Ｖｈ）
である。そして、
Ｑ１＝Ｑ２
が成立する。これらの式より、容量型センサＣｓの容量変化に対応する信号成分Ｖｓｉｇは、
Ｖｓｉｇ＝（ΔＣ／（Ｃｄ＋ΔＣ＋Ｃｇ））・（Ｖｂ−Ｖｈ）
と表される。この式から、バッファアンプ１２の出力信号の交流分は、入力保護回路３１の２つのダイオードＤｐ２及びＤｍ１の容量（コンデンサＣｄｐ及びＣｄｍ）の影響を受けないことが分かる。つまり、信号線１３の寄生容量Ｃｉは、見かけ上、コンデンサＣｇだけとなり、従来よりも感度が大きくなる。

以上、本発明に係る容量検出回路について、２つの実施の形態を用いて説明したが、本発明は、これらの実施の形態に限定されるものではない。

たとえば、バイアス電源の電圧Ｖｂを交流や直流がのった交流としてもよい。また、図６に示される容量検出回路４０のように、バッファアンプ４２及び４３を２つのダイオードの接続点とバッファアンプ１２の出力端子からコンデンサＣｐ又はＣｍを介して接続してもよい。この容量検出回路４０は、実施の形態２における容量検出回路３０の接続点３１ａと抵抗Ｒｐとの間、及び、接続点３１ｂと抵抗Ｒｍとの間に、入力インピーダンスが高く、かつ、出力インピーダンスが低い電圧増幅率が１のインピーダンス変換器（それぞれ、バッファアンプ４２及び４３）を挿入した回路に相当する。これによって、バッファアンプ１２の出力負荷から入力保護回路４１が切り離されるとともに、バッファアンプ４２及び４３を介して入力保護回路４１の接続点４１ａ及び４１ｂに電圧が供給されるので、コンデンサＣｄｐ及びＣｄｍの両端の電位がより確実に同電位に保持され得る。

また、図７の回路図に示されるように、バッファアンプ１２の内部の回路において、入力端子がＭＯＳＦＥＴのゲートに接続されている場合には、バッファアンプ１２の入力容量（コンデンサＣｇ）は、そのＭＯＳＦＥＴのゲート容量であり、その大部分がゲート基板間の容量である。したがって、このような場合においては、ＭＯＳＦＥＴの基板とバッファアンプ１２の出力端子とを接続してもよい。これによって、ゲート基板間の容量がキャンセルされ、寄生容量Ｃｉが小さくなり、容量検出回路の感度が向上される。

また、容量型センサＣｓを除く容量検出回路がワンチップＩＣやブレッドボード等で実現される場合においては、図８の回路図に示されるように、容量検出回路をテストするための回路を付加しておいてもよい。図８の回路図では、バッファアンプ１２の入力端子は、テスト用コンデンサ５０とスイッチ５１とを介して、テスト用ＰＡＤ（ＩＣの電極端子）５２に接続され、スイッチ５１の制御端子は切替用ＰＡＤ５３（あるいは、スイッチ切替制御回路）に接続されている。このような構成によって、テスト時には、切替用ＰＡＤ５３から所定の第１電圧を印加してスイッチ５１をテスト用ＰＡＤ５２に接続しテスト状態とすることで、容量検出回路に容量型センサ（テスト用コンデンサ５０）が接続された状態となり、テスト用ＰＡＤ５２にテスト信号を入力する等によって容量検出回路をテストすることができる。一方、テスト完了後には、切替用ＰＡＤ５３から所定の第２電圧を印加してスイッチ５１をバッファアンプ１２の出力端子に接続してテスト用コンデンサ５０の両端を同電位とし、感度低下を起こさないようにしておくこともできる。

また、実施の形態１及び２におけるバッファアンプ１２、４２、４３は、図９に示されるオペアンプ（演算増幅器）によるボルテージフォロワで構成してもよいし、ＭＯＳＦＥＴを用いた回路で構成してもよい。

また、コンデンサＣｄｐ及びＣｄｍの両端の電圧に位相差が生じる場合には、コンデンサＣｄｐ及びＣｄｍの一端から他端までのループ回路上に位相補償回路を挿入し、位相差が生じないように調整してもよい。あるいは、実施の形態２における容量検出回路３０の抵抗Ｒｐ及びＲｍを可変抵抗とし、コンデンサＣｐ及びＣｍを可変容量とすることで、位相補償と通過帯域の調整とを同時に行うようにしてもよい。

本発明は、容量検出回路として、特に、微小な静電容量の変化分に対応した信号を出力する回路として利用することができ、例えば、コンデンサマイクロホン等の物理量の変化に応じて容量が変化する容量型センサの検出回路として利用することができる。

本発明の実施の形態１における容量検出回路の回路図である。図１に示された容量検出回路の等価回路の回路図である。本発明の実施の形態２における容量検出回路の回路図である。図３に示された容量検出回路の等価回路の回路図である。図４に示された等価回路に信号電圧を記した回路図であり、（ａ）は回路が定常状態にある場合、（ｂ）は回路が変化状態にある場合の回路図である。図３に示された容量検出回路に２つのバッファアンプを付加した容量検出回路の回路図である。バッファアンプの入力段を構成するＭＯＳＦＥＴの基板とバッファアンプの出力端子とを接続した回路図である。容量検出回路にテスト用コンデンサを付加した回路図である。バッファアンプの一例を示す回路図である。従来の容量検出回路の回路図である。図１０に示された容量検出回路の等価回路の回路図である。

符号の説明

Ｃｓ容量型センサ
Ｄｐ１、Ｄｐ２、Ｄｍ１、Ｄｍ２ダイオード
Ｒｈ、Ｒｐ、Ｒｍ抵抗
ＣｄｐダイオードＤｐ２の容量
ＣｄｍダイオードＤｍ１の容量
Ｃｇバッファアンプ１２の入力容量
Ｃｐ、Ｃｍコンデンサ
１２バッファアンプ
１３信号線
２０、３０、４０容量検出回路
２１、３１、４１入力保護回路
２１ａ、２１ｂ、３１ａ、３１ｂ、４１ａ、４１ｂ接続点
４２、４３バッファアンプ
５０テスト用コンデンサ
５１スイッチ
５２テスト用ＰＡＤ
５３スイッチ切替制御回路

Claims

被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される第１バッファアンプ部と、
前記信号線と第１電源との間に直列に接続された第１及び第２ダイオードと、
前記信号線と第２電源との間に直列に接続された第３及び第４ダイオードとを含み、
前記第１バッファアンプ部の出力端子が、前記第１ダイオードと前記第２ダイオードとの第１接続点、及び、前記第３ダイオードと前記第４ダイオードとの第２接続点に接続されている
ことを特徴とする容量検出回路。
前記第１バッファアンプ部の電圧増幅率が１である
ことを特徴とする請求項１記載の容量検出回路。
前記第１バッファアンプ部の出力端子は、前記第１及び第２接続点と、それぞれ、第１及び第２コンデンサを介して交流的に接続され、
前記第１接続点は、第１抵抗を介して前記第１電源の電位と前記信号線の電位との間の電位に接続され、
前記第２接続点は、第２抵抗を介して前記第２電源の電位と前記信号線の電位との間の電位に接続されている
ことを特徴とする請求項１又は２記載の容量検出回路。
前記第１抵抗と前記第１コンデンサは、前記第１バッファアンプ部の出力信号のうち、前記被検出コンデンサの変化容量及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させるような抵抗値及び容量値であり、
前記第２抵抗と前記第２コンデンサは、前記第１バッファアンプ部の出力信号のうち、前記被検出コンデンサの変化容量及び当該被検出コンデンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させるような抵抗値及び容量値である
ことを特徴とする請求項３記載の容量検出回路。
前記第１抵抗と前記第１コンデンサとの接続点と前記第１接続点との間には第２バッファアンプ部が接続され、
前記第２抵抗と前記第２コンデンサとの接続点と前記第２接続点との間には第３バッファアンプ部が接続されている
ことを特徴とする請求項３又は４記載の容量検出回路。
前記第１接続点の電位と前記第２接続点の電位とが前記信号線の電位と同じになるように、前記第１〜第３バッファアンプ部のそれぞれの電圧増幅率が設定されている
ことを特徴とする請求項５記載の容量検出回路。
前記第１バッファアンプ部は、入力段の回路として、ＭＯＳＦＥＴを含み、
前記ＭＯＳＦＥＴのゲートは、前記第１バッファアンプ部の入力端子に接続され、
前記ＭＯＳＦＥＴの基板は、前記第１バッファアンプ部の出力端子に接続されている
ことを特徴とする請求項１〜６のいずれか１項に記載の容量検出回路。
前記容量検出回路はさらに、
テスト信号を入力するためのテスト端子と、
前記第１バッファアンプ部の入力端子と前記テスト端子との間に直列に接続されたテスト用コンデンサとスイッチとを含む
ことを特徴とする請求項１〜７のいずれか１項に記載の容量検出回路。
被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される電圧増幅率が１のバッファアンプ部と、
前記信号線と第１電源との間に、前記信号線から前記第１電源に向かって電流が流れる方向に直列接続された第１及び第２ダイオードと、
前記信号線と第２電源との間に、前記第２電源から前記信号線に向かって電流が流れる方向に直列接続され第３及び第４ダイオードと、
前記信号線と前記第１電源の電位以下で前記第２電源の電位以上の電位との間に接続された抵抗とを含み、
前記バッファアンプ部の出力端子が、前記第１ダイオードと前記第２ダイオードとの接続点、及び、前記第３ダイオードと前記第４ダイオードとの接続点に接続されている
ことを特徴とする容量検出回路。
被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される電圧増幅率が１のバッファアンプ部と、
前記信号線と第１電源との間に、前記信号線から前記第１電源に向かって電流が流れる方向に直列接続された第１及び第２ダイオードと、
前記信号線と第２電源との間に、前記第２電源から前記信号線に向かって電流が流れる方向に直列接続され第３及び第４ダイオードと、
前記第１電源の電位以下で前記第２電源の電位以上の電位と前記信号線との間に接続された抵抗と、
前記バッファアンプ部の出力端子と、前記第１ダイオードと前記第２ダイオードとの第１接続点との間に接続されたコンデンサと、
前記第１接続点と、前記第１電源の電位と前記信号線の電位との間の電位とに接続された抵抗と、
前記バッファアンプ部の出力端子と、前記第３ダイオードと前記第４ダイオードとの第２接続点との間に接続されたコンデンサと、
前記第２接続点と、前記第２電源の電位と前記信号線の電位との間の電位とに接続された抵抗とを含む
ことを特徴とする容量検出回路。
被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される電圧増幅率が１の第１バッファアンプ部と、
前記信号線と第１電源との間に、前記信号線から前記第１電源に向かって電流が流れる方向に直列接続された第１及び第２ダイオードと、
前記信号線と第２電源との間に、前記第２電源から前記信号線に向かって電流が流れる方向に直列接続され第３及び第４ダイオードと、
前記第１バッファアンプ部の出力端子と、前記第１ダイオードと前記第２ダイオードとの第１接続点との間に直列に接続された第１コンデンサ及び第２バッファアンプ部と、
前記第１コンデンサと前記第２バッファアンプ部との接続点と、前記第１電源の電位と前記信号線の電位との間の電位とに接続された第１抵抗と、
前記第１バッファアンプ部の出力端子と、前記第３ダイオードと前記第４ダイオードとの第２接続点との間に直列に接続された第２コンデンサ及び第３バッファアンプ部と、
前記第２コンデンサと前記第３バッファアンプ部との接続点と、前記第２電源の電位と前記信号線の電位との間の電位とに接続された第２抵抗と、
前記第１電源の電位以下で前記第２電源の電位以上の電位と前記信号線との間に接続された第３抵抗とを含む
ことを特徴とする容量検出回路。
被検出コンデンサの容量を検出する方法であって、
前記被検出コンデンサと電圧増幅率が１のバッファアンプ部とを信号線で接続し、
前記信号線と第１電源との間に第１及び第２ダイオードを直列に接続するとともに、前記信号線と第２電源との間に第３及び第４ダイオードを直列に接続し、
前記バッファアンプ部の出力端子を、前記第１ダイオードと前記第２ダイオードとの接続点、及び、前記第３ダイオードと前記第４ダイオードとの接続点に接続することによって、前記信号線に接続された前記第１ダイオード及び前記第３ダイオードの容量をキャンセルさせる
ことを特徴とする容量検出方法。