JPH05335493A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPH05335493A JPH05335493A JP13690892A JP13690892A JPH05335493A JP H05335493 A JPH05335493 A JP H05335493A JP 13690892 A JP13690892 A JP 13690892A JP 13690892 A JP13690892 A JP 13690892A JP H05335493 A JPH05335493 A JP H05335493A
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- input protection
- circuit
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高融点金属シリサイドで形成される入力保護
抵抗を具備した入力保護回路において、係るパターン面
積を小さく、且つ外部から印加される過大入力電圧に対
し、入力保護抵抗自体の破壊を防止しつつ、内部回路を
充分保護し得る信頼性の高い入力保護回路を提供する。 【構成】 入力保護抵抗(13)と、保護ダイオード
(18), (19)とを接続して成る入力保護回路(2
8)と、入力保護抵抗(21)と保護ダイオード(2
6),(27)とを接続して成る入力保護回路(29)
を入力端子(11)と内部回路(30)の間に直列に2
段接続する。入力端子(11)に接続される前記入力保
護抵抗(13)の抵抗値を、前記入力保護抵抗(21)
の抵抗値よりも低減化し、且つその抵抗幅を広く形成す
る。
抵抗を具備した入力保護回路において、係るパターン面
積を小さく、且つ外部から印加される過大入力電圧に対
し、入力保護抵抗自体の破壊を防止しつつ、内部回路を
充分保護し得る信頼性の高い入力保護回路を提供する。 【構成】 入力保護抵抗(13)と、保護ダイオード
(18), (19)とを接続して成る入力保護回路(2
8)と、入力保護抵抗(21)と保護ダイオード(2
6),(27)とを接続して成る入力保護回路(29)
を入力端子(11)と内部回路(30)の間に直列に2
段接続する。入力端子(11)に接続される前記入力保
護抵抗(13)の抵抗値を、前記入力保護抵抗(21)
の抵抗値よりも低減化し、且つその抵抗幅を広く形成す
る。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路における
入力保護回路に関するものである。
入力保護回路に関するものである。
【0002】
【従来の技術】一般に、MOSトランジスタは、そのゲ
ートに、過大入力電圧が印加されると破壊されてしまう
ため、各種の入力保護方法が提案されており、例えば、
ポリシコンゲートのMOS型集積回路においては、図3
に示すような入力保護回路が設けられている。図4は、
図3における破線内の部分のパターンレイアウト例を示
す図である。図においてアルミニウム膜からなる入力端
子(1)は、コンタクト(2)を介してポリシリコン抵
抗(3)に接続され、このポリシリコン抵抗(3)は、
コンタクト(4)を介してアルミニウム配線(5)に接
続されている。そして、このアルミニウム配線(5)
は、コンタクト(6),(7)を介して、せれぞれ、P+
N型保護ダイオード(8)及び、N+P型保護ダイオー
ド(9)に接続され、さらにこの配線(5)は、内部回
路(10)に接続される。
ートに、過大入力電圧が印加されると破壊されてしまう
ため、各種の入力保護方法が提案されており、例えば、
ポリシコンゲートのMOS型集積回路においては、図3
に示すような入力保護回路が設けられている。図4は、
図3における破線内の部分のパターンレイアウト例を示
す図である。図においてアルミニウム膜からなる入力端
子(1)は、コンタクト(2)を介してポリシリコン抵
抗(3)に接続され、このポリシリコン抵抗(3)は、
コンタクト(4)を介してアルミニウム配線(5)に接
続されている。そして、このアルミニウム配線(5)
は、コンタクト(6),(7)を介して、せれぞれ、P+
N型保護ダイオード(8)及び、N+P型保護ダイオー
ド(9)に接続され、さらにこの配線(5)は、内部回
路(10)に接続される。
【0003】上述した従来例の構成において、入力端子
(1)に過大入力電圧が印加されると、この電圧がポリ
シリコン抵抗(3)及びアルミニウム配線(5)を通し
て前記保護ダイオード(8),(9)に達し、この保護
ダイオード(8)及び(9)がオン状態となって、電源
電位Vcc及び、接地電位Vssに放電される。これに
より、内部回路(10)を、過大入力電圧から保護す
る。
(1)に過大入力電圧が印加されると、この電圧がポリ
シリコン抵抗(3)及びアルミニウム配線(5)を通し
て前記保護ダイオード(8),(9)に達し、この保護
ダイオード(8)及び(9)がオン状態となって、電源
電位Vcc及び、接地電位Vssに放電される。これに
より、内部回路(10)を、過大入力電圧から保護す
る。
【0004】ここで、ポリシリコン抵抗(3)は、放電
に伴う電流を制限し、且つ高電圧が内部回路(10)の
ゲート入力に達する前に、ある程度その電圧を減衰させ
る役割を担っている。従って、上述した目的からその抵
抗値を1〜2KΩ程度にすることが一般的に行われてい
た。また、ポリシリコン抵抗(3)は、外部から過大入
力電圧が直接印加されるため、該抵抗自体の溶断あるい
は電界集中等による破壊を引き起こすことがあった。こ
のため、その抵抗幅Wを10μm程度に太く形成する必
要もあった。しかし、ポリシリコン抵抗の場合には、そ
のシート抵抗値が30Ω程度であるので、例えば1.5
KΩの抵抗値を得るには、その抵抗幅Wを10μmとし
ても抵抗長Lは500μm程度で足りる。したがって、
パターン面積の上でもチップサイズにそれ程影響を与え
ずに小さく形成することができた。
に伴う電流を制限し、且つ高電圧が内部回路(10)の
ゲート入力に達する前に、ある程度その電圧を減衰させ
る役割を担っている。従って、上述した目的からその抵
抗値を1〜2KΩ程度にすることが一般的に行われてい
た。また、ポリシリコン抵抗(3)は、外部から過大入
力電圧が直接印加されるため、該抵抗自体の溶断あるい
は電界集中等による破壊を引き起こすことがあった。こ
のため、その抵抗幅Wを10μm程度に太く形成する必
要もあった。しかし、ポリシリコン抵抗の場合には、そ
のシート抵抗値が30Ω程度であるので、例えば1.5
KΩの抵抗値を得るには、その抵抗幅Wを10μmとし
ても抵抗長Lは500μm程度で足りる。したがって、
パターン面積の上でもチップサイズにそれ程影響を与え
ずに小さく形成することができた。
【0005】なお、ここで抵抗幅Wとは、図4における
パターンレイアウトにおいて、記号Wで示されたパター
ン設計サイズを表し、抵抗長Lとは、同図における記号
Lで示されるパターン設計サイズを言うものである。
パターンレイアウトにおいて、記号Wで示されたパター
ン設計サイズを表し、抵抗長Lとは、同図における記号
Lで示されるパターン設計サイズを言うものである。
【0006】
【発明が解決しようとする課題】ところで、近年の半導
体集積回路においては、信号の伝搬遅延を低減化し、そ
の動作スピードの向上を目的として、ポリシリコンに代
わり、これよりもシート抵抗値の低い高融点金属シリサ
イド(例えば、タングステンシリサイド:シート抵抗値
3Ω程度)が使用される傾向にある。
体集積回路においては、信号の伝搬遅延を低減化し、そ
の動作スピードの向上を目的として、ポリシリコンに代
わり、これよりもシート抵抗値の低い高融点金属シリサ
イド(例えば、タングステンシリサイド:シート抵抗値
3Ω程度)が使用される傾向にある。
【0007】しかしながら、高融点金属シリサイドで前
記入力保護抵抗を形成すると、抵抗幅Wを従来と同等値
を維持しつつ且つ同等の抵抗値を確保するには、抵抗長
Lが、従来の10倍程度になってしまう。このため、入
力保護抵抗の占めるパターン面積が増大するという問題
があった。一方、パターン面積の増大を抑えるため前記
抵抗幅Wを狭くした場合には、外部から印加される過大
入力電圧によって前記入力保護抵抗自体が破壊されると
いう問題がある。
記入力保護抵抗を形成すると、抵抗幅Wを従来と同等値
を維持しつつ且つ同等の抵抗値を確保するには、抵抗長
Lが、従来の10倍程度になってしまう。このため、入
力保護抵抗の占めるパターン面積が増大するという問題
があった。一方、パターン面積の増大を抑えるため前記
抵抗幅Wを狭くした場合には、外部から印加される過大
入力電圧によって前記入力保護抵抗自体が破壊されると
いう問題がある。
【0008】本発明は、上述した問題点に鑑みて為され
たものであり、入力保護抵抗を高融点金属シリサイドで
形成した入力保護回路において、パターン面積が小さ
く、且つ入力保護抵抗自体の破壊を防止しつつ、内部回
路を十分に保護する入力保護回路を提供することを目的
としている。
たものであり、入力保護抵抗を高融点金属シリサイドで
形成した入力保護回路において、パターン面積が小さ
く、且つ入力保護抵抗自体の破壊を防止しつつ、内部回
路を十分に保護する入力保護回路を提供することを目的
としている。
【0009】
【課題を解決するための手段】本発明は、高融点金属シ
リサイドで形成される入力保護抵抗(13)と、前記入
力保護抵抗(13)と電源電位Vcc、接地電位Vss
間に接続された保護用クランプ素子としての保護ダイオ
ード(18),(19)とから構成される前段の入力保
護回路(28)と、高融点金属シリサイドで形成される
入力保護抵抗(21)と、前記入力保護抵抗(21)と
電源電位Vcc,接地電位Vss間に接続された保護用
クランプ素子としての保護ダイオード(26),(2
7)とから構成される後段の入力保護回路(29)と
を、入力端子(11)と内部回路(30)との間に直列
に接続し、前段の入力保護抵抗(13)を後段の入力保
護抵抗(21)より低抵抗にし、且つ前段の入力保護抵
抗(13)の抵抗幅W1を後段の入力保護抵抗(21)
の抵抗幅W2より広く形成したことを特徴としている。
リサイドで形成される入力保護抵抗(13)と、前記入
力保護抵抗(13)と電源電位Vcc、接地電位Vss
間に接続された保護用クランプ素子としての保護ダイオ
ード(18),(19)とから構成される前段の入力保
護回路(28)と、高融点金属シリサイドで形成される
入力保護抵抗(21)と、前記入力保護抵抗(21)と
電源電位Vcc,接地電位Vss間に接続された保護用
クランプ素子としての保護ダイオード(26),(2
7)とから構成される後段の入力保護回路(29)と
を、入力端子(11)と内部回路(30)との間に直列
に接続し、前段の入力保護抵抗(13)を後段の入力保
護抵抗(21)より低抵抗にし、且つ前段の入力保護抵
抗(13)の抵抗幅W1を後段の入力保護抵抗(21)
の抵抗幅W2より広く形成したことを特徴としている。
【0010】
【作用】上述の手段によれば、入力端子(11)に直接
接続される前段の入力保護抵抗(13)は比較的低い抵
抗値なので、その抵抗幅W1を広く形成しても抵抗長L
1は小さくて済む。また、後段の入力保護抵抗(21)
は、前段の入力保護回路(13)によって、入力端子
(11)に印加される過大入力電圧はある程度減衰され
ているので破壊のおそれがない。したがって、その抵抗
幅W2を狭く形成できるので抵抗長L2の大幅な増大を
招くことなく、高い抵抗値が実現できる。
接続される前段の入力保護抵抗(13)は比較的低い抵
抗値なので、その抵抗幅W1を広く形成しても抵抗長L
1は小さくて済む。また、後段の入力保護抵抗(21)
は、前段の入力保護回路(13)によって、入力端子
(11)に印加される過大入力電圧はある程度減衰され
ているので破壊のおそれがない。したがって、その抵抗
幅W2を狭く形成できるので抵抗長L2の大幅な増大を
招くことなく、高い抵抗値が実現できる。
【0011】これにより、入力保護回路に係るパターン
面積の増大を抑制することができると共に、入力保護抵
抗自体の破壊を防止しつつ内部回路を十分保護すること
が可能となる。
面積の増大を抑制することができると共に、入力保護抵
抗自体の破壊を防止しつつ内部回路を十分保護すること
が可能となる。
【0012】
【実施例】次に本発明の実施例を図面を参照して説明す
る。図1は、本発明の実施例による入力保護回路に係る
等価回路図である。図2は、図1におけるパターンレイ
アウト例を示すものである。なお図において、図1及び
図2と同一符号を付した部分は、同一の構成部分であ
る。
る。図1は、本発明の実施例による入力保護回路に係る
等価回路図である。図2は、図1におけるパターンレイ
アウト例を示すものである。なお図において、図1及び
図2と同一符号を付した部分は、同一の構成部分であ
る。
【0013】まず図1及び、図2を参照しながら本発明
の入力保護回路の構成を説明する。アルミニウム膜から
なる入力端子(11)は、コンタクト(12)を介し
て、高融点金属シリサイドで形成された前段の入力保護
抵抗(13)に接続され、この抵抗(13)は、コンタ
クト(14)を介してアルミニウム配線(15)に接続
される。そして、このアルミニウム配線(15)は、コ
ンタクト(16),(17)を介して入力端子(11)
の両脇に配置された保護用クランプ素子としての保護ダ
イオード(18),(19)にそれぞれ接続され、前段
の入力保護回路(28)が構成されている。
の入力保護回路の構成を説明する。アルミニウム膜から
なる入力端子(11)は、コンタクト(12)を介し
て、高融点金属シリサイドで形成された前段の入力保護
抵抗(13)に接続され、この抵抗(13)は、コンタ
クト(14)を介してアルミニウム配線(15)に接続
される。そして、このアルミニウム配線(15)は、コ
ンタクト(16),(17)を介して入力端子(11)
の両脇に配置された保護用クランプ素子としての保護ダ
イオード(18),(19)にそれぞれ接続され、前段
の入力保護回路(28)が構成されている。
【0014】さらに、前記アルミニウム配線(15)
は、コンタクト(20)を介して、高融点金属シリサイ
ドで形成された後段の入力保護抵抗(21)に接続さ
れ、この抵抗(21)はコンタクト(22)を介して、
アルミニウム配線(23)に接続される。そして、この
アルミニウム配線(23)は、コンタクト(24),
(25)を介して、入力端子(11)の両脇に配置され
た保護用クランプ素子としての保護ダイオード(2
6),(27)にそれぞれ接続されて、後段の入力保護
回路(29)が構成されている。さらに、前記アルミニ
ウム配線(23)は、内部回路(30)に接続されてい
る。
は、コンタクト(20)を介して、高融点金属シリサイ
ドで形成された後段の入力保護抵抗(21)に接続さ
れ、この抵抗(21)はコンタクト(22)を介して、
アルミニウム配線(23)に接続される。そして、この
アルミニウム配線(23)は、コンタクト(24),
(25)を介して、入力端子(11)の両脇に配置され
た保護用クランプ素子としての保護ダイオード(2
6),(27)にそれぞれ接続されて、後段の入力保護
回路(29)が構成されている。さらに、前記アルミニ
ウム配線(23)は、内部回路(30)に接続されてい
る。
【0015】なお、上述の構成において保護用クランプ
素子として、保護ダイオードを用いているが、過大入力
電圧を減衰した電圧にクランプする素子であれば、これ
に限らず他の素子であっても構わない。例えば、MOS
トランジスタのソースドレイン間のブレークダウンを用
いたクランプ素子でもよい。上記構成に基く本発明の特
徴とする点は以下の点にある。 従来の入力保護回路を前段、後段の入力保護回路(2
8),(29)の2段構成とし、且つ直列に接続したこ
とである。 前段の入力保護抵抗(13)を後段の入力保護抵抗
(21)よりも低抵抗に形成し、且つ抵抗幅W1を、抵
抗幅W2より広く形成したことである。
素子として、保護ダイオードを用いているが、過大入力
電圧を減衰した電圧にクランプする素子であれば、これ
に限らず他の素子であっても構わない。例えば、MOS
トランジスタのソースドレイン間のブレークダウンを用
いたクランプ素子でもよい。上記構成に基く本発明の特
徴とする点は以下の点にある。 従来の入力保護回路を前段、後段の入力保護回路(2
8),(29)の2段構成とし、且つ直列に接続したこ
とである。 前段の入力保護抵抗(13)を後段の入力保護抵抗
(21)よりも低抵抗に形成し、且つ抵抗幅W1を、抵
抗幅W2より広く形成したことである。
【0016】具体的には、本実施例において、前記抵抗
値と抵抗幅はそれぞれR1=200Ω、R2=1.0K
Ω、W1=10μm、W2=4μmとしている。ここ
で、入力保護抵抗(13)については、入力端子(1
1)の周辺を取り囲む形で形成し、入力保護抵抗(2
1)については、つづら折りの形状とすることで、入力
端子(11)周辺の空き領域の有効利用を図っている。
値と抵抗幅はそれぞれR1=200Ω、R2=1.0K
Ω、W1=10μm、W2=4μmとしている。ここ
で、入力保護抵抗(13)については、入力端子(1
1)の周辺を取り囲む形で形成し、入力保護抵抗(2
1)については、つづら折りの形状とすることで、入力
端子(11)周辺の空き領域の有効利用を図っている。
【0017】次に上述した入力保護回路の動作は以下の
如くである。即ち、入力端子(11)に印加された過大
入力電圧は、まず、前段の入力保護回路(28)の入力
保護抵抗(13)によって、前記入力保護抵抗(13)
に接続された前段の保護ダイオード(18),(19)
の接合破壊を防止する程度に、その電圧および電流を制
限すると共に、前記入力保護抵抗(13)に接続された
前記保護ダイオード(18),(19)による放電作用
により、前段の入力保護回路(28)によって、後段の
入力保護抵抗(21)が破壊に至らない程度に減衰され
る。
如くである。即ち、入力端子(11)に印加された過大
入力電圧は、まず、前段の入力保護回路(28)の入力
保護抵抗(13)によって、前記入力保護抵抗(13)
に接続された前段の保護ダイオード(18),(19)
の接合破壊を防止する程度に、その電圧および電流を制
限すると共に、前記入力保護抵抗(13)に接続された
前記保護ダイオード(18),(19)による放電作用
により、前段の入力保護回路(28)によって、後段の
入力保護抵抗(21)が破壊に至らない程度に減衰され
る。
【0018】その後さらに、抵抗値の高い後段の入力保
護抵抗(21)と、保護ダイオード(26),(27)
よりなる後段の入力保護回路(29)によって、内部回
路(30)を保護するのに十分低い電圧レベルまで減衰
される。ここで、前段の入力保護抵抗(13)の抵抗幅
W1は、10μmと広く形成しているので、過大入力電
圧が直接印加されても破壊するおそれはない。
護抵抗(21)と、保護ダイオード(26),(27)
よりなる後段の入力保護回路(29)によって、内部回
路(30)を保護するのに十分低い電圧レベルまで減衰
される。ここで、前段の入力保護抵抗(13)の抵抗幅
W1は、10μmと広く形成しているので、過大入力電
圧が直接印加されても破壊するおそれはない。
【0019】したがって、上述した入力保護回路によれ
ば、パターン面積が小さく、且つ静電破壊強度を向上す
ることが可能となる。さらに、本発明の入力保護回路
は、静電破壊試験の一方法である人体帯電モデルをシミ
ュレートしたMIL規格(容量=100PF、抵抗値=
1.5KΩの放電モデル)において、前記モードの試験
耐圧を大幅に向上できるという利点も有している。これ
は、前段の入力保護抵抗(13)の抵抗値を低くした結
果、入力端子(11)に印加される試験電圧が、試験抵
抗と前記入力保護抵抗(13)の抵抗分割で決まる電圧
まで実質的に下げられるためである。
ば、パターン面積が小さく、且つ静電破壊強度を向上す
ることが可能となる。さらに、本発明の入力保護回路
は、静電破壊試験の一方法である人体帯電モデルをシミ
ュレートしたMIL規格(容量=100PF、抵抗値=
1.5KΩの放電モデル)において、前記モードの試験
耐圧を大幅に向上できるという利点も有している。これ
は、前段の入力保護抵抗(13)の抵抗値を低くした結
果、入力端子(11)に印加される試験電圧が、試験抵
抗と前記入力保護抵抗(13)の抵抗分割で決まる電圧
まで実質的に下げられるためである。
【0020】
【発明の効果】本発明の入力保護回路によれば、高融点
金属シリサイドで入力保護抵抗を形成した場合でも、パ
ターン面積が小さく、且つ入力保護抵抗(13)自体の
破壊を防止した、信頼性の高い入力保護回路が実現でき
る。また、前段の入力保護抵抗(13)の抵抗値を低く
しているので、MIL規格における静電耐圧の大幅な向
上が実現できる利点も有している。
金属シリサイドで入力保護抵抗を形成した場合でも、パ
ターン面積が小さく、且つ入力保護抵抗(13)自体の
破壊を防止した、信頼性の高い入力保護回路が実現でき
る。また、前段の入力保護抵抗(13)の抵抗値を低く
しているので、MIL規格における静電耐圧の大幅な向
上が実現できる利点も有している。
【図1】本発明の実施例に係る入力保護回路の等価回路
図である。
図である。
【図2】図1における入力保護回路のパターンレイアウ
トの例を示す図である。
トの例を示す図である。
【図3】従来例の入力保護回路を示す等価回路図であ
る。
る。
【図4】図3における破線内の部分のパターンレイアウ
トの例を示す図である。
トの例を示す図である。
Claims (2)
- 【請求項1】 高融点金属シリサイドで形成される入力
保護抵抗と保護用クランプ素子を接続してなる入力保護
回路を入力端子と内部回路の間に直列に2段接続し、前
段の入力保護抵抗を後段の入力保護抵抗よりも低抵抗と
し、且つその抵抗幅を後段の入力保護抵抗の抵抗幅より
も広く形成したことを特徴とする入力保護回路。 - 【請求項2】前記保護用クランプ素子が保護ダイオード
であることを特徴とする請求項1記載の入力保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13690892A JPH05335493A (ja) | 1992-05-28 | 1992-05-28 | 入力保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13690892A JPH05335493A (ja) | 1992-05-28 | 1992-05-28 | 入力保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05335493A true JPH05335493A (ja) | 1993-12-17 |
Family
ID=15186387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13690892A Pending JPH05335493A (ja) | 1992-05-28 | 1992-05-28 | 入力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05335493A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293836A (ja) * | 1996-04-25 | 1997-11-11 | Rohm Co Ltd | 半導体装置 |
US7391267B2 (en) | 2004-07-13 | 2008-06-24 | Sanyo Electric Co., Ltd. | Output circuit |
US7400180B2 (en) | 2004-12-09 | 2008-07-15 | Elpida Memory, Inc. | Semiconductor device having input circuits activated by clocks having different phases |
US7557590B2 (en) | 2003-08-06 | 2009-07-07 | Tokyo Electron Limited | Capacitance detection circuit and capacitance detection method |
JP2009272621A (ja) * | 2008-05-09 | 2009-11-19 | Toppoly Optoelectronics Corp | 静電放電保護回路及び電子システム |
WO2014112453A1 (ja) * | 2013-01-16 | 2014-07-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1992
- 1992-05-28 JP JP13690892A patent/JPH05335493A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293836A (ja) * | 1996-04-25 | 1997-11-11 | Rohm Co Ltd | 半導体装置 |
US7557590B2 (en) | 2003-08-06 | 2009-07-07 | Tokyo Electron Limited | Capacitance detection circuit and capacitance detection method |
US7391267B2 (en) | 2004-07-13 | 2008-06-24 | Sanyo Electric Co., Ltd. | Output circuit |
US7400180B2 (en) | 2004-12-09 | 2008-07-15 | Elpida Memory, Inc. | Semiconductor device having input circuits activated by clocks having different phases |
US7791383B2 (en) | 2004-12-09 | 2010-09-07 | Elpida Memory, Inc. | Semiconductor device having input circuits activated by clocks having different phases |
JP2009272621A (ja) * | 2008-05-09 | 2009-11-19 | Toppoly Optoelectronics Corp | 静電放電保護回路及び電子システム |
WO2014112453A1 (ja) * | 2013-01-16 | 2014-07-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5946175A (en) | Secondary ESD/EOS protection circuit | |
JP3720999B2 (ja) | 入力保護回路 | |
JP2810874B2 (ja) | 半導体デバイス | |
JP3174636B2 (ja) | Cmos集積回路用静電放電保護 | |
JP2777047B2 (ja) | 半導体集積回路 | |
US5903424A (en) | Method for protecting an integrated circuit against electro-static discharges | |
KR930011797B1 (ko) | 반도체 집적회로장치 | |
JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
US6756642B2 (en) | Integrated circuit having improved ESD protection | |
JP3492666B2 (ja) | 半導体装置のesd保護回路 | |
US5656967A (en) | Two-stage fusible electrostatic discharge protection circuit | |
JP2007511901A (ja) | アクティブ保護回路装置 | |
JPH03272180A (ja) | 半導体集積回路 | |
JPH05299574A (ja) | 静電放電から半導体装置を保護する静電放電保護装置 | |
JPH0621356A (ja) | 半導体装置および固体撮像装置の水平レジスタ | |
JPH05335493A (ja) | 入力保護回路 | |
US5579200A (en) | Electrostatic discharge protection for metal-oxide-silicon feedback elements between pins | |
JP3464340B2 (ja) | 半導体集積回路装置 | |
TWI296150B (en) | An analog input/output circuit with esd protection | |
US6031704A (en) | Electrostatic protection circuit in a semiconductor device | |
JPH1140686A (ja) | 半導体集積回路装置 | |
JP2006019671A (ja) | 静電放電防護装置 | |
JP3495031B2 (ja) | 半導体装置の静電破壊防止保護回路 | |
JP2940506B2 (ja) | 半導体装置 | |
JP3288545B2 (ja) | 半導体装置 |