JP2001297690A

JP2001297690A - 電子源及び画像形成装置

Info

Publication number: JP2001297690A
Application number: JP2000109876A
Authority: JP
Inventors: Michiyo Nishimura; 三千代西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-04-11
Filing date: 2000-04-11
Publication date: 2001-10-26

Abstract

(57)【要約】【課題】デルタ状に配列された画像形成部材に電子放
出素子を対応させる際の構成を簡素化するとともに、電
子放出効率の向上と電子軌道の収束を同時に実現し得る
電子放出素子を用いて高精細な電子源及び画像形成装置
を提供する。【解決手段】電子放出素子１３の行方向の並びに沿っ
て一行毎に設けられる略直線状の各行方向配線１５に対
して、各行の電子放出素子１３がそれぞれ接続され、電
子放出素子１３の列方向の並びに沿って半ピッチ毎に設
けられる略直線状の各列方向配線１６に対して、一行お
きの電子放出素子１３がそれぞれ接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子を複
数配置した電子源、及び該電子源を用いて構成した画像
形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の２種類のものが
知られている。冷陰極電子放出素子には電界放出型（以
下、「ＦＥ型」という）、金属／絶縁層／金属型（以
下、「ＭＩＭ型」という）や表面伝導型電子放出素子等
がある。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
＃３８；Ｗ．Ｗ．Ｄｏｌａｎ，＆＃３４；Ｆｉｅｌｄ
Ｅｍｉｓｓｉｏｎ＆＃３４；，Ａｄｖａｎｃｅｉｎ
ＥｌｅｃｔｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５
６）あるいは、Ｃ．Ａ．Ｓｐｉｎｄｔ，＆＃３４；Ｐ
ＨＹＳＩＣＡＬＰｒｏｐｅｒｔｉｅｓｏｆｔｈｉ
ｎ−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａｔ
ｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｉｕｍｃｏｎ
ｅｓ＆＃３４；Ｊ．Ａｐｐｌ，Ｐｈｙｓ，．４７，５２
４８（１９７６）等に開示されたものが知られている。

【０００４】さらに、ＦＥ型の別の例として、金属等の
エッジから電子を放出させる、いわゆる、エッジエミッ
タ構造がある。

【０００５】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ．＆＃３４；ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ
−ＥｍｉｓｓｉｏｎＤｅｖｉｃｅｓ＆＃３４；，Ｊ．
Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等
に開示されたものが知られている。

【０００６】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，＆＃３４；Ｆｌｕｃｔｕａｔｉｏｎ
−ｆｒｅｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆ
ｒｏｍｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕ
ｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ
Ｆａｂｒｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔ
Ａｎｏｄｉｃｏｘｉｄａｔｉｏｎ＆＃３４；，Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９
３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉ
ｅｔａｌ＆＃３４；ＡｎＭＩＭ−Ｃａｔｈｏｄｅ
ＡｒｒａｙｆｏｒＣａｔｈｏｄｅｌｕｍｉｎｅｓ
ｃｅｎｔＤｉｓｐｌａｙｓ＆＃３４；，ＩＤＷ ’９
６，（１９９６）ｐｐ．５２９等が研究されている。

【０００７】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。

【０００８】表面伝導型素子では、前記のエリンソンの
報告に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用
いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉ
ｄＦｉｌｍｓ．９，３１７（１９７２））、Ｉｎ₂Ｏ₃／
ＳｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎ
ｄＣ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．
ＥＤＣｏｎｆ．，５１９（１９８３））等が報告され
ている。

【０００９】従来、特に表示装置等の画像形成装置にお
いては、近年、液晶を用いた平板型表示装置がＣＲＴに
替わって普及してきたが、自発光型でないため、バック
ライトを持たなければならない等の問題点があり、自発
光型表示装置が望まれてきた。

【００１０】自発光型表示装置としては、表面伝導型電
子放出素子を多数配列した電子源と電子源より放出され
る電子によって、可視光を発光させる蛍光体とを組み合
わせた表示装置である画像形成装置が挙げられる（例え
ば、ＵＳＰ５０６６８８３）。

【００１１】多数の表面伝導型電子放出素子を配列形成
した例としては、並列に表面伝導型電子放出素子を配列
し、個々の表面伝導型電子放出素子の両端（両素子電
極）を配線（共通配線）にて各々結線した行を多数行配
列（梯子状配列）した電子源が挙げられる（例えば、特
開昭６４−３１３３２、特開平１−２８３７４９、特開
平１−２５７５５２等）。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。

【００１３】上記のような表面伝導型電子放出素子を用
いた平板型表示装置においては、電子ビームの陽極上で
のビーム径はＶａとＶｆの大きさ、素子と陽極までの距
離Ｈでほぼ決定されることが知られている（ＳＩＤ９８
Ｄｉｇｅｓｔ，Ｏｋｕｄａ，ｅｔ，ａｌ）。

【００１４】従来例で与えた電子源においてもその径は
０．１ｍｍ程度であり、画像形成装置としては十分の解
像度を持っている。

【００１５】しかしながら画像表示装置においては、近
年、より高精細な解像度が要求されている。

【００１６】従って、本発明の解決しようとする課題
は、電子の軌道に制御してより高精細なビームを得るこ
とであり、一方軌道制御に関わる効率の低下を防ぐため
に効率の向上を実現することにある。

【００１７】高精細なビーム径を得るための従来例とし
ては、例えばＦＥ型電子放出素子では、特開平７−００
６７１４に開示されているように、電子放出電極、アノ
ード電極の他に、電子を収束させるための電極を放出部
上部に配置し、電子軌道を収束する手法や、特開平９−
０６３４６１に開示されているように、収束電極を電子
放出部と同一平面上に配置した構造等が提案されている
が、作製方法の複雑さや、素子面積の増加、後に述べる
電子放出効率の低下等が問題であった。

【００１８】また、表面伝導型素子においては、特開平
３−２０９４１で電子放出素子のサイズの小型化や、特
開平９−８２２１４では高効率化の提案がなされている
が、いずれも、高精細画像形成装置の実現には不十分で
あった。

【００１９】また、本件に類似の構成として特開平７−
２３５２５６等があるが、簡便な電子放出素子の配置を
目的としたものであり、何ら収束作用を持っていない。

【００２０】一方、画像形成装置を高精細表示する手法
として、画像形成材を行方向の素子の並びを列方向に半
ピッチ分ずらして１行おきに形成する、いわゆるデルタ
配列の構成がある。

【００２１】この構成では、画素数が少なくても高精細
化が図れる構成として有効であるが、その配置上、電子
源配置が複雑となる、あるいは、単位画素の面積が大き
くなる、という問題点がある。

【００２２】表面伝導型素子においては、電子の軌道の
位置ずれを利用して、比較的単純な構成でデルタ配列を
構成する従来例として、特開平９−２１３２４６や、特
開平９−２３７５９８がある。その構成には、使用可能
な電子放出素子として、図１８に示すような平面型の電
子放出素子や、図１９に示すような垂直型の電子放出素
子が開示されている。

【００２３】しかしながら、高精細化のためには、１画
素あたりの画素面積を低減させることによる、１画素あ
たりの電子放出量の低下という別の一面があり、高精細
な電子放出素子としてかつ、高効率化をも同時に達成す
る必要がある。

【００２４】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、デル
タ状に配列された画像形成部材に電子放出素子を対応さ
せる際の構成を簡素化するとともに、電子放出効率の向
上と電子軌道の収束を同時に実現し得る電子放出素子を
用いて高精細な電子源及び画像形成装置を提供すること
にある。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配列された複数の電子放
出素子のうち列方向の該電子放出素子の並びを１行おき
に行方向に半ピッチ分ずらしてデルタ状に配列した電子
源において、前記電子放出素子の行方向の並びに沿って
一行毎に設けられる略直線状の各行方向配線に対して、
各行の電子放出素子がそれぞれ接続され、前記電子放出
素子の列方向の並びに沿って半ピッチ毎に設けられる略
直線状の各列方向配線に対して、一行おきの電子放出素
子がそれぞれ接続されることを特徴とする。

【００２６】前記電子放出素子は、前記基板上に配置さ
れる低電位電極と、該低電位電極上に配置される絶縁層
と、該絶縁層を介して該低電位電極上に積層され、該絶
縁層の側壁に該低電位電極との間に間隙を有する高電位
電極と、を備え、前記高電位電極は、前記低電位電極に
挟まれる、または、囲まれるように配置されることも好
適である。

【００２７】前記電子放出素子と、該電子放出素子の上
方に設けられて電子を捕捉する陽極を備え、前記高電位
電極の幅をＷ、前記電子放出素子から前記陽極までの距
離をＨ、前記低電位電極と高電位電極の間の印加電圧を
Ｖｆ、前記陽極に印加される電圧をＶａとした時に、前
記幅Ｗが、（Ｈ×Ｖｆ）／（円周率π×Ｖａ）の１／２
倍以上、１５倍以下とされていることも好適である。

【００２８】前記行方向配線及び列方向配線のうち前記
電子放出素子の上方に配置された上配線に前記高電位電
極が接続され、該電子放出素子の下方に配置された下配
線に前記低電位電極が接続されていることも好適であ
る。

【００２９】前記低電位電極は、前記高電位電極と前記
絶縁層が存在しない開口領域を備え、前記間隙は該開口
領域の絶縁層の側壁に備えられることも好適である。

【００３０】前記電子放出素子と、該電子放出素子の上
方に設けられて電子を捕捉する陽極を備え、前記電子放
出素子から前記陽極までの距離をＨ、前記低電位電極と
高電位電極の間の印加電圧をＶｆ、前記陽極に印加され
る電圧をＶａとした時に、前記絶縁層の側壁における、
前記高電位電極の前記基板に垂直方向の両端間の長さ
は、（Ｈ×Ｖｆ）／（円周率π×Ｖａ）の１／２以下で
あることも好適である。

【００３１】前記電子放出素子と、該電子放出素子の上
方に設けられて電子を捕捉する陽極を備え、前記電子放
出素子から前記陽極までの距離をＨ、前記低電位電極と
高電位電極の間の印加電圧をＶｆ、前記陽極に印加され
る電圧をＶａとした時に、前記間隙から基板に平行な方
向の前記開口領域の低電位電極の長さは、（Ｈ×Ｖｆ）
／（円周率π×Ｖａ）の１５倍以上であることも好適で
ある。

【００３２】前記上配線は、前記基板上の高さが前記高
電位電極の高さより高い位置をとる絶縁層上に設けられ
ることも好適である。

【００３３】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出される電子線によって画像を形
成する画像形成部材と、を備えることを特徴とする。

【００３４】前記画像形成部材は、前記電子放出素子の
直上に配置されることも好適である。

【００３５】前記画像形成部材は、カラーを形成する赤
Ｒ，緑Ｇ，青Ｂの３原色の蛍光体を備え、各色の蛍光体
はデルタ状に配列されることも好適である。

【００３６】前記各色の蛍光体は、略円形状であること
も好適である。

【００３７】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状それらの相対配置などは、発明が適用される
装置の構成や各種条件により適宜変更されるべきもので
あり、この発明の範囲を以下の実施の形態に限定する趣
旨のものではない。

【００３８】図１は本発明における電子源の一例を示す
概略平面図、図２は電子源の配線図である。図１、図２
において、１１は下配線、１２は上配線、１３は電子放
出素子、１４は画像形成部材、１５は行方向配線、１６
は列方向配線である。

【００３９】本発明による電子源は、画像形成部材１４
がデルタ配列をとっており、それに対応した電子放出素
子が１：１で対応しているのが特徴であり、電子放出素
子１３の直上に画像形成部材１４が構成される。

【００４０】図３は、本発明の電子源における１単位の
電子放出素子の構成を説明する図であり、図４は、電子
放出素子の作製方法の一例を示す図である。

【００４１】図において、１は基板、２は第１電極（低
電位電極）、３は絶縁層、４は第２電極（高電位電
極）、５は導電性膜、６は間隙、２１は層間絶縁層、３
１は隣接素子の列方向配線である。

【００４２】本発明の適用可能な電子放出素子は、一対
の電極、第１電極と第２電極間に印加した電圧により、
間隙６より電子が放出される表面伝導型の電子放出素子
であり、特に電極間に絶縁層が積層されて、該絶縁層の
側壁に間隙が存在する、いわゆる垂直型の電子放出部を
有している。

【００４３】また、第１電極２が低電位電極に接続さ
れ、第２電極４が高電位電極に接続され、電子放出部の
高電位電極が低電位電極に挟まれる、もしくは囲まれて
配されているのが特徴である。

【００４４】また、さらに、低電位電極が下配線に接続
され、高電位電極が上配線に接続され、高電位電極と絶
縁層の一部が取り除かれた開口部によって低電位電極が
露出することで、低電位領域と高電位領域が形成される
ことが特徴である。

【００４５】以下、図４の製造方法に沿って説明する。

【００４６】予め、その表面を充分に洗浄した、石英ガ
ラス、Ｎａ等の不純物含有量を減少させたガラス、青板
ガラス、青板ガラス及びＳｉ基体等にスパッタ法等によ
りＳｉＯ₂を積層した積層体、アルミナ等のセラミック
スの絶縁性の基板１の上に、第１電極２を積層する（図
４（ａ））。

【００４７】第１電極２は、蒸着法、スパッタ法等の一
般的な真空成膜法で積層される。

【００４８】第１電極２の材料としては、一般的な導体
材料が用いられ、たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，
Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合
金および、Ｐｄ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等の金属
あるいは金属酸化物とガラス等から構成される印刷導
体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体およびポリシリ
コン等の半導体材料等から適宜選択される。

【００４９】第１電極２の膜厚は、数ｎｍから数ｍｍの
範囲で設定される。

【００５０】第１電極２は、下配線１１であり、行方向
配線１５を兼ねている。

【００５１】さらに、層間絶縁層２１を部分的に形成す
る（図４（ｂ））。

【００５２】層間絶縁層２１は、蒸着法、スパッタ法等
の一般的な真空成膜法、熱酸化法、陽極酸化法等で形成
される。層間絶縁層２１の材料は、好ましくはＳｉＯ₂
であり、また他の酸化物、および窒化物等で、高電界に
耐えられる耐圧の高い材料が選択される。

【００５３】層間絶縁層２１の膜厚は、数１０ｎｍから
数１０μｍの範囲で設定されるが、マトリクス配線にお
ける電子源の容量低減のために構成するものであって、
必ずしも必要はないが、層間絶縁層２１を厚くして上配
線を第２電極より高い位置にすることで、列方向配線を
直線状にすることができる。

【００５４】さらに、絶縁層３、第２電極４を積層する
（図４（ｃ））。

【００５５】絶縁層３は、蒸着法、スパッタ法等の一般
的な真空成膜法、熱酸化法、陽極酸化法等で形成され
る。絶縁層３の材料は、好ましくはＳｉＯ₂であり、ま
た他の酸化物、および窒化物等で、高電界に耐えられる
耐圧の高い材料が選択される。

【００５６】絶縁層３の膜厚は、数ｎｍから数１０μｍ
の範囲で設定され、好ましくは、数１０ｎｍから数μｍ
である。

【００５７】第２電極４は蒸着法、スパッタ法等の一般
的な真空成膜技術で積層される。

【００５８】第２電極４は、前述のように第１電極と同
一材料でも、異種材料でも良い。

【００５９】第２電極４の膜厚は、数ｎｍから数μｍの
範囲で設定されるが、電子放出効率向上のために好まし
くは薄い方が良く、〜数１０ｎｍ程度がよい。また、膜
厚が薄い場合は、特に耐熱材料が望ましい。

【００６０】第２電極４は、上配線１２であり、列方向
配線１６を兼ねている。

【００６１】次に、所望の部分に絶縁層３と第２電極４
のパターンが形成される（図４（ｄ））。本工程は、フ
ォトリソグラフィー技術でマスクパターンニングし、そ
れぞれの電極及び絶縁層の材料に応じたエッチング方法
を選択して行う。

【００６２】次に、第１電極と第２電極のあいだに間隙
６を形成し、電子放出部とする工程が行われる。そのた
めに、さらに導電性膜５が、形成される（図４
（ｅ））。

【００６３】導電性膜５の材料は、Ｐｄ，Ｐｔ，Ｒｕ，
Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓ
ｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｔ−Ｐｄ，Ｐｄ−Ａｇ
等の合金、ＰｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂
Ｏ₃等の酸化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆等の硼化
物、ＴｉＣ，ＺｒＣ，ＳｉＣ，ＷＣ等の炭化物、Ｔｉ
Ｎ，ＺｒＮ，ＨｆＮ等の窒素物、Ｓｉ，Ｇｅ等の半導
体、有機高分子材料、アモルファスカーボン、グラファ
イト、ダイヤモンドライクカーボン等の炭素および炭素
化合物、から適宜選択される。

【００６４】導電性膜５の膜厚は、数Åから数１００ｎ
ｍの範囲で設定されるが、抵抗値とステップカバレージ
とともに設計される。

【００６５】さらに、第１及び第２電極間に電圧を印加
して、通電フォーミング工程と呼ばれる工程を行い、間
隙６を形成する（図４（ｆ））。

【００６６】通電フォーミングにおいては、電圧波形
は、パルス波形が好ましい。通電フォーミングは、後の
活性化工程と同様に真空雰囲気において行われてもよ
い。通電フォーミング処理の終了は、パルス間隔中に導
電性膜５が破壊しない程度に電圧を印加して電流を測定
し、その抵抗を検知して、抵抗値が１ＭΩ以上の抵抗と
なった時に終了される。

【００６７】フォーミング工程は、通電フォーミングに
限らず、導電性膜５に局所的な高抵抗状態を形成する処
理を包含するものである。

【００６８】さらにこのようにして作製した電子放出素
子を、真空容器に配置し、排気し真空雰囲気にした後、
活性化、安定化工程を行う場合がある。

【００６９】活性化工程とは、素子電流Ｉｆ、放出電流
Ｉｅを著しく変化させ、低電圧で電子放出が可能な形状
を形成する工程であり、炭素および炭素化合物を前記フ
ォーミング工程で形成した間隙６に堆積することであ
る。

【００７０】活性化工程は、例えば、有機ガスの供給源
より有機ガスを真空容器に導入し、有機物質のガスを含
有する雰囲気下で、該第１電極２および第２電極４に電
圧を印加し、電圧波形は、パルス波形で繰り返し印加さ
れる。これには、パルス波高値を定電圧としたパルスを
連続的に印加する方法や、パルス波高値を増加させなが
ら、電圧パルスを印加する方法がある。

【００７１】前記炭素を生成する際の好ましい有機物質
のガス分圧は、前記炭素の形態、真空容器の形状や有機
物質の種類等により異なるため、場合に応じて適宜設定
される。

【００７２】適当な有機物質としては、アルカン、アル
ケンの脂肪族炭化水素類、芳香族炭化水素類、アルコー
ル類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン、スルホン酸等の有機酸類等で、具体的に
は、メタン、エタン、プロパン等のＣ_nＨ_2n+2で表され
る飽和炭化水素、エチレン、プロピレン等のＣ_nＨ_2n等
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。

【００７３】さらに、活性化工程の後には、安定化工程
と呼ばれる処理が行われる。本工程は、真空容器内の有
機物質を排気する工程で、その真空容器内の圧力は、１
×１０^-5Ｐａ以下が好ましく、さらに１×１０^-6Ｐａ以
下が特に好ましい。真空容器内を排気する場合は、装置
から発生するオイル等が混入し、素子特性に影響を与え
ないように、ソープションポンプ、イオンポンプ等のオ
イルを用いない真空排気系が好ましい。

【００７４】さらに、真空容器を排気する場合は、真空
容器全体を加熱して、真空容器内壁や、電子放出素子に
吸着した有機物質分子を排気しやすくするのが好まし
い。この時の加熱温度は、８０℃から２００℃で５時間
以上が望ましいが、特にこの条件に限るものではなく、
真空容器の大きさ、形状、電子放出素子の構成等により
適宜選択される。

【００７５】本発明に適用可能な電子放出素子の作用に
ついて図５から図９を用いて説明する。

【００７６】図５において、図１〜図４と同様の部材に
は同じ番号を付記した。８は第１電極２と第２電極４間
の電圧をかけるための電源、９はアノード電極７に電圧
をかけるための電源である。

【００７７】本発明において、第１電極２と第２電極４
間の電圧をかけるための電源８により、第１電極２には
低電位が、第２電極４には高電位が、即ち駆動電圧Ｖｆ
が与えられ、素子電流Ｉｆが流れる。また、アノード電
極７に電圧をかけるための電源９により、アノード電圧
Ｖａが与えられる。本発明に適用可能な電子放出素子は
表面伝導型の電子放出素子であり、間隙６より放出した
電子は、高電位電極上を散乱した後、距離Ｈだけ離れて
配置されたアノード電極７に捕捉されて、放出電流Ｉｅ
が流れる。

【００７８】本発明の適用可能な電子放出素子において
は、駆動電圧Ｖｆは、数Ｖから数１０Ｖに設定される。
駆動電圧は、間隙幅Ｄに大きく依存し、間隙幅Ｄが大き
い程、駆動電圧Ｖｆは大きくなる。

【００７９】また、本発明における電子放出素子を使用
した、電子源、および、画像形成装置では、アノード電
圧Ｖａおよび、アノード電極間距離Ｈは適宜設計される
ものである。電子源、画像形成装置とした場合には、ア
ノード電極間距離Ｈが小さく、アノード電圧Ｖａが大き
い程、ビーム径は小さくなり有利となる。しかし、一
方、放電や装置作製の難しさが問題となる。したがっ
て、アノード電極間距離Ｈにあわせて、実用的なアノー
ド電圧Ｖａが存在することになる。

【００８０】本発明における電子放出素子のアノード電
極間距離Ｈは、数１０μｍから、数１０ｍｍであり、好
ましくは、数１００μｍから数ｍｍである。また、それ
に対するアノード電圧Ｖａは、数１０Ｖから数１０ｋＶ
であり、好ましくは、数１００Ｖから十数ｋＶである。

【００８１】なお、間隙６は、導電性膜５を介して第１
電極２もしくは第２電極４と接続されている。

【００８２】さらに、第１電極２は低電位に接続されて
低電位領域を形成し、第２電極４は、高電位に接続され
て高電位領域を形成するものであって、アノード電極７
側から素子部を眺めたときに、高電位領域は、低電位領
域にはさまれるもしくは囲まれるように形成されるのが
特徴である。

【００８３】高電位領域が、低電位領域に挟まれる場
合、高電位領域の長さは、ｗ１としてあらわされる。

【００８４】ここで、従来の平面型での効率とビームサ
イズについて説明し、その後、本発明の素子について説
明する。

【００８５】図１８は従来の表面伝導型電子放出素子の
図である。図１８において、３１１は基板、３１２、３
１３は電極、３１４は導電性膜、３１５は間隙、３１６
はアノード電極である。

【００８６】ＳＩＤ ’９８Ｄｉｇｅｓｔ，Ｏｋｕｄ
ａ，ｅｔａｌによると、対向する電極の間にはｎｍオ
ーダーの間隙３１５があり、この素子に駆動電圧Ｖｆを
印加すると低電位電極の先端から対向する高電位電極に
電子が放出（あるいは基板を通して注入）され、電子が
高電位電極の先端部で再び電子が等方的に散乱すること
が分かっている（正確には高電位電極の先端部から電子
が等方的に放出されると仮定すると実験と数値計算予測
とが矛盾なく一致することが分かっている）。

【００８７】低電位電極から放出された電子の多くは高
電位電極上で数回の弾性散乱（多重散乱）が繰り返さ
れ、特徴距離Ｘｓを越えた電子がアノード電極に到達す
る。

【００８８】前記特徴距離Ｘｓは、Ｘｓ＝Ｄ／２√｛１＋（２Ｈ・Ｖｆ／π・Ｖａ・Ｄ）・２｝ ≒ （Ｈ・Ｖｆ）／（π・Ｖａ）・・・・・・（１）式で表される。ここで、Ｈは電子放出素子とアノード電極
間の距離、πは円周率、Ｄは電子放出部に形成された間
隙幅、Ｖｆは駆動電圧、Ｖａはアノード電極の電圧であ
る。

【００８９】上記（１）式の二番目の近似は、Ｖｆ／Ｄ
≫Ｖａ／Ｈの場合（通常の表面伝導型電子放出素子の場
合では十分に成立する）に成立する。

【００９０】前記特徴距離Ｘｓは、図１８に示すよう
に、間隙３１５を基点として、真空中に現れる等電位面
において、高電位電極と同電位の面が、高電位電極上に
交わる点までの距離として表わされる。

【００９１】電子放出効率は間隙３１５から放出された
電子が前記Ｘｓを越えるまでの間に、多重散乱によって
高電位電極に一部吸収されることによる電子数の減少に
支配されている。数十ｅＶ程度の電子の衝突に伴い散乱
される割合（散乱係数）βについては明らかではない
が、一回の散乱につき０．１から０．５程度と見積もら
れている。このような散乱機構で、βが１以下であるこ
とから、真空中に取り出される電子の量は、散乱回数の
増加に従い、べき乗で減少していくことが分かる。

【００９２】従って、図１８のような従来の表面伝導型
電子放出素子では、間隙３１５から放出した電子が、上
記Ｘｓ内で対向する高電位電極上を少なくとも一回、多
くの電子は複数回散乱するため、高電位電極中に取り込
まれ消滅する電子の数が増大し電子放出効率が低下す
る。

【００９３】その他、図１９に示した従来の垂直型の表
面伝導型電子放出素子がある。図１９において、２００
１は基板、２００２、２００３は電極、２００４は段差
形成材、２００５は導電性膜、２００６は間隙である。

【００９４】従来の垂直型の電子放出素子や、本発明の
適用可能な電子放出素子においても、従来の素子と同様
の放出機構であることから、アノード電極７に到達する
までの散乱が効率を左右する重要なパラメータであるこ
とは同じである。

【００９５】しかしながら、従来の垂直型の電子放出素
子では、その立体的な電位構成により、平面型の場合と
は、間隙付近および電子軌道上の電位分布が異なる。特
に、その構成サイズ（たとえば、高さｈ１、高電位電極
サイズｗ１など）が、平面型の（１）式に対するＸｓの
サイズと近づいた場合には、その電位分布は複雑に変化
し、その効率も平面型の場合より複雑となる。

【００９６】ただし、その立体的な構成により、平面型
より高効率となる条件が存在することがわかっている。

【００９７】そのひとつとしては、高電位電極の位置を
低電位電極より上部に配置させることである。

【００９８】また、さらに間隙の位置を側壁部に設け、
かつ、間隙から高電位電極までの側壁の距離をできるだ
け小さくすることも重要であることがわかっている。

【００９９】したがって、本発明に適用可能な素子は、
垂直型でも、特に高効率をねらうような構成が適用され
る。

【０１００】即ち、本発明に適用可能な電子放出素子で
は、高電位電極の位置を低電位電極より上部に配置する
のが第１の特徴であり、さらに間隙の位置を側壁部に設
け、かつ、間隙から高電位電極までの側壁の距離Ｔ１を
できるだけ小さくすることが第２の特徴である。

【０１０１】このような構成では、電子の散乱回数が低
減され、効率の向上が期待できる。散乱の機構について
は後述する。

【０１０２】次に、従来の表面伝導型電子放出素子の電
子ビームの形状およびそのビームサイズについて説明す
る。

【０１０３】図１８に従来の電子放出素子の電子の到達
位置を示した。ビームは素子上部の特徴距離Ｘｓに到達
した時点で放出位置から大きくずれ、上部の歪んだ電場
により大きくずれてしまう。

【０１０４】また、ビーム径は、放出部の直上から、ビ
ームの主たる到達位置までのずれ量にほぼ等しく、した
がって、ビーム径はＳＩＤ ’９８Ｄｉｇｅｓｔ，Ｏ
ｋｕｄａ，ｅｔａｌより、Ｌｈ ≒ ４・Ｋｈ・Ｈ・√（Ｖｆ／Ｖａ）・・・（２）式Ｌｗ ≒ ２・Ｋｗ・Ｈ・√（Ｖｆ／Ｖａ）・・・（３）式で記述できることが知られている。

【０１０５】ここで、Ｌｈはビームの縦方向（ｙ方
向）、Ｌｗはビームの横方向（ｘ方向）のサイズを示し
ている。また、Ｋｈ，Ｋｗは素子構造によって若干異な
る場合があるが０．８〜１．０の範囲であり、ほとんど
の場合１で近似できる。

【０１０６】次に、図５を用いて、本発明における電子
放出素子のビーム形状について説明する。本発明では、
ｘ方向（行方向）のビーム径をＬｘ，ｙ方向（列方向）
のビーム径をＬｙとした。

【０１０７】本発明では、アノード電極７側から眺め
て、高電位領域は、低電位領域に挟まれるもしくは囲ま
れた構成になっている。したがって、高電位領域のサイ
ズｗ１を、周囲の低電位の影響を受けるサイズにするこ
とにより電子軌道は変化し、電子の広がりがある程度抑
えられる構成とすることができる。したがって、本発明
におけるビームサイズの縮小の効果は、高電位領域の幅
ｗ１の大きさに大きく依存していることがわかる。

【０１０８】図５における電子放出素子の高電位領域の
幅ｗ１とビーム形状の典型例を図６に示す。

【０１０９】図３においては、電子放出素子は、放出部
は長さＬ１である２つの直線状に存在していて、さらに
放出部は、低電位領域にはさまれる構成となっている。

【０１１０】ｗ１が大きいとき、ビームは、それぞれの
直線状の放出部から、それぞれのビームとして放出され
た場合とみなされ、一般に２つのピークをもつ。また、
特定の距離では、２つのビームがほぼ１点になる場合が
ある。ただし、この場合は、それぞれのビームが一致す
る条件となっているだけで、収束されているわけではな
い。

【０１１１】この２つのビームの最外周をビーム径とす
ると、ｗ１が大きい場合には、通常、Ｌｘ＝２×（ｗ１／２＋Ｌｗ）、Ｌｙ＝Ｌｈ
＋Ｌ１となる（Ｌｈ，Ｌｗは（２）、（３）式によるものであ
る）。

【０１１２】さらに、ｗ１を小さくすると、それぞれの
高電位の外側の低電位の影響があらわれる。

【０１１３】この周囲の低電位の影響により、ビームの
到達位置が変わり、ｘ方向のビーム径は、式（３）に従
わず、放出部に向かった中央部に幾分偏るようになる。
また、このビームの位置が変わりはじめると、効率も変
化しはじめる。これは、周囲の低電位が、減速電位を構
成し、電子を高電位電極側にむかわせる力が働くため
に、散乱回数が増え、効率が減少する。

【０１１４】さらに、ｗ１が小さくなると、ビームは、
両側の低電位に囲まれ、その中で折り返されてビームは
小さくなる。このようなサイズ領域になると、ｗ１のサ
イズ変化はｘ方向の変化であるにもかかわらず、ｘ方向
だけでなく、ｙ方向にも電子ビームが限定され、ｙ方向
のビームの縮小の効果が生じる。ただし、放出長Ｌ１分
の幅は残っている。

【０１１５】さらに、ｗ１を小さくすると、ビーム径が
さらに小さくなるが効率の低下も著しく、電子がほとん
どアノード電極に到達しなくなる。

【０１１６】したがって、本発明におけるビームサイズ
の縮小を目指すためには、必要な効率を考慮した上で、
凸部のサイズは、できるだけ小さくすることがビーム縮
小のためには必要となる。

【０１１７】これらのサイズ効果を検討した結果、ｗ１
のサイズが前述のＸｓの何倍となるかで、その特性はほ
ぼ正規化されることがわかった。ビーム径の縮小が期待
されるｗ１としては、Ｘｓの１５倍以下、また、さら
に、効率がある程度確保されるｗ１としては、（たとえ
ば、ｗ１が∞である場合の効率の１／１０まで）、Ｘｓ
の１／２以上であることがわかった。

【０１１８】したがって、ｗ１を適宜選択することで、
所望のビーム径と効率をもった素子とすることができる
ことがわかる。

【０１１９】さらに、本発明に適用可能な電子放出素子
の効率及びビーム径に関連する別の要件について説明す
る。図７に高電位領域のサイズｗ１を固定し、低電位領
域のサイズｗ２を変化させた場合の効率とビームサイズ
の典型例のグラフを示した。

【０１２０】高電位領域を挟む、もしくは、囲む低電位
領域のサイズは、一般に放出部から、垂直な方向のサイ
ズをさす。前述のｗ１のサイズ効果と同様に、本特性
も、特徴距離Ｘｓの何倍かとなるかで、その特性はほぼ
正規化されることがわかった。

【０１２１】ｗ２のサイズが小さいとｗ１のビーム縮小
効果が小さくなり、かつ効率は向上する。ｗ２がＸｓの
１５倍より大きくなれば、ビーム縮小効果が十分に発揮
されることになる。

【０１２２】したがって、本発明に適用可能な電子放出
素子での、低電位領域の大きさも一定の幅以上が必要で
あることになる。

【０１２３】さらに、本発明に適用可能な電子放出素子
において、特に高効率となる条件について詳細に説明す
る。

【０１２４】図８は、本発明に適用可能な電子放出素子
の間隙付近を拡大した図であり、散乱回数を説明する図
となっている。図８（ａ）は、図５で説明した電子放出
素子の拡大図である。

【０１２５】本発明における電子放出素子においても放
出された電子は、間隙６から高電位側に形成された導電
性膜５および第２電極４による高電位電極上を散乱した
後にアノード電極７へと向かう。ただし、高電位電極の
頂上までの距離Ｔ１が短いため、電子が電子放出素子近
傍の高電位電極と低電位電極の電界で支配される電位分
布の領域から少ない散乱回数で脱出できる。

【０１２６】さらに、間隙６から高電位電極頂上までの
距離Ｔ１が電子の飛翔距離よりも短い場合には、電子は
散乱すること無しで素子上部に到達でき、電子放出効率
が大幅に向上する。ここで、散乱した電子の飛翔距離
は、最大で間隙幅Ｄの２００倍程度と見積もられてお
り、この範囲にＴ１を設定することで、効率は向上す
る。

【０１２７】また、Ｘｓは散乱のおこる範囲を示すもの
であり、前記飛翔距離とも関連のある数値となってい
る。したがって、Ｔ１をＸｓに対して適当な範囲にする
ことで、効率の向上が期待される。詳細な検討の結果、
Ｔ１をＸｓの１／２以下にすることで、効率の向上が期
待されることがわかった。

【０１２８】さらに、間隙６から、低電位領域の底部ま
での距離Ｔ３も、電子の散乱に大きく関連している。Ｔ
３が小さい場合は、側壁で散乱される場合が多くなる
が、Ｔ３を大きくすることで、側壁での散乱が抑制され
る。

【０１２９】一定のｗ１におけるＴ１とＴ３の形状因子
が効率に与える影響について図１３のグラフに示した。

【０１３０】グラフより、高電位領域Ｔ１の距離として
は、できるだけ薄い方が望ましく、Ｔ３は大きい方が望
ましい。ただし、Ｔ３→∞では、一定の直線となりその
影響は飽和する。

【０１３１】したがって、図８（ｂ）で示すように、図
８（ａ）と同様の膜厚構成であっても第１電極２の一部
が削られＴ３が大きくなると、高効率化が図られる。

【０１３２】したがって、本発明に適用可能な素子は、
高電位電極を低電位電極よりもアノード側に配置でき
る。かつ、高電位領域の距離Ｔ１を十分に減少させた構
成とすることで、高効率な電子放出素子となっている。
また、さらに、Ｔ３を大きくする構成である。

【０１３３】以上、示したように、本発明に適用可能な
電子放出素子を使用して、図５に示すような、電子源配
置が可能である。

【０１３４】即ち、素子の駆動される条件にあわせて、
ｗ１およびｗ２を図６、図７で示したような範囲に設定
することで、ビームの収束された素子として使用するこ
とができ、デルタ配置の画像形成部材に対し、その直下
に１：１に電子放出素子を配置し電子源自体をデルタ配
列とすることが可能となる。

【０１３５】さらに、これまでの説明のように、垂直型
の表面伝導型電子放出素子とし、実際のｈ１及びｈ２を
各構成要素の膜厚等で、Ｔ１、Ｔ３を図９に示す指針に
よって、所望の範囲にすることで、高効率化も図れる。

【０１３６】また、放出部が側壁の両側にあるので、放
出長が２倍となり電子放出量も大きくすることができ
る。

【０１３７】また、以上の条件を満たした上で、１画素
内にバスラインを有した電子源を、高精細に配置するこ
とができる。

【０１３８】その配置例としては、ｙ方向（列方向）配
線を均等に、かつ、平行に並べるものである。

【０１３９】また、画素領域とバスライン部で、ｙ方向
配線の面積が変化したｙ方向配線を有した構成である。

【０１４０】いずれの方法によっても、デルタ配列をと
る電子源が構成でき、デルタ配列をとる電子源を駆動す
る駆動回路により、高精細かつ高効率な画像形成装置を
構成することが可能となる。

【０１４１】次に、図１０〜図１２に電子源およびそれ
を用いた画像形成装置について説明する。

【０１４２】図１０は、図３で示した電子放出素子を図
１で示したようにデルタ状に配列して形成した電子源を
用いて形成した画像形成装置の図である。

【０１４３】即ち、基板上に配列された複数の電子放出
素子のうち列方向の電子放出素子の並びを１行おきに行
方向に半ピッチ分ずらしてデルタ状に配列したもので、
電子放出素子の行方向の並びに沿って一行毎に設けられ
る略直線状の各行方向配線に対して、各行の電子放出素
子がそれぞれ接続され、電子放出素子の列方向の並びに
沿って半ピッチ毎に設けられる略直線状の各列方向配線
に対して、一行おきの電子放出素子がそれぞれ接続され
ている。

【０１４４】Ｘ方向には、ｍ本の行方向（Ｘ方向）配線
７２（Ｄｏｘ１、Ｄｏｘ２…Ｄｏｘｍ）が配置され、Ｙ
方向には、ｎ本の列方向（Ｙ方向）配線７３（Ｄｏｙ
１、Ｄｏｙ２、Ｄｏｙ３…Ｄｏｙｎ）が配置されてい
る。

【０１４５】電子放出素子を構成する第１電極２は、下
配線１１を兼ねており、行方向配線７２と電気的に接続
されている。また、第２電極４は、上配線１２を兼ねて
おり、列方向配線７３と電気的に接続されている。

【０１４６】単純マトリックス配置構成以外の配列も採
用できる。例えば、並列に配置した複数の電子放出素子
の個々の両端で接続し、電子放出素子の行を多数個配し
（行方向）、この配線と直交する方向（列方向）で、該
電子放出素子の上方に配した制御電極（グリッド電極）
により、電子放出素子からの電子を制御駆動する梯子状
配置のものもある。

【０１４７】Ｘ方向配線、Ｙ方向配線は、真空蒸着法、
印刷法、スパッタ法等を用いて形成された導電性金属等
で構成することができる。配線の材料、膜厚、幅は適宜
設計される。また、その幅、Ｐｘ１、Ｐｙ１、Ｐｙ２
は、本発明の示す指針により設計される。

【０１４８】本発明における電子放出素子からの放出電
子は、しきい値電圧以下では電極間に印加するパルス状
電圧の波高値と幅で制御できる。一方、しきい値電圧以
下では、ほとんど放出されない。

【０１４９】この特性によれば、多数の電子放出素子を
配置した場合においても、個々の素子にパルス状電圧を
適宜印加すれば、入力信号に応じて、電子放出素子を選
択して電子放出量を制御できる。したがって、上記構成
において、単純マトリックス配線を用いて、個別の素子
を選択し、独立に駆動することができる。

【０１５０】さらに、図１０において、７１は電子放出
素子、８１は電子放出素子を複数配した電子源基板、９
１は電子源基板８１を固定したリアプレート、９６はガ
ラス基板９３の内面に蛍光膜９４とメタルバック９５等
が形成されたフェースプレートである。９２は、支持枠
であり、該支持枠９２には、リアプレート９１、フェー
スプレート９６がフリットガラスなどを用いて接続され
る。

【０１５１】外囲器（パネル）９８は、上述の如く、フ
ェースプレート９６、支持枠９２、リアプレート９１で
構成される。リアプレート９１は主に基板８１の強度を
補強する目的で設けられるため、基板８１自体で十分な
強度を持つ場合は別体のリアプレート９１は不要とする
ことができ、基板８１とリアプレート９１が一体構成の
部材であっても構わない。

【０１５２】支持枠９２の蛍光膜９４とメタルバック９
５とをその内側表面に配置したフェースプレート９６と
リアプレート９１と支持枠９２とが接合する接着面にフ
リットガラスを塗布し、フェースプレート９６と支持枠
９２とリアプレート９１とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。

【０１５３】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。

【０１５４】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。

【０１５５】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。

【０１５６】他の例として、基板８１に直接支持枠９２
を封着し、フェースプレート９６、支持枠９２及び基体
８１で外囲器９８を構成しても良い。また、フェースプ
レート９６、リアプレート９１間に、スペーサーとよば
れる不図示の支持体を設置することにより、大気圧に対
して十分な強度をもつ外囲器９８を構成することもでき
る。

【０１５７】また、図１１にフェースプレート９６に形
成された蛍光膜９４を模式図で示す。蛍光膜９４は、モ
ノクロームの場合は蛍光体８５のみから構成することが
できる。カラーの蛍光膜の場合は、ブラックマトリクス
などと呼ばれる黒色導電材８６と蛍光体８５とから構成
することができる。

【０１５８】ブラックマトリクスを設ける目的は、カラ
ー表示の場合、必要となる三原色蛍光体の各蛍光体８５
間の塗り分け部を黒くすることで混色等を目立たなくす
ることと、蛍光膜９４における外光反射によるコントラ
ストの低下を抑制することにある。ブラックストライプ
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【０１５９】蛍光体８５の形状は、図１１で示すような
円状である。また、電子ビームの形状にあわせた他の形
（例えば、矩形、楕円）であってもよい。

【０１６０】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。

【０１６１】蛍光膜９４の内面側には、通常メタルバッ
ク９５が設けられる。メタルバックを設ける目的は、蛍
光体の発光のうち内面側への光をフェースプレート９６
側へ鏡面反射させることにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光膜９４を保護すること等である。

【０１６２】メタルバック９５は、蛍光膜作製後、蛍光
膜の内面側表面の平滑化処理（通常、「フィルミング」
と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用い
て堆積させることで作製できる。

【０１６３】フェースプレート９６には、更に蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【０１６４】本発明においては、電子放出素子７１の直
上に電子ビームが到達するため、電子放出素子７１の直
上に蛍光膜９４が配置されるように、位置あわせされて
構成される。

【０１６５】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【０１６６】真空封止工程は、外囲器（パネル）９８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置により排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９８の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。

【０１６７】これは、外囲器９８の封止を行う直前ある
いは封止後に、抵抗加熱あるいは高周波加熱等を用いた
加熱により、外囲器９８内の所定の位置（不図示）に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の
吸着作用により、外囲器９８内の雰囲気を維持するもの
である。

【０１６８】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏ
ｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電
子放出が生ずる。

【０１６９】高圧端子９７を介してメタルバック９５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。

【０１７０】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１７１】図１２はＮＴＳＣ方式のテレビ信号に応じ
て表示を行うための駆動回路の一例を示すブロック図を
示した。

【０１７２】走査回路図１３について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１３０１の端子Ｄｏｘ１ないしＤｏｘｍと電
気的に接続される。

【０１７３】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１３０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えばＦＥＴのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。

【０１７４】直流電圧源Ｖｘは、本例の場合には本発明
の電子放出素子の特性（電子放出しきい値電圧）に基づ
き走査されていない素子に印加される駆動電圧が電子放
出しきい値電圧以下となるような一定電圧を出力するよ
う設定されている。

【０１７５】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆ
ｔおよびＴｍｒｙの各制御信号を発生する。

【０１７６】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。

【０１７７】同期信号分離回路１３０６により分離され
た同期信号は、垂直同期信号と水平同期信号より成る
が、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示し
た。前記テレビ信号から分離された画像の輝度信号成分
は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフ
トレジスタ１３０４に入力される。

【０１７８】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジ
スタ１３０４のシフトクロックであるということもでき
る）。

【０１７９】シリアル／パラレル変換された画像１ライ
ン分（電子放出素子Ｎ素子分の駆動データに相当）のデ
ータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記
シフトレジスタ１３０４により出力される。

【０１８０】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変
調信号発生器１３０７に入力される。

【０１８１】変調信号発生器１３０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本発明の電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パ
ネル１３０１内の本発明の電子放出素子に印加される。

【０１８２】前述したように、本発明の電子放出素子は
放出電流Ｉｅに対して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖ
ｔｈ以上の電圧を印加された時のみ電子放出が生じる。
電子放出しきい値以上の電圧に対しては、素子への印加
電圧の変化に応じて放出電流も変化する。

【０１８３】このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出閾値以下の電圧を印加し
ても電子放出は生じないが、電子放出閾値以上の電圧を
印加する場合には電子ビームが出力される。その際、パ
ルスの波高値Ｖｍを変化させる事により出力電子ビーム
の強度を制御することが可能である。また、パルスの幅
Ｐｗを変化させることにより出力される電子ビームの電
荷の総量を制御する事が可能である。

【０１８４】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【０１８５】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１８６】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１８７】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１３０
６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連
してラインメモリ１３０５の出力信号がデジタル信号か
アナログ信号かにより、変調信号発生器１３０７に用い
られる回路が若干異なったものとなる。即ち、デジタル
信号を用いた電圧変調方式の場合、変調信号発生器１３
０７には、例えばＤ／Ａ変換回路を用い、必要に応じて
増幅回路などを付加する。

【０１８８】パルス幅変調方式の場合、変調信号発生器
１３０７には、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）及び計数器の出
力値と前記メモリの出力値を比較する比較器（コンパレ
ータ）を組み合せた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を本発明の電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付加することもできる。

【０１８９】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本発明の電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。

【０１９０】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１９１】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１９２】

【実施例】以下、実施例によって本発明をより詳細に説
明する。

【０１９３】（実施例１）図１に第１実施例によって作
製された電子源の図を、図３にその構成の詳細を示した
図を示した。

【０１９４】以下に、本実施例の電子放出素子の製造工
程を詳細に説明する。

【０１９５】（工程１）基板１に石英を用い、十分洗浄
を行った後、スパッタ法により第１電極２として厚さ１
μｍのＡｌをＰｙ１＝１８０μｍパターンで堆積する。
第１電極は、行方向配線１５をかねている。

【０１９６】（工程２）その後、層間絶縁層２１として
ＳｉＯ₂を２μｍ積層し、フォトリソグラフィー及び、
エッチングにより所定の形状にする。

【０１９７】（工程３）引き続き絶縁層３として厚さ８
０ｎｍのＳｉＯ₂を堆積し、第２電極４として厚さ５０
ｎｍのＴａを堆積した。

【０１９８】（工程４）フォトリソグラフィー工程で、
ポジ型フォトレジスト（ＡＺ１５００／クラリアント社
製）のスピンコーティング、フォトマスクパターンを露
光、現像し、マスクパターンを転写した。その後、パタ
ーニングした前記フォトレジストをマスクとした。

【０１９９】（工程５）さらにＣＦ₄ガスを用いて絶縁
層３と第２電極４をドライエッチングした。レジストマ
スクは、その後剥離した。

【０２００】こうして第２電極が分離される。この第２
電極は列方向配線を兼ねている。

【０２０１】こうしてできた構成では、ｈ１＝０．１３
μｍ、ｈ２＝２．１３μｍ、Ｌ２＝１５０μｍであり、
ｗ１＝５μｍ、ｗ２＝２５μｍ、Ｐｘ１＝１２０μｍ、
Ｐｘ２＝５０μｍであった。

【０２０２】（工程６）次に、厚さ５ｎｍのＰｔ−Ｐｄ
導電性膜５を前記構造に、Ｌ１＝５０μｍで堆積した。
前記Ｐｔ−Ｐｄ導電性膜５は、フォトリソグラフィー技
術を用いてマスクし、イオンスパッタ法で選択的に堆積
した。このようにして作製した電子源基板（間隙は作製
されていない）を使用して、図１０に示す画像形成装置
を構成した。

【０２０３】（工程７）電子源基板をリアプレートと
し、また、蛍光体を有した画像形成部材を配した基板を
フェースプレートとして、支持枠を使用して、接続にフ
リットガラスを用いて、外囲器（パネル）を作製した。
電子源基板と画像形成部材との距離ＨをＨ＝２ｍｍとな
るように、支持枠の高さは調整した。

【０２０４】（工程８）次に、前記外囲器（パネル）を
排気管（不図示）を介して、真空排気し、行方向配線を
介して第１電極２に、また、列方向配線を介して第２電
極４に図４（ｂ）で示したような１０Ｖから１７Ｖのパ
ルス電圧（ＯＮ時間：１ｍｓｅｃ／ＯＦＦ時間：９ｍｓ
ｅｃ片極）を印加し、前記Ｐｔ−Ｐｄ導電性膜５に通電
し、前記フォーミング工程により間隙６を形成した。フ
ォーミングは、上下電極間の抵抗が１０ＭΩとなった時
点で終了した。

【０２０５】（工程９）次に、ＢＮ（ベンゾニトリ
ル）、２×１０^-5Ｐａ雰囲気中で工程８と同様に、前記
第１電極２、第２電極４に図４（ｃ）で示したような１
２Ｖから１５Ｖのパルス電圧（ＯＮ時間：１ｍｓｅｃ／
ＯＦＦ時間：９ｍｓｅｃ両極）を印加し、前記間隙に炭
素を生成した。前記活性化工程は、活性化工程中に流れ
る電流が飽和した時点で終了した。この結果、Ｐｔ−Ｐ
ｄ膜を堆積した領域にのみ間隙６が形成できた。

【０２０６】駆動後に、間隙は絶縁層中央にできている
ことが電子顕微鏡により確認された。したがって、本素
子においてＴ１＝９５ｍｍである。

【０２０７】（工程１０）以上のようにして作製した外
囲器を、再び５×１０^-5Ｐａ以上に再排気し、素子近傍
１５０℃となるように保ち５時間以上加熱した後に、室
温に戻した。その時、真空度は、１×１０^-6Ｐａであっ
た。

【０２０８】本素子を、Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶ
で駆動したところ、効率Ｉｅ／Ｉｆ＝０．８％（１素
子）である素子特性が得られた。また、この条件では、
１素子のビーム径はＬｘ＝２００μｍ、Ｌｙ＝２５０μ
ｍであった。

【０２０９】本素子は、駆動条件からすると、Ｘｓ＝
０．９５μｍ≒１μｍと換算される。

【０２１０】したがって、Ｔ１はＸｓに比べて十分小さ
く、高効率が得られている。また、ｗ１＝５μｍ、ｗ２
＝２５μｍであり、ビームの収束する範囲に設定されて
いる。

【０２１１】したがって、本素子を使用して、ピッチＰ
ｘ＝Ｐｙ＝２５０μｍの正方画素のデルタ配列の画像形
成装置が、ｙ方向配線を均一にかつ平行に配列した電子
源配置で実現できた。

【０２１２】（実施例２）次に、本発明の適用可能な電
子放出素子としてｗ１をかえた場合を実施例２に示す。

【０２１３】ｗ１は１．５μｍとした以外の他の構成サ
イズ、作製方法は、実施例１と同様である。

【０２１４】本素子を実施例１と同様に、Ｖｆ＝１５
Ｖ、Ｖａ＝１０ｋＶで駆動したところ、効率Ｉｅ／Ｉｆ
＝０．５％（１素子）である素子特性が得られた。ま
た、この条件では、１素子のビーム径はＬｘ＝１２０μ
ｍ、Ｌｙ＝１５０μｍであった。

【０２１５】本構成では、ピッチＰｘ＝Ｐｙ＝１５０μ
ｍの正方画素のデルタ配列の画像形成装置が、ｙ方向配
線を均一にかつ平行に配列した電子源配置で実現でき
た。

【０２１６】（実施例３）図８に本発明の適用可能な電
子放出素子としてＴ３をかえた場合を実施例３に示す。

【０２１７】Ｔ３を大きくするために、（工程５）のド
ライエッチング時間を長くし、第１電極２を３００ｎｍ
掘りこんだ以外は、他の構成サイズ、作製方法は、実施
例１と同様である。

【０２１８】本素子を実施例１と同様に、Ｖｆ＝１５
Ｖ、Ｖａ＝１０ｋＶで駆動したところ、効率Ｉｅ／Ｉｆ
＝０．９％（１素子）である素子特性が得られた。ま
た、この条件では、１素子のビーム径はＬｘ＝２０８μ
ｍ、Ｌｙ＝２５５μｍであり、実施例１より若干広がっ
た。

【０２１９】したがって、ピッチＰｘ＝Ｐｙ＝２５０μ
ｍの実施例１と同様の構成とすることが可能である。

【０２２０】（実施例４）図１３に本発明の示す実施例
４に係る画像形成装置を示す。本実施例では、１画素に
おける構成が若干異なっている。

【０２２１】即ち、図１３（ａ）では、高電位電極は、
十字状になっている。また、図１３（ｂ）では、図１３
（ａ）と同様に十字状になり、さらに、開口部が円形に
なっている。

【０２２２】本実施例は、２次元に高電位領域が低電位
に囲まれる構造であると考えられる。このような２次元
構造では、高電位領域の距離ｗ１の考え方を、少し変形
して考えれば良い。

【０２２３】２次元構造でのｗ１の考え方を図１３
（ａ）中に示した。すなわち、間隙６の有する領域の最
小外接円の直径ｗ１ｍａｘおよび、最大内接円ｗ１ｍｉ
ｎでｗ１を代用することができる。すなわち、ｗ１ｍａ
ｘを１５×Ｘｓ以下に、ｗ１ｍｉｎを１／２×Ｘｓに設
定すれば良い。

【０２２４】また、ｗ２の幅も同様に、図１３（ｂ）の
ように変形して考えればよい。

【０２２５】（実施例５）さらに、高精細に適した例を
実施例５として示す。

【０２２６】図１４（ａ）では、低電位電極の開口が実
施例１と９０度異なり、高電位領域が行方向配線と平行
している。

【０２２７】デルタ配列では、行方向に比較し、列方向
に微細の構成となるため、各領域長を考慮してその配置
を考えた方が有利となる。

【０２２８】本発明においては、ｗ２が比較的大きな領
域長をとるから、本構成が有利である。

【０２２９】本構成では、実施例２と同様の駆動条件
で、かつ実施例と同様にｗ１＝１．５μｍとする。ここ
で、素子からのビームはＬｘ＝１５０μｍ、Ｌｙ＝１２
０μｍであるが、輝度の低い部分は、ブラックマトリッ
クス上に配置すれば、ピッチ１００μｍの正方画素の配
置も可能となる。

【０２３０】即ち、Ｐｘ＝４５μｍとし、Ｌ１＝２０μ
ｍ、Ｌ２＝３０μｍとし、Ｐｙ＝９０μｍとすれば、ｗ
２＝３０μｍも可能となる。

【０２３１】また、ｗ１を小さくし、ＬｘとＬｙがほと
んど等しくなる条件にすることで、図１４（ｂ）の構成
も可能となる。即ち、高電位領域の方向は、どんな角度
を有していても良い。

【０２３２】（実施例６）更に、実施例６について説明
する。

【０２３３】これまでは、列方向配線は、均等でかつ直
線上に配置してきたが、列方向配線を変形することで、
さらなる高精細化ができる。

【０２３４】図１５に平面図を、図１６に１画素の電子
放出素子の断面図を示した。

【０２３５】本構成では、隣接ラインのバスラインが局
所的に細くなり、寄生抵抗が増大するのを防ぐために、
列方向配線に配線電極４１を付加している。

【０２３６】本構成では、たとえば、実施例２の構成
で、ピッチ１００μｍの配列が可能となる。即ち、ｙ方
向は、実施例２と同じにして、ｘ方向には、Ｐｘ１＝７
０μｍ、Ｐｘ２＝１５μｍとし、ｗ２＝２０μｍの配置
とすることが可能である。

【０２３７】（実施例７）実施例７として、実施例６の
構成の実現する他の電子源構成を図１７に示す。図１７
（ａ）は平面図、図１７（ｂ）はＡ−Ａ’断面図、図１
７（ｃ）はＢ−Ｂ’断面図、である。

【０２３８】本実施例では、行方向配線２が、層間絶縁
層２１に埋め込まれて積層されたものである。また、そ
のために絶縁層３と第２電極４が平坦な面に積層されて
いる。

【０２３９】このような構成は、作製手法として有利で
ある。本発明においては、本発明に適用できる範囲の電
子源であれば、他の構成であっても十分成り立つことを
示している。

【０２４０】

【発明の効果】以上説明したように本発明によれば、電
子放出素子の行方向の並びに沿って一行毎に設けられる
略直線状の各行方向配線に対して、各行の電子放出素子
がそれぞれ接続され、電子放出素子の列方向の並びに沿
って半ピッチ毎に設けられる略直線状の各列方向配線に
対して、一行おきの電子放出素子がそれぞれ接続される
ので、電子源の構成を簡素化しつつデルタ状に配列され
た画像形成部材と１：１で組み合わせることができる。

【０２４１】さらに、高電位電極は、低電位電極に挟ま
れる、または、囲まれるように配置されることにより、
電子の散乱回数を低減させ電子放出効率の向上を図るこ
とが可能となる。

【０２４２】また、散乱回数を抑制可能とすることによ
り、等方散乱による電子軌道の不均一性が極力抑制で
き、電子軌道の収束を実現することが可能となる。

【０２４３】さらに、電子放出素子の電子放出効率の向
上の実現により、性能の優れた、高精細で高品位の電子
源及び画像形成装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の電子源の構成を示す平面図である。

【図２】本発明の電子源を示す配線図である。

【図３】本発明の電子源の構成を示す図である。

【図４】本発明の電子源の製造方法の一例を示す図であ
る。

【図５】本発明に適用可能な電子放出素子の電子ビーム
を説明する図である。

【図６】本発明に適用可能な電子放出素子の高電位領域
の幅とビームの関係を示す図である。

【図７】本発明に適用可能な電子放出素子の低電位領域
の幅とビームの関係を示す図である。

【図８】本発明に適用可能な電子放出素子の間隙付近を
拡大した図である。

【図９】本発明に適用可能な電子放出素子の形状因子の
範囲を説明する図である。

【図１０】本発明の電子源をマトリックス状に形成した
画像形成装置の一例であり、一部を破断した概略斜視図
である。

【図１１】本発明の画像形成装置に用いた蛍光膜を示す
図である。

【図１２】ＮＴＳＣ方式のテレビ信号に応じて表示を行
うための駆動回路の一例を示すブロック図である。

【図１３】実施例４に係る電子源を示す平面図である。

【図１４】実施例５に係る電子源を示す平面図である。

【図１５】実施例６に係る電子源を示す平面図である。

【図１６】実施例６に係る電子源を示す断面図である。

【図１７】実施例７に係る電子源を示す断面図である。

【図１８】従来の電子放出素子を表わす模式図である。

【図１９】従来の電子放出素子を表わす模式図である。

【符号の説明】

１基板２第１電極３絶縁層４第２電極５導電性膜６間隙７アノード電極８，９電源１１下配線１２上配線１３電子放出素子１４画像形成部材１５行方向配線１６列方向配線２１層間絶縁層３１隣接素子の配線４１配線電極７１電子放出素子７２ｘ方向配線７３ｙ方向配線８１電子源基体８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基板９４蛍光膜９５メタルバック９６フェースプレート９７高圧端子９８外囲器

Claims

【特許請求の範囲】

【請求項１】基板上に配列された複数の電子放出素子
のうち列方向の該電子放出素子の並びを１行おきに行方
向に半ピッチ分ずらしてデルタ状に配列した電子源にお
いて、前記電子放出素子の行方向の並びに沿って一行毎に設け
られる略直線状の各行方向配線に対して、各行の電子放
出素子がそれぞれ接続され、前記電子放出素子の列方向の並びに沿って半ピッチ毎に
設けられる略直線状の各列方向配線に対して、一行おき
の電子放出素子がそれぞれ接続されることを特徴とする
電子源。
【請求項２】前記電子放出素子は、前記基板上に配置
される低電位電極と、該低電位電極上に配置される絶縁
層と、該絶縁層を介して該低電位電極上に積層され、該
絶縁層の側壁に該低電位電極との間に間隙を有する高電
位電極と、を備え、前記高電位電極は、前記低電位電極に挟まれる、また
は、囲まれるように配置されることを特徴とする請求項
１に記載の電子源。
【請求項３】前記電子放出素子と、該電子放出素子の
上方に設けられて電子を捕捉する陽極を備え、前記高電位電極の幅をＷ、前記電子放出素子から前記陽極までの距離をＨ、前記低電位電極と高電位電極の間の印加電圧をＶｆ、前記陽極に印加される電圧をＶａとした時に、前記幅Ｗが、（Ｈ×Ｖｆ）／（円周率π×Ｖａ）の１／
２倍以上、１５倍以下とされていることを特徴とする請
求項２に記載の電子源。
【請求項４】前記行方向配線及び列方向配線のうち前
記電子放出素子の上方に配置された上配線に前記高電位
電極が接続され、該電子放出素子の下方に配置された下
配線に前記低電位電極が接続されていることを特徴とす
る請求項２または３に記載の電子源。
【請求項５】前記低電位電極は、前記高電位電極と前
記絶縁層が存在しない開口領域を備え、前記間隙は該開
口領域の絶縁層の側壁に備えられることを特徴とする請
求項２，３または４に記載の電子源。
【請求項６】前記電子放出素子と、該電子放出素子の
上方に設けられて電子を捕捉する陽極を備え、前記電子放出素子から前記陽極までの距離をＨ、前記低電位電極と高電位電極の間の印加電圧をＶｆ、前記陽極に印加される電圧をＶａとした時に、前記絶縁層の側壁における、前記高電位電極の前記基板
に垂直方向の両端間の長さは、（Ｈ×Ｖｆ）／（円周率
π×Ｖａ）の１／２以下であることを特徴とする請求項
２，３，４または５に記載の電子源。
【請求項７】前記電子放出素子と、該電子放出素子の
上方に設けられて電子を捕捉する陽極を備え、前記電子放出素子から前記陽極までの距離をＨ、前記低電位電極と高電位電極の間の印加電圧をＶｆ、前記陽極に印加される電圧をＶａとした時に、前記間隙から基板に平行な方向の前記開口領域の低電位
電極の長さは、（Ｈ×Ｖｆ）／（円周率π×Ｖａ）の１
５倍以上であることを特徴とする請求項５または６に記
載の電子源。
【請求項８】前記上配線は、前記基板上の高さが前記
高電位電極の高さより高い位置をとる絶縁層上に設けら
れることを特徴とする請求項４，５，６または７に記載
の電子源。
【請求項９】請求項１乃至８のいずれか１項に記載の
電子源と、該電子源から放出される電子線によって画像
を形成する画像形成部材と、を備えることを特徴とする
画像形成装置。
【請求項１０】前記画像形成部材は、前記電子放出素
子の直上に配置されることを特徴とする請求項９に記載
の画像形成装置。
【請求項１１】前記画像形成部材は、カラーを形成す
る赤Ｒ，緑Ｇ，青Ｂの３原色の蛍光体を備え、各色の蛍
光体はデルタ状に配列されることを特徴とする請求項９
または１０に記載の画像形成装置。
【請求項１２】前記各色の蛍光体は、略円形状である
ことを特徴とする請求項１１に記載の画像形成装置。