JP2002124176A

JP2002124176A - 電子放出素子及び電子源及び画像形成装置

Info

Publication number: JP2002124176A
Application number: JP2000313440A
Authority: JP
Inventors: Michiyo Nishimura; 三千代西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-10-13
Filing date: 2000-10-13
Publication date: 2002-04-26

Abstract

(57)【要約】【課題】電子ビーム径のさらなる小径化を実現させた
電子放出素子、及びこの電子放出素子を備えた、画質が
良好で高精細な電子源及び画像形成装置を提供する。【解決手段】電子放出膜５に面して少なくとも絶縁層
３とゲート電極４ａ，４ｂとで積層される側壁を有し、
該側壁は、部分的に高さの異なる（ｔ１，ｔ２）領域を
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、及
び該素子を複数配置した電子源、及び該電子源を用いて
構成した画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．ＥＤ
Ｃｏｎｆ．，５１９（１９８３））等が報告されてい
る。

【０００７】そして、電子放出素子を画像形成装置に応
用するには、蛍光体を十分な輝度で発光させる放出電流
が必要である。また、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。

【０００９】従来ＭＩＭ型は、下部電極と上部電極の間
に絶縁体を配置し、両電極間に電圧を印加して電子を取
り出す構造である。内部電界方向と放出される電子の方
向が一致し、かつ放出面での電位分布に歪みがないため
に、小さい電子ビーム径が実現できるが、絶縁層と上部
電極で電子の散乱が起こるために効率が悪いのが一般的
である。

【００１０】従来のＦＥ型の例としてＳｐｉｎｄｔ型の
電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、ＦＥ素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。

【００１１】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００１２】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。

【００１３】電子ビーム径を小さくする別の例として
は、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平８−０９６７０３号公
報、特開平８−０９６７０４号公報に記載されたものが
ある。特開平８−０９６７０４号の電子放出素子を図１
５に示した。

【００１４】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。

【００１５】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。

【００１６】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。

【００１７】このような構造では、一般に電子放出膜を
取り囲むように微細孔の上部にゲート電極が配置される
が、微細孔のサイズは、ビームサイズにかかわるもので
あり、そのサイズは数μｍからそれ以下に小さくするの
が一般的である。そのような微細孔の作製は、孔が小さ
くなるほど難しくなる。

【００１８】また、このような構造でさらに素子構造を
工夫したものとして、特開平８−１１５６５４号、特開
平８−２９３２４４号、特開平１０−１２５２１５号、
ＵＳ５４７３２８号などがある。

【００１９】また、同様な構造で、さらにビームを収束
するために工夫した例として、特開平１１−３２９３０
８号がある。これは、ゲート電極内にフォーカシング電
極を設けたものである。

【００２０】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径のさらなる小径化を実現させた電子放出素子、
及びこの電子放出素子を備えた、画質が良好で高精細な
電子源及び画像形成装置を提供することにある。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配置されたカソード電極
と、絶縁層を介して前記カソード電極上に積層されるゲ
ート電極と、前記カソード電極と電気的に接続された電
子放出膜と、を備えた電子放出素子において、前記電子
放出膜に面して少なくとも前記絶縁層と前記ゲート電極
とで積層される側壁を有し、該側壁は、部分的に高さの
異なる領域を備えることを特徴とする。

【００２２】前記部分的に高さの異なる領域において、
前記ゲート電極の厚さが部分的に異なっていることも好
適である。

【００２３】前記部分的に高さの異なる領域において、
前記絶縁層の厚さが部分的に異なっていることも好適で
ある。

【００２４】前記部分的に高さの異なる領域において、
前記カソード電極の厚さが部分的に異なっていることも
好適である。

【００２５】前記側壁は、略直線状に設けられることも
好適である。

【００２６】前記側壁により囲まれて前記カソード電極
の一部領域を露出せしめ、かつ、内部に前記電子放出膜
を有する開口部を備えることも好適である。

【００２７】基板上に配置されたカソード電極と、絶縁
層を介して前記カソード電極上に積層されるゲート電極
と、前記絶縁層と前記ゲート電極とを貫通し前記カソー
ド電極の一部領域を露出せしめる開口部と、前記開口部
内に設けられ、前記カソード電極と電気的に接続された
電子放出膜と、を備えた電子放出素子において、前記開
口部に面して少なくとも前記絶縁層と前記ゲート電極と
で積層される側壁を有し、該側壁は、部分的に高さの異
なる領域を備えることを特徴とする。

【００２８】前記開口部は略スリット状であって、該略
スリット状の一方の長辺をなす側壁の高さと、他方の長
辺をなす側壁の高さとは異なっていることも好適であ
る。

【００２９】前記開口部は略リング状に設けられ、該略
リング状の開口部の内径側に配置される側壁の高さが、
該略リング状の開口部の外径側に配置される側壁の高さ
より小さいことも好適である。

【００３０】前記略リング状の前記開口部内に設けられ
た前記電子放出膜から放出される電子であって、該電子
放出膜の周上において対向するそれぞれの位置から放出
される電子が、該開口部の略中央の上方に略一致して到
達するように該開口部の内径の長さを定めることも好適
である。

【００３１】前記電子放出膜が、低仕事関数を有するダ
イヤモンド、ダイヤモンドライクカーボンであることも
好適である。

【００３２】上記記載の電子放出素子を複数個接続した
電子源であって、前記ゲート電極がゲート電極配線に接
続され、前記カソード電極がカソード配線に、マトリク
ス配線したことを特徴とする。

【００３３】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材とを備えることを特徴とする。

【００３４】前記画像成部材は、電子の衝突によって発
光する蛍光体であることも好適である。

【００３５】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００３６】図１は本発明の電子放出素子を示す模式図
であり、図１（ａ）は断面図、図１（ｂ）は平面図であ
る。

【００３７】図１において、１は基板、２はカソード電
極、３は絶縁層、４ａ、４ｂはゲート電極であり、５は
電子放出膜である。

【００３８】電子放出膜５は、ｗ１の幅、Ｌ１の長さの
ストライプ状に形成されている。

【００３９】電子放出膜５が設けられる開口部としての
スリットの中央部から片側にのみ、さらに第１のゲート
電極４ａに第２のゲート４ｂが積層されている。したが
って、本素子では、片側は絶縁層３と第１のゲート電極
４ａが高さｔ１で側壁を、またもう片側は、絶縁層３と
第１のゲート電極４ａ、第２のゲート電極４ｂが高さｔ
２で側壁を構成している。

【００４０】カソード電極２とゲート電極４間には駆動
電圧Ｖｇが電源６により与えられる。

【００４１】７は電子放出素子の上方にＨだけはなれて
配置されたアノード電極であり、アノード電圧Ｖａが高
圧電源８により与えられる。アノード電極−素子間距離
Ｈの素子の位置とは通常はカソード電極２の位置を基準
とすればいい。

【００４２】アノード電極７では電子が捕捉され、電子
放出電流Ｉｅが検出される。

【００４３】図２はこの素子を駆動させた場合の等電位
面と電子ビーム軌道の一例の図である。

【００４４】電子放出膜５の直上部には、スリットに対
してほぼ対称な等電位面となるが、ゲート電極付近では
等電位面も非対称となる。これにより、図２のように電
子軌道が曲げられる。より影響をうけるのは第２のゲー
ト電極４ｂを積層した側の軌道である。

【００４５】図３は高さｔ２／ｔ１と電子ビーム径を示
す一例の図である。

【００４６】図２に示す電子軌道からわかるように、本
発明に示すように側壁高さを非対称にすることでビーム
径は縮まるが、さらに大きくしすぎると不都合もおこ
る。

【００４７】その１例としては、ゲート電極に衝突する
電子の影響であり、衝突電子が増えると、その一部の電
子が散乱され、その結果としてビーム径は大きくなる。

【００４８】本発明の電子放出素子では、電子放出層５
がほぼ平坦に構成されているために、電子放出層５とア
ノード電極７の間に比較的歪みが少なく平坦な電界が形
成されているために、電子ビームの広がりが比較的に小
さいのが特徴であり、極度の非対称性は望まれない。

【００４９】また、電子放出層５の材料として、低仕事
関数の材料を選択することで、素子駆動電圧を低くでき
る。

【００５０】図４は、図１で示す本発明の電子放出素子
を作製する方法の一例を説明する図である。

【００５１】以下、図４を参照して、本発明の電子放出
素子の製造方法の一例を説明する。

【００５２】図４（ａ）に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板等にス
パッタ法等によりＳｉＯ₂を積層した積層体、アルミナ
等セラミックスの絶縁性基板のうち、いずれか一つを基
板１として用い、基板１上にカソード電極２を積層す
る。

【００５３】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃ
ｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化
物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、ＹＢ₄，Ｇ
ｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化
物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルフ
ァスカーボン，グラファイト，ダイヤモンドライクカー
ボン，ダイヤモンドを分散した炭素及び炭素化合物等か
ら適宜選択される。カソード電極２の厚さとしては、数
十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎ
ｍから数μｍの範囲で選択される。

【００５４】次に、カソード電極２に続いて絶縁層３、
第１のゲート電極４ａを堆積する。

【００５５】絶縁層３は、スパッタ法、ＣＶＤ法、真空
蒸着法等の一般的な真空成膜技術で形成され、その厚さ
としては、数ｎｍから数μｍの範囲で設定され、好まし
くは数十ｎｍから数百ｎｍの範囲から選択される。望ま
しい材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，ＣａＦ
などの高電界に絶えられる耐圧の高い材料が望ましい。

【００５６】ゲート電極４ａは、カソード電極２と同様
に導電性を有しており、蒸着法、スパッタ法等の一般的
真空成膜技術、フォトリソグラフィー技術により形成さ
れる。ゲート電極４ａの材料は、例えば、Ｂｅ，Ｍｇ，
Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，
Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合
金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，Ｗ
Ｃ等の炭化物、ＨｆＢ ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、
ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等
の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等か
ら適宜選択される。

【００５７】次に、図４（ｂ）に示すように、部分的に
第２のゲート電極４ｂを作製する。

【００５８】なお、第２のゲート電極４ｂは、４ａと同
一材料でも異種材料でも良く、また、同一形成方法でも
異種方法でも良い。

【００５９】次に、図４（ｃ）に示すように、フォトリ
ソグラフィー技術によりマスクパターン４１を形成す
る。

【００６０】さらに、図４（ｄ）に示すように、各層
３，４ａ、４ｂの一部がカソード電極２上から取り除か
れた、積層構造が形成される。ただし、本エッチング工
程は、カソード電極２上で停止しても良いし、カソード
電極２の一部がエッチングされても良い。

【００６１】ただし、カソード電極２自体が図４（ｂ）
の段差形状を反映して、段差にエッチングされることを
回避しなくてはいけない。

【００６２】そのために、エッチング工程はそれぞれの
各層２、３，４の材料に応じて、エッチング方法を選択
する必要がある。

【００６３】次に、図４（ｅ）に示すように、全面に電
子放出層５を堆積する。

【００６４】電子放出層５は蒸着法、スパッタ法、プラ
ズマＣＶＤ法等の一般的成膜技術などで形成される。電
子放出層５の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン，グラファイ
ト，ダイヤモンドライクカーボン，ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出層５の膜厚として
は、数ｎｍから数百ｎｍの範囲で設定され、好ましくは
数ｎｍから数十ｎｍの範囲で選択される。

【００６５】これらの電子放出膜５から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。〜５×１０⁵ Ｖ／ｍ以下であ
れば、駆動電圧は十数Ｖ程度に低減でき好ましい。

【００６６】次に、図４（ｆ）のようにマスクパターン
４１を剥離して図１で示すような素子が完成する。

【００６７】側壁の高さの差としては、数十ｎｍから数
十μｍの範囲で設定され、好ましくは数百ｎｍ程度であ
り、図３で示したように、ビーム径の最小値となる条件
が選択される。

【００６８】この場合、非対称とした方向、すなわちｘ
方向のビーム径が小さくなる。

【００６９】側壁の断面は、ゲート電極、絶縁層、カソ
ード電極の側壁位置が必ずしも一致していなくてもいい
が、極度な傾き、あるいは、第２のゲート電極位置が大
きく後退した場合には、本発明の効果が小さくなる。

【００７０】本発明の効果を得るためには、絶縁層、お
よびゲート電極の側壁位置は、略一致し、また側壁は基
板１に対して略垂直になっているのが望ましい。

【００７１】スリットの径ｗ１は、素子の電子放出特性
に大きく依存する因子であり、素子を構成する材料の特
性、特に電子放出層の仕事関数や膜厚、素子の駆動電
圧、その時に必要とする電子放出ビームの形状により適
宜設定される。通常、ｗ１は数百ｎｍから数十μｍの範
囲から選択される。

【００７２】スリットの平面形状は特に定められるもの
ではない。ただし、素子の構成上、矩形状、リング状が
最も好ましい場合とがある。

【００７３】スリットの長さＬ１は、電子放出量に依存
する因子であり適宜設定される。

【００７４】さらに、カソード電極２のパターンニング
後、電子放出層５を全面に形成し、エッチング工程で、
電子放出層５の上面でエッチングを停止させる場合もあ
り、また、ダイヤモンド薄膜、またはダイヤモンドライ
クカーボン等を所望の場所に選択的に堆積する場合もあ
る。

【００７５】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。

【００７６】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明の電子放出素子の複数個
を基体上に配列し、例えば電子源、あるいは画像形成装
置が構成できる。

【００７７】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。

【００７８】図５、図６において、５１、６１は電子源
基体、５２、６２はＸ方向配線、５３、６３はＹ方向配
線である。６４は本発明の電子放出素子である。

【００７９】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線６２と同様に形成される。これ
らｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間
には、層間絶縁層（不図示）が設けられており、両者を
電気的に分離している（ｍ，ｎは、共に正の整数）。

【００８０】層間絶縁層（不図示）は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構
成される。例えば、Ｘ方向配線６２を形成した基体６１
の全面或いは一部に所望の形状で形成され、特に、Ｘ方
向配線６２とＹ方向配線６３の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。Ｘ方向
配線６２とＹ方向配線６３は、それぞれ外部端子として
引き出されている。

【００８１】電子放出素子６４を構成するｍ本のＸ方向
配線６２は、カソード電極２をかねる場合もあり、ｎ本
のＹ方向配線６３は、ゲート電極４をかねる場合があ
り、層間絶縁層は絶縁層３をかねる場合がある。

【００８２】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Ｙ
方向配線６３には、Ｙ方向に配列した電子放出素子６４
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。

【００８３】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図７を用い
て説明する。図７は、画像形成装置の表示パネルの一例
を示す模式図である。

【００８４】図７において、７１は電子放出素子、８１
は電子放出素子を複数配した電子源基板、９１は電子源
基板８１を固定したリアプレート、９６はガラス基体９
３の内面に蛍光膜９４とメタルバック９５等が形成され
たフェースプレートである。９２は、支持枠であり、該
支持枠９２には、リアプレート９１、フェースプレート
９６がフリットガラスなどを用いて接続される。

【００８５】外囲器（パネル）９８は、上述の如く、フ
ェースープレート９６、支持枠９２、リアプレート９１
で構成される。リアプレート９１は主に基板８１の強度
を補強する目的で設けられるため、基板８１自体で十分
な強度を持つ場合は別体のリアプレート９１は不要とす
ることができ、基板８１とリアプレート９１が一体構成
の部材であっても構わない。

【００８６】支持枠９２の蛍光膜９４とメタルバック９
５とをその内側表面に配置したフェースプレート９６と
リアプレート９１と支持枠９２とが接合する接着面にフ
リットガラスを塗布し、フェースプレート９６と支持枠
９２とリアプレート９１とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。

【００８７】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。

【００８８】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。

【００８９】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。

【００９０】他の例として、基板８１に直接支持枠９２
を封着し、フェースプレート９６、支持枠９２及び基体
８１で外囲器９８を構成しても良い。また、フェースー
プレート９６、リアプレート９１間に、スペーサーとよ
ばれる不図示の支持体を設置することにより、大気圧に
対して十分な強度をもつ外囲器９８を構成することもで
きる。

【００９１】また、図８にフェースープレート９６に形
成された蛍光膜９４を模式図で示す。蛍光膜９４は、モ
ノクロームの場合は蛍光体８５のみから構成することが
できる。カラーの蛍光膜の場合は、ブラックストライ
プ、ブラックマトリクスなどと呼ばれる黒色導電材８６
と蛍光体８５とから構成することができる。

【００９２】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体８５間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜９４における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。

【００９３】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜９４の内面側には、通常メタルバ
ック９５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート９
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜９４を保護すること等である。メ
タルバック９５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（通常、「フィルミング」と呼ばれる）を
行い、その後Ａｌを真空蒸着等を用いて堆積させること
で作製できる。

【００９４】フェースプレート９６には、更に蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【００９５】本発明においては、電子放出素子７１の直
上に電子ビームが到達するため、電子放出素子７１の直
上に蛍光膜９４が配置されるように、位置あわせされて
構成される。

【００９６】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【００９７】真空封止工程は、外囲器（パネル）９８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９８の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器９８
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器９８内の所定
の位置（不図示）に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ｂａ等が主成
分であり、該蒸着膜の吸着作用により、外囲器９８内の
雰囲気を維持するものである。

【００９８】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜
Ｄｙｎを介して電圧を印加することにより、電子放出が
生ずる。

【００９９】高圧端子９７を介してメタルバック９５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。

【０１００】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１０１】図９はＮＴＳＣ方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図であ
る。

【０１０２】走査回路１３０２は、内部にＭ個のスイッ
チング素子を備えたもので（図中、Ｓ１ないしＳｍで模
式的に示している）ある。各スイッチング素子は、直流
電圧源Ｖｘの出力電圧もしくは０（Ｖ）（グランドレベ
ル）のいずれか一方を選択し、表示パネル１３０１の端
子Ｄｏｘ１ないしＤｏｘｍと電気的に接続される。Ｓ１
乃至Ｓｍの各スイッチング素子は、制御回路１３０３が
出力する制御信号Ｔｓｃａｎに基づいて動作するもので
あり、例えばＦＥＴのようなスイッチング素子を組み合
わせることにより構成することができる。

【０１０３】直流電圧源Ｖｘは、電子放出素子の特性に
基づき設定されている。

【０１０４】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆ
ｔおよびＴｍｒｙの各制御信号を発生する。

【０１０５】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路１３０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に
入力される。

【０１０６】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１３０４より出力される。

【０１０７】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変
調信号発生器１３０７に入力される。

【０１０８】変調信号発生器１３０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本発明の電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パ
ネル１３０１内の本発明の電子放出素子に印加される。

【０１０９】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【０１１０】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【０１１１】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１１２】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１３】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。

【０１１４】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１３０７には、例えばＤ／Ａ変
換回路を用い、必要に応じて増幅回路などを付加する。
パルス幅変調方式の場合、変調信号発生器１３０７に
は、例えば高速の発振器および発振器の出力する波数を
計数する計数器（カウンタ）及び計数器の出力値と前記
メモリの出力値を比較する比較器（コンパレータ）を組
み合せた回路を用いる。必要に応じて、比較器の出力す
るパルス幅変調された変調信号を本発明の電子電子放出
素子の駆動電圧にまで電圧増幅するための増幅器を付加
することもできる。

【０１１５】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本発明の電子電子放出素子の
駆動電圧まで電圧増幅するための増幅器を付加すること
もできる。

【０１１６】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１１７】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１１８】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１１９】［実施例１］図１に本発明の実施例１を示
す。また、図４にその製造方法の一例を示した。以下
に、製造方法について説明する。

【０１２０】（工程１）まず、図４（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極２として厚さ８００ｎｍのＡｌ
を形成した。

【０１２１】次に、絶縁層３として厚さ６００ｎｍのＳ
ｉＯ₂、ゲート電極４ａとして厚さ１００ｎｍのＴａを
この順で堆積した。

【０１２２】（工程２）さらに、図４（ｂ）に示すよう
に、ゲート電極４ｂとして厚さ３００ｎｍのＴａをマス
クパターンを介して、部分的に形成した。

【０１２３】（工程３）次に、図４（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１２４】（工程４）図４（ｄ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４
ａ、４ｂ及び絶縁層３をＣＦ₄ガスを用いてそれぞれド
ライエッチングし、カソード電極２で停止させ、幅ｗ１
が１μｍ、幅Ｌ１が１００μｍの開口を形成した。

【０１２５】（工程５）続いて図４（ｅ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に１００ｎｍ程度堆積した。反応ガ
スはＣＨ₄ガスを用いた。

【０１２６】（工程６）図４（ｆ）に示すように、マス
クパターン４１を完全に除去し、本実施例１の電子放出
素子を完成させた。

【０１２７】側壁の高さｔ１は５００ｎｍ、ｔ２は８０
０ｎｍとなった。

【０１２８】以上のようにして作製した電子放出素子
を、図１のように、Ｈ＝２ｍｍとして配置した。Ｖａ＝
１０ｋＶ、Ｖｇ＝１５Ｖとした。

【０１２９】ここで、比較例１として、第２ゲート電極
４ｂを積層せず、第１ゲート電極のみで形成し、側壁高
さが対称な素子を作製し、同時に駆動を行った。

【０１３０】ここで、アノード電極７として蛍光体を塗
布した電極を用い、電子ビームのサイズを観察した。こ
こで言う電子ビームサイズとは、発光した蛍光体でのピ
ーク輝度の１０％の領域までのサイズとした。

【０１３１】その結果、比較例１ではビーム形状は対
称、本実施例ではビーム形状はｘ方向に非対称となった
が、ビーム径は、比較例１で（ｘ×ｙ）＝１５０μｍ×
２２０μｍ、本実施例で１３０μｍ×２２０μｍとな
り、ビーム径はｙ方向に縮まった。

【０１３２】［実施例２］図１０に本発明の実施例２を
示す。

【０１３３】本実施例では、カソード電極が２層で構成
され、側壁の一部がカソード電極でも形成され、側壁の
カソード電極の上面より下方に電子放出膜５が形成され
る。本実施例では、電子軌道が実施例１と異なる。

【０１３４】以下に、作製方法を説明する。

【０１３５】（工程１）まず、図４（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極２ａとして厚さ５００ｎｍのＡ
ｌ、カソード電極２ｂとして厚さ１５０ｎｍのＴａを形
成した。

【０１３６】次に、絶縁層３として厚さ５００ｎｍのＳ
ｉＯ₂、ゲート電極４ａとして厚さ１００ｎｍのＴａを
この順で堆積した。

【０１３７】（工程２）さらに、図４（ｂ）に示すよう
に、ゲート電極４ａとして厚さ３００ｎｍのＴａをマス
クパターンを介して、部分的に形成した。

【０１３８】（工程３）次に、図４（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１３９】（工程４）図４（ｄ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４
ａ、４ｂ、絶縁層３、およびカソード電極２をＣＦ₄ガ
スを用いてそれぞれドライエッチングし、図１０に示す
ようにカソード電極２ａで停止させ、幅ｗ１が１μｍ、
幅Ｌ１が１００μｍの開口を形成した。

【０１４０】（工程５）続いて図４（ｅ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に１００ｎｍ程度堆積した。反応ガ
スはＣＨ₄ガスを用いた。

【０１４１】（工程６）図４（ｆ）に示すように、マス
クパターン４１を完全に除去し、本実施例１の電子放出
素子を完成させた。

【０１４２】側壁の高さｔ１は６５０ｎｍ、ｔ２は９５
０ｎｍとなった。

【０１４３】以上のようにして作製した電子放出素子
を、実施例１と同様に、Ｈ＝２ｍｍとして配置した。Ｖ
ａ＝１０ｋＶ、Ｖｇ＝１５Ｖとした。

【０１４４】ここで、比較例２として、第２ゲート電極
４ｂを積層せず、第１ゲート電極のみで形成した、高さ
が対称な素子も同時に駆動を行った。

【０１４５】その結果、比較例２ではビーム形状は対
称、本実施例ではビーム形状は非対称となったが、ビー
ム径は、比較例２で１３０μｍ×２２０μｍ、本実施例
で１１０μｍ×２２０μｍとなり、ビーム径が縮まっ
た。

【０１４６】本実施例が実施例１よりビーム径が小さい
のは、電子軌道が異なるためである。本実施例の軌道
は、電子放出膜５が側壁のカソード電極２より低くなっ
ているため、その形状を反映して、電子放出膜５の直上
の等電位面は、下に凹となる。このため、電子放出膜の
中央より左側から放出される電子は右側に、電子放出膜
の中央より右側から放出される電子は左側に、開口の上
部で交差して、アノード電極７に到達する。この交差の
影響で、若干であるが、ビーム径は小さくなる。

【０１４７】［実施例３］図１１に本発明の実施例３を
示す。図１１（ａ）は断面図、図１１（ｂ）は平面図で
ある。

【０１４８】本実施例は実施例２の電子放出素子を有効
に利用する配置例であり、リング状の電子放出膜が構成
されている。作製方法は実施例２と同様なので省略す
る。なお、リングの内側の側壁が低く、リングの外側の
側壁が高く構成されている。

【０１４９】リング内のゲート電極４ａは、リングの一
部に形成された接続部分でリング外側のゲート電極４ａ
に接続されている。この接続部は、リング内と同じ構成
になっていても、別構成になっていてもよい。接続方向
は、１カ所でもそれ以上でもよいが、本実施例の構造で
は、その構造部分がリングに比較して大きいと電子軌道
に影響するので、できるだけ小さいのが望まれる。

【０１５０】また、接続部はコンタクトホールを介し
て、側壁より下部で接続してもよい。

【０１５１】本実施例では、ｔ１、ｔ２は実施例２と同
様の構成であるから、リング状になっていても断面図で
示される電子軌道は実施例２とほぼ同様である。

【０１５２】ここでは、リング内側のゲート電極の内径
ｗ２が重要となる。すなわち、リングの片側から放出さ
れる電子軌道と、もう片側からの電子軌道がアノード電
極７で一致するようなｗ２の径を選べば、リング状であ
っても実施例２と同様の電子ビーム径として、ビームの
広がりを抑えることができる。

【０１５３】本実施例では、ｗ２を５０μｍとしたとこ
ろ、１１０μｍ×１１０μｍとなった。これは、ｘ方向
に関しては、実施例２と同様の径であり、また、リング
状としたことで、ｙ方向に関してもｘ方向と同様のビー
ム径にすることができる。また、ビーム径偏りがなくな
った。

【０１５４】［実施例４］図１２に本発明の実施例４を
示す。

【０１５５】本実施例は電子放出膜の構造の変形例であ
る。

【０１５６】以下に、作製方法を示す。ただし、実施例
１と同じである工程は、説明を省略する。

【０１５７】（工程１−１）まず、基板１に石英を用
い、十分洗浄を行った後、スパッタ法により第１のカソ
ード電極２ａとして厚さ５００ｎｍのＷを形成した。

【０１５８】（工程１−２）プラズマＣＶＤ法でダイヤ
モンドライクカーボンの電子放出層５を全面に１００ｎ
ｍ程度堆積した。反応ガスはＣＨ₄ガスを用いた。

【０１５９】（工程１−３）次に、第２のカソード電極
２ｂとして厚さ５０ｎｍのＴａを、絶縁層３として厚さ
５００ｎｍのＳｉＯ₂、ゲート電極４ａとして厚さ１０
０ｎｍのＴａをこの順で堆積した。

【０１６０】（工程２）さらに、ゲート電極４ｂとして
厚さ３００ｎｍのＴａをマスクパターンを介して、部分
的に形成した。

【０１６１】（工程３）次に、図４（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１６２】（工程４）図４（ｄ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４ａ
４ｂ、絶縁層３、カソード電極２ｂをＣＦ₄ガスを用い
てそれぞれドライエッチングし、幅ｗ１が０．５μｍ、
幅Ｌ１が１００μｍの開口を形成した。

【０１６３】（工程６）図４（ｆ）に示すように、マス
クパターン４１を完全に除去し、本実施例の電子放出素
子を完成させた。

【０１６４】側壁の高さｔ１は５００ｎｍ、ｔ２は８０
０ｎｍとなった。

【０１６５】以上のようにして作製した電子放出素子
を、実施例１と同様に、Ｈ＝２ｍｍとして配置した。Ｖ
ａ＝１０ｋＶ、Ｖｇ＝１５Ｖとした。

【０１６６】本素子では、カソード電極２ａと２ｂを大
体同電位になるように、素子近傍で電気的に接続するこ
とが必要である。

【０１６７】駆動を行った結果、ビーム径は８０μｍ×
１８０μｍとなった。本素子は、基本的な構成（ｔ１、
ｔ２）はほぼ同じある。また、ｗ１を小さくしたことで
全体のビーム径が小さくなった。

【０１６８】［実施例５］図１３に本発明の実施例５を
示す。

【０１６９】本実施例は絶縁層の厚さを異ならせて側壁
を非対称とする例である。

【０１７０】作製方法は、実施例２の工程で積層構造を
絶縁層３ａ、３ｂとし、エッチングの順序を入れ替える
ことでことで作製できる。

【０１７１】本構成では、絶縁層厚さを非対称とするこ
とで、図１３中に等電位面で示したように電子放出膜近
傍の電界も非対称となる。

【０１７２】そのために駆動条件によっては、電子放出
領域が偏り、その結果さらにビーム径が小さくなくこと
も期待できる。

【０１７３】［実施例６］図１４に本発明の実施例６を
示す。

【０１７４】本実施例はカソード電極の厚さを異ならせ
て側壁を非対称とする例である。

【０１７５】作製方法は、実施例２の工程で積層構造を
カソード電極２ａ、２ｂとし、エッチングの順序を入れ
替えることでことで作製できる。

【０１７６】本構成でも、実施例５と同様に図１３中に
電子放出膜近傍の電界も非対称となる。

【０１７７】そのために駆動条件によっては、電子放出
領域が偏り、その結果さらにビーム径が小さくなくこと
も期待できる。

【０１７８】［実施例７］実施例１から６の電子放出素
子で画像形成装置を作製した。一例として、実施例２の
素子で作製した場合について示す。図５（ａ）は本実施
例の素子を上から見たときの構成図、図５（ｂ）は図５
（ａ）のＡ−Ａ線での断面図である。この場合の電子放
出素子は、図５（ａ）に示すように、各素子の中央部に
電子ビームがくるように、側壁の位置をずらして構成し
た。

【０１７９】実施例２の素子を１０×１０のＭＴＸ状に
配置した。素子は、横１５０μｍ、縦２５０μｍのピッ
チで配置した。素子上部には２ｍｍに距離を隔てた位置
に蛍光体を配置した。蛍光体には１０ｋＶの電圧を印加
した。また、駆動電圧はＶｇ＝１５Ｖとした。この結
果、高精細な画像形成装置が形成できた。

【０１８０】

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径のさらなる小径化を実現させるとともに、
製造プロセスが容易で、低電圧で高効率な電子放出が可
能な電子放出素子を提供することができる。

【０１８１】また、本発明による電子放出素子を用いる
と、画質が良好で高精細であり、性能の優れた電子源及
び画像形成装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電子放出素子の概略
構成を示す図である。

【図２】本発明の実施の形態に係る電子放出素子の電子
軌道を示す図である。

【図３】本発明の実施の形態に係る電子放出素子を説明
する図である。

【図４】本発明の実施の形態に係る電子放出素子の製造
方法の一例を示す図である。

【図５】本発明の実施の形態に係る電子源の一例を示す
図である。

【図６】単純マトリクス配置の電子源を示す概略構成図
である。

【図７】単純マトリクス配置の電子源を用いた画像形成
装置を示す概略構成図である。

【図８】本発明の実施の形態に係る画像形成装置におけ
る蛍光膜を示す図である。

【図９】本発明の実施の形態に係る画像形成装置の駆動
回路を示すブロック図である。

【図１０】本発明の実施例２を示す図である。

【図１１】本発明の実施例３を示す図である。

【図１２】本発明の実施例４を示す図である。

【図１３】本発明の実施例５を示す図である。

【図１４】本発明の実施例６を示す図である。

【図１５】従来の電子放出素子を模式的に示した図であ
る。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５電子放出層６駆動電源７アノード電極８高圧電源４１マスクパターン６１、８１電子源基板６２Ｘ方向配線６３Ｙ方向配線６４電子放出素子８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基体９４蛍光膜９５メタルバック９６フェースプレート９８外囲器

Claims

【特許請求の範囲】

【請求項１】基板上に配置されたカソード電極と、絶縁層を介して前記カソード電極上に積層されるゲート
電極と、前記カソード電極と電気的に接続された電子放出膜と、を備えた電子放出素子において、前記電子放出膜に面して少なくとも前記絶縁層と前記ゲ
ート電極とで積層される側壁を有し、該側壁は、部分的
に高さの異なる領域を備えることを特徴とする電子放出
素子。
【請求項２】前記部分的に高さの異なる領域において、
前記ゲート電極の厚さが部分的に異なっていることを特
徴とする請求項１に記載の電子放出素子。
【請求項３】前記部分的に高さの異なる領域において、
前記絶縁層の厚さが部分的に異なっていることを特徴と
する請求項１または２に記載の電子放出素子。
【請求項４】前記部分的に高さの異なる領域において、
前記カソード電極の厚さが部分的に異なっていることを
特徴とする請求項１，２または３に記載の電子放出素
子。
【請求項５】前記側壁は、略直線状に設けられることを
特徴とする１乃至４のいずれか１項に記載の電子放出素
子。
【請求項６】前記側壁により囲まれて前記カソード電極
の一部領域を露出せしめ、かつ、内部に前記電子放出膜
を有する開口部を備えることを特徴とする請求項１乃至
５のいずれか１項に記載の電子放出素子。
【請求項７】基板上に配置されたカソード電極と、絶縁層を介して前記カソード電極上に積層されるゲート
電極と、前記絶縁層と前記ゲート電極とを貫通し前記カソード電
極の一部領域を露出せしめる開口部と、前記開口部内に設けられ、前記カソード電極と電気的に
接続された電子放出膜と、を備えた電子放出素子において、前記開口部に面して少なくとも前記絶縁層と前記ゲート
電極とで積層される側壁を有し、該側壁は、部分的に高
さの異なる領域を備えることを特徴とする電子放出素
子。
【請求項８】前記開口部は略スリット状であって、該略
スリット状の一方の長辺をなす側壁の高さと、他方の長
辺をなす側壁の高さとは異なっていることを特徴とする
請求項６または７に記載の電子放出素子。
【請求項９】前記開口部は略リング状に設けられ、該略
リング状の開口部の内径側に配置される側壁の高さが、
該略リング状の開口部の外径側に配置される側壁の高さ
より小さいことを特徴とする請求項６または７に記載の
電子放出素子。
【請求項１０】前記略リング状の前記開口部内に設けら
れた前記電子放出膜から放出される電子であって、該電
子放出膜の周上において対向するそれぞれの位置から放
出される電子が、該開口部の略中央の上方に略一致して
到達するように該開口部の内径の長さを定めることを特
徴とする請求項９に記載の電子放出素子。
【請求項１１】前記電子放出膜が、低仕事関数を有する
ダイヤモンド、ダイヤモンドライクカーボンであること
を特徴とする請求項１乃至１０のいずれか１項に記載の
電子放出素子。
【請求項１２】請求項１乃至１１のいずれか１項に記載
の電子放出素子を複数個接続した電子源であって、前記
ゲート電極がゲート電極配線に接続され、前記カソード
電極がカソード配線に、マトリクス配線したことを特徴
とする電子源。
【請求項１３】請求項１２に記載の電子源と、該電子源
から放出された電子によって画像を形成する画像形成部
材とを備えることを特徴とする画像形成装置。
【請求項１４】前記画像成部材は、電子の衝突によって
発光する蛍光体であることを特徴とする請求項１３に記
載の画像形成装置。