JP3667274B2 - 高周波用パッケージ - Google Patents
高周波用パッケージ Download PDFInfo
- Publication number
- JP3667274B2 JP3667274B2 JP2001346545A JP2001346545A JP3667274B2 JP 3667274 B2 JP3667274 B2 JP 3667274B2 JP 2001346545 A JP2001346545 A JP 2001346545A JP 2001346545 A JP2001346545 A JP 2001346545A JP 3667274 B2 JP3667274 B2 JP 3667274B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric substrate
- line
- external
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波帯で用いられる高周波半導体素子や高周波回路等の高周波回路部品を収容するための高周波用パッケージに関するものである。
【０００２】
【従来の技術】
ＭＨｚ帯またはＧＨｚ帯の高周波帯で動作する高周波半導体素子や高周波回路等の高周波回路部品を収容するために用いられる高周波用パッケージには、例えば、特許第2605502号公報に開示された、図３に示すようなものがあった。
【０００３】
図３（ａ）〜（ｃ）はそのような従来の高周波用パッケージの一例を示す図であり、図３（ａ）は一部を破断した平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線による断面図、図３（ｃ）は底面図である。また、図４は図３に示す高周波用パッケージの要部を拡大して示した斜視図である。これらの図において、21はセラミックス等から成るパッケージ基板、22はセラミックスあるいは表面をメタライズしたセラミックス等から成るパッケージ側壁であり、パッケージ基板21の表面上に装着されている。パッケージ側壁22のパッケージ基板21に接しない上端面は、金等の金属や鉄−ニッケル−コバルト合金等の合金から成るフタ23により封止されている。24はパッケージ基板21の表面にメタライズ25を施したダイボンディング領域、26はセラミックス等から成る誘電体基板であり、この誘電体基板26の表面上に金属薄膜から成る内部高周波伝送線路27が形成され、ダイボンディング領域24，誘電体基板26，内部高周波伝送線路27はパッケージ基板21とパッケージ側壁22とフタ23とにより囲まれたキャビティ内に構成されている。また、パッケージ基板21の底面部に、接地金属薄膜28と信号線金属薄膜29が形成され、これらにより外部コプレーナ線路30を構成し、その信号線金属薄膜29は金属から成るバイアホール31により内部高周波伝送線路27と電気的に接続した構造となっている。
【０００４】
なお、38は誘電体基板26の表面上に形成された接地金属薄膜であり、内部高周波伝送線路27とともに内部コプレーナ線路40を構成するものである。また、41は外部コプレーナ線路30の接地金属薄膜28と内部コプレーナ線路40の接地金属薄膜38とを電気的に接続する接地用バイアホールである。
【０００５】
このような高周波用パッケージが、図５に断面図で示すように、ガラスエポキシ，フッ素樹脂，セラミックス等から成る実装基板33上に表面実装されて、高周波回路が構成される。
【０００６】
【発明が解決しようとする課題】
従来の高周波用パッケージは以上のように構成されているので、この高周波用パッケージを実装基板33上に表面実装した際に、パッケージ基板21と実装基板33間に存在するキャパシタンス成分が増大するため、高周波的な不整合が生じ、高周波入出力信号の損失が増大し、定在波比（以下、ＶＳＷＲと略す）が劣化するという問題点があった。
【０００７】
本発明は、このような問題点を解消するためになされたもので、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低ＶＳＷＲの高周波用パッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の高周波用パッケージは、上面に高周波回路部品の実装領域を有する誘電体基板と、該誘電体基板上に前記実装領域を取り囲んで接合された、前記高周波回路部品を収容する凹部を形成する枠体と、該枠体の上面に前記凹部を覆うように取着される蓋体と、前記凹部内の前記誘電体基板の上面に内部線路導体およびその両側の内部同一面接地導体が形成されて成る内部コプレーナ線路と、前記誘電体基板の下面に外部線路導体およびその両側の外部同一面接地導体が形成されて成る外部コプレーナ線路と、前記内部線路導体および前記外部線路導体の端部間を電気的に接続する信号用貫通導体と、前記内部同一面接地導体および前記外部同一面接地導体の間を前記信号用貫通導体の周囲に擬似同軸構造をなすように配置されて接続する複数の接地用貫通導体とを具備し、前記外部線路導体と前記外部同一面接地導体との間に位置する前記誘電体基板の表面に、前記信号用貫通導体及び前記接地用貫通導体間を前記誘電体基板の下面側でのみ横切るようにして切り欠き部を設けたことを特徴とするものである。
【０００９】
本発明の高周波用パッケージによれば、誘電体基板と枠体とで構成される凹部内に内部コプレーナ線路を、また、誘電体基板の下面に外部コプレーナ線路を形成し、両者の線路導体の端部間を信号用貫通導体で電気的に接続するとともに両者の同一面接地導体間を信号用貫通導体の周囲に擬似同軸構造をなすように配置された複数の接地用貫通導体により接続し、さらに外部コプレーナ線路の外部線路導体と外部同一面接地導体との間に位置する誘電体基板の下面に切り欠き部を設けたことから、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。
【００１０】
【発明の実施の形態】
以下、本発明の高周波用パッケージを図面を参照しつつ説明する。
【００１１】
図１（ａ）〜（ｃ）は本発明の高周波用パッケージの実施の形態の一例を示す図であり、図１（ａ）は一部を破断した平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線による断面図、図１（ｃ）は底面図である。また、図２は図１に示す本発明の高周波用パッケージの要部を拡大して示した斜視図である。これらの図において、１は、上面に高周波半導体素子や高周波回路等の高周波回路部品が実装される実装領域４を有する各種セラミックスやガラスセラミックス等の無機系誘電体材料、あるいはポリイミド・ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等から成る誘電体基板、２は、誘電体基板１上に実装領域４を取り囲んで接合された、高周波回路部品を収容する凹部を形成するセラミックスあるいは表面をメタライズしたセラミックス等から成る枠体であり、これら誘電体基板１と枠体２とでパッケージの容器本体が構成されている。３は、枠体２の上面に凹部を覆うように取着される金等の金属や鉄−ニッケル−コバルト合金等の合金から成る蓋体であり、蓋体３が枠体２に取着されることにより実装領域４に実装された高周波回路部品が凹部内に封止される。なお、実装領域４には、必要に応じて誘電体基板１の表面にメタライズ層５が形成される。
【００１２】
６は誘電体基板１の凹部内に配置されたセラミックス等から成る内部誘電体基板であり、この内部誘電体基板６の表面上に金属薄膜や金属箔・金属板・メタライズ導体等から成る所定の線路幅の内部線路導体７およびその両側に所定間隔を有して金属薄膜や金属箔・金属板・メタライズ導体等から成る内部同一面接地導体８が形成されて内部コプレーナ線路９が形成されている。なお、この内部コプレーナ線路９は、必ずしも誘電体基板１の上面に内部誘電体基板６を配置してその表面上に形成される必要はなく、誘電体基板１の凹部内の上面に直接形成されてもよい。
【００１３】
10は、誘電体基板１の下面にその端部を内部線路導体７の端部と対向させて形成された、金属薄膜や金属箔・金属板・メタライズ導体等から成る所定の線路幅の外部線路導体、11は、外部線路導体10の両側に所定間隔を有して形成された、金属薄膜や金属箔・金属板・メタライズ導体等から成る外部同一面接地導体であり、これらにより外部コプレーナ線路12が形成されている。また、13は、誘電体基板１および内部誘電体基板６を貫通して形成され、内部線路導体７の端部と外部線路導体10の端部との間を電気的に接続する信号用貫通導体であり、14は、その信号用貫通導体13の周囲に信号用貫通導体13とともに疑似同軸構造をなすように配置されて形成された、内部同一面線路導体８と外部同一面接地導体11とを電気的に接続する複数の接地用貫通導体である。この擬似同軸構造をなす接続部は、内部コプレーナ線路９と外部コプレーナ線路12とを接続する高周波伝送線路の一形態をなし、内部コプレーナ線路９と外部コプレーナ線路12との間にあって、高周波入出力信号の授受を、不整合を少なくし低損失かつ低ＶＳＷＲで行なうものである。
【００１４】
そして、本発明の高周波用パッケージにおいては、外部コプレーナ線路12の外部線路導体10と外部同一面接地導体11との間に位置する誘電体基板１の下面に、切り欠き部15が設けられている。
【００１５】
このように切り欠き部15を設けたことにより、高周波用パッケージを構成する誘電体基板１とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、誘電体基板１とこのパッケージが実装される実装基板との間における電界集中が緩和されるため、高周波用パッケージを実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。その結果、本発明によれば、低損失な高周波用パッケージを得ることができる。
【００１６】
本発明の高周波用パッケージにおいて、誘電体基板１としては、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体等の各種セラミックスやガラスセラミックス等の無機系誘電体材料、あるいはポリテトラフルオロエチレン（ＰＴＦＥ）・エポキシ・ポリイミド・ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等の誘電体材料から成り、必要に応じて複数の誘電体層を積層して形成される。そして、誘電体基板１は上面に高周波回路部品が実装される実装領域４を有しており、実装領域４には、高周波半導体素子をダイボンディングする等の必要に応じて、メタライズ層５が形成される。
【００１７】
誘電体基板１の上面に実装領域４を取り囲んで接合される枠体２は、基本的には誘電体基板１と同様の誘電体材料で形成されるが、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ42アロイ等のＦｅ−Ｎｉ系合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金等の金属材料で形成されてもよい。
【００１８】
内部誘電体基板６は、必要に応じて誘電体基板１と同様の誘電体材料から形成されるものであり、内部誘電体基板６を用いる場合には、その形状・寸法（厚みや幅・長さ）は、使用される高周波信号の周波数や特性インピーダンス等に応じて適当な内部コプレーナ線路９が形成できるように適宜設定される。
【００１９】
枠体２の上面に凹部を覆うように取着される蓋体３には、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ42アロイ等のＦｅ−Ｎｉ系合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金等の金属材料、あるいは酸化アルミニウム質焼結体やガラスセラミックス等の無機系材料、あるいはＰＴＦＥ・ガラスエポキシ等の樹脂系材料等が用いられる。蓋体３を枠体２の上面に取着するには、それらの材料に応じて、半田・Ａｕ−Ｓｎろう等の低融点金属ろう材やＡｕ−Ｇｅろう等の高融点金属ろう材、あるいはエポキシ・導電性エポキシ等の樹脂接着剤、あるいはシームウェルド・電子ビーム溶接等の溶接等により取着する。
【００２０】
内部コプレーナ線路９を構成する内部線路導体７および内部同一面接地導体８、ならびに外部コプレーナ線路12を構成する外部線路導体10および外部同一面接地導体11は、高周波線路導体用の金属材料、例えばＣｕやＭｏＭｎ＋Ｎｉ＋Ａｕ・Ｗ＋Ｎｉ＋Ａｕ・Ｃｒ＋Ｃｕ・Ｃｒ＋Ｃｕ＋Ｎｉ＋Ａｕ・Ｔａ2Ｎ＋ＮｉＣｒ＋Ａｕ・Ｔｉ＋Ｐｄ＋Ａｕ・ＮｉＣｒ＋Ｐｄ＋Ａｕ等の金属薄膜や金属箔・金属板・メタライズ導体等を用いて、厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法等により形成される。その厚みや形状・線路幅・線路導体と同一面接地導体との間隔等は、これらコプレーナ線路により伝送される高周波入出力信号の周波数や特性インピーダンス等に応じて適宜設定される。
【００２１】
また、メタライズ層５ならびにビア導体やスルーホール導体等として形成される信号用貫通導体13・接地用貫通導体14も、以上のような高周波線路導体用の金属材料を用いて厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法等により形成され、その厚みや大きさ等もコプレーナ線路により伝送される高周波入出力信号の周波数や特性インピーダンス等に応じて適宜設定される。
【００２２】
本発明の高周波用パッケージの作製にあたっては、例えば誘電体基板１が酸化アルミニウム質焼結体から成る場合であれば、まず誘電体基板１となる酸化アルミニウム質のセラミックグリーンシートを準備し、切り欠き部15を形成するための凹部を打ち抜き加工等により設けるとともに、所定の打ち抜き加工を施して信号用および接地用貫通導体13・14となる貫通孔を形成した後、スクリーン印刷法によりタングステンや銅等の導体ペーストを貫通孔に充填するとともに所定の線路導体パターンおよび接地導体パターンの形状に印刷塗布する。次いで、これらのセラミックグリーンシートを積層して密着し、最後にこの積層体を一体焼成することにより製作される。あるいは、切り欠き部15は、セラミックグリーンシート上での加工により形成するのではなく、一体焼成後にレーザ加工や切削・研磨加工等の後処理加工等を行なって形成してもよい。
【００２３】
切り欠き部15は、外部線路導体10と外部同一面接地導体11との間で、これらに極力近い位置で、すなわち外部線路導体10と外部同一面接地導体11との間隔に極力等しい幅で形成することが望ましい。これは、パッケージの誘電体基板１とこれが実装される実装基板との間に発生するキャパシタンス成分をより大きく軽減することができ、これにより、反射特性をより十分に改善することができるからである。
【００２４】
また、切り欠き部15の深さは、深い方がパッケージの誘電体基板１と実装基板との間に発生するキャパシタンス成分をより大きく軽減できるため、より効果があるものとなるが、外部線路導体10の線路幅と同等の深さか、もしくは誘電体基板１の基板厚みの約80％以下であることが望ましい。これは、切り欠き部15が深くなりすぎると、切り欠き部15が設けられた部分の誘電体基板１の基板厚みが薄くなりすぎ、パッケージの強度が実用上支障をきたす程に低下するおそれがあるからである。
【００２５】
なお、図１および図２に示した例では、切り欠き部15の形状は略直方体として形成されているが、このような直方体形状の場合は、例えば40ＧＨｚ以上の超高周波領域では、切り欠き部15の端部に電界が集中し、伝播モードが不連続になることから挿入損失が増大する懸念がある。このようなときは、切り欠き部15の形状について断面構造を半円アーチ型にする等の工夫を行ない、切り欠き部15における局部的な電界集中を緩和する構造としてもよい。
【００２６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を施すことは何ら差し支えない。例えば、高周波信号の入出力部としての内部コプレーナ線路９および外部コプレーナ線路12は、必要に応じて１つずつ設けてもよく、３組以上の複数設けてもよい。
【００２７】
【発明の効果】
本発明の高周波用パッケージによれば、誘電体基板と枠体とで構成される凹部内に内部コプレーナ線路を、また、誘電体基板の下面に外部コプレーナ線路を形成し、両者の線路導体の端部間を信号用貫通導体で電気的に接続するとともに両者の同一面接地導体間を信号用貫通導体の周囲に擬似同軸構造をなすように配置された複数の接地用貫通導体により接続し、さらに外部コプレーナ線路の外部線路導体と外部同一面接地導体との間に位置する誘電体基板の下面に切り欠き部を設けたことから、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、誘電体基板とこのパッケージが実装される実装基板との間における電界集中が緩和されるため、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。
【００２８】
以上により、本発明によれば、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低ＶＳＷＲの高周波用パッケージを提供することができた。
【図面の簡単な説明】
【図１】（ａ）は本発明の高周波用パッケージの実施の形態の一例を示す一部を破断した平面図、（ｂ）は（ａ）のＡ−Ａ線による断面図、（ｃ）は底面図である。
【図２】図１に示す本発明の高周波用パッケージの要部を拡大して示した斜視図である。
【図３】（ａ）は従来の高周波パッケージの例を示す一部を破断した平面図、（ｂ）は（ａ）のＡ−Ａ線による断面図、（ｃ）は底面図である。
【図４】図３に示す従来の高周波用パッケージの要部を拡大して示した斜視図である。
【図５】高周波用パッケージを実装基板上に実装した様子を示す断面図である。
【符号の説明】
１・・・誘電体基板
２・・・枠体
３・・・蓋体
４・・・実装領域
５・・・メタライズ層
６・・・内部誘電体基板
７・・・内部線路導体
８・・・内部同一面接地導体
９・・・内部コプレーナ線路
10・・・外部線路導体
11・・・外部同一面接地導体
12・・・外部コプレーナ線路
13・・・信号用貫通導体
14・・・接地用貫通導体
15・・・切り欠き部
【発明の属する技術分野】
本発明は、高周波帯で用いられる高周波半導体素子や高周波回路等の高周波回路部品を収容するための高周波用パッケージに関するものである。
【０００２】
【従来の技術】
ＭＨｚ帯またはＧＨｚ帯の高周波帯で動作する高周波半導体素子や高周波回路等の高周波回路部品を収容するために用いられる高周波用パッケージには、例えば、特許第2605502号公報に開示された、図３に示すようなものがあった。
【０００３】
図３（ａ）〜（ｃ）はそのような従来の高周波用パッケージの一例を示す図であり、図３（ａ）は一部を破断した平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線による断面図、図３（ｃ）は底面図である。また、図４は図３に示す高周波用パッケージの要部を拡大して示した斜視図である。これらの図において、21はセラミックス等から成るパッケージ基板、22はセラミックスあるいは表面をメタライズしたセラミックス等から成るパッケージ側壁であり、パッケージ基板21の表面上に装着されている。パッケージ側壁22のパッケージ基板21に接しない上端面は、金等の金属や鉄−ニッケル−コバルト合金等の合金から成るフタ23により封止されている。24はパッケージ基板21の表面にメタライズ25を施したダイボンディング領域、26はセラミックス等から成る誘電体基板であり、この誘電体基板26の表面上に金属薄膜から成る内部高周波伝送線路27が形成され、ダイボンディング領域24，誘電体基板26，内部高周波伝送線路27はパッケージ基板21とパッケージ側壁22とフタ23とにより囲まれたキャビティ内に構成されている。また、パッケージ基板21の底面部に、接地金属薄膜28と信号線金属薄膜29が形成され、これらにより外部コプレーナ線路30を構成し、その信号線金属薄膜29は金属から成るバイアホール31により内部高周波伝送線路27と電気的に接続した構造となっている。
【０００４】
なお、38は誘電体基板26の表面上に形成された接地金属薄膜であり、内部高周波伝送線路27とともに内部コプレーナ線路40を構成するものである。また、41は外部コプレーナ線路30の接地金属薄膜28と内部コプレーナ線路40の接地金属薄膜38とを電気的に接続する接地用バイアホールである。
【０００５】
このような高周波用パッケージが、図５に断面図で示すように、ガラスエポキシ，フッ素樹脂，セラミックス等から成る実装基板33上に表面実装されて、高周波回路が構成される。
【０００６】
【発明が解決しようとする課題】
従来の高周波用パッケージは以上のように構成されているので、この高周波用パッケージを実装基板33上に表面実装した際に、パッケージ基板21と実装基板33間に存在するキャパシタンス成分が増大するため、高周波的な不整合が生じ、高周波入出力信号の損失が増大し、定在波比（以下、ＶＳＷＲと略す）が劣化するという問題点があった。
【０００７】
本発明は、このような問題点を解消するためになされたもので、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低ＶＳＷＲの高周波用パッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の高周波用パッケージは、上面に高周波回路部品の実装領域を有する誘電体基板と、該誘電体基板上に前記実装領域を取り囲んで接合された、前記高周波回路部品を収容する凹部を形成する枠体と、該枠体の上面に前記凹部を覆うように取着される蓋体と、前記凹部内の前記誘電体基板の上面に内部線路導体およびその両側の内部同一面接地導体が形成されて成る内部コプレーナ線路と、前記誘電体基板の下面に外部線路導体およびその両側の外部同一面接地導体が形成されて成る外部コプレーナ線路と、前記内部線路導体および前記外部線路導体の端部間を電気的に接続する信号用貫通導体と、前記内部同一面接地導体および前記外部同一面接地導体の間を前記信号用貫通導体の周囲に擬似同軸構造をなすように配置されて接続する複数の接地用貫通導体とを具備し、前記外部線路導体と前記外部同一面接地導体との間に位置する前記誘電体基板の表面に、前記信号用貫通導体及び前記接地用貫通導体間を前記誘電体基板の下面側でのみ横切るようにして切り欠き部を設けたことを特徴とするものである。
【０００９】
本発明の高周波用パッケージによれば、誘電体基板と枠体とで構成される凹部内に内部コプレーナ線路を、また、誘電体基板の下面に外部コプレーナ線路を形成し、両者の線路導体の端部間を信号用貫通導体で電気的に接続するとともに両者の同一面接地導体間を信号用貫通導体の周囲に擬似同軸構造をなすように配置された複数の接地用貫通導体により接続し、さらに外部コプレーナ線路の外部線路導体と外部同一面接地導体との間に位置する誘電体基板の下面に切り欠き部を設けたことから、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。
【００１０】
【発明の実施の形態】
以下、本発明の高周波用パッケージを図面を参照しつつ説明する。
【００１１】
図１（ａ）〜（ｃ）は本発明の高周波用パッケージの実施の形態の一例を示す図であり、図１（ａ）は一部を破断した平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線による断面図、図１（ｃ）は底面図である。また、図２は図１に示す本発明の高周波用パッケージの要部を拡大して示した斜視図である。これらの図において、１は、上面に高周波半導体素子や高周波回路等の高周波回路部品が実装される実装領域４を有する各種セラミックスやガラスセラミックス等の無機系誘電体材料、あるいはポリイミド・ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等から成る誘電体基板、２は、誘電体基板１上に実装領域４を取り囲んで接合された、高周波回路部品を収容する凹部を形成するセラミックスあるいは表面をメタライズしたセラミックス等から成る枠体であり、これら誘電体基板１と枠体２とでパッケージの容器本体が構成されている。３は、枠体２の上面に凹部を覆うように取着される金等の金属や鉄−ニッケル−コバルト合金等の合金から成る蓋体であり、蓋体３が枠体２に取着されることにより実装領域４に実装された高周波回路部品が凹部内に封止される。なお、実装領域４には、必要に応じて誘電体基板１の表面にメタライズ層５が形成される。
【００１２】
６は誘電体基板１の凹部内に配置されたセラミックス等から成る内部誘電体基板であり、この内部誘電体基板６の表面上に金属薄膜や金属箔・金属板・メタライズ導体等から成る所定の線路幅の内部線路導体７およびその両側に所定間隔を有して金属薄膜や金属箔・金属板・メタライズ導体等から成る内部同一面接地導体８が形成されて内部コプレーナ線路９が形成されている。なお、この内部コプレーナ線路９は、必ずしも誘電体基板１の上面に内部誘電体基板６を配置してその表面上に形成される必要はなく、誘電体基板１の凹部内の上面に直接形成されてもよい。
【００１３】
10は、誘電体基板１の下面にその端部を内部線路導体７の端部と対向させて形成された、金属薄膜や金属箔・金属板・メタライズ導体等から成る所定の線路幅の外部線路導体、11は、外部線路導体10の両側に所定間隔を有して形成された、金属薄膜や金属箔・金属板・メタライズ導体等から成る外部同一面接地導体であり、これらにより外部コプレーナ線路12が形成されている。また、13は、誘電体基板１および内部誘電体基板６を貫通して形成され、内部線路導体７の端部と外部線路導体10の端部との間を電気的に接続する信号用貫通導体であり、14は、その信号用貫通導体13の周囲に信号用貫通導体13とともに疑似同軸構造をなすように配置されて形成された、内部同一面線路導体８と外部同一面接地導体11とを電気的に接続する複数の接地用貫通導体である。この擬似同軸構造をなす接続部は、内部コプレーナ線路９と外部コプレーナ線路12とを接続する高周波伝送線路の一形態をなし、内部コプレーナ線路９と外部コプレーナ線路12との間にあって、高周波入出力信号の授受を、不整合を少なくし低損失かつ低ＶＳＷＲで行なうものである。
【００１４】
そして、本発明の高周波用パッケージにおいては、外部コプレーナ線路12の外部線路導体10と外部同一面接地導体11との間に位置する誘電体基板１の下面に、切り欠き部15が設けられている。
【００１５】
このように切り欠き部15を設けたことにより、高周波用パッケージを構成する誘電体基板１とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、誘電体基板１とこのパッケージが実装される実装基板との間における電界集中が緩和されるため、高周波用パッケージを実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。その結果、本発明によれば、低損失な高周波用パッケージを得ることができる。
【００１６】
本発明の高周波用パッケージにおいて、誘電体基板１としては、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体等の各種セラミックスやガラスセラミックス等の無機系誘電体材料、あるいはポリテトラフルオロエチレン（ＰＴＦＥ）・エポキシ・ポリイミド・ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等の誘電体材料から成り、必要に応じて複数の誘電体層を積層して形成される。そして、誘電体基板１は上面に高周波回路部品が実装される実装領域４を有しており、実装領域４には、高周波半導体素子をダイボンディングする等の必要に応じて、メタライズ層５が形成される。
【００１７】
誘電体基板１の上面に実装領域４を取り囲んで接合される枠体２は、基本的には誘電体基板１と同様の誘電体材料で形成されるが、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ42アロイ等のＦｅ−Ｎｉ系合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金等の金属材料で形成されてもよい。
【００１８】
内部誘電体基板６は、必要に応じて誘電体基板１と同様の誘電体材料から形成されるものであり、内部誘電体基板６を用いる場合には、その形状・寸法（厚みや幅・長さ）は、使用される高周波信号の周波数や特性インピーダンス等に応じて適当な内部コプレーナ線路９が形成できるように適宜設定される。
【００１９】
枠体２の上面に凹部を覆うように取着される蓋体３には、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ42アロイ等のＦｅ−Ｎｉ系合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金等の金属材料、あるいは酸化アルミニウム質焼結体やガラスセラミックス等の無機系材料、あるいはＰＴＦＥ・ガラスエポキシ等の樹脂系材料等が用いられる。蓋体３を枠体２の上面に取着するには、それらの材料に応じて、半田・Ａｕ−Ｓｎろう等の低融点金属ろう材やＡｕ−Ｇｅろう等の高融点金属ろう材、あるいはエポキシ・導電性エポキシ等の樹脂接着剤、あるいはシームウェルド・電子ビーム溶接等の溶接等により取着する。
【００２０】
内部コプレーナ線路９を構成する内部線路導体７および内部同一面接地導体８、ならびに外部コプレーナ線路12を構成する外部線路導体10および外部同一面接地導体11は、高周波線路導体用の金属材料、例えばＣｕやＭｏＭｎ＋Ｎｉ＋Ａｕ・Ｗ＋Ｎｉ＋Ａｕ・Ｃｒ＋Ｃｕ・Ｃｒ＋Ｃｕ＋Ｎｉ＋Ａｕ・Ｔａ2Ｎ＋ＮｉＣｒ＋Ａｕ・Ｔｉ＋Ｐｄ＋Ａｕ・ＮｉＣｒ＋Ｐｄ＋Ａｕ等の金属薄膜や金属箔・金属板・メタライズ導体等を用いて、厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法等により形成される。その厚みや形状・線路幅・線路導体と同一面接地導体との間隔等は、これらコプレーナ線路により伝送される高周波入出力信号の周波数や特性インピーダンス等に応じて適宜設定される。
【００２１】
また、メタライズ層５ならびにビア導体やスルーホール導体等として形成される信号用貫通導体13・接地用貫通導体14も、以上のような高周波線路導体用の金属材料を用いて厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法等により形成され、その厚みや大きさ等もコプレーナ線路により伝送される高周波入出力信号の周波数や特性インピーダンス等に応じて適宜設定される。
【００２２】
本発明の高周波用パッケージの作製にあたっては、例えば誘電体基板１が酸化アルミニウム質焼結体から成る場合であれば、まず誘電体基板１となる酸化アルミニウム質のセラミックグリーンシートを準備し、切り欠き部15を形成するための凹部を打ち抜き加工等により設けるとともに、所定の打ち抜き加工を施して信号用および接地用貫通導体13・14となる貫通孔を形成した後、スクリーン印刷法によりタングステンや銅等の導体ペーストを貫通孔に充填するとともに所定の線路導体パターンおよび接地導体パターンの形状に印刷塗布する。次いで、これらのセラミックグリーンシートを積層して密着し、最後にこの積層体を一体焼成することにより製作される。あるいは、切り欠き部15は、セラミックグリーンシート上での加工により形成するのではなく、一体焼成後にレーザ加工や切削・研磨加工等の後処理加工等を行なって形成してもよい。
【００２３】
切り欠き部15は、外部線路導体10と外部同一面接地導体11との間で、これらに極力近い位置で、すなわち外部線路導体10と外部同一面接地導体11との間隔に極力等しい幅で形成することが望ましい。これは、パッケージの誘電体基板１とこれが実装される実装基板との間に発生するキャパシタンス成分をより大きく軽減することができ、これにより、反射特性をより十分に改善することができるからである。
【００２４】
また、切り欠き部15の深さは、深い方がパッケージの誘電体基板１と実装基板との間に発生するキャパシタンス成分をより大きく軽減できるため、より効果があるものとなるが、外部線路導体10の線路幅と同等の深さか、もしくは誘電体基板１の基板厚みの約80％以下であることが望ましい。これは、切り欠き部15が深くなりすぎると、切り欠き部15が設けられた部分の誘電体基板１の基板厚みが薄くなりすぎ、パッケージの強度が実用上支障をきたす程に低下するおそれがあるからである。
【００２５】
なお、図１および図２に示した例では、切り欠き部15の形状は略直方体として形成されているが、このような直方体形状の場合は、例えば40ＧＨｚ以上の超高周波領域では、切り欠き部15の端部に電界が集中し、伝播モードが不連続になることから挿入損失が増大する懸念がある。このようなときは、切り欠き部15の形状について断面構造を半円アーチ型にする等の工夫を行ない、切り欠き部15における局部的な電界集中を緩和する構造としてもよい。
【００２６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を施すことは何ら差し支えない。例えば、高周波信号の入出力部としての内部コプレーナ線路９および外部コプレーナ線路12は、必要に応じて１つずつ設けてもよく、３組以上の複数設けてもよい。
【００２７】
【発明の効果】
本発明の高周波用パッケージによれば、誘電体基板と枠体とで構成される凹部内に内部コプレーナ線路を、また、誘電体基板の下面に外部コプレーナ線路を形成し、両者の線路導体の端部間を信号用貫通導体で電気的に接続するとともに両者の同一面接地導体間を信号用貫通導体の周囲に擬似同軸構造をなすように配置された複数の接地用貫通導体により接続し、さらに外部コプレーナ線路の外部線路導体と外部同一面接地導体との間に位置する誘電体基板の下面に切り欠き部を設けたことから、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される実装基板との間に発生するキャパシタンス成分を軽減することができ、誘電体基板とこのパッケージが実装される実装基板との間における電界集中が緩和されるため、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、ＶＳＷＲを下げることができる。
【００２８】
以上により、本発明によれば、実装基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低ＶＳＷＲの高周波用パッケージを提供することができた。
【図面の簡単な説明】
【図１】（ａ）は本発明の高周波用パッケージの実施の形態の一例を示す一部を破断した平面図、（ｂ）は（ａ）のＡ−Ａ線による断面図、（ｃ）は底面図である。
【図２】図１に示す本発明の高周波用パッケージの要部を拡大して示した斜視図である。
【図３】（ａ）は従来の高周波パッケージの例を示す一部を破断した平面図、（ｂ）は（ａ）のＡ−Ａ線による断面図、（ｃ）は底面図である。
【図４】図３に示す従来の高周波用パッケージの要部を拡大して示した斜視図である。
【図５】高周波用パッケージを実装基板上に実装した様子を示す断面図である。
【符号の説明】
１・・・誘電体基板
２・・・枠体
３・・・蓋体
４・・・実装領域
５・・・メタライズ層
６・・・内部誘電体基板
７・・・内部線路導体
８・・・内部同一面接地導体
９・・・内部コプレーナ線路
10・・・外部線路導体
11・・・外部同一面接地導体
12・・・外部コプレーナ線路
13・・・信号用貫通導体
14・・・接地用貫通導体
15・・・切り欠き部
Claims (1)
- 上面に高周波回路部品の実装領域を有する誘電体基板と、該誘電体基板上に前記実装領域を取り囲んで接合された、前記高周波回路部品を収容する凹部を形成する枠体と、該枠体の上面に前記凹部を覆うように取着される蓋体と、前記凹部内の前記誘電体基板の上面に内部線路導体およびその両側の内部同一面接地導体が形成されて成る内部コプレーナ線路と、前記誘電体基板の下面に外部線路導体およびその両側の外部同一面接地導体が形成されて成る外部コプレーナ線路と、前記内部線路導体および前記外部線路導体の端部間を電気的に接続する信号用貫通導体と、前記内部同一面接地導体および前記外部同一面接地導体の間を前記信号用貫通導体の周囲に擬似同軸構造をなすように配置されて接続する複数の接地用貫通導体とを具備し、前記外部線路導体と前記外部同一面接地導体との間に位置する前記誘電体基板の表面に、前記信号用貫通導体及び前記接地用貫通導体間を前記誘電体基板の下面側でのみ横切るようにして切り欠き部を設けたことを特徴とする高周波用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346545A JP3667274B2 (ja) | 2001-11-12 | 2001-11-12 | 高周波用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346545A JP3667274B2 (ja) | 2001-11-12 | 2001-11-12 | 高周波用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152124A JP2003152124A (ja) | 2003-05-23 |
| JP3667274B2 true JP3667274B2 (ja) | 2005-07-06 |
Family
ID=19159711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346545A Expired - Fee Related JP3667274B2 (ja) | 2001-11-12 | 2001-11-12 | 高周波用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667274B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
| JP4646699B2 (ja) * | 2005-05-26 | 2011-03-09 | 京セラ株式会社 | 高周波伝送用回路基板および高周波回路基板 |
| JP5697669B2 (ja) * | 2010-07-30 | 2015-04-08 | 京セラ株式会社 | 電子部品収納用部品、電子モジュールおよび電子装置 |
| US9491873B2 (en) * | 2011-05-31 | 2016-11-08 | Kyocera Corporation | Element housing package, component for semiconductor device, and semiconductor device |
| WO2013042627A1 (ja) * | 2011-09-22 | 2013-03-28 | 京セラ株式会社 | 電子部品載置用基板、電子部品収納用パッケージおよび電子装置 |
| JP6162800B2 (ja) * | 2013-05-29 | 2017-07-12 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2015030093A1 (ja) * | 2013-08-28 | 2015-03-05 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2016146439A (ja) * | 2015-02-09 | 2016-08-12 | Ｎｇｋエレクトロデバイス株式会社 | 高周波用半導体素子収納用パッケージ |
| US10869387B2 (en) * | 2016-10-21 | 2020-12-15 | Kyocera Corporation | High-frequency board, high-frequency package, and high-frequency module |
| US20240063108A1 (en) * | 2020-12-28 | 2024-02-22 | Kyocera Corporation | Semiconductor package and semiconductor electronic device |
-
2001
- 2001-11-12 JP JP2001346545A patent/JP3667274B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152124A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667274B2 (ja) | 高周波用パッケージ | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
| US6936921B2 (en) | High-frequency package | |
| JP5241609B2 (ja) | 構造体，接続端子，パッケージ、並びに電子装置 | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP4012796B2 (ja) | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP4377768B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP4454144B2 (ja) | 高周波回路用パッケージ | |
| JP3725983B2 (ja) | 高周波回路用パッケージ | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP4272570B2 (ja) | 高周波用伝送線路 | |
| JP2004055570A (ja) | 高周波用パッケージ | |
| JP4009217B2 (ja) | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP6809813B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP4646699B2 (ja) | 高周波伝送用回路基板および高周波回路基板 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |