JP2004055570A - 高周波用パッケージ - Google Patents

高周波用パッケージ Download PDF

Info

Publication number
JP2004055570A
JP2004055570A JP2002206597A JP2002206597A JP2004055570A JP 2004055570 A JP2004055570 A JP 2004055570A JP 2002206597 A JP2002206597 A JP 2002206597A JP 2002206597 A JP2002206597 A JP 2002206597A JP 2004055570 A JP2004055570 A JP 2004055570A
Authority
JP
Japan
Prior art keywords
frequency
conductor
package
dielectric substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002206597A
Other languages
English (en)
Inventor
Katsuyuki Yoshida
吉田 克亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002206597A priority Critical patent/JP2004055570A/ja
Publication of JP2004055570A publication Critical patent/JP2004055570A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguides (AREA)

Abstract

【課題】回路基板上に実装した際に、パッケージの誘電体基板と回路基板との間に発生するキャパシタンス成分が増大するため、高周波的な不整合が生じ、高周波入出力信号の損失が増大し、VSWRが劣化する。
【解決手段】上面に高周波回路部品Sの搭載部が形成された誘電体基板21と、上面に形成された高周波信号を伝送する第1の線路導体22および第1の同一面接地導体23と、下面に形成された第2の線路導体24および第2の同一面接地導体25と、内部に形成された第1および第2の線路導体22,24の端部同士を接続する貫通導体26ならびに第1および第2の同一面接地導体23,25を接続する接地貫通導体27と、第2の線路導体24に接合された金属端子32および第2の同一面接地導体25に接合された接地金属端子34とを具備して成り、高周波信号の周波数が5GHz以上であり、金属端子32の幅が0.05〜1.2mmである高周波用パッケージである。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、高周波帯で用いられる高周波半導体素子や高周波回路等の高周波回路部品を搭載するための高周波用パッケージに関するものである。
【0002】
【従来の技術】
MHz帯またはGHz帯の高周波帯で動作する高周波半導体素子や高周波回路等の高周波回路部品を収容するために用いられる高周波用パッケージには、例えば、特許第2605502号公報に開示された、図5に示すようなものがあった。
【0003】
図5(a)〜(c)はそのような従来の高周波用パッケージの一例を示す図であり、図5(a)は一部を破断した平面図、図5(b)は図5(a)のA−A線による断面図、図5(c)は底面図である。また、図6は図5に示す高周波用パッケージの要部を拡大して示した斜視図である。これらの図において、1はセラミックス等から成るパッケージ基板、2はセラミックスあるいは表面をメタライズしたセラミックス等から成るパッケージ側壁であり、パッケージ基板1の表面上に装着されている。パッケージ側壁2のパッケージ基板1に接しない上端面は、金等の金属や鉄−ニッケル−コバルト合金等の合金から成るフタ3により封止されている。4はパッケージ基板1の表面にメタライズ5を施したダイボンディング領域、6はセラミックス等から成る誘電体基板であり、この誘電体基板6の表面上に金属薄膜から成る内部高周波伝送線路19が形成され、ダイボンディング領域4,誘電体基板6,内部高周波伝送線路19はパッケージ基板1とパッケージ側壁2とフタ3とにより囲まれたキャビティ内に構成されている。また、パッケージ基板1の底面部に、接地金属薄膜8と信号線金属薄膜9が形成され、これらにより外部コプレナ線路10を構成し、その信号線金属薄膜9は金属から成るバイアホール11により内部高周波伝送線路19と電気的に接続した構造となっている。
【0004】
なお、18は誘電体基板6の表面上に形成された接地金属薄膜であり、内部高周波伝送線路19とともに内部コプレナ線路20を構成するものである。また、12は外部コプレナ線路10の接地金属薄膜8と内部コプレナ線路20の接地金属薄膜18とを電気的に接続する接地用バイアホールである。
【0005】
このような高周波用パッケージが、図7に断面図で示すように、ガラスエポキシ,フッ素樹脂,セラミックス等から成る回路基板13上に表面実装されて、高周波回路が構成される。
【0006】
【発明が解決しようとする課題】
従来の高周波用パッケージは以上のように構成されているので、この高周波用パッケージを回路基板13上に表面実装した際に、パッケージ基板1と回路基板13間に存在するキャパシタンス成分が増大するため、高周波的な不整合が生じ、高周波入出力信号の損失が増大し、定在波比(以下、VSWRと略す)が劣化するという問題点があった。
【0007】
本発明は、このような問題点を解消するためになされたもので、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低VSWRの高周波用パッケージを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の高周波用パッケージの端子構造は、上面に高周波回路部品の搭載部が形成された誘電体基板と、この誘電体基板の上面に前記搭載部の近傍から外周方向に形成された高周波信号を伝送する第1の線路導体およびこの第1の線路導体の両側に形成された第1の同一面接地導体と、前記誘電体基板の下面に前記第1の線路導体の外周側の端部と端部を対向させて外周縁に向けて形成された前記高周波信号を伝送する第2の線路導体およびこの第2の線路導体の両側に形成された第2の同一面接地導体と、前記誘電体基板の内部に形成され、前記第1および第2の線路導体の対向する端部同士を電気的に接続する貫通導体ならびに前記第1および第2の同一面接地導体を電気的に接続する接地貫通導体と、前記第2の線路導体に平行に接合された金属端子およびこの金属端子の両側に平行にそれぞれ前記第2の同一面接地導体に接合された接地金属端子とを具備して成り、前記高周波信号の周波数が5GHz以上であり、前記金属端子の幅が0.05〜1.2mmであることを特徴とするものである。
【0009】
本発明の高周波用パッケージによれば、上記構成の高周波用パッケージにおいて、高周波信号の周波数が5GHz以上であり、金属端子の幅が0.05〜1.2mmであるものとしたことから、金属端子と第1および第2の同一面接地導体との間に存在する誘電体基板内のキャパシタンス成分や、この高周波用パッケージを回路基板に実装した際の金属端子と回路基板の下面側接地導体との間に存在する回路基板の誘電体基板内のキャパシタンス成分を小さくできることにより、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される回路基板の誘電体基板との間に発生するキャパシタンス成分を、金属端子の幅を1.5mm以上に設定したときよりも約30%以上軽減することができ、その結果、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、高周波入出力信号の損失を低く抑え、VSWRを下げることができる。
【0010】
【発明の実施の形態】
以下、本発明の高周波用パッケージを図面を参照しつつ説明する。
【0011】
図1,図2および図3は本発明の高周波用パッケージの実施の形態の一例を示す図であり、図1は一部を破断した断面図、図2は底面図、図3は上面図である。
【0012】
これらの図において、21は誘電体基板、21aは高周波用半導体素子等の高周波回路部品Sが搭載される搭載部、22は第1の線路導体、23は第1の同一面接地導体、24は第2の線路導体、25は第2の同一面接地導体、26は貫通導体、27は接地貫通導体、32は金属端子、34は接地金属端子であり、これらで高周波用パッケージが構成されている。また、28は高周波回路部品Sと第1の線路導体2とを接続するボンディングワイヤ等の導電性接続部材である。
【0013】
また、29は誘電体基体、30は接続用線路導体であり、これらで回路基板31が構成されており、高周波用パッケージの第2の線路導体24と回路基板31の接続用線路導体30とを間に金属端子32を挟んで接続することにより、高周波用パッケージが回路基板31に実装されることになる。なお、本例では、誘電体基体29の下面に下面側接地導体33を、上面に上面側接地導体34を形成し、上面側接地導体34と第2の同一面接地導体25とを電気的に接続した例を示している。
【0014】
また、本例では誘電体基板21の上面中央部に凹部を形成してその凹部に搭載部21aを設けているが、誘電体基板21を平板状としてその上面に搭載部21aを形成してもよい。
【0015】
誘電体基板21は、高周波回路部品Sを支持するための支持体であり、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス等の無機系誘電体材料、あるいはポリイミド,ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等から成り、この例では上面中央部に高周波回路部品Sを収容するための凹部を有する略四角状である。そして凹部の底面には高周波回路部品Sを搭載するための搭載部21aを形成しており、この搭載部21aに高周波回路部品Sがろう材,樹脂,ガラス等の接着剤を介して接着固定される。なお、搭載部21aには、必要に応じて誘電体基板21の表面にメタライズ層が形成される。
【0016】
この誘電体基板21は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化カルシウム等の原料粉末に適当な有機バインダ,溶剤,可塑剤,分散剤等を添加混合して泥漿状となすとともに、これを従来周知のドクタブレード法等のシート成形法を採用することによってセラミックグリーンシートとなし、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに複数枚積層し、還元雰囲気中約1600℃の温度で焼成することによって製作される。
【0017】
誘電体基板21には、その上面に搭載部21aの近傍から外周方向にその途中まで、幅が0.1〜1.0mm程度の第1の線路導体22が形成されるとともに、下面に第1の線路導体22の外周側の端部と端部を対向させて、その対向する領域から外周縁に向けて第1の線路導体22と平行に、幅が0.1〜1.5mm程度の第2の線路導体24が形成されており、また、内部に第1の線路導体22の端部とこれに対向する第2の線路導体24の端部とを電気的に接続する貫通導体26が配設されている。これらの第1および第2の線路導体22,24ならびに貫通導体26は、高周波回路部品Sの各電極を外部電気回路に電気的に接続するための導電路として機能する。
【0018】
なお、第1および第2の線路導体22,24の幅は、伝搬される高周波信号の周波数や高周波用パッケージの大きさにより適宜設定される。本発明の高周波用パッケージにおいては、高周波信号の周波数が5GHz以上であることから、例えば誘電体基板21の比誘電率を6とした際には、第1の線路導体22の幅は0.32mm程度に、第2の線路導体24の幅は0.32mm程度に設定される。
【0019】
また、誘電体基板21には、上面に第1の線路導体22の両側に第1の同一面接地導体23が形成されるとともに、下面に第2の線路導体24の両側に第2の同一面接地導体25が形成されており、また、内部に第1の同一面接地導体23と第2の同一面接地導体25とを電気的に接続する接地貫通導体27が配設されている。第1の同一面接地導体23および第2の同一面接地導体25は、第1の線路導体22と導電性接続部材28との不連続性を補償したり、第1の線路導体22と第2の線路導体24との間のアイソレーションを向上させる機能を有する。また、接地貫通導体27は、高インピーダンスの貫通導体26に対して容量成分を補うことができ、貫通導体26におけるインピーダンスの不整合を防ぐことが可能である。これらの結果、高周波回路部品Sと外部電気回路との間の電気的接続におけるインピーダンスのミスマッチングを効果的に抑えて高周波信号の伝送特性の劣化を抑えることができ、低反射損失の高周波用パッケージとすることができる。
【0020】
また、第1の同一面接地導体23と第2の同一面接地導体25とを電気的に接続する接地貫通導体27は、第1の線路導体22と第2の線路導体24とを電気的に接続する貫通導体26に対し、擬似同軸構造を構成するように複数本を配置することにより、第1の線路導体22と第2の線路導体24との間での高周波入出力信号の授受を、不整合を少なくし低損失かつ低VSWRで行なわせることができる。
【0021】
なお、本例においては、第1の同一面接地導体23および第2の同一面接地導体25は、第1の線路導体22および第2の線路導体24の対向する端部をそれぞれ取り囲むように連続して一体的に形成されており、より良好な接地状態を得ることができるものとしている。
【0022】
第1および第2の線路導体22,24、貫通導体26,第1および第2の同一面接地導体23,25ならびに接地貫通導体27は、タングステンやモリブデン,銅,銀等の金属メタライズ等の導電性材料から形成されている。例えば、タングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ,溶剤を添加混合して得たタングステンぺーストを、貫通導体26または接地貫通導体27となる貫通孔をあらかじめ穿設した誘電体基板21となるセラミックグリーンシートに従来周知のスクリーン印刷法により所定パターンに印刷塗布し、または充填し、これを誘電体基板21となるセラミックグリーンシートとともに焼成することによって、誘電体基板1の上面から下面にかけて所定のパターンに被着形成される。
【0023】
なお、これらの第1および第2の線路導体22,24ならびに第1および第2の同一面接地導体23,25は、その露出する表面にニッケル,金等の耐蝕性に優れ、かつろう材やボンディングワイヤ等の接続部材との接合性に優れる金属をめっき法により1〜20μmの厚みに設けておくと、これらの線路導体22,24および同一面接地導体23,25が酸化腐蝕するのを有効に防止することができるとともに、線路導体22,24および同一面接地導体23,25とボンディングワイヤや半田等との接続を強固かつ容易なものとなすことができる。従って、第1および第2の線路導体22,24ならびに第1および第2の同一面接地導体23,25の各導体には、その露出する表面にニッケル,金等の耐蝕性に優れる金属をめっき法により1〜20μmの厚みに設けておくことが好ましい。
【0024】
そして、搭載部21aに搭載した高周波回路部品Sを導電性接続部材28により第1の線路導体22と電気的に接続し、搭載部21aの上面に蓋体(図示せず)を取着して高周波回路部品Sを気密封止した後、この高周波用パッケージを、誘電体基体29の上面に高周波信号を伝送する接続用線路導体30が形成された回路基板31に、第2の線路導体24および接続用線路導体30を平行に対向させて位置させて、第2の線路導体24に接合されて誘電体基板21の外周端に配置された金属端子32を挟んで電気的に接続することにより、高周波用パッケージ内部の高周波回路部品Sと回路基板31の外部電気回路とが電気的に接続される。
【0025】
そして、本発明の高周波用パッケージは、高周波信号の周波数が5GHz以上であり、金属端子32の幅が0.05〜1.2mmであるものとなっている。
【0026】
このように高周波信号の周波数が5GHz以上であるのに対して、金属端子32の幅が0.05〜1.2mmであることにより、金属端子32と第1および第2の同一面接地導体23,25との間に存在する誘電体基板21内のキャパシタンス成分や、金属端子32と回路基板31の下面側接地導体33との間に存在する誘電体基板29内のキャパシタンス成分を小さくすることができるため、高周波用パッケージを構成する誘電体基板21とこのパッケージが実装される誘電体基板29との間に発生するキャパシタンス成分を、金属端子32の幅を1.4mm以上に設定したときよりも約30%以上軽減することができ、それによって誘電体基板21とこのパッケージが実装される誘電体基板29との間における金属端子32と第1および第2の同一面接地導体23,25との間、また金属端子32と下面側接地導体33との間の電界集中が緩和されるため、高周波用パッケージを回路基板31に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止することができ、高周波入出力信号の損失を低く抑え、VSWRを下げることができる。その結果、本発明によれば、低損失で、かつ低VSWRの高周波用パッケージを得ることができる。
【0027】
本発明の高周波用パッケージにおいて、誘電体基板21は、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体等の各種セラミックスやガラスセラミックス等の無機系誘電体材料、あるいはポリテトラフルオロエチレン(PTFE),エポキシ,ポリイミド,ガラスエポキシ等の有機系誘電体材料、あるいはセラミックス粉末等の無機誘電体粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合誘電体材料等の誘電体材料から成り、必要に応じて複数の誘電体層を積層して形成される。
【0028】
そして、搭載部21aに搭載した高周波回路部品Sをボンディングワイヤ等の導電性接続部材28により第1の線路導体22と電気的に接続し、これを気密封止するには、例えば搭載部21aの上面に蓋体(図示せず)を取着する。この蓋体には、Fe−Ni−Co合金やFe−Ni42アロイ等のFe−Ni系合金,無酸素銅,アルミニウム,ステンレス,Cu−W合金,Cu−Mo合金等の金属材料、あるいは酸化アルミニウム質焼結体やガラスセラミックス等の無機系材料、あるいはPTFE,ガラスエポキシ等の樹脂系材料等が用いられる。また、蓋体を取着するには、それらの材料に応じて、半田,Au−Snろう等の低融点金属ろう材やAu−Geろう等の高融点金属ろう材、あるいはエポキシ,導電性エポキシ等の樹脂接着剤、あるいはシームウェルド,電子ビーム溶接等の溶接等により取着する。
【0029】
第1および第2の線路導体22,24,貫通導体26,第1および第2の同一面接地導体23,25ならびに接地貫通導体27は、高周波線路導体用の金属材料、例えばCuやMoMn+Ni+Au,W+Ni+Au,Cr+Cu,Cr+Cu+Ni+Au,TaN+NiCr+Au,Ti+Pd+Au,NiCr+Pd+Au等の金属薄膜や金属箔,金属板,メタライズ導体等を用いて、厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法等により形成される。その厚みや形状,線路幅,線路導体と同一面接地導体との間隔等は、これら線路導体22,24や貫通導体26により伝送される高周波入出力信号の周波数や特性インピーダンス等に応じて適宜設定される。本発明の高周波用パッケージにおいては、高周波信号の周波数が5GHz以上であることから、例えば誘電体基板21の比誘電率を6とした際には、第1の線路導体22の幅は0.32mm程度に、第2の線路導体24の幅は0.32mm程度に、貫通導体26の直径はφ0.15mm程度に、第1の線路導体22と第1の同一面接地導体23との間隔は0.1mm程度に、第2の線路導体24と第2の同一面接地導体25との間隔は0.3mm程度にそれぞれ設定される。
【0030】
このような本発明の高周波用パッケージにおいては、高周波信号の周波数が5GHz以上であるのに対して、金属端子32の幅を0.05〜1.2mmに設定することが重要である。
【0031】
ここで、図4に本発明の高周波用パッケージにおける金属端子32の幅と高周波信号の使用周波数との関係を線図で示す。本データは3次元電磁界シミュレータを用いて検討を行なった結果である。誘電体基板21には比誘電率が6.0で厚みが0.4mmの誘電体材料を用い、回路基板31には比誘電率が3.38で厚みが0.2mmの誘電体材料を用いた。第1の線路導体22は、伝送線路インピーダンスが約50Ωとなるよう線路幅を0.32mmに設定した。また、回路基板31上に形成された接続用線路導体30の線路幅は、伝送線路インピーダンスが約50Ωとなるよう0.42mmに設定した。図7の横軸には金属端子32の幅(単位:mm)を示し、縦軸には使用限界周波数(単位:GHz)を示した。使用限界周波数は、電磁界シミュレータにより算出される、S11(反射特性)の値が−10dB以下となる周波数とした。
【0032】
図7にそれぞれ結果を黒点で示して特性曲線で結んだように、金属端子の幅32の幅を0.05,0.1,0.2,0.3,0.4,0.5,0.6,0.8,1.0,1.2および1.4mmに変化させたとき、使用限界周波数は、94GHz,80GHz,60GHz,43GHz,28GHz,18GHz,12GHz,9GHz,8GHz,6.5GHzおよび4GHzとなった。以上の結果より分かるように、金属端子32の幅が1.2mmを超えるときには、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される回路基板の誘電体基体との間に発生するキャパシタンス成分が増大し、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合が生じるため、5GHz以上の高周波領域では、VSWRが劣化し、高周波入出力信号の損失が大きくなる。また、金属端子32の幅が0.05mm未満では、金属端子32の機械的強度が不足し、また回路基板とパッケージとの熱膨張差によるミスマッチから、金属端子32が破断するという傾向があった。また、金属端子32の幅が0.05mm未満では、安定に加工して製造することが非常に困難であり、量産性に乏しい傾向がある。したがって、高周波信号の周波数が5GHz以上の本発明の高周波用パッケージにおいては、金属端子32の幅は0.05〜1.2mmに特定される。
【0033】
このような金属端子32は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の板材に打抜き加工やエッチング加工を施すことによって0.05〜1.2mmの幅で所定の形状に形成される。また、金属端子32と第2の線路導体24および接続用線路導体30との接合は、例えば、金属端子32を第2の線路導体24に間に銀−銅ろう等の第1のろう材を挟んで当接させるとともに、これらを第1のろう材の融点以上の温度に加熱することにより金属端子32を第2の線路導体24にろう付けし、その後、第2の線路導体24に接合された金属端子32を回路基板31の上面の接続用線路導体30に間に第1のろう材よりも融点の低い銀−銅ろう等の第2のろう材を挟んで当接させるとともに、これらを第2のろう材の融点以上かつ第1のろう材の融点以下の温度に加熱することにより金属端子32と接続用線路導体30とをろう付けする方法が採用される。
【0034】
また、金属端子32は、その表面にニッケル,金等の良導電性で、かつ耐蝕性に優れた金属をめっき法により1〜20μmの厚みに被着させておくと、金属端子32の酸化腐蝕を有効に防止することができるとともに、金属端子32と第2の線路導体24や接続用線路導体30との電気的接続を良好となすことができる。従って、金属端子32はその表面にニッケル,金等をめっき法により1〜20μmの厚みに被着させておくことが好ましい。
【0035】
回路基板31は、誘電体基体29の上面に接続用線路導体30が被着形成されて成り、この誘電体基体29は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス等のセラミックスや有機樹脂等の誘電体材料から成る。例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化カルシウム等の原料粉末に適当な有機バインダ,溶剤,可塑剤,分散剤等を添加混合して泥漿状となすとともに、これを従来周知のドクタブレード法等のシート成形法を採用することによってセラミックグリーンシートとなし、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、還元雰囲気中約1600℃の温度で焼成することによって製作される。
【0036】
また、接続用線路導体30は、0.1〜2.0mm程度の幅であり、タングステンやモリブデン,銅,銀等の金属メタライズ等の導電性材料から形成されている。例えばタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ,溶剤を添加混合して得たタングステンぺーストを、回路基板31の誘電体基体29となるセラミックグリーンシートに従来周知のスクリーン印刷法により所定パターンに印刷塗布し、これを誘電体基体29となるセラミックグリーンシートとともに焼成することによって、誘電体基体29の上面から下面にかけて所定のパターンに被着形成される。
【0037】
なお、本例では、誘電体基板21の下面の第2の同一面接地導体25に、金属端子32の両側に平行に配置されて第2の同一面接地導体25に接合される接地金属端子34を一体的に形成した導電性基板35を、ろう材等の接着剤を介して接合した例を示している。この導電性基板35は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る。例えば鉄−ニッケル−コバルト合金から成る場合は、このインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定の形状に形成される。
【0038】
さらに、本例では、誘電体基板21の下面に電源用接続端子36を取り付けている。この電源用接続端子36は、高周波回路部品Sを駆動させるために必要な、バイアス用の端子であり、回路基板31上面の電源用導体(図示せず)にろう付けされるとともに、この電源用接続端子36が接続された配線導体(図示せず)が搭載部21aに導出されて搭載部21aに搭載した高周波回路部品Sとボンディングワイヤやリボン等の導電性接続部材により電気的に接続され、高周波回路部品Sにバイアス電力を供給するものである。このように金属端子32と同様の材料・形状で電源用接続端子36を取り付けることにより、これら電源用接続端子36によっても高周波用パッケージを回路基板31にろう付けにより良好に、かつ強固に接続することができる。また、この例のように金属端子32と電源用接続端子36とを誘電体基板21の外周のそれぞれの辺に配置することによって、高周波用パッケージの回路基板31への実装をより強固なものとすることができ、より信頼性の高い実装を行なうことができるものとなる。
【0039】
かくして、本発明の高周波用パッケージによれば、上記構成において、前記高周波信号の周波数が5GHz以上であり、前記金属端子の幅が0.05〜1.2mmであるものとしたことから、金属端子と第1および第2の同一面接地導体との間に存在する誘電体基板内のキャパシタンス成分や、この高周波用パッケージを回路基板に実装した際の金属端子と回路基板の下面側接地導体との間に存在する回路基板の誘電体基板内のキャパシタンス成分を小さくできることにより、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される回路基板の誘電体基板との間に発生するキャパシタンス成分を、金属端子の幅を1.5mm以上に設定したときよりも約30%以上軽減することができ、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、30GHz以上のミリ波領域でも、高周波入出力信号の損失を低く抑え、VSWRを下げることができる、高周波信号の入出力特性に優れた高周波用パッケージとなる。
【0040】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更が可能である。例えば、上述の実施の形態の例では、金属端子32を鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成るものとして説明したが、金属端子32が半田,銅,ろう材等の端子の場合にも応用が可能であることはいうまでもない。
【0041】
【発明の効果】
本発明の高周波用パッケージによれば、上面に高周波回路部品の搭載部が形成された誘電体基板と、この誘電体基板の上面に前記搭載部の近傍から外周方向に形成された高周波信号を伝送する第1の線路導体およびこの第1の線路導体の両側に形成された第1の同一面接地導体と、前記誘電体基板の下面に前記第1の線路導体の外周側の端部と端部を対向させて外周縁に向けて形成された前記高周波信号を伝送する第2の線路導体およびこの第2の線路導体の両側に形成された第2の同一面接地導体と、前記誘電体基板の内部に形成され、前記第1および第2の線路導体の対向する端部同士を電気的に接続する貫通導体ならびに前記第1および第2の同一面接地導体を電気的に接続する接地貫通導体と、前記第2の線路導体に接合された金属端子およびこの金属端子の両側に平行にそれぞれ前記第2の線路導体に接合された接地金属端子とを具備して成り、前記高周波信号の周波数が5GHz以上であり、前記金属端子の幅が0.05〜1.2mmであるものとしたことから、金属端子と第1および第2の同一面接地導体との間に存在する誘電体基板内のキャパシタンス成分や、この高周波用パッケージを回路基板に実装した際の金属端子と回路基板の下面側接地導体との間に存在する回路基板の誘電体基板内のキャパシタンス成分を小さくできることにより、高周波用パッケージを構成する誘電体基板とこのパッケージが実装される回路基板の誘電体基板との間に発生するキャパシタンス成分を、金属端子の幅を1.5mm以上に設定したときよりも約30%以上軽減することができ、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、30GHz以上のミリ波領域でも、高周波入出力信号の損失を低く抑え、VSWRを下げることができる、高周波信号の入出力特性に優れた高周波用パッケージとなる。
【0042】
以上により、本発明によれば、回路基板に表面実装した際の入出力部における高周波入出力信号に対する高周波的な不整合を抑止し、低損失で、かつ低VSWRの高周波用パッケージを提供することができた。
【図面の簡単な説明】
【図1】本発明の高周波用パッケージの実施の形態の一例を示す一部を破断した平面図である。
【図2】本発明の高周波用パッケージの実施の形態の一例を示す底面図である。
【図3】本発明の高周波用パッケージのの実施の形態の一例を示す上面図である。
【図4】本発明の高周波用パッケージにおける金属端子の幅と使用限界周波数との関係を示す線図である。
【図5】(a)は従来の高周波用パッケージの一例を示す一部を破断した平面図、(b)は(a)のA−A線による断面図、(c)は底面図である。
【図6】図5に示す従来の高周波用パッケージの要部を拡大して示した斜視図である。
【図7】従来の高周波用パッケージの回路基板上に実装された様子を示す断面図である。
【符号の説明】
21・・・・・・誘電体基板
21a・・・・・搭載部
22・・・・・・第1の線路導体
23・・・・・・第1の同一面接地導体
24・・・・・・第2の線路導体
25・・・・・・第2の同一面接地導体
26・・・・・・貫通導体
27・・・・・・接地貫通導体
32・・・・・・金属端子
S・・・・・・高周波回路部品(高周波用半導体素子)

Claims (1)

  1. 上面に高周波回路部品の搭載部が形成された誘電体基板と、該誘電体基板の上面に前記搭載部の近傍から外周方向に形成された高周波信号を伝送する第1の線路導体および該第1の線路導体の両側に形成された第1の同一面接地導体と、前記誘電体基板の下面に前記第1の線路導体の外周側の端部と端部を対向させて外周縁に向けて形成された前記高周波信号を伝送する第2の線路導体および該第2の線路導体の両側に形成された第2の同一面接地導体と、前記誘電体基板の内部に形成され、前記第1および第2の線路導体の対向する端部同士を電気的に接続する貫通導体ならびに前記第1および第2の同一面接地導体を電気的に接続する接地貫通導体と、前記第2の線路導体に平行に接合された金属端子および該金属端子の両側に平行にそれぞれ前記第2の同一面接地導体に接合された接地金属端子とを具備して成り、前記高周波信号の周波数が5GHz以上であり、前記金属端子の幅が0.05〜1.2mmであることを特徴とする高周波用パッケージ。
JP2002206597A 2002-07-16 2002-07-16 高周波用パッケージ Pending JP2004055570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002206597A JP2004055570A (ja) 2002-07-16 2002-07-16 高周波用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002206597A JP2004055570A (ja) 2002-07-16 2002-07-16 高周波用パッケージ

Publications (1)

Publication Number Publication Date
JP2004055570A true JP2004055570A (ja) 2004-02-19

Family

ID=31931280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002206597A Pending JP2004055570A (ja) 2002-07-16 2002-07-16 高周波用パッケージ

Country Status (1)

Country Link
JP (1) JP2004055570A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262218A (ja) * 2005-03-18 2006-09-28 Eudyna Devices Inc アンテナ基板、電子回路パッケージおよび通信装置
WO2012165434A1 (ja) * 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262218A (ja) * 2005-03-18 2006-09-28 Eudyna Devices Inc アンテナ基板、電子回路パッケージおよび通信装置
WO2012165434A1 (ja) * 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
CN103250240A (zh) * 2011-05-31 2013-08-14 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置
JP5518260B2 (ja) * 2011-05-31 2014-06-11 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
EP2717309A4 (en) * 2011-05-31 2015-05-06 Kyocera Corp ELEMENT HOUSING PACKAGING, COMPONENT FOR A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
US9491873B2 (en) 2011-05-31 2016-11-08 Kyocera Corporation Element housing package, component for semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
JP3493301B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
US6936921B2 (en) High-frequency package
JP3667274B2 (ja) 高周波用パッケージ
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP3439969B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2010028800A (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP3935082B2 (ja) 高周波用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JP2005243970A (ja) 複合回路基板
JP2004055570A (ja) 高周波用パッケージ
JP3618046B2 (ja) 高周波回路用パッケージ
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3725983B2 (ja) 高周波回路用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP4272570B2 (ja) 高周波用伝送線路
JP2002190541A (ja) 高周波回路用パッケージ
JP2004297465A (ja) 高周波用パッケージ
JP4518664B2 (ja) 配線基板の実装構造および半導体装置
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050608

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050614

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018