JP2016146439A - 高周波用半導体素子収納用パッケージ - Google Patents
高周波用半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP2016146439A JP2016146439A JP2015023418A JP2015023418A JP2016146439A JP 2016146439 A JP2016146439 A JP 2016146439A JP 2015023418 A JP2015023418 A JP 2015023418A JP 2015023418 A JP2015023418 A JP 2015023418A JP 2016146439 A JP2016146439 A JP 2016146439A
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- package
- semiconductor element
- frequency semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】樹脂基板に実装した際の線路導体部における高周波信号の特性インピーダンス不整合増大を原因とする反射特性の劣化を防止でき、パッケージの小型化に対応でき、気密信頼性の高い高周波用半導体素子収納用パッケージを提供する。
【解決手段】本発明の高周波用半導体素子収納用パッケージ10は、セラミックス基体11と、窓枠状のセラミックス枠体12と、下面中央部にグランド導体層14と、下面外周部の少なくと1つの辺の縁端から直角に延出してグランド導体層14と電気的接続状態となるグランド線路導体16aと、これで両側から挟まれながらグランド線路導体16aに対して平行して延出する2本ペアの線路導体16からなる差動信号線路導体16bと、差動信号線路導体16bの間にセラミックス基体11の端面から差動信号線路導体16bに沿って延出する溝状の切り欠き17を有する。
【選択図】図1
【解決手段】本発明の高周波用半導体素子収納用パッケージ10は、セラミックス基体11と、窓枠状のセラミックス枠体12と、下面中央部にグランド導体層14と、下面外周部の少なくと1つの辺の縁端から直角に延出してグランド導体層14と電気的接続状態となるグランド線路導体16aと、これで両側から挟まれながらグランド線路導体16aに対して平行して延出する2本ペアの線路導体16からなる差動信号線路導体16bと、差動信号線路導体16bの間にセラミックス基体11の端面から差動信号線路導体16bに沿って延出する溝状の切り欠き17を有する。
【選択図】図1
Description
本発明は、セラミックス基体の底面に設ける線路導体に金属製の外部接続端子を接合させて信号の入出時に線路導体を通過する電気信号の特定インピーダンスの低下を防止する高周波用半導体素子収納用パッケージに関する。
近年、情報通信の高速化に伴い、それに用いられる電子デバイスも高速化しており、その電子デバイスを収納するパッケージには、高い排熱性、高周波の低損失伝送、高い信頼性、及び小型化が求められている。上記パッケージに求められる高い排熱性、高周波の低損失伝送、高い信頼性を満たすためには、アルミナ系セラミックスが優れた絶縁材料となっている。また、このようなパッケージ内の高速信号を通すための線路導体の外部との接続には、パッケージを構成するセラミックス基体下面上に形成されたコプレーナ線路と、その上に固着された金属製のリード端子を介して外部樹脂基板上に形成されたグランド付きコプレーナ線路に接続する方法が多く用いられている。
しかしながら、高周波用半導体素子収納用パッケージは、パッケージの小型化要求に対応して配線の狭ピッチ化が進み、これに伴ってアルミナ系セラミックスの高誘電率がリード端子付近の高周波信号配線の特性インピーダンスを低下させ、高周波の伝送特性劣化の要因となってきた。このため、高周波用半導体素子収納用パッケージへの要求事項全てを満たすためには、リード端子接続付近の構造が重要な要素の一つとなっている。
図3(A)、(B)に示すように、従来の高周波用半導体素子収納用パッケージ50は、四角形平板状のセラミックス基体51と、セラミックス基体51上面外周部に接合する窓枠状のセラミックス枠体52で高周波用半導体素子を収納するための搭載部53を形成している。また、この高周波用半導体素子収納用パッケージ50は、セラミックス基体51下面外周部の少なくとも1つの辺の縁端に対して直角に延出する線路導体54を有している。この線路導体54は、信号線路導体をグランド線路導体で両側から挟むようにして設けられている。そして、高周波用半導体素子収納用パッケージ50は、セラミックス基体51上に形成される線路導体54に外部接続端子のリード端子55を接合し、このリード端子55及び線路導体54を介して外部と、搭載部53に気密封止する半導体素子間の電気信号の出し入れを行っている。
この高周波用半導体素子収納用パッケージ50は、パッケージの小型化と、信号の高周波化の両方を達成するために、リード端子55のそれぞれの端子幅をリード端子55自体の機械的強度を確保できる程度に小さくすると共に、それぞれのリード端子55間のピッチを狭くしている。また、従来から高周波用半導体素子収納用パッケージ50は、セラミックス基体51に設ける線路導体54にリード端子55の一方の端子側を接合させるために、線路導体54の導体幅をリード端子55の端子幅より大きい一定の大きさとしている。更に、従来からセラミックス基体51下面の線路導体54にリード端子55の一方の端子側を接合させ、他方の端子側を実装用の樹脂基板56に接合させる付近は、高い誘電率を持つセラミックスと樹脂で挟まれた誘電率の高い雰囲気のエリア57となっている。
上記のエリア57付近は、狭ピッチの線路導体54とリード端子55周りの実効誘電率が高くなり、高周波信号配線の特性インピーダンスの低下を招き、電気信号の反射損失の要因となっている。従って、従来の高周波用半導体素子収納用パッケージ50は、この特性インピーダンスを高くするために、リード端子55の端子幅、及び線路導体54の導体幅を狭くする、あるいは線路導体54と隣接する線路導体54との間隔を広くする必要がある。しかしながら、前者は、リード端子55幅を小さくし過ぎると、リード端子55自体の機械的強度を確保できなくなり、後者は、線路導体54と隣接する線路導体54との間隔を広くし過ぎると、パッケージの小型化要求に反するという矛盾を抱えていた。
上記の問題に対応するための、従来の高周波用半導体素子収納用パッケージには、下面にグランド導体層が形成された誘電体基板(本願の「セラミックス基体」に相当)の上面に高周波用半導体素子を搭載するための搭載部と、この搭載部近傍から誘電体基板の外周近傍にかけて互いに平行に配設された複数の線路導体とを形成するとともに、誘電体基板上に搭載部を囲むとともに線路導体の各々の一部を挟み込む、線路導体の上側の部位の誘電率が残部よりも低い誘電体枠体(本願の「セラミックス枠体」に相当)を接合してなり、誘電体枠体の少なくとも片側で、線路導体間の誘電体基板に幅が0.2mm以上、深さが誘電体基板の厚みの2分の1以上の空気層の溝(本願の「切り欠き」に相当)を設けたことにより、線路導体周りの実効誘電率を溝がないときよりも低くしたものの開示がある(例えば、特許文献1参照)。
また、従来の高周波用半導体素子収納用パッケージには、上面に高周波回路部品の実装領域を有する誘電体基板と、この誘電体基板上に実装領域を取り囲んで接合された、高周波回路部品を収容する凹部を形成する枠体と、枠体の上面に凹部を覆うように取着される蓋体と、凹部内の誘電体基板の上面に内部線路導体およびその両側の内部同一面グランド導体が形成されて成る内部コプレーナ線路と、誘電体基板の下面に外部線路導体およびその両側の外部同一面グランド導体が形成されて成る外部コプレーナ線路と、内部線路導体および外部線路導体の端部間を電気的に接続する信号用貫通導体と、内部同一面グランド導体および外部同一面グランド導体の間を信号用貫通導体の周囲に疑似同軸構造をなすように配置されて接続する複数のグランド用貫通導体とを具備し、外部線路導体と外部同一面グランド導体との間に位置する誘電体基板の表面に、信号用貫通導体及びグランド用貫通導体間を誘電体基板の下面側でのみ横切るようにして切り欠き部を設けたものの開示がある(例えば、特許文献2参照)。
しかしながら、前述したような従来の高周波用半導体素子収納用パッケージは、次のような問題がある。
特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、グランド導体層をセラミックス基体の一方の主面である下面に設け、上面に設ける複数本の信号用の線路導体の間にグランド線路導体を設けない場合には、例え、下面にグランド導体層と、上面にそれぞれの信号線路導体間に切り欠きを設けたとしても、樹脂基板に実装した際に、上面に集中するリード端子が接合される信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波の信号を通すことが難しくなっている。また、特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、例え、グランド導体層を下面に設けたとしても、リード端子を信号線路導体に接合するリード端子と同一水平上に設けることができないので、樹脂基板への実装ができなくなっている。
特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、グランド導体層をセラミックス基体の一方の主面である下面に設け、上面に設ける複数本の信号用の線路導体の間にグランド線路導体を設けない場合には、例え、下面にグランド導体層と、上面にそれぞれの信号線路導体間に切り欠きを設けたとしても、樹脂基板に実装した際に、上面に集中するリード端子が接合される信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波の信号を通すことが難しくなっている。また、特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、例え、グランド導体層を下面に設けたとしても、リード端子を信号線路導体に接合するリード端子と同一水平上に設けることができないので、樹脂基板への実装ができなくなっている。
特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、グランド導体層をセラミックス基体の一方の主面である下面に設け、上面に設ける複数本の信号線路導体のそれぞれの間に設けられるグランド線路導体の部分を切り欠くことでセラミックス基体の他方の主面である上面に信号線路導体のみを形成する場合には、セラミックス基体の信号線路導体が設けられる部位の横幅が大きくなり、パッケージの小型化に対応できなくなっている。また、特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、例え、グランド線路導体を上、下面、あるいは下面に設けたとしても、下面に設けるグランド線路導体にはリード端子を信号線路導体に接合するリード端子と同一水平上に設けることができないので、樹脂基板への実装ができなくなっている。
また、特許第3493301号公報で開示される高周波用半導体素子収納用パッケージは、セラミックス基体の外周部がセラミックス枠体の外壁より突出する形態であるので、パッケージの小型化に対応できない形態となっている。
特許第3667274号公報で開示される高周波用半導体素子収納用パッケージは、リード端子が接合される線路導体部が信号線路導体を両側からグランド線路導体で挟み込んだコプレーナ線路であるものの信号線路導体が1本からなり、等長、等間隔の2本の線路導体を利用して電気信号を送る方法で、1本の線路導体に元の信号を、もう1本の線路導体に位相を反転させた信号を送る差動信号線路導体となっていないので、耐ノイズ性能の低い伝送方式であり、例え、全ての信号線路導体とグランド線路導体間に切り欠きを設けたとしても、樹脂基板に実装した際に、上面に集中するリード端子が接合される信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波の信号を通すことが難しくなっている。
また、特許第3667274号公報で開示される高周波用半導体素子収納用パッケージは、信号線路導体とグランド線路導体との全ての間に切り欠きを設けたとしても、信号線路導体とグランド線路導体間の電界が差動信号線路導体間の電界程に集中しないので効果が薄い上に、狭い隙間の全てに切り欠きを設けることがパッケージ製造上の問題を抱えることとなっている。
特許第3493301号公報、及び特許第3667274号公報で開示される高周波用半導体素子収納用パッケージは、全ての線路導体間に間隔が狭く細長い切り欠きを設けているので、セラミックス基体の切り欠き部にカケや、クラック等が発生しやすくなっており、高周波用半導体素子を収納する搭載部の気密信頼性低下の要因となっている。
本発明は、かかる事情に鑑みてなされたものであって、樹脂基板に実装した際の線路導体部における高周波信号の特性インピーダンス不整合増大を原因とする反射特性の劣化を防止でき、パッケージの小型化に対応でき、気密信頼性の高い高周波用半導体素子収納用パッケージを提供することを目的とする。
前記目的に沿う本発明に係る高周波用半導体素子収納用パッケージは、四角形状のセラミックス基体と、セラミックス基体の上面中央部に搭載する高周波用の半導体素子を囲繞するのに上面外周部に設けられる窓枠状のセラミックス枠体と、セラミックス基体下面中央部にグランド導体層と、セラミックス基体下面外周部の少なくとも1つの辺の縁端から直角に延出してグランド導体層と電気的接続状態となるグランド線路導体と、グランド線路導体で両側から挟まれながらグランド線路導体に対して平行して延出する2本ペアの線路導体からなる差動信号線路導体と、差動信号線路導体の間にセラミックス基体の端面から差動信号線路導体に沿って延出する溝状の切り欠きを有する。
特に、上記の高周波用半導体素子収納用パッケージは、切り欠きは、差動信号線路導体のそれぞれに沿って接合されるリード端子のセラミックス基体端面からリード端子先端までの1/2位置以上の長さを有するのがよい。
本発明の高周波用半導体素子収納用パッケージは、四角形状のセラミックス基体と、セラミックス基体の上面中央部に搭載する高周波用の半導体素子を囲繞するのに上面外周部に設けられる窓枠状のセラミックス枠体と、セラミックス基体下面中央部にグランド導体層と、セラミックス基体下面外周部の少なくとも1つの辺の縁端から直角に延出してグランド導体層と電気的接続状態となるグランド線路導体と、グランド線路導体で両側から挟まれながらグランド線路導体に対して平行して延出する2本ペアの線路導体からなる差動信号線路導体と、差動信号線路導体の間にセラミックス基体の端面から差動信号線路導体に沿って延出する溝状の切り欠きを有するので、樹脂基板に実装した際に、上面に集中するリード端子が接合される差動信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波の信号を通すことが容易となっている。
また、本発明の高周波用半導体素子収納用パッケージは、信号線路導体が差動信号線路導体となっているので、1本の線路導体に元の信号を、もう1本の線路導体に位相を反転させた信号を送ることで耐ノイズ性能の高い伝送方式で、しかも、2本の信号線路導体間に設ける溝状の切り欠きによる空間部によって差動信号線路導体間の容量値が低くなり電気的干渉が低減されることで、樹脂基板に実装した際に、上面に集中するリード端子が接合される差動信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波の信号を通すことができるようになっている。
更に、本発明の高周波用半導体素子収納用パッケージの切り欠きは、差動信号線路導体である2本ペアーの線路導体間にのみ設けているので、線路導体が設けられる部位の横幅を大きくすることなく、パッケージの小型化に対応できると共に、必要最小限の切り欠きによって、切り欠き部に発生しやすいセラミックス基体のカケや、クラック等の発生を防止できるようになっている。更には、本発明の高周波用半導体素子収納用パッケージは、セラミックス基体の外周部がセラミックス枠体の外壁より突出する形態ではないので、パッケージの小型化に対応できるようになっている。
特に、本発明の高周波用半導体素子収納用パッケージは、切り欠きが差動信号線路導体のそれぞれに沿って接合されるリード端子のセラミックス基体端面からリード端子先端までの1/2位置以上の長さを有するので、セラミックス基体のカケや、クラック等の発生を防止して差動信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を確実に防止しながら高周波の信号を通すことができるようになっている。
続いて、図1(A)〜(D)を参照しながら本発明を具体化した実施するための形態、及び図2を参照しながら本発明の実施例のシミュレーション測定結果について説明し、本発明の理解に供する。
図1(A)に示すように、本発明の一実施形態の高周波用半導体素子収納用パッケージ10は、四角形平板状のセラミックス基体11と、セラミックス基体11の上面外周部に設けられる窓枠状のセラミック枠体12を有している。この高周波用半導体素子収納用パッケージ10は、セラミックス基体11と、セラミック枠体12とで、セラミックス基体11の上面中央部に搭載する高周波用半導体素子を囲繞するのに収納するための搭載部13を形成している。
図1(A)に示すように、本発明の一実施形態の高周波用半導体素子収納用パッケージ10は、四角形平板状のセラミックス基体11と、セラミックス基体11の上面外周部に設けられる窓枠状のセラミック枠体12を有している。この高周波用半導体素子収納用パッケージ10は、セラミックス基体11と、セラミック枠体12とで、セラミックス基体11の上面中央部に搭載する高周波用半導体素子を囲繞するのに収納するための搭載部13を形成している。
上記のセラミックス基体11や、セラミックス枠体12には、セラミックスにアルミナ(Al2O3)や、窒化アルミニウム(AlN)等からなる焼成前の複数枚のそれぞれのセラミックグリーンシートが用いられている。また、このセラミックス基体11や、セラミックス枠体12には、メタライズ導体配線にタングステン(W)や、モリブデン(Mo)等の高融点金属からなる導体ペーストが用いられている。複数枚のそれぞれのセラミックグリーンシートには、スクリーン印刷で導体ペーストを所定の位置に設ける貫通孔に充填したり、表面の所定の位置に導体配線パターンを設けている。更に、セラミックス枠体12用のセラミックグリーンシートには、搭載部13用の貫通孔を設けている。そして、セラミックス基体11用と、セラミックス枠体12用のセラミックグリーンシートは、重ね合わせて温度と圧力を掛けて積層した後、セラミックスと高融点金属を還元性雰囲気中の高温で同時焼成してセラミックス基体11と、セラミックス枠体12の焼成体を形成している。
図1(B)、(C)に示すように、本発明の高周波用半導体素子収納用パッケージ10は、セラミックス基体11下面中央部にグランド導体層14を有している。更に、通常、このグランド導体層14には、高周波用半導体素子から発生する高熱をセラミックス基体11下面から放熱させるためのFe−Ni系合金や、Fe−Ni−Co系合金の金属板からなるヒートシンク板15が銀銅ろう等でろう付け接合されている。また、このヒートシンク板15は、高周波用半導体素子を実装させた後、装置にねじ締め等で固定させるための取り付け部を備えている場合がある。
この高周波用半導体素子収納用パッケージ10は、セラミックス基体11下面外周部の少なくとも1つの辺の縁端に対して直角に延出する線路導体16を有している。この線路導体16には、グランド導体層14と電気的接続状態となるグランド線路導体16aと、グランド線路導体16aと一定の絶縁間隔を設けて両側から挟まれながらグランド線路導体16aに対して平行して延出する2本の間で一定の絶縁間隔を設ける2本ペアの線路導体16からなる差動信号線路導体16bを有している。
この高周波用半導体素子収納用パッケージ10は、2本ペアの線路導体16からなる差動信号線路導体16bの間にセラミックス基体11の端面から差動信号線路導体16bに沿って延出する切り欠き17を有している。この切り欠き17は、グランド線路導体16aと差動信号線路導体16bの間にはなく、2本ペアの線路導体16の差動信号線路導体16bの間にのみあり、特にその形状を限定するものではないが、直線状の溝で深さがセラミックス基体11の厚みの1/3〜2/3程度あればよい。この溝で形成される空気層は、2本ペアの線路導体16からなる差動信号線路導体16b間の容量を低下させることができ、インピーダンスの低減を図ることができる。
上記の高周波用半導体素子収納用パッケージ10には、通常、セラミックス基体11下面外周部の少なくとも1つの辺の縁端に対して直角に延出する線路導体16からセラミックス基体11上面中央部の高周波用半導体素子を収納するための搭載部13に延出する線路導体16にコプレーナ線路構造が採用されている。この高周波用半導体素子収納用パッケージ10は、セラミックス基体11下面上に形成される線路導体16にFe−Ni系合金や、Fe−Ni−Co系合金の金属板からなる外部接続端子のリード端子18を銀銅ろう等でろう付け接合し、このリード端子18及び線路導体16を介して外部と、搭載部13に収納する高周波用半導体素子間の電気信号の出し入れを行っている。
なお、上記の高周波用半導体素子収納用パッケージ10は、パッケージの小型化と、信号の高周波化の両方を達成するために、リード端子18のそれぞれの端子幅をリード端子18自体の機械的強度を確保できる程度に小さくすると共に、それぞれのリード端子18間のピッチを狭くしている。また、この高周波用半導体素子収納用パッケージ10は、セラミックス基体11に設ける線路導体16にリード端子18の一方の端子側を強固に接合させるための良好なメニスカス形状を形成するために、線路導体16の導体パターン幅をリード端子18の端子幅より大きくしている。更に、上記の切り欠き17は、電気的には狭い線路導体16間の全てに設けてもよいが、逆に差動信号線路導体16bの間にのみ設けることで、切り欠き17作成時に切り欠き17周辺に発生する形状変形によるリード端子18接合時の接合強度低下を防止している。
図1(D)に示すように、本発明の高周波用半導体素子収納用パッケージ10は、セラミックス基体11下面の線路導体16に接合したリード端子18の他方の端子側を実装用の樹脂基板19に搭載するリード端子18付近が誘電率の高いセラミックスと樹脂で挟まれたエリア20となっている。このエリア20は、狭ピッチの線路導体16とリード端子18周り、特に、差動信号線路導体16bとリード端子18周りの実効誘電率が高くなる場所となっている。
しかしながら、本発明の高周波用半導体素子収納用パッケージ10は、2本ペアの差動信号線路導体16bの間にセラミックス基体11の端面から差動信号線路導体16bに沿って延出する溝状の切り欠き17によって、差動信号線路導体16b間に発生する容量を低下させ、特性インピーダンスの向上を計っている。また、本発明の高周波用半導体素子収納用パッケージ10は、信号用線路導体が差動信号線路導体16bで構成されているので、1本の線に元の信号を、もう一方の線に位相を反転させた(逆位相の)信号を送る(信号が平衡関係にある状態)ことで耐ノイズ性能が高い伝送方式を構成している。従って、本発明の高周波用半導体素子収納用パッケージ10は、40GHzを超えるような高周波信号を送ることができると共に、パッケージの小型化にも対応できるパッケージを提供できる。
本発明の高周波用半導体素子収納用パッケージ10は、通常、外部からの電気信号のシール用に、セラミックス基体11と、セラミックス枠体12の焼成体のセラミック枠体12外壁の可能な部分にモリブデン−マンガン(Mo−Mn)の高融点金属からなる導体膜を設けている。このように形成された高周波用半導体素子収納用パッケージ10には、搭載部13に高周波用半導体素子を収納して気密封止するために、通常、セラミックス枠体12の上面にタングステンや、モリブデン等の高融点金属からなる導体ペーストで形成する枠状導体にFe−Ni系合金や、Fe−Ni−Co系合金の金属板からなる枠状金属板21を銀銅ろう等でろう付け接合し、この枠状金属板21上にFe−Ni系合金や、Fe−Ni−Co系合金の金属板からなる蓋体(図示せず)を金スズろう等でろう付け接合することで行っている。
なお、高周波用半導体素子収納用パッケージ10は、ヒートシンク板15、リード端子18、枠状金属板21等のろう付け接合時には、セラミックス基体11とセラミックス枠体12の焼成体の外部に露出する全ての高融点金属部分にニッケルやニッケルコバルト等からなるニッケルめっき被膜を形成した後、ろう付け接合している。次いで、この高周波用半導体素子収納用パッケージ10は、外部に露出する全ての金属部分にNiめっき被膜、更にこの上にAuめっき被膜を形成している。そして、高周波用半導体素子収納用パッケージ10の搭載部13には、高周波用半導体素子を実装して、前述した蓋体を枠状金属板21に金スズろう等でろう付け接合して気密封止している。
本発明の高周波用半導体素子収納用パッケージ10は、切り欠き17の溝長さが差動信号線路導体16bのそれぞれに沿って接合されるリード端子18のセラミックス基体11端面からリード端子18先端までの位置以上であるのが好ましい。この溝長さが長い切り欠き17で形成される空気層は、2本ペアの線路導体16からなる差動信号線路導体16b間の容量を低下させることができ、特定インピーダンスの低下を防止して確実に40GHzを超える高周波信号の高周波特性を向上させることができる。
差動信号線路導体間に切り欠きを設ける本発明の実施例の高周波用半導体素子収納用パッケージと、切り欠きを設けない従来例の高周波用半導体素子収納用パッケージについて、信号線路導体の差動反射(dB)を有限要素法によるシミュレーション測定を行った。この測定に用いる実施例及び従来例のサンプルは、セラミックス基体に取り付けるリード端子を端子間ピッチ0.6mm、端子幅0.2mmとし、セラミックス基体に設ける線路導体を導体幅0.35mmとした。また、実施例のサンプルは、セラミックス基体に設ける切り欠きを切り欠き幅0.25mm、切り欠き長さ0.35mm、切り欠き深さ0.15mmとした。シミュレーション測定結果を図2に示す。
本発明の高周波用半導体素子収納用パッケージである実施例は、切り欠きを設けない従来例の高周波用半導体素子収納用パッケージより40GHz以上の高周波において信号線路導体の差動反射(dB)が少ない効果が得られるということが確認できた。
本発明の高周波用半導体素子収納用パッケージは、樹脂基板に実装した際に、上面に集中するリード端子が接合される差動信号線路導体部における特性インピーダンス不整合増大を原因とする反射特性の低下を防止しながら高周波、特に40GHz以上の信号を通すことが必要である電子デバイスに用いることができる。
10:高周波用半導体素子収納用パッケージ、11:セラミックス基体、12:セラミックス枠体、13:搭載部、14:グランド導体層、15:ヒートシンク板、16:線路導体、16a:グランド線路導体、16b:差動信号線路導体、17:切り欠き、18:リード端子、19:樹脂基板、20:エリア、21:枠状金属板
Claims (2)
- 四角形状のセラミックス基体と、該セラミックス基体の上面中央部に搭載する高周波用の半導体素子を囲繞するのに上面外周部に設けられる窓枠状のセラミックス枠体と、前記セラミックス基体下面中央部にグランド導体層と、前記セラミックス基体下面外周部の少なくとも1つの辺の縁端から直角に延出して前記グランド導体層と電気的接続状態となるグランド線路導体と、該グランド線路導体で両側から挟まれながら前記グランド線路導体に対して平行して延出する2本ペアの線路導体からなる差動信号線路導体と、該差動信号線路導体の間に前記セラミックス基体の端面から前記差動信号線路導体に沿って延出する溝状の切り欠きを有することを特徴とする高周波用半導体素子収納用パッケージ。
- 請求項1記載の高周波用半導体素子収納用パッケージにおいて、前記切り欠きは、前記差動信号線路導体のそれぞれに沿って接合されるリード端子の前記セラミックス基体端面から前記リード端子先端までの1/2位置以上の長さを有することを特徴とする高周波用半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015023418A JP2016146439A (ja) | 2015-02-09 | 2015-02-09 | 高周波用半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015023418A JP2016146439A (ja) | 2015-02-09 | 2015-02-09 | 高周波用半導体素子収納用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016146439A true JP2016146439A (ja) | 2016-08-12 |
Family
ID=56686450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015023418A Pending JP2016146439A (ja) | 2015-02-09 | 2015-02-09 | 高周波用半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016146439A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108957880A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制作方法 |
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
JPWO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | ||
WO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | 配線基体および電子装置 |
CN113519048A (zh) * | 2019-03-07 | 2021-10-19 | 京瓷株式会社 | 布线基板、电子部件用封装体以及电子装置 |
WO2022004644A1 (ja) | 2020-06-29 | 2022-01-06 | 京セラ株式会社 | 配線基体及び電子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152124A (ja) * | 2001-11-12 | 2003-05-23 | Kyocera Corp | 高周波用パッケージ |
WO2014192687A1 (ja) * | 2013-05-29 | 2014-12-04 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
-
2015
- 2015-02-09 JP JP2015023418A patent/JP2016146439A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152124A (ja) * | 2001-11-12 | 2003-05-23 | Kyocera Corp | 高周波用パッケージ |
WO2014192687A1 (ja) * | 2013-05-29 | 2014-12-04 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019114689A (ja) * | 2017-12-25 | 2019-07-11 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
US11699707B2 (en) | 2018-08-01 | 2023-07-11 | Boe Technology Group Co., Ltd. | Array substrate, display panel and manufacturing method thereof |
CN108957880A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制作方法 |
CN108957880B (zh) * | 2018-08-01 | 2021-11-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制作方法 |
CN113519048A (zh) * | 2019-03-07 | 2021-10-19 | 京瓷株式会社 | 布线基板、电子部件用封装体以及电子装置 |
WO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
CN113748505A (zh) * | 2019-04-25 | 2021-12-03 | 京瓷株式会社 | 布线基板、电子部件用封装件及电子装置 |
JP7244630B2 (ja) | 2019-04-25 | 2023-03-22 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JPWO2020218608A1 (ja) * | 2019-04-25 | 2020-10-29 | ||
JPWO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 | ||
WO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | 配線基体および電子装置 |
JP7432703B2 (ja) | 2020-02-18 | 2024-02-16 | 京セラ株式会社 | 配線基体および電子装置 |
WO2022004644A1 (ja) | 2020-06-29 | 2022-01-06 | 京セラ株式会社 | 配線基体及び電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790245B2 (en) | High-frequency ceramic board and high-frequency semiconductor element package | |
JP2016146439A (ja) | 高周波用半導体素子収納用パッケージ | |
JP6470428B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
US9922925B2 (en) | Electronic component housing package, and electronic device comprising same | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
JP2012060533A (ja) | 高周波回路用パッケージ及び高周波回路装置 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
JP6825986B2 (ja) | 配線基板、電子部品収納用パッケージおよび電子装置 | |
JPH11214556A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP6971921B2 (ja) | 差動伝送線路、配線基板および半導体用パッケージ | |
US6936921B2 (en) | High-frequency package | |
JP2016115736A (ja) | 半導体素子パッケージおよび半導体装置 | |
JP2013197435A (ja) | 配線基板 | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP2012156428A (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004214584A (ja) | 高周波用パッケージ | |
JP2004319650A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2019175939A (ja) | 半導体素子用パッケージおよび半導体装置 | |
JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP6965060B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180725 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190312 |