JP3666161B2

JP3666161B2 - アクティブマトリクス表示装置

Info

Publication number: JP3666161B2
Application number: JP01468897A
Authority: JP
Inventors: 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-01-10
Filing date: 1997-01-10
Publication date: 2005-06-29
Anticipated expiration: 2017-01-10
Also published as: JPH10198321A

Description

【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス表示装置に関する。より詳しくは、信号線の高速走査に伴うビデオラインの電位揺れ抑制技術に関する。
【０００２】
【従来の技術】
図６を参照して従来のアクティブマトリクス表示装置の一般的な構成を簡潔に説明する。図示する様に、アクティブマトリクス表示装置は行状のゲート線Ｘと列状の信号線Ｙとを備えている。両者の交差部には行列状の画素が配置している。個々の画素は、例えば液晶セルＬＣとこれを駆動する薄膜トランジスタＴｒからなる。また、Ｖスキャナー（垂直走査回路）１０１を有しており、各ゲート線Ｘを順次走査して、一水平期間毎に一行分の画素を選択する。また、水平走査回路を備えており、各信号線Ｙに対し映像信号Ｖｓｉｇをサンプリングし、一水平期間毎に選択された一行分の画素に映像信号Ｖｓｉｇを書き込む。この水平走査回路は個々の信号線Ｙの端部に設けられた水平スイッチＨＳＷと、これらを順次開閉制御するＨスキャナー１０２とからなる。各信号線Ｙは上述した水平スイッチＨＳＷを介してビデオラインに接続されている。このビデオラインにはシグナルドライバ１０３から上述した映像信号Ｖｓｉｇが供給される。Ｈスキャナー１０２は各水平スイッチＨＳＷを順次開閉制御する為、サンプリングパルスφ_H1，φ_H2，φ_H3，・・・，φ_HNを出力する。
【０００３】
図７は、図６に示したＨスキャナー１０２から順次出力されるサンプリングパルスφ_H1，φ_H2，φ_H3を示す波形図である。アクティブマトリクス表示装置の高精細化が進み画素数が顕著に増大すると、これに応じて映像信号のサンプリングレートが高速化される。この結果、各サンプリングパルスの幅τ_Hにばらつきが発生する様になる。サンプリングパルスが対応する水平スイッチＨＳＷに印加されると、ビデオラインから供給された映像信号Ｖｓｉｇが導通したＨＳＷを介して各信号線Ｙにサンプリングされる。個々の信号線Ｙには所定の容量成分がある為サンプリングパルスに応じて信号線Ｙの充放電が生じ、これによりビデオラインの電位が揺らぐ。前述した様に、サンプリングレートが高速化された場合各サンプリングパルスのパルス幅がばらつく為、充放電量が一定せず、ビデオラインの電位が変動する。この電位変動が映像信号Ｖｓｉｇに重畳され、表示された画像に縦筋が発生し画像品位を著しく損なうという欠点がある。
【０００４】
上述した欠点に対処する為所謂プリチャージ技術が提案されており、例えば特開平７−２９５５２１号公報に開示されている。図８を参照してプリチャージ技術を採用したアクティブマトリクス表示装置を簡潔に説明する。この表示装置は行状に配列したゲート線Ｘと列状に配列した信号線Ｙを備えている。また、ゲート線Ｘと信号線Ｙの交差部には液晶画素ＬＣが行列状に配されている。液晶画素ＬＣは薄膜トランジスタＴｒにより駆動される。薄膜トランジスタＴｒのソース電極は対応する信号線Ｙに接続され、ゲート電極は対応するゲート線Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣに接続されている。各ゲート線ＸにはＶスキャナー１が接続されており垂直走査回路を構成する。このＶスキャナー１は所定のクロック信号ＶＣＫに応じて垂直スタートパルスＶＳＴを順次転送し、各ゲート線Ｘに対して選択パルスＶＧ１，・・・，ＶＧＭを供給する。これにより、各ゲート線Ｘを順次走査し、一水平期間毎に一行分の液晶画素ＬＣを選択する。一方、個々の信号線Ｙは対応する水平スイッチング素子ＨＳＷを介してビデオライン２に接続されている。このビデオライン２には外部のシグナルドライバ３から映像信号Ｖｓｉｇが供給される。また、Ｈスキャナー４を備えており、各水平スイッチング素子ＨＳＷの開閉制御を行なう。即ち、Ｈスキャナー４は所定のクロック信号ＨＣＫに同期して水平スタートパルスＨＳＴを順次転送し、サンプリングパルスφ_H1，φ_H2，φ_H3，・・・，φ_HNを出力して水平スイッチング素子ＨＳＷを開閉する。このＨスキャナー４と水平スイッチング素子ＨＳＷとにより水平走査回路が構成され、各信号線Ｙに対して映像信号Ｖｓｉｇをサンプリングし、一水平期間内に選択された一行分の画素ＬＣに対して導通状態にある薄膜トランジスタＴｒを介し映像信号Ｖｓｉｇを書き込む。
【０００５】
この表示装置は更にプリチャージ手段５を備えており、一行分の液晶画素ＬＣに映像信号Ｖｓｉｇを書き込む直前、各信号線Ｙに所定のプリチャージ信号Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリングする際生じる各信号線Ｙの充放電量を低減化する。プリチャージ手段５は各信号線Ｙの端部に接続した複数のスイッチング素子ＰＳＷと、各スイッチング素子ＰＳＷを一斉に開閉してプリチャージ信号Ｐｓｉｇを各信号線Ｙに印加する制御手段６とから構成されている。この制御手段６は制御パルスＰＣＧを出力する。なお、プリチャージ信号Ｐｓｉｇはシグナルドライバ３とは別に設けられた信号源７から供給される。このプリチャージ信号Ｐｓｉｇは白レベルと黒レベルとの間で変化する映像信号Ｖｓｉｇに対して中間の灰レベルを有している。
【０００６】
次に、図９のタイミングチャートを参照して、図８に示した表示装置の動作を簡潔に説明する。Ｖスキャナー１に入力される垂直クロック信号ＶＣＫは一水平期間（１Ｈ）に相当するパルス幅を有する。また、制御手段６から出力される制御パルスＰＣＧは例えば水平ブランキング区間などの水平非有効期間内に出力される。この制御パルスＰＣＧが水平有効期間内にまでかかると、液晶画素にプリチャージ信号Ｐｓｉｇが書き込まれる恐れがある。次にＨスキャナー４に供給される水平スタートパルスＨＳＴは一水平期間毎制御パルスＰＣＧの直後に出力され、映像信号Ｖｓｉｇのサンプリングを開始する。このサンプリングパルスはＨスキャナー４に供給される水平クロック信号ＨＣＫに同期して順次出力される。一方、シグナルドライバ３からビデオライン２を介して供給される映像信号Ｖｓｉｇは一水平期間毎に極性反転しており交流駆動が行なわれる。これに応じて、信号源７から供給されるプリチャージ信号Ｐｓｉｇも一水平期間毎に反転し、映像信号Ｖｓｉｇに対して極性を一致させている。このプリチャージ信号Ｐｓｉｇは映像信号Ｖｓｉｇの中心電位に対してＶｐの電位レベルを有し、丁度白レベルと黒レベルの中間に位置する灰レベルを表わしている。図９のタイミングチャートの最後の波形は、個々の信号線Ｙに印加される電位ＶＹの変化を表わしている。一水平期間の最初に制御信号ＰＣＧが出力され追加のスイッチング素子ＰＳＷが導通すると、全信号線Ｙにプリチャージ信号Ｐｓｉｇが印加され、容量成分に対して充放電が行なわれる。このプリチャージ信号Ｐｓｉｇの印加により、各信号線Ｙの電位ＶＹはＶ_pのレベルになる。この後、各信号線Ｙに対して実際の映像信号Ｖｓｉｇがサンプリングされ、その電位ＶＹはＶｓｉｇに応じて変化し書き込みが実行される。書き込みに伴う電位変化ΔＶはＶｓｉｇ−Ｖ_pに低減されており、充放電量が少なくなる。これにより、ビデオライン２の電位揺れを抑制でき、ユニフォーミティは大きく向上する。
【０００７】
【発明が解決しようとする課題】
ところで、表示装置をテレビやパーソナルコンピュータのモニターとして用いる場合、種々の規格（フォーマット）が存在しており、例えばＮＴＳＣ、ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧＡ、ＨＤなどが挙げられる。比較的低精細のＶＧＡやＳＶＧＡ規格では水平ブランキング区間は５μｓｅｃ以上であるが、比較的高精細のＸＧＡ，ＳＸＧＡになると水平ブランキング区間は３乃至４μｓｅｃと短くなり、この時間ではプリチャージを行なうことは非常に困難である。ＸＧＡフォーマット（１０２４Ｈ×７６８Ｖ）、ＳＸＧＡフォーマット（１２８０Ｈ×１０２４Ｖ）などにプリチャージ方式を適用した場合、垂直画素数が多くなる為、図１０に示す様に配線クロス容量Ｃが増加する。このクロス容量Ｃはゲート線Ｘと信号線Ｙの交差部に現れる。この結果、信号線Ｘの容量が増加する。また、前述した様にＸＧＡやＳＸＧＡのフォーマットでは水平ブランキング区間が極めて短い。
【０００８】
この為、図１１に示すように、プリチャージを行なう為の制御信号ＰＣＧのパルス幅が短く、本来信号線Ｘに書き込みたいレベルに到達しないまま信号線電位ＶＹをホールドしてしまう。仮に、プリチャージ用制御パルスＰＣＧ’の様に充分パルス幅が長ければ、信号線電位ＶＹ’で示す様に信号線Ｘに書き込みたいレベルをホールドすることができる。しかしながら、実際にはこの様に充分なプリチャージ信号の書き込み時間を確保することは困難である。
【０００９】
【課題を解決する為の手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明に係るアクティブマトリクス表示装置は基本的な構成として、行状のゲート線と、列状の信号線と、両者の交差部に配された行列状の画素とを備えている。また、各ゲート線を順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、各信号線に対して映像信号をサンプリングし、一水平期間内に選択された一行分の画素に映像信号を書き込む水平走査回路とを有してる。更に、プリチャージ手段を備えており、画素に対して映像信号を書き込む前に各信号線に所定のプリチャージ信号を供給する。特徴事項として、前記ゲート線は行列状の画素を含む画面の中央で左右に分割されている。また、前記垂直走査回路は左右に分割された該ゲート線に対応して左右に分かれて設けられ、一水平期間内で各々位相をずらして左半行及び右半行の画素を選択する。更に、前記プリチャージ手段は左半行の画素に映像信号を書き込む前に左半分の信号線にプリチャージ信号を供給し、右半行の画素に映像信号を書き込む前に右半分の信号線にプリチャージ信号を供給する。そして前記プリチャージ手段は、一水平期間のブランキング区間内で左右何れか半分の信号線に対するプリチャージ信号の供給を開始し、更に該ブランキング区間が終わる前に残り半分の信号線に対するプリチャージ信号の供給を開始する。好ましくは、前記画面は画素毎に分かれた画素電極とこれに対向配置された対向電極とを含む。該対向電極は画面の左右分割に対応して左右に分かれており、左右の対向電極に対して別々の配線を介して所定の対向電圧を供給する。同時に、左右の垂直走査回路に対して別々の配線を介して所定の接地電圧を供給する。
【００１０】
点順次方式を採用したアクティブマトリクス表示装置において、ＸＧＡ，ＳＸＧＡ，ＨＤなどのフォーマットの様に水平ブランキング区間が短くなると、この時間内で充分なプリチャージを行なうことはできない。そこで本発明ではゲート線などを画面の中央で切り離し、例えば画面左半分が映像信号を書き込んでいる時、画面右半分はプリチャージを行なう様にする。また、画面の右半分が映像信号を書き込んでいる時は、左半分にプリチャージを行なう。これにより、プリチャージ時間が充分に確保でき、表示のユニフォーミティが改善可能になる。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の最良な実施形態を詳細に説明する。
図１は本発明に係るアクティブマトリクス表示装置の第１実施形態を示す模式的な回路図である。図示する様に、本アクティブマトリクス表示装置は行状に配列したゲート線と列状に配列した信号線とを備えている。図示を簡略化する為、一本のゲート線Ｘ１及び４本の信号線Ｙ１乃至Ｙ４のみを表わしている。また、ゲート線Ｘと信号線Ｙの交差部には液晶画素ＬＣが行列状に配されている。本実施形態のアクティブマトリクス表示装置は液晶画素を備えているが、他の電気光学物質からなる画素であってもよいことは勿論である。この液晶画素ＬＣは画素電極と対向電極との間に電気光学物質として液晶を介在させたものである。また、本実施形態では液晶画素ＬＣと平行に補助容量Ｃｓも形成されている。液晶画素ＬＣは薄膜トランジスタＴｒにより駆動される。薄膜トランジスタＴｒのソース電極は対応する信号線Ｙに接続され、ゲート電極は対応するゲート線Ｘに接続され、ドレイン電極は対応する液晶画素ＬＣの画素電極に接続されている。更に、ドレイン電極は対応する補助容量Ｃｓの一方の電極にも接続されている。補助容量Ｃｓの他方の電極は補助線Ｚ１に接続されている。この補助線Ｚ１には所定の対向電圧Ｖｃｏｍが印加されている。なお、液晶画素ＬＣの対向電極にもこの対向電圧Ｖｃｏｍが印加されている。従って、補助線Ｚ１と対向電極は表示装置内で互いに結線されている。
【００１２】
ゲート線Ｘは行状の画素ＬＣを含む画面の中央で左右に分割されている。また補助線Ｚ及び対向電極も左右に分割されている。左右に分割されたゲート線Ｘに対応して左Ｖスキャナー１Ｌ及び右Ｖスキャナー１Ｒが設けられている。一対の左Ｖスキャナー１Ｌ及び右Ｖスキャナー１Ｒは合わせて垂直走査回路を構成し、各ゲート線Ｘを順次走査し一水平期間毎に１行分の画素ＬＣを選択する。左Ｖスキャナー１Ｌは所定のクロック信号ＶＣＫＬに応じて垂直スタートパルスＶＳＴを順次転送し、ゲート線Ｘに対して選択パルスＶＧＬを供給する。これにより、左半分の各ゲート線Ｘを順次走査し、一水平期間毎に左半行分の液晶画素ＬＣを選択する。同様に、右Ｖスキャナー１Ｒは所定のクロック信号ＶＣＫＲに応じて垂直スタートパルスＶＳＴを順次転送し、各ゲート線Ｘに対して選択パルスＶＧＲを供給する。これにより、各ゲート線Ｘを順次走査し、一水平期間毎に右半行分の液晶画素ＬＣを選択する。この際、ＶＣＫＬとＶＣＫＲは位相がずれている。この様に、本発明では垂直走査回路は左右に分割されたゲート線Ｘに対応して左右に分かれて設けられ、一水平期間内で各々位相をずらして左半行及び右半行の画素を選択している。
【００１３】
一方、個々の信号線Ｙは対応する水平スイッチング素子ＨＳＷを介してビデオライン２に接続されている。このビデオライン２には外部から映像信号Ｖｓｉｇが供給される。また、Ｈスキャナー４を備えており、各水平スイッチング素子ＨＳＷの開閉制御を行なう。即ち、Ｈスキャナー４は所定のクロック信号ＨＣＫに同期して、水平スタートパルスＨＳＴを順次転送し、サンプリングパルスを出力して水平スイッチング素子ＨＳＷを開閉する。このＨスキャナー４と水平スイッチング素子ＨＳＷとにより水平走査回路が構成され、各信号線Ｙに対して映像信号Ｖｓｉｇをサンプリングし、一水平期間内に選択された一行分の画素ＬＣに対して導通状態にある薄膜トランジスタＴｒを介し映像信号Ｖｓｉｇを書き込む。
【００１４】
本アクティブマトリクス表示装置はプリチャージ手段５を備えており、画素ＬＣに対して映像信号Ｖｓｉｇを書き込む前に各信号線Ｙに所定のプリチャージ信号Ｐｓｉｇを供給し、映像信号Ｖｓｉｇをサンプリングする際生じる各信号線Ｙの充放電量を低減化する。特徴事項として、このプリチャージ手段５は左半分の画素ＬＣに映像信号Ｖｓｉｇを書き込む前に左半分の信号線Ｙ１，Ｙ２にプリチャージ信号ＰｓｉｇＬを供給し、右半分の画素ＬＣに映像信号Ｖｓｉｇを書き込む前に右半分の信号線Ｙ３，Ｙ４にプリチャージ信号ＰｓｉｇＲを供給する。このように、本発明ではゲート線Ｘ、補助線Ｚ、対向電極を画面の中央付近で切り離したのに対応して、プリチャージ手段５はプリチャージ信号ＰｓｉｇＬ，ＰｓｉｇＲを左右別々に設けている。また、プリチャージ手段５に含まれるスイッチング素子ＰＳＷを開閉制御する為の制御パルスＰＣＧＬ，ＰＣＧＲも左右別々に設けている。更に、左Ｖスキャナー１Ｌ及び右Ｖスキャナー１Ｒに入力されるクロック信号ＶＣＫＬ，ＶＣＫＲも別々に設ける。このＶＣＫＬとＶＣＫＲ、ＰＣＧＬとＰＣＧＲ、ＰｓｉｇＬとＰｓｉｇＲはそれぞれ一水平期間（１Ｈ）の約半分程度の位相をずらす。係る構成により、画面の左半分が映像信号Ｖｓｉｇを書き込んでいる時は画面右半分はプリチャージ信号ＰｓｉｇＲを書き込む。また、画面右半分が映像信号Ｖｓｉｇを書いている時は画面左半分にプリチャージ信号ＰｓｉｇＬを書き込む。ＰｓｉｇＬとＰｓｉｇＲは位相のみずれるだけで、信号レベルは同じにしても、代えても構わない。
【００１５】
図２のタイミングチャートを参照して、図１に示したアクティブマトリクス表示装置の動作を説明する。ＨＳＴに応じてＨスキャナー４が動作を開始し、初めに左半分の画素に映像信号Ｖｓｉｇを書き込み始め、次に右半分の画素に映像信号を書き込む。一行分の映像信号の書き込み期間は１Ｈ内に納まる。ＶＣＫＬとＶＣＫＲは互いに位相が１Ｈの半分程度ずれている。同様に、ＰＣＧＬとＰＣＧＲの位相も半分程ずれている。更に、左右のプリチャージ信号ＰｓｉｇＬとＰｓｉｇＲも位相が半分程度ずれている。ＦＲＰは１Ｈ毎に映像信号Ｖｓｉｇを反転する為の信号である。左Ｖスキャナー１Ｌ及び右Ｖスキャナー１Ｒから順次出力される選択パルスＶＧＬ及びＶＧＲも互いに位相がずれている。係るタイミングにおいて、画面の左半分に映像信号Ｖｓｉｇを書き始める前にプリチャージ用の制御パルスＰＣＧＬが出力され、画面左半分の信号線に対してプリチャージ信号ＰｓｉｇＬが書き込まれる。この後、画面の左半分に映像信号が実際に書き込まれる。この時、画面の右半分に映像信号が書き込まれる前に、プリチャージ用の制御パルスＰＣＧＲが出力される。これにより、画面の右半分の信号線にプリチャージ信号ＰｓｉｇＲが書き込まれる。この後、画面の右半分に映像信号が書き込まれる。そして画面の左半分に対する映像信号の書き込みが終了した後、ＶＧＬ１が立ち下がり、画素に書き込まれた映像信号がホールドされる。この後再び次の制御パルスＰＣＧＬが出力され、画面の左半分の信号線に対して反対極性のＰｓｉｇＬが書き込まれる。以上の様にして、画面左半分が映像信号を書き込んでいる時、画面右半分はプリチャージ信号ＰｓｉｇＲを書き込み、逆に右半分が映像信号を書き込んでいる時は左半分にプリチャージ信号ＰｓｉｇＬを書き込むことができ、１Ｈ期間の約半分近くの時間をプリチャージ信号書き込み時間に当てられる。
【００１６】
図３は本発明に係るアクティブマトリクス表示装置の第２実施形態を示す模式的な回路図である。図１に示した第１実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。なお、図示を簡略化する為、液晶画素ＬＣは省略してある。第１実施形態と同様に、ゲート線Ｘ及び補助線Ｚは画面のほぼ中央で左右に分割されている。しかしながら、左右に分かれた補助線Ｚには外部から共通の対向電圧Ｖｃｏｍが内部配線を介して供給されている。左右に分かれたゲート線Ｘはそれぞれインバータからなるバッファ１０を介して左右のＶスキャナー１Ｌ，１Ｒの出力段に接続されている。各バッファ１０には内部配線を介して共通の接地電位ＶＳＳが供給されている。
【００１７】
次に図４のタイミングチャートを参照して図３に示したアクティブマトリクス表示装置の動作を説明する。（Ａ）は図２に示したタイミングチャートと同様のタイミングにより動作を行なった場合を表わしている。例えばＸＧＡフォーマットの場合一水平期間（１Ｈ）は１４μｓｅｃ程度である。この内、実際の映像信号の書き込み期間には１０μｓｅｃ程度が割り当てられ、水平ブランキング区間には３．７μｓｅｃの時間が割り当てられる。画面の左半分に対するプリチャージ信号の書き始めタイミングはＰＣＧＬの立ち上がり時であり、画面の右半分に対するプリチャージ信号の書き始めタイミングはＰＣＧＲの立ち上がり時となる。ＰＣＧＬが立ち上がった時プリチャージ信号の書き始めに応じて左半分の補助線の電位ＶｃｏｍＬが揺れる。同様に、ＰＣＧＲが立ち上がった時右半分の補助線の電位ＶｃｏｍＲも揺れる。ところが、左右の補助線は内部配線で接続されているため、一方の電位揺れが他方の電位揺れをもたらし、Ｖｃｏｍライン全体が揺らぐことになる。なお、図示しないがＶＳＳラインについても同様に揺らぎが生じる。この為、画面片半分のプリチャージによる電位揺れが画面他半分の映像信号書き込みに乗ってくる為、画品位を損なう場合がある。
【００１８】
そこで本実施形態では（Ｂ）に示す様に、プリチャージ信号の書き始めタイミングを水平ブランキング区間に納めることで、Ｖｃｏｍライン及びＶＳＳラインの電位揺れに起因する問題を解決している。具体的には、ＰＣＧＬ’及びＰＣＧＲ’で示す様に立ち上がりタイミングを水平ブランキング区間に納め、ＶｃｏｍＬ’及びＶｃｏｍＲ’が揺れている時間を水平ブランキング区間内に置く様にする。即ち、左右分割プリチャージを行なう際、一方のプリチャージ信号書き込み時におけるＶｃｏｍライン及びＶＳＳラインの揺れが、もう一方の映像信号書き込みに影響しない様にする為、左右のプリチャージ信号ＰｓｉｇＬ，ＰｓｉｇＲの書き始めタイミングを水平ブランキング区間内にする。より正確には、プリチャージ信号の書き始めからこれによって生じる電位揺れが納まるまでの時間を水平ブランキング区間内に置く。以上の様に、本実施形態では、一水平期間のブランキング区間内で左右何れか半分の信号線に対するプリチャージ信号の供給を開始し、更に該ブランキング区間が終わる前に残り半分の信号線に対するプリチャージ信号の供給を開始する。
【００１９】
図５は、本発明に係るアクティブマトリクス表示装置の第３実施形態を示す模式的な回路図である。理解を容易にする為、図３に示した第２実施形態と対応する部分には対応する参照番号を付してある。この実施形態でも、左右分割プリチャージを行なう為、画面のほぼ中央でゲート線Ｘ及び補助線Ｚを左右に切り離している。しかしながら、第２実施形態の様にＶｃｏｍラインやＶＳＳラインを共通にすると、画面の片半分がプリチャージ信号の書き込みによってゲート線Ｘや補助線Ｚが揺れると、この共通のＶＳＳ配線及びＶｃｏｍ配線を介して画面の他半分に乗ってくる為画品位を損なう場合もある。そこで本実施形態では上記問題を回避する為、画面の左右別々にＶＳＳライン及びＶｃｏｍラインを設けて外部から入力する様にしている。即ち、本実施形態ではプリチャージの電位揺れの系を電気的に完全に切り離す為、画面の左側と右側各々にＶＳＳライン及びＶｃｏｍラインを設けている。以上の様に、本発明では画面は画素毎に分かれた画素電極とこれに対向配置された対向電極とを含み、対向電極は補助線Ｚと同様に画面の左右分割に対応して左右に分かれている。左右の対向電極に対して別々の配線を介して所定の対向電圧Ｖｃｏｍを供給している。また、左右のＶスキャナー１Ｌ，１Ｒに対しても別々の配線を介して所定の接地電圧ＶＳＳを供給している。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、画面を左右に分割しタイミングをずらしてプリチャージ信号を書き込んでいる。これにより、水平ブランキング区間が短いフォーマット（ＸＧＡ，ＳＸＧＡ，ＨＤ）であっても、充分プリチャージを行なうことができ、従来問題となっていた縦筋、クロストーク、シェーディングなどの欠陥を抑制して画品位を大幅に改善することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス表示装置の第１実施形態を示す回路図である。
【図２】第１実施形態の動作説明に供するタイミングチャートである。
【図３】本発明に係るアクティブマトリクス表示装置の第２実施形態を示す回路図である。
【図４】第２実施形態の動作説明に供するタイミングチャートである。
【図５】本発明に係るアクティブマトリクス表示装置の第３実施形態を示す回路図である。
【図６】従来のアクティブマトリクス表示装置の一例を示す回路図である。
【図７】図６に示した従来のアクティブマトリクス表示装置の動作説明に供するタイミングチャートである。
【図８】従来のアクティブマトリクス表示装置の他の例を示す回路図である。
【図９】図８に示した従来のアクティブマトリクス表示装置の動作説明に供するタイミングチャートである。
【図１０】図８に示した従来のアクティブマトリクス表示装置の課題説明に供する回路図である。
【図１１】同じく課題説明に供するタイミングチャートである。
【符号の説明】
１Ｌ・・・左Ｖスキャナー、１Ｒ・・・右Ｖスキャナー、２・・・ビデオライン、４・・・Ｈスキャナー、５・・・プリチャージ手段

Claims

行状のゲート線と、列状の信号線と、両者の交差部に配された行列状の画素と、各ゲート線を順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、各信号線に対して映像信号をサンプリングし一水平期間内に選択された一行分の画素に映像信号を書き込む水平走査回路と、画素に対して映像信号を書き込む前に各信号線に所定のプリチャージ信号を供給するプリチャージ手段とを備えたアクティブマトリクス表示装置であって、前記ゲート線は行列状の画素を含む画面の中央で左右に分割されており、
前記垂直走査回路は左右に分割された該ゲート線に対応して左右に分かれて設けられ、一水平期間内で各々位相をずらして左半行及び右半行の画素を選択し、
前記プリチャージ手段は、左半行の画素に映像信号を書き込む前に左半分の信号線にプリチャージ信号を供給し、右半行の画素に映像信号を書き込む前に右半分の信号線にプリチャージ信号を供給し、
前記プリチャージ手段は、一水平期間のブランキング区間内で左右いずれか半分の信号線に対するプリチャージ信号の供給を開始し、さらに該ブランキング区間が終る前に残り半分の信号線に対するプリチャージ信号の供給を開始することを特徴とするアクティブマトリクス表示装置。
前記画面は画素毎に分かれた画素電極とこれに対向配置された対向電極とを含み、該対向電極は画面の左右分割に対応して左右に分かれており、左右の対向電極に対して別々の配線を介して所定の対向電圧を供給するとともに、左右の垂直走査回路に対して別々の配線を介して所定の接地電圧を供給することを特徴とする請求項１記載のアクティブマトリクス表示装置。