JPH0950263A - アクティブマトリクス表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリングレートの高速化に伴なうビデオ
ラインの電位揺れを抑制する。 【解決手段】 アクティブマトリクス表示装置は、行状
のゲート線Ｘと、列状の信号線Ｙと、両者の交差部に配
された行列状の液晶画素ＬＣとを備えている。Ｖドライ
バ１は各ゲート線Ｘを順次走査し、一水平期間毎に一行
分の液晶画素ＬＣを選択する。Ｈドライバ４は各信号線
Ｙに対して映像信号ＶＳＩＧをサンプリングし、一水平
期間内に選択された一行分の液晶画素ＬＣに映像信号Ｖ
ＳＩＧを書き込む。プリチャージ手段５は、一行分の液
晶画素ＬＣに対して映像信号ＶＳＩＧを書き込む直前
に、各信号線Ｙに所定のプリチャージ信号ＶＰＳを供給
する。このプリチャージ手段５は各信号線Ｙの端部に接
続した複数のスイッチング素子ＰＳＷと、単一且つ共通
の開閉パルスＰＣに応じて各スイッチング素子ＰＳＷを
一斉に開閉制御してプリチャージ信号ＶＰＳを全信号線
Ｙに印加する制御手段６とを含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置及びその駆動方法に関する。より詳しくは、
信号線の高速走査に伴なうビデオラインの電位揺れ抑制
技術に関する。

【０００２】

【従来の技術】図６を参照して従来のアクティブマトリ
クス表示装置の構成を簡潔に説明する。図示する様に、
アクティブマトリクス表示装置は行状のゲート線Ｘと列
状の信号線Ｙとを備えている。両者の交差部には行列状
の画素が配置している。個々の画素は、例えば液晶セル
ＬＣとこれを駆動する薄膜トランジスタＴｒからなる。
又、Ｖドライバ（垂直走査回路）１０１を有しており、
各ゲート線Ｘを順次走査して、一水平期間毎に一行分の
画素を選択する。又、水平走査回路を備えており、各信
号線Ｙに対して映像信号ＶＳＩＧをサンプリングし、一
水平期間毎に選択された一行分の画素に映像信号ＶＳＩ
Ｇを書き込む。この水平走査回路は個々の信号線Ｙの端
部に設けられた水平スイッチＨＳＷと、これを順次開閉
制御するＨドライバ１０２とからなる。各信号線Ｙは上
述した水平スイッチＨＳＷを介してビデオラインに接続
されている。このビデオラインにはシグナルドライバ１
０３から上述した映像信号ＶＳＩＧが供給される。Ｈド
ライバ１０２は各水平スイッチＨＳＷを順次開閉制御す
る為、サンプリングパルスφ_H1，φ_H2，φ_H3，…，φ_HN
を出力する。

【０００３】

【発明が解決しようとする課題】図７は、図６に示した
Ｈドライバ１０２から順次出力されるサンプリングパル
スφ_H1，φ_H2，φ_H3を示す波形図である。アクティブマ
トリクス表示装置の高精細化が進み、画素数が顕著に増
大すると、これに応じて映像信号のサンプリングレート
が高速化される。この結果、各サンプリングパルスの幅
τ_H にばらつきが発生する様になる。サンプリングパル
スが対応する水平スイッチＨＳＷに印加されると、ビデ
オラインから供給された映像信号ＶＳＩＧが導通したＨ
ＳＷを介して各信号線Ｙにサンプリングされる。個々の
信号線Ｙには所定の容量成分がある為サンプリングパル
スに応じて信号線Ｙの充放電が生じ、これによりビデオ
ラインの電位が揺らぐ。前述した様に、サンプリングレ
ートが高速された場合各サンプリングパルスのパルス幅
がばらつく為、充放電量が一定せず、ビデオラインの電
位が変動する。この電位変動が映像信号ＶＳＩＧに重畳
され、表示された画像に縦筋が発生し画像品位を著しく
損なうという課題がある。

【０００４】通常のＮＴＳＣ規格に従った映像信号の場
合、サンプリングレートは比較的低くビデオラインの電
位揺れが始まってから次のサンプリングパルスが立ち下
がるタイミングとなる為電位揺れの影響は少ない。しか
しながら、ＨＤＴＶ駆動や倍速ＮＴＳＣ駆動になるとサ
ンプリングレートは極端に上昇し、ビデオラインの電位
揺れを有効に抑制するのは困難な状況にある。一般に、
ＨＳＷに供給されるサンプリングパルスは、薄膜トラン
ジスタ（ＴＦＴ）で構成されたシフトレジスタからなる
Ｈドライバで作成される。ＴＦＴは単結晶シリコンで作
成した通常のトランジスタに比べ、モビリティが低く又
各物理定数のばらつきも大きい為、この回路で作成され
るサンプリングパルスを精密に制御する事は困難であ
る。又、サンプリングパルス幅のばらつきに加えて、Ｈ
ＳＷのオン抵抗にもある程度のばらつきがある為、信号
線の充放電特性に変動を与える。この為、ビデオライン
の電位揺れが生じ、これが実映像信号に重畳され縦筋状
に見える為表示画像の品位を著しく損なう。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は映像信号のサンプリングレートの高
速化に伴なうビデオラインの電位揺れを抑制する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明にかかるアクティブマトリクス表示装
置は基本的な構成として、行状のゲート線と、列状の信
号線と、両者の交差部に配されて画面を構成する画素と
を備えている。又、各ゲート線を順次走査し一水平期間
毎に一行分の画素を選択する垂直走査回路と、各信号線
に対して映像信号をサンプリングし一水平期間内に選択
された一行分の画素に映像信号を点順次で書き込む水平
走査回路とを有する。本発明の特徴事項として、プリチ
ャージ手段を備えており一行分の画素に対して映像信号
を書き込む直前に各信号線に所定のプリチャージ信号を
供給する。前記プリチャージ手段は、各信号線の端部に
接続した複数のスイッチング素子と、単一且つ共通の開
閉パルスに応じて各スイッチング素子を一斉に開閉制御
してプリチャージ信号を各信号線に印加する制御手段と
を含んでいる。

【０００６】本発明の実施態様では、前記画面は中央部
と側方部と両者の間に介在する接続部とに区分されてい
る。この場合、前記水平走査回路はワイド表示時該中央
部、接続部及び側方部に属する全ての信号線に映像信号
を供給する一方、ノーマル表示時該中央部に属する信号
線には映像信号を供給し該側方部に属する信号線にはサ
イドブラック信号を供給し、さらに該接続部に属する信
号線には選択的に映像信号又はサイドブラック信号を供
給する。これに対し、前記プリチャージ手段に含まれる
制御手段は該中央部、側方部及び接続部に属する全スイ
ッチング素子を単一且つ共通の開閉パルスに応じて開閉
制御している。

【０００７】本発明はアクティブマトリクス表示装置の
駆動方法を包含している。本駆動方法では、各ゲート線
を順次走査し一水平期間毎に一行分の画素を選択する垂
直走査と、各信号線に対して映像信号を順次サンプリン
グし一水平期間内に選択された一行分の画素に映像信号
を書き込む水平走査と、一行分の画素に対して映像信号
を書き込む直前単一且つ共通の開閉パルスに応じて全信
号線に所定のプリチャージ信号を一斉に供給するプリチ
ャージとを行なう。

【０００８】本発明によれば、表示動作に影響を与えな
いタイミングで、全信号線を映像信号に近い電位まで予
めプリチャージしておく。これにより、実映像信号が各
信号線にサンプリングされた時の充放電量を低減化し、
ビデオラインの電位揺れを抑制する。この際、単一且つ
共通の開閉パルスに応じてプリチャージ用の各スイッン
グ素子を一斉に開閉制御してプリチャージ信号を各信号
線に印加している。この為、全ての信号線においてプリ
チャージ到達電位にはばらつきが生じない。従って、画
面上に局所的な縦筋が発生する事なく、全信号線をプリ
チャージできる。仮に、プリチャージ用のスイッチング
素子（例えば、ＣＭＯＳスイッチ）のサイズや構造等に
信号線間でばらつきがある場合や、プリチャージ用の開
閉パルス自体に信号線間で差がある場合、これらによっ
てプリチャージ電位にばらつきが生じ、実映像では局所
的な縦筋状に見え表示の画像品位を損なう。この点に鑑
み、本発明では単一且つ共通の開閉パルスに応じて各ス
イッチング素子を一斉に開閉制御してプリチャージ信号
を各信号線に印加している。

【０００９】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかるア
クティブマトリクス表示装置の基本的な構成を示す模式
的な回路図である。図示する様に、本アクティブマトリ
クス表示装置は行状に配列したゲート線Ｘと列状に配列
した信号線Ｙとを備えている。又、ゲート線Ｘと信号線
Ｙの交差部には液晶画素ＬＣが行列状に配されている。
本アクティブマトリクス表示装置は液晶画素を備えてい
るが、他の電気光学物質からなる画素であっても良い事
は勿論である。液晶画素ＬＣは薄膜トランジスタＴｒに
より駆動される。薄膜トランジスタＴｒのソース電極は
対応する信号線Ｙに接続され、ゲート電極は対応するゲ
ート線Ｘに接続され、ドレイン電極は対応する液晶画素
ＬＣに接続されている。

【００１０】各ゲート線ＸにはＶドライバ１が接続され
ており垂直走査回路を構成する。このＶドライバ１は所
定のクロック信号ＶＣＫに応じて垂直スタートパルスＶ
ＳＴを順次転送し、各ゲート線Ｘに対して選択パルスφ
_V1，…，φ_VMを供給する。これにより、各ゲート線Ｘを
順次走査し、一水平期間毎に一行分の液晶画素ＬＣを選
択する。

【００１１】一方、個々の信号線Ｙは対応する水平スイ
ッチング素子ＨＳＷを介してビデオライン２に接続され
ている。このビデオライン２にはシグナルドライバ３か
ら映像信号ＶＳＩＧが供給される。又、Ｈドライバ４を
備えており、各水平スイッチング素子ＨＳＷの開閉制御
を行なう。即ち、Ｈドライバ４は所定のクロック信号Ｈ
ＣＫに同期して水平スタートパルスＨＳＴを順次転送
し、サンプリングパルスφ_H1，φ_H2，φ_H3，…，φ_HNを
出力して水平スイッチング素子ＨＳＷを開閉する。この
Ｈドライバ４と水平スイッチング素子ＨＳＷとにより水
平走査回路が構成され、各信号線Ｙに対して映像信号Ｖ
ＳＩＧをサンプリングし、一水平期間内に選択された一
行分の画素ＬＣに対して導通状態にある薄膜トランジス
タＴｒを介し映像信号ＶＳＩＧを書き込む。

【００１２】本発明の特徴事項として、プリチャージ手
段５を備えており、一行分の液晶画素ＬＣに映像信号Ｖ
ＳＩＧを書き込む直前各信号線Ｙに所定のプリチャージ
信号ＶＰＳを供給し、映像信号ＶＳＩＧをサンプリング
する際生じる各信号線Ｙの充放電量を低減化する。この
プリチャージ手段５は各信号線Ｙの端部に接続した複数
のスイッチング素子ＰＳＷと、各スイッチング素子ＰＳ
Ｗを一斉に制御してプリチャージ信号ＶＰＳを各信号線
Ｙに印加する制御手段６とから構成されている。本発明
ではこの制御手段６は単一且つ共通の開閉パルスＰＣを
出力する。なお、プリチャージ信号ＶＰＳはシグナルド
ライバ３とは別に設けられた信号源７から供給される。
このプリチャージ信号ＶＰＳは白レベルと黒レベルの間
で変化する映像信号ＶＳＩＧに対して灰レベルを有して
いる。

【００１３】次に図２のタイミングチャートを参照し
て、図１に示したアクティブマトリクス表示装置の動作
を詳細に説明する。Ｖドライバ１に入力される垂直クロ
ック信号ＶＣＫは一水平期間（１Ｈ）に相当するパルス
幅を有する。又、制御手段６から出力される単一且つ共
通の開閉パルスＰＣは例えば水平ブランキング期間等の
水平非有効期間内に出力される。この開閉パルスＰＣが
水平有効期間内にまでかかると、液晶画素にプリチャー
ジ信号ＶＰＳが書き込まれる惧れがある。又、図１に示
したＶドライバ１から順次出力される選択パルスφ_V が
オーバラップし、且つその期間に開閉パルスＰＣが出力
されると、同様にプリチャージ信号ＶＰＳが液晶画素に
書き込まれる惧れがある為これを防ぐ必要がある。次に
Ｈドライバ４に供給される水平スタートパルスＨＳＴは
一水平期間毎開閉パルスＰＣの直後に出力され、映像信
号ＶＳＩＧのサンプリングを開始する。このサンプリン
グはＨドライバ４に供給される水平クロック信号ＨＣＫ
に同期して順次行なわれる。

【００１４】一方、シグナルドライバ３からビデオライ
ン２を介して供給される映像信号ＶＳＩＧは一水平期間
毎に極性が反転しており、交流駆動が行なわれる。これ
に応じて、信号源７から供給されるプリチャージ信号Ｖ
ＰＳも一水平期間毎に反転し、映像信号ＶＳＩＧに対し
て極性を一致させている。このプリチャージ信号ＶＰＳ
は映像信号ＶＳＩＧの中心電位に対してＶ_p の電位レベ
ルを有し、丁度白レベルと黒レベルの中間に位置する灰
レベルを表わしている。この様に、本実施例ではプリチ
ャージ信号ＶＰＳの電位レベルは基本的に視角特性上最
もユニフォーミティの判別されやすい灰レベルに設定さ
れている。プリチャージ信号ＶＰＳを各信号線に書き込
む際、単一且つ共通の開閉パルスＰＣに応じて各スイッ
チング素子ＰＳＷを一斉に開閉制御している為、Ｖ_p の
電位レベルは全ての信号線で略同一となり、局所的な縦
筋が現われる事がない。

【００１５】図２のタイミングチャートの最後の波形
は、個々の信号線Ｙに印加される電位ＶＹの変化を表わ
している。一水平期間の最初に開閉パルスＰＣが一斉に
出力されプリチャージ用のスイッチング素子ＰＳＷが導
通すると、全信号線Ｙにプリチャージ信号ＶＰＳが印加
され、容量成分に対して充放電が行なわれる。このプリ
チャージ信号ＶＰＳの印加により、各信号線Ｙの電位Ｖ
Ｙは全て同一のレベルＶ_p になる。この後、各信号線Ｙ
に対して実際の映像信号ＶＳＩＧがサンプリングされ、
その電位ＶＹはＶＳＩＧに応じて変化し書き込みが実行
される。書き込みに伴なう電位変化ΔＶはＶＳＩＧ−Ｖ
_p に低減されており、充放電量が少なくなる。これによ
り、ビデオライン２の電位揺れを抑制でき、ユニフォー
ミティは大きく向上する。なお、プリチャージ手段５の
構成要素となるスイッチング素子ＰＳＷは例えばＮＭＯ
Ｓ，ＰＭＯＳ，ＣＭＯＳ等で構成する事ができる。以上
の様に本発明では、表示画像に影響を与えない水平ブラ
ンキング期間等のタイミングで、全信号線Ｙを中間レベ
ルの電位まで予め一斉にプリチャージしておき、実際の
映像信号ＶＳＩＧがサンプリングされた時発生する信号
線の充放電電流を低減化し、ビデオライン２の電位揺れ
を抑える様にした。換言すると、ブランキング期間に各
信号線Ｙの充放電を追加のスイッチング素子ＰＳＷを用
いて殆ど済ませてしまい、実際の映像信号ＶＳＩＧによ
る充放電はプリチャージ信号ＶＰＳの電位レベルと映像
信号ＶＳＩＧの電位レベルの差分のみで発生させる構成
を採用している。

【００１６】図３は本発明にかかるアクティブマトリク
ス表示装置の他の実施形態を示しており、特にアスペク
ト比変換機能を備えている。本表示装置はアクティブマ
トリクスタイプのフルカラー型であり、画素アレイ部３
１と周辺回路部とを備えている。画素アレイ部３１はワ
イド表示とノーマル表示が切り換え可能な横長の画面３
２を構成する。画素アレイ部３１はデルタ配列した三原
色画素Ｒ，Ｇ，Ｂの集合を含んでおり、ハッチングで示
す様に正三角形の頂点に位置する任意の３個の画素は
Ｒ，Ｇ，Ｂの組み合わせとなり、色解像度を見掛け上改
善できる。デルタ配列に応じて、画素アレイ部３１は直
線的に整列した画素行及びジクザグに入り組んだ画素列
を含む事になる。本例では、画面３２が模式的に７本の
画素行と１５本の画素列により構成されている。但し、
実際には例えば数百本に及ぶ画素行と千数百本に及ぶ画
素列を含んでいる。図示する様に、ジグザグに入り組ん
だ画素は各列毎に１本の信号線Ｙにより共通接続されて
いる。例えば４番目の画素列に着目すると、信号線Ｙに
より７個の画素Ｒがジグザグに共通接続されている。

【００１７】一方、周辺回路部は垂直走査回路３３と水
平走査回路３４とプリチャージ手段３５とから構成され
ている。垂直走査回路３３は１番目ないし７番目まで各
画素行を一水平期間毎順次選択する。水平走査回路３４
は該順次選択に同期して信号ラインＹを介し各画素列に
映像信号ＶＳＩＧ又はサイドブラック信号を書き込む。
プリチャージ手段３５は同じく該順次選択に同期して各
画素列にプリチャージ信号ＶＰＳを書き込む。なお上述
した映像信号ＶＳＩＧ及びプリチャージ信号ＶＰＳは例
えば外部のビデオドライバ３６から別々に供給される。

【００１８】タイミングジェネレータ３７が上述した周
辺回路部に接続している。このタイミングジェネレータ
３７は、ワイド表示時水平走査回路３４を制御して画面
３２の全体に渡り１番目ないし１５番目までの画素列に
映像信号ＶＳＩＧを書き込む。一方、ノーマル表示時水
平走査回路３４を制御して画面の一部に含まれる画素列
に映像信号ＶＳＩＧを書き込むと共に、画面３２の残部
に含まれる画素列にサイドブラック信号を書き込む。例
えば、横長画面３２の中央部に含まれる４番目ないし１
１番目の画素列に対し映像信号ＶＳＩＧを書き込むと共
に、横長画面３２の左側方部に含まれる１番目及び２番
目の画素列と、右側方部に含まれる１３番目ないし１５
番目の画素列に対しサイドブラック信号を書き込む。さ
らに、ノーマル表示時左右側方部と中央部との境界（接
続部）に位置する特定の画素列に対し一水平期間毎交互
に映像信号ＶＳＩＧとサイドブラック信号を書き込み、
ジグザクに入り組んだ境界を整形する。具体的には、３
番目の画素列に対し、奇数行の水平期間ではサイドブラ
ック信号を書き込む一方、偶数行の水平期間では青色成
分の映像信号を書き込む。これにより、左側方部と中央
部の境界は０．５ピッチ分だけジグザグに出入りする事
になりサイドラインがシャープになる。又、中央部と右
側方部の境界に位置する１２番目の画素列に対しては、
奇数行の水平期間に青色成分の映像信号を書き込むと共
に、偶数行の水平期間にサイドブラック信号を書き込
み、境界を整形している。なお、本例では中央部と側方
部の境界に位置する接続部には、１本の画素列が含まれ
ているが、これに限られるものではなく２本又はそれ以
上の画素列を接続部に配しても良い。又、本例ではサイ
ドブラック信号は水平走査回路３４側から書き込まれる
が、これに代えてプリチャージ手段３５側からサイドブ
ラック信号を各信号線に供給する様にしても良い。

【００１９】図４は、図３に示した表示装置の具体的な
構成例を示すブロック図である。図示する様に、画面内
には１５本の信号線Ｙと７本のゲート線Ｘが交差配列し
ている。信号線Ｙとゲート線Ｘの各交差部に画素が配置
している。本図では３番目の信号線Ｙに共通接続された
画素のみを表わしている。図示する様に個々の画素は微
細な液晶セルＬＣと能動素子との結合からなる。本例で
は能動素子は薄膜トランジスタＴｒからなり、そのゲー
ト電極は対応するゲート線Ｘに接続し、ソース電極は対
応する信号線Ｙに接続し、ドレイン電極は対応する液晶
セルＬＣに接続している。前述した周辺回路部は個々の
能動素子を介して各液晶セルＬＣをアクティブマトリク
ス駆動する。

【００２０】各ゲート線Ｘの一端には垂直走査回路３３
が接続しており、タイミングジェネレータ（図示せず）
から供給されるスタート信号ＶＳＴやクロック信号ＶＣ
Ｋ等に応じて順次ゲートパルスφ_V を一水平期間（１
Ｈ）毎に出力する。ゲートパルスφ_V に応答して薄膜ト
ランジスタＴｒが導通し、１番目ないし７番目までの各
画素行を順次選択する。

【００２１】各信号線Ｙの上端部には水平スイッチＨＳ
Ｗを介してビデオライン３８が接続している。ビデオラ
イン３８は３本に分かれており外部のビデオドライバか
らＲＧＢに分割された映像信号ＶＳＩＧの供給を受け
る。各画素列に割り当てられた三原色と対応する様にビ
デオライン３８が接続されている。水平スイッチＨＳＷ
はＨドライバ３４ａから順次出力されるサンプリングパ
ルスφ_H によって開閉制御され、映像信号ＶＳＩＧをサ
ンプリングし、上述した順次選択に同期して画素列にＶ
ＳＩＧを書き込む。以上の説明から理解される様に、Ｈ
ドライバ３４ａと水平スイッチＨＳＷの組み合わせが、
図３に示した水平走査回路３４を構成する。Ｈドライバ
３４ａは外部のタイミングジェネレータから供給される
スタート信号ＨＳＴ及びクロック信号ＨＣＫに応じて、
順次サンプリングパルスφ_H を出力する。ワイド表示の
場合には、１番目の画素列に対応するサンプリングパル
スφ_H1から１５番目の画素列に対応するサンプリングパ
ルスφ_H15 まで順次出力する。一方ノーマル表示の場合
にはφ_H3からφ_H12 までを順次出力して映像信号を各対
応する信号線Ｙに書き込むと共に、残りの信号線には適
当なタイミングでサイドブラック信号を書き込む。この
場合、接続部に対応するサンプリングパルスφ_H3とφ
_H12 は変則的であり、一水平期間おきにのみ出力され
る。

【００２２】各信号線Ｙの他端側はプリチャージ用の水
平スイッチＰＳＷを介して補助ライン３９に接続してい
る。この補助ライン３９は外部のビデオドライバ等から
プリチャージ信号ＶＰＳの供給を受ける。各スイッチＰ
ＳＷはプリチャージ手段に含まれる制御手段３５ａから
一斉に出力される共通且つ単一のサンプリングパルスφ
_P により開閉制御され、プリチャージ信号ＶＰＳを信号
線Ｙにサンプリングする。以上の説明から理解される様
に、制御手段３５ａとスイッチＰＳＷの組み合わせが、
図３に示したプリチャージ手段３５を構成する。制御手
段３５ａは外部のタイミングジェネレータ等から種々の
制御信号の供給を受け、ワイド表示とノーマル表示の夫
々に対応したプリチャージを行なう。この制御信号には
共通且つ単一の開閉パルスＰＣ及びその逆相パルスＰＣ
Ｘと、ワイド表示及びノーマル表示を切り換える制御信
号ＷＤ及びその逆相信号ＷＤＸと、接続部におけるプリ
チャージタイミングを制御する互いに逆相の制御信号Ｊ
ＴＮ及びＪＴＰを含んでいる。

【００２３】最後に、図５は図４に示したプリチャージ
用制御手段３５ａの具体例を表わしている。図示する様
に、制御手段３５ａは側方部、接続部及び中央部毎に異
なった形態の前段スイッチｐｒｅ−ＳＷを備えている。
各ｐｒｅ−ＳＷには前述した制御信号ＰＣ，ＰＣＸ，Ｗ
Ｄ，ＷＤＸ，ＪＴＮ，ＪＴＰが所定のタイミングで供給
される。又、電源電圧ＶＤＤと接地電圧ＶＳＳも印加さ
れている。この様にプリチャージ用の制御手段３５ａは
ｐｒｅ−ＳＷを介して各ＰＳＷを制御している。側方部
及び中央部においてＰＳＷは６個１組で同時駆動される
結線になっている。又、接続部には２本の信号線に対応
して２個のＰＳＷが配置している。

【００２４】引き続き図５を参照して本プリチャージ手
段の動作を説明する。ワイド表示の場合、画面において
全てのｐｒｅ−ＳＷが導通状態となり、タイミングジェ
ネレータから供給された共通且つ単一の開閉パルスＰ
Ｃ，ＰＣＸが全てのＰＳＷを一斉にオンさせ、全信号線
にプリチャージ信号ＶＰＳが書き込まれる。つまり、単
一且つ共通の開閉パルスＰＣ，ＰＣＸによりオンされた
ＰＳＷを通じて共通のプリチャージ信号ＶＰＳが全信号
線に書き込まれる。これにより、画面に含まれる全ての
信号線においてプリチャージ到達電位にはばらつきが生
じない事になる。従って、回路構成上現われる様な局所
的な縦筋は一切発生しない。

【００２５】一方、ノーマル表示時では制御信号ＷＤ，
ＷＤＸに応じて側方部に属するｐｒｅ−ＳＷが遮断され
開閉パルスＰＣ，ＰＣＸは通過しない。一方、中央部に
属するｐｒｅ−ＳＷは引き続き導通状態にあるので、開
閉パルスＰＣ，ＰＣＸは対応するＰＳＷに印加される。
接続部では制御信号ＪＴＮ，ＪＴＰに応答してｐｒｅ−
ＳＷが交互にオン／オフし、開閉パルスＰＣ，ＰＣＸを
対応するＰＳＷに導く。従って、ノーマル表示時におい
ても全てのＰＳＷは共通且つ単一の開閉パルスＰＣ，Ｐ
ＣＸにより制御される事になる。これに対し、側方部、
接続部、中央部毎に別々の開閉パルスＰＣを作成する
と、信号線間に差が生じる事になる。これによってプリ
チャージ到達電位にばらつきが生じ、実映像では縦筋状
に見え画像品位を損なう。

【００２６】

【発明の効果】以上説明した様に、本発明によれば、一
行分の画素に対して映像信号を書き込む直前に、各信号
線に所定のプリチャージ信号を一斉供給する事により、
映像信号をサンプリングする際各信号線の充放電量を低
減化している。これにより映像信号の充放電で発生する
ビデオラインのノイズが大幅に低減される為、縦筋固定
パタンを除去でき画質が大幅に改善されるという効果が
得られる。特に、単一且つ共通の開閉パルスに応じてプ
リチャージ用のスイッチング素子を一斉に開閉制御して
プリチャージ信号を各信号線に印加している。これによ
り、例えばアスペクト変換可能なパネルにおいて、全画
面で均一なプリチャージ電位を書き込める為、局所的な
縦筋が発生しない。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス表示装置
の一実施形態を示すブロック図である。

【図２】図１に示したアクティブマトリクス表示装置の
動作説明に供するタイミングチャートである。

【図３】本発明にかかるアクティブマトリクス表示装置
の他の実施形態を示す全体構成図である。

【図４】図３に示したアクティブマトリクス表示装置の
構成例を示す回路図である。

【図５】図４に示したアクティブマトリクス表示装置に
含まれるプリチャージ用制御手段の具体的な構成例を示
す回路図である。

【図６】従来のアクティブマトリクス表示装置の一例を
示すブロック図である。

【図７】従来のアクティブマトリクス表示装置の課題説
明に供する波形図である。

【符号の説明】

１ Ｖドライバ ２ ビデオライン ３ シグナルドライバ ４ Ｈドライバ ５ プリチャージ手段 ６ 制御手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 行状のゲート線と、列状の信号線と、両
   者の交差部に配されて画面を構成する画素と、各ゲート
   線を順次走査し一水平期間毎に一行分の画素を選択する
   垂直走査回路と、各信号線に対して映像信号をサンプリ
   ングし一水平期間内に選択された一行分の画素に映像信
   号を点順次で書き込む水平走査回路とを有するアクティ
   ブマトリクス表示装置であって、 一行分の画素に対して映像信号を書き込む直前に各信号
   線に所定のプリチャージ信号を供給するプリチャージ手
   段を備えており、 前記プリチャージ手段は、各信号線の端部に接続した複
   数のスイッチング素子と、単一且つ共通の開閉パルスに
   応じて各スイッチング素子を一斉に開閉制御してプリチ
   ャージ信号を各信号線に印加する制御手段とを含む事を
   特徴とするアクティブマトリクス表示装置。
2. 【請求項２】 前記画面は中央部と側方部と両者の間に
   介在する接続部とに区分されており、 前記水平走査回路は、ワイド表示時該中央部、接続部及
   び側方部に属する全ての信号線に映像信号を供給する一
   方、ノーマル表示時該中央部に属する信号線には映像信
   号を供給し該側方部に属する信号線にはサイドブラック
   信号を供給し該接続部に属する信号線には選択的に映像
   信号又はサイドブラック信号を供給し、 前記制御手段は、該中央部、側方部及び接続部に属する
   全スイッチング素子を単一且つ共通の開閉パルスに応じ
   て開閉制御する事を特徴とする請求項２記載のアクティ
   ブマトリクス表示装置。
3. 【請求項３】 行状のゲート線と、列状の信号線と、両
   者の交差部に配された行列状の画素とを有するアクティ
   ブマトリクス表示装置の駆動方法であって、 各ゲート線を順次走査し一水平期間毎に一行分の画素を
   選択する垂直走査と、 各信号線に対して映像信号を順次サンプリングし一水平
   期間内に選択された一行分の画素に映像信号を書き込む
   水平走査と、 一行分の画素に対して映像信号を書き込む直前単一且つ
   共通の開閉パルスに応じて全信号線に所定のプリチャー
   ジ信号を一斉に供給するプリチャージとを行なう事を特
   徴とするアクティブマトリクス表示装置の駆動方法。