JP3341530B2

JP3341530B2 - アクティブマトリクス表示装置

Info

Publication number: JP3341530B2
Application number: JP11018195A
Authority: JP
Inventors: 勝秀内野; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-04-11
Filing date: 1995-04-11
Publication date: 2002-11-05
Anticipated expiration: 2017-11-05
Also published as: JPH08286641A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス表
示装置に関する。詳しくは、点順次駆動におけるビデオ
信号ラインの電位揺れ防止技術に関する。又、複数画素
同時サンプリング駆動において発生する「ゴースト」の
抑制技術に関する。

【０００２】

【従来の技術】従来のアクティブマトリクス表示装置
は、行状のゲート線と、列状の信号線と、両者の各交差
部に配された行列状の画素とを有している。個々の画素
は薄膜トランジスタ等のスイッチング素子により駆動さ
れる。アクティブマトリクス表示装置は画素やスイッチ
ング素子に加え垂直走査回路と水平走査回路を内蔵して
いるものがある。垂直走査回路は各ゲート線を線順次走
査して一水平期間毎に一行分の画素を選択する。水平走
査回路は一水平期間内で映像信号を各信号線に順次サン
プリングし、選択された一行分の画素に点順次で映像信
号の書き込みを行なう。具体的には、各信号線は水平ス
イッチを介してビデオラインに接続され外部のビデオド
ライバから映像信号の供給を受ける一方、水平走査回路
は順次水平サンプリングパルスを出力し各水平スイッチ
の開閉制御を行なう。

【０００３】ところで、フルカラータイプのアクティブ
マトリクス表示装置を駆動する場合、複数画素同時サン
プリング方式が有力であり、例えば特開平４−１１６６
８７号公報に開示されている。フルカラータイプの表示
装置の場合、行方向に沿ったゲート線と列方向に沿った
信号線との交差部に、三原色の画素が配置されている。
三原色画素は行方向に沿って所定のピッチで配列してい
る。又、３本単位で信号線の一端に接続された水平スイ
ッチを有している。水平スイッチは各信号線を３本単位
で同時に選択し、三原色に分かれた３系統の映像信号を
３個の画素に書き込む。かかる、３画素同時サンプリン
グ駆動を行なう際、３系統の映像信号に予め画素ピッチ
に対応する遅延量を相対的に与える遅延手段がビデオド
ライバに設けられている。３系統の映像信号に対して画
素ピッチに対応する遅延量を相対的に与えると共に、水
平スイッチを三原色画素の組を単位として同時に開閉制
御する事により、この水平スイッチを駆動するシフトレ
ジスタの段数を削減して構成を簡単にすると共に消費電
力も削減して、良好なカラー表示が得られる様にしてい
る。各水平スイッチはシフトレジスタから出力されるサ
ンプリングパルスで同時に開閉制御される構成になって
いるので、水平走査回路のシフトレジスタの段数は１／
３になる。

【０００４】

【発明が解決しようとする課題】アクティブマトリクス
表示装置の高精細化が進むにつれてサンプリングレート
が高速化され、サンプリングパルス幅がばらつく様にな
る。サンプリングパルスが出力されると対応する水平ス
イッチが開閉されビデオラインから映像信号が対応する
信号線にサンプリングホールドされる。各信号線には容
量成分があり映像信号のサンプリングにより充放電が生
じる。この結果ビデオラインの電位が変動する。前述し
た様にサンプリングレートが高速化されるとサンプリン
グパルス幅がばらつくため各信号線に対する充放電が一
定せず、ビデオラインの電位が揺れる。これが「縦筋の
固定パタン」となって現われ表示画像品位を著しく損な
うという課題がある。

【０００５】加えて、複数画素同時サンプリング駆動を
採用した場合、「ゴースト」が発生するという課題があ
る。一般に、水平スイッチと信号線の結合構造は周波数
特性が悪い。又、水平スイッチを開閉制御するサンプリ
ングパルスの位相がばらつく。これらの原因により、本
来書き込むべき映像信号をその組だけではなく１組先の
画素にも書き込んでしまい、所謂ゴーストが発生する。
即ち、映像信号をサンプリングする際、水平スイッチを
開閉制御するサンプリングパルスにばらつきがある為、
本来その時間にサンプリングしなければならないはず
が、そこよりずれた時間でサンプリングしてしまう為、
特に複数画素同時サンプリング駆動をした場合ゴースト
等を引き起す。半導体プロセスで作り込まれる配線間の
寄生容量やパタニング上の制約により、水平スイッチと
信号線の結合構造の周波数特性（ｆ特）をドラフティッ
クに改善する事は現在非常に困難である。又、水平スイ
ッチのサイズを大型化する事もレイアウト上困難であ
る。

【０００６】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はビデオラインの電位揺れに起因する
「縦筋の固定パタン」に加え、複数画素同時サンプリン
グ駆動時発生する「ゴースト」を電気的な手法により抑
制する事を目的とする。かかる目的を達成する為に以下
の手段を講じた。即ち、本発明にかかるアクティブマト
リクス表示装置は基本的な構成として、行状のゲート線
と、列状の信号線と、両者の各交差部に配された行列状
の画素とを備えている。又、垂直走査回路を備えてお
り、各ゲート線を線順次走査し一水平期間毎に一行分の
画素を選択する。さらに水平走査回路を備えており、一
水平期間内で映像信号を各信号線に順次サンプリング
し、選択された一行分の画素に点順次で映像信号の書き
込みを行なう。本発明の特徴事項としてプリチャージ回
路を備えており、各信号線に対する映像信号の順次サン
プリングに先行して所定のプリチャージ信号を各信号線
に順次供給する。さらに、前記プリチャージ回路は該映
像信号に含まれる波形の周波数特性を意図的に落として
得られる波形をプリチャージ信号に用いる。

【０００７】具体的には、前記水平走査回路は２本以上
の信号線を１組としてその端部に接続した複数のスイッ
チと、各スイッチを順次開閉制御して２本以上の信号線
に映像信号を同時サンプリングするシフトレジスタとを
備えている。この場合、前記プリチャージ回路は該同時
サンプリングに先行して２本以上の信号線にプリチャー
ジ信号を同時供給する。一方、前記シフトレジスタは時
間的に分離したサンプリングパルスを順次出力して各ス
イッチの開閉制御を行なう。

【０００８】

【作用】本発明によれば、各信号線の充放電はプリチャ
ージ信号で殆ど済ませてしまい、映像信号をサンプリン
グする場合の充放電はプリチャージレベルと信号レベル
の差分のみで発生する構成となっている。従って、従来
に比し映像信号を供給するビデオラインの電位揺れが抑
制され、画像品位上問題となる「縦筋の固定パタン」を
除去できる。

【０００９】さらに、前記プリチャージ回路は該映像信
号に含まれる波形の周波数特性を意図的に落として得ら
れる波形をプリチャージ信号に用いている。これによ
り、映像信号を書き込む直前の信号線電位レベルを最適
化しており、仮にサンプリングパルスの位相がばらつい
た場合でも「ゴースト」が抑制できる様にしている。

【００１０】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス表示装置の一実施例を示す回路図である。本アク
ティブマトリクス表示装置は行状のゲート線Ｇと、列状
の信号線Ｓと、両者の各交差部に配された行列状の液晶
画素ＬＣとを備えている。本実施例では電気光学物質と
して液晶を利用した画素ＬＣを備えているが、本発明は
これに限られるものではなく他の電気光学物質を用いて
も良い。個々の液晶画素ＬＣに対応して駆動用の薄膜ト
ランジスタＴｒが設けられている。薄膜トランジスタＴ
ｒのソース電極は対応する信号線Ｓに接続され、ゲート
電極は対応するゲート線Ｇに接続され、ドレイン電極は
対応する液晶画素ＬＣに接続されている。

【００１１】本装置はＶシフトレジスタ１を内蔵してお
り、各ゲート線Ｇを線順次走査し一水平期間毎に一行分
の液晶画素ＬＣを選択する。即ち、Ｖシフトレジスタ１
で垂直走査回路２を構成している。具体的には、Ｖシフ
トレジスタ１は互いに逆相の関係にある一対の垂直クロ
ック信号ＶＣＫ，ＶＣＫＸに同期して垂直スタート信号
ＶＳＴを順次転送し、選択パルスＶ１，…，Ｖｍを各ゲ
ート線Ｇに出力する。これにより、薄膜トランジスタＴ
ｒが開閉制御される。

【００１２】さらに、本装置は水平走査回路３を内蔵し
ており、一水平期間内で実際の映像信号（以下、実映像
信号）を各信号線Ｓに順次サンプリングし、選択された
一行分の液晶画素ＬＣに点順次で実映像信号の書き込み
を行なう。具体的には、各信号線Ｓの一端には３本を１
組として水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，
ＨＳＷ４，…，が設けられており、各々ビデオライン４
に接続され実映像信号の供給を受ける。又、水平走査回
路３に含まれるＨシフトレジスタ５は互いに逆相の関係
にある一対の水平クロック信号ＨＣＫ，ＨＣＫＸに同期
して水平スタート信号ＨＳＴを順次転送し、サンプリン
グパルスＨ１，Ｈ２，Ｈ３，Ｈ４，…，を出力する。こ
れらのサンプリングパルスは対応する水平スイッチＨＳ
Ｗ１，ＨＳＷ２，ＨＳＷ３，ＨＳＷ４，…，を開閉制御
し、個々の信号線Ｓに実映像信号をサンプリングホール
ドする。

【００１３】本実施例では、水平走査回路３は実映像信
号に含まれる３系統の信号成分ＶｉｄｅｏＡ，Ｖｉｄｅ
ｏＢ，ＶｉｄｅｏＣを同時にサンプリングして３本の信
号線Ｓに一斉分配する。即ち、３画素同時サンプリング
駆動を採用している。１個の水平スイッチＨＳＷは３本
の信号線Ｓに接続されている。１個の水平スイッチＨＳ
Ｗは３本のビデオライン４を介して上述した３系統の信
号成分ＶｉｄｅｏＡ，ＶｉｄｅｏＢ，ＶｉｄｅｏＣの供
給を受ける。これら３系統の信号成分は例えば三原色に
対応した成分であり、フルカラー表示が行なわれる。３
系統の信号成分は各ＨＳＷを介して対応する３本の信号
線Ｓに同時サンプリングされる。即ち、Ｈシフトレジス
タ５はサンプリングパルスＨ１，Ｈ２，Ｈ３，Ｈ４，
…，を順次出力し、これらに応じて対応する水平スイッ
チＨＳＷが開閉制御され、上述した同時サンプリングが
行なわれる。

【００１４】本発明の特徴事項として、アクティブマト
リクス表示装置はプリチャージ回路６を備えており、各
信号線Ｓに対する実映像信号の順次サンプリングに先行
して、所定のプリチャージ信号を各信号線Ｓに順次供給
し、サンプリングによる各信号線Ｓの充放電を予め抑制
する。これにより、ビデオライン４の電位揺れが少なく
なる。なお、所定のプリチャージ信号としては例えば実
映像信号と同一波形のものが用いられる。この為、本例
では所定のプリチャージ信号をプリチャージ映像信号と
呼ぶ事にする。具体的構成では、プリチャージ回路６は
個々の信号線Ｓの端部に接続したプリチャージスイッチ
ＰＳＷ１，ＰＳＷ２，ＰＳＷ３，ＰＳＷ４，…，を有し
ている。各ＰＳＷはＨＳＷと同様に、信号線Ｓの３本１
組毎に設けられている。プリチャージ回路６はさらにＰ
シフトレジスタ７を有しており、プリチャージスイッチ
ＰＳＷを順次開閉制御して３本単位で各信号線Ｓにプリ
チャージ映像信号を供給する。具体的には、Ｐシフトレ
ジスタ７はＨシフトレジスタ５と同様の構成を有してお
り、互いに逆相の水平クロック信号ＰＣＫ，ＰＣＫＸに
同期して水平スタート信号ＰＳＴを順次転送し、プリチ
ャージ（予備充電）用のサンプリングパルスＰ１，Ｐ
２，Ｐ３，Ｐ４，…，を出力する。これらプリチャージ
用のサンプリングによりプリチャージスイッチＰＳＷが
順次開閉制御される。プリチャージ映像信号はプリチャ
ージライン８を介して各プリチャージスイッチＰＳＷ
１，ＰＳＷ２，ＰＳＷ３，ＰＳＷ４，…，に供給され
る。実映像信号が３系統の信号成分を含んでいるのに対
し、プリチャージ映像信号は１系統のみである。但し、
本発明はこれに限られるものではなく実映像信号に含ま
れる３系統の信号成分に対応して、プリチャージ映像信
号も３系統の信号成分を用いる様にしても良い。本例で
は、プリチャージ映像信号は実映像信号に含まれる１成
分の波形の周波数特性を意図的に落として得られる波形
を用いている。これにより、実映像信号書き込み前の信
号線Ｓの電位レベルを最適化でき、サンプリングパルス
Ｈ１，Ｈ２，Ｈ３，Ｈ４，…，の位相がばらついたとし
ても、「ゴースト」が発生しにくい構成となっている。

【００１５】図２は、図１に示したアクティブマトリク
ス表示装置を用いて組み立てられたディスプレイシステ
ムの構成例を示す模式的なブロック図である。本システ
ムはアクティブマトリクス表示装置１１とビデオドライ
バ１２とタイミングジェネレータ１３とから構成されて
いる。アクティブマトリクス表示装置１１は図１に示し
た通りの構成を有しており、行列配置した画素に加え垂
直走査回路、水平走査回路及びプリチャージ回路を内蔵
している。ビデオドライバ１２は予め液晶画素の配列ピ
ッチに応じて３系統の実映像信号成分ＶｉｄｅｏＡ，Ｖ
ｉｄｅｏＢ，ＶｉｄｅｏＣを相対的に遅延処理し、アク
ティブマトリクス表示装置１１に対する実映像信号の供
給タイミングを調整する。本例ではビデオドライバ１２
はアナログ構成となっており、実映像信号の遅延処理を
行なうサンプルホールド回路を有している。サンプルホ
ールド回路は３系統の実映像信号成分の各々に対応して
設けられた３個のサンプルホールドユニット（遅延チャ
ネル）を含んでいる。本例では外部から供給されるビデ
オ信号ＶｉｄｅｏＩＮを実映像信号源として受け入れ、
上述した３個のサンプルホールドユニットに分配し、３
系統の実映像信号成分ＶｉｄｅｏＡ，ＶｉｄｅｏＢ，Ｖ
ｉｄｅｏＣを得ている。又、ビデオドライバ１２は外付
けのローパスフィルタ１４を備えており、ＶｉｄｅｏＩ
Ｎをフィルタリング処理してプリチャージ映像信号源を
構成する。即ち、ＶｉｄｅｏＩＮに含まれる波形の周波
数特性を意図的に落として得られる波形をプリチャージ
映像信号源として利用し、ビデオドライバ１２に供給し
ている。ビデオドライバ１２はフィルタリング処理され
たＡｉｄｅｏＩＮを何れか１個のサンプルホールドユニ
ットで遅延処理した後、プリチャージ映像信号としてア
クティブマトリクス表示装置１１に供給する。

【００１６】タイミングジェネレータ１３はアクティブ
マトリクス表示装置１１に含まれる水平走査回路の同時
サンプリング周期を制御すると共に、ビデオドライバ１
２の遅延処理をタイミング制御する。具体的には、タイ
ミングジェネレータ１３はビデオドライバ１２から供給
される同期信号ＳＹＮＣに応じて動作し、各種のタイミ
ング信号ＨＳＴ，ＨＣＫ，ＨＣＫＸ，ＰＳＴ，ＰＣＫ，
ＰＣＫＸ，ＶＳＴ，ＶＣＫ，ＶＣＫＸをアクティブマト
リクス表示装置１１に供給しその駆動制御を行なう。
又、このタイミングジェネレータ１３はビデオドライバ
１２のサンプルホールド回路に対し複数のラッチ信号Ｓ
／ＨＡ，Ｓ／ＨＢ，Ｓ／ＨＣを供給する。これらのラッ
チ信号によりサンプルホールド回路に含まれる各遅延チ
ャネルの処理タイミングを規定する。

【００１７】図３は、図２に現われた各種信号の一例を
表わす波形図である。外部入力されるコンポジットビデ
オ信号ＶｉｄｅｏＩＮは、例えば１画素（１ドット）の
みＶｂのレベルを有し、他の画素は全てＶｇのレベルと
なっている。プリチャージ映像信号源はＶｉｄｅｏＩＮ
をローパスフィルタ１４で処理したものが用いられ、ｆ
特を適当に下げている。ビデオドライバ１２に入力され
る実映像信号源としてはＶｉｄｅｏＩＮをそのまま用い
ている。一方、３系統の実映像信号成分ＶｉｄｅｏＡ，
ＶｉｄｅｏＢ，ＶｉｄｅｏＣに対応する３個のラッチ信
号Ｓ／ＨＡ，Ｓ／ＨＢ，Ｓ／ＨＣは夫々１ドットずつ位
相がシフトしている。ビデオドライバ１２はラッチ信号
のどれかで（例えばＳ／ＨＢ）プリチャージ映像信号源
からの信号をサンプルホールドして、プリチャージ映像
信号をアクティブマトリクス表示装置１１に供給する。
これにより、プリチャージ映像信号は１，２ドット程度
の信号レベル変化ではｆ特を下げている為、殆どＶｇの
レベルに保持されている。即ち、元のＶｉｄｅｏＩＮに
含まれる１ドット程度のＶｂレベルは除去され、Ｖｇの
レベルに平坦化されている。一方、実映像信号は一例と
してＶｉｄｅｏＢで示す様に、サンプルホールドされた
Ｖｂのレベルを保持している。

【００１８】次に、図４のタイミングチャートを参照し
て、図１及び図２に示したアクティブマトリクス表示装
置の動作を詳細に説明する。プリチャージ回路６はＰＣ
Ｋ及びＰＣＫＸに応じて動作し、ＰＳＴを順次転送して
プリチャージ用のサンプリングパルスＰ１，Ｐ２，Ｐ
３，Ｐ４，…，を出力する。一方、水平走査回路３はＨ
ＣＫ，ＨＣＫＸに応じて動作し、ＨＳＴを順次転送して
サンプリングパルスＨ１，Ｈ２，Ｈ３，Ｈ４，…，を順
次出力する。プリチャージ映像信号は予めｆ特が適当に
下げてある為、殆ど一定なＶｇレベルを有している。一
方、実映像信号は例えば１ドット分のみＶｂのレベルを
有し、他のドットについてはＶｇレベルとなっている。
本来、実映像信号とサンプリングパルスＨとの間にはタ
イミングジェネレータを介して同期がとられているはず
であるが、実際にはサンプリングパルスＨは位相がばら
ついている。本例では、本来実映像信号に含まれるＶｂ
の１ドット分ピークはサンプリングパルスＨ２に対応す
るものであるにも係わらず、位相が半分ほどずれている
為、Ｖｂの１ドット分ピークは次のサンプリングパルス
Ｈ３にも掛かっている。

【００１９】この状態における各信号線の電位レベルＶ
ｓｉｇの変化を図４のタイミングチャートの最下段に示
す。ここでは、サンプリングパルスＨ２が供給される水
平スイッチＨＳＷ２に接続され且つＶｉｄｅｏＢが供給
される信号線Ｓの電位Ｖｓｉｇ２と、サンプリングパル
スＨ３が供給される水平スイッチＨＳＷ３に接続し且つ
ＶｉｄｅｏＢが供給される信号線Ｓの電位Ｖｓｉｇ３に
着目している。なお、Ｖｓｉｇ２とＶｓｉｇ３の電位レ
ベルが現われる信号線Ｓの配置は図１に示してある。先
ず、Ｐ２が立ち上がると（矢印で示してある）プリチャ
ージ映像信号がサンプリングされＶｓｉｇ２はＶｇのレ
ベルに変化する。この後、サンプリングパルスＨ２が立
ち下がると実映像信号のＶｂレベルがサンプリングさ
れ、Ｖｓｉｇ２が上昇する。しかしながら、実映像信号
のＶｂのピークとＨ２の位相がずれている為、Ｖｓｉｇ
２はＶｂまで達する事なくＶｇ＋ΔＶのレベルで止ま
る。次に、Ｐ３の立ち下がりに応じてプリチャージ映像
信号がサンプリングされＶｓｉｇ３のレベルがＶｇに上
昇する。続いてＨ３が立ち上がると実映像信号のピーク
Ｖｂに一部掛かっている為Ｖｓｉｇ３が上昇する。その
途中でＨ３が立ち下がる為、Ｖｓｉｇ３は再び下降し結
果的にＶｇのレベルに復帰する。従って、Ｖｓｉｇ２の
レベルがＶｇ＋ΔＶに変化する一方、Ｖｓｉｇ３のレベ
ルはＶｇに保たれ、少なくともゴーストは発生しない。
この様に、実映像信号書き込み前のＶｓｉｇのレベルを
プリチャージ映像信号によって最適に設定しておけば、
サンプリングパルスＨの位相ばらつきがφ_HCKの半分程
度まであってもゴーストは発生しない。この為に、本発
明では実映像信号に含まれる波形の周波数特性を意図的
に落として得られる波形をプリチャージ映像信号に用い
ている。

【００２０】図５は、本発明にかかるアクティブマトリ
クス表示装置の駆動に用いられる各種信号の位相関係を
表わしている。水平走査回路に供給されるクロック信号
ＨＣＫとプリチャージ回路に供給されるクロック信号Ｐ
ＣＫは同一のものを用いる事ができる。一方、プリチャ
ージ回路に供給されるスタート信号ＰＳＴは水平走査回
路に供給されるスタート信号ＨＳＴに対し所定のドット
個数分だけ先行している。又、ＰＳＴの出力タイミング
とプリチャージ映像信号の出力タイミングは同期させる
必要がある。当然、ＨＳＴの出力タイミングと実映像信
号の出力タイミングも同期させる必要がある。これらの
同期制御は、図２に示したタイミングジェネレータ１３
により行なう事ができる。

【００２１】図６は、アクティブマトリクス表示装置の
参考例を示す回路図である。この参考例も３画素同時サ
ンプリング駆動を行なっており、基本的には図１に示し
た本発明にかかるアクティブマトリクス表示装置と類似
の構成を有している。そこで、対応する部分には対応す
る参照符号を付して理解を容易にしている。但し、この
参考例はプリチャージ回路を備えていない。

【００２２】次に、図７を参照して、図６に示した参考
例の動作を簡潔に説明する。この例では、サンプリング
パルスＨ１，Ｈ２，Ｈ３，Ｈ４，…，は各々部分的にオ
ーバーラップしている。各サンプリングパルスは４ドッ
ト分のパルス幅を有し、互いに３ドット分ずつオーバー
ラップしている。実映像信号ＶｉｄｅｏＡ，Ｖｉｄｅｏ
Ｃは例えば全画素に渡ってグレイレベルの電位Ｖｇを有
している。これに対し、残りの実映像信号ＶｉｄｅｏＢ
は１ドットだけの間黒レベルの電位Ｖｂを有し、残りの
画素はグレイレベルの電位Ｖｇを有している。即ち、１
ドットだけ黒表示を行なう実映像信号である。こうした
場合、信号線の電位Ｖｓｉｇ２，Ｖｓｉｇ３は各時間で
図７に示した様に変化する。例えば、ＶｉｄｅｏＢとサ
ンプリングパルスＨとの間にφ_HCKの半分の位相差が生
じているロット甲のアクティブマトリクス表示装置につ
いては、Ｖｓｉｇ２は先に書き込まれていたある電位を
保持しており、サンプリングパルスＨ２が立ち上がると
同時に、Ｖｇまで充電される。この後、ＶｉｄｅｏＢが
ＶｇからＶｂに変化すると、あるｆ特をもってＶｓｉｇ
２もＶｂまで上昇する。しかしながら、Ｖｇ＋ΔＶ（Δ
Ｖ＞０）で、サンプリングパルスＨ２が立ち下がってし
まう。この為、この電位Ｖｇ＋ΔＶでホールドされる。
ロット甲ではＶｓｉｇ２，Ｖｓｉｇ３ともに、Ｖｇ＋Δ
Ｖ付近でホールドされてしまう為、「ゴースト」とな
る。これに対し、ロット乙では、ＶｉｄｅｏＢとサンプ
リングパルスＨとの間で殆ど位相差が生じていない。こ
の為、Ｖｓｉｇ２はＶｂでホールドされ、Ｖｓｉｇ３は
Ｖｇでホールドされる。従って、「ゴースト」とはなら
ない。但し、ロット乙についても、サンプリングパルス
Ｈ１，Ｈ２，Ｈ３，Ｈ４，…，が図７に示したタイミン
グより僅かに早くなったとすると、ロット甲と同様「ゴ
ースト」が発生してしまう。水平スイッチと信号線の結
合が有する周波数特性の為、水平スイッチ駆動用のサン
プリングパルスの位相が僅かにずれるだけで「ゴース
ト」が発生する。この様に、サンプリングパルスの幅が
互いに時間的に重複していると「ゴースト」が発生しや
すくなる。そこで、本発明では、水平走査回路は時間的
に分離したサンプリングパルスを順次出力して各水平ス
イッチの開閉制御を行なう様にしている。

【００２３】但し、サンプリングパルスを単に時間的に
分離しただけでは「ゴースト」を完全に除去する事はで
きない。この点につき、図８を参照して説明する。図８
のタイミングチャートは、図６に示した参考例にかかる
アクティブマトリクス表示装置の駆動方法の他の例を示
している。本例では、サンプリングパルスＨ１，Ｈ２，
Ｈ３，Ｈ４，…，が互いにオーバーラップしない様に設
定されている。この条件では、サンプリングパルスＨが
立ち上がる前の信号線電位レベルに応じて、「ゴース
ト」の発生状態が異なる。先ず、ＶｉｄｅｏＢとサンプ
リングパルスＨの間にφ_HCKの半分程度の位相差がある
ロット甲では、実映像信号を書き込む前のＶｓｉｇのレ
ベルがＶｂの時（ケースＢ）「ゴースト」が発生する。
一方、Ｖｓｉｇの電位がＶｇのレベルにある時（ケース
Ｇ）「ゴースト」は発生していない。この様に互いにオ
ーバーラップしないサンプリングパルスＨを用いても、
信号線電位の状態により「ゴースト」が発生したりしな
かったりする。なお、ＶｉｄｅｏＢとサンプリングパル
スＨの位相が互いに略整合している時には（ロット
乙）、「ゴースト」は発生しない。

【００２４】さらに図９のタイミングチャートは、Ｖｉ
ｄｅｏＡ，ＶｉｄｅｏＣがＶｂのレベルにあり、Ｖｉｄ
ｅｏＢが１ドットだけＶｇに変化し、残りのドットでは
Ｖｂのレベルにある場合を表わしている。この時には、
ロット甲及びロット乙の何れについても、実映像信号書
き込み前のＶｓｉｇのレベルがＶｂであれば（ケース
Ｂ）、「ゴースト」は発生しない。しかしながら、ロッ
ト甲において実映像信号書き込み前のＶｓｉｇのレベル
がＶｇであると（ケースＧ）、「ゴースト」が発生す
る。この様に、実映像信号書き込み前のＶｓｉｇのレベ
ルを最適に設定すれば、サンプリングパルスＨのばらつ
きがφ_HCKの半分程度まであっても「ゴースト」は発生
しない。そこで、本発明では、実映像信号に含まれる波
形の周波数特性を意図的に落して得られる波形をプリチ
ャージ映像信号に用いて、予め実映像信号書き込み前の
Ｖｓｉｇのレベルを最適化している。

【００２５】

【発明の効果】以上説明した様に、本発明によれば、複
数画素同時サンプリング駆動を行なう際、プリチャージ
映像信号の周波数特性を落して、点順次に信号線をプリ
チャージしておく。その後実映像信号を書き込む時のサ
ンプリングパルスを隣接したそれとオーバーラップさせ
ない様に駆動する。これにより「ゴースト」に対するサ
ンプリングパルスの位相マージンが広がる。従ってプロ
セス設計や電源電圧の許容変動幅が拡大可能である。
又、「ゴースト」を抑制できるので、アクティブマトリ
クス表示装置の画質が向上する。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス表示装置
の一実施例を示す模式的な回路図である。

【図２】図１に示したアクティブマトリクス表示装置を
用いて組み立てられたディスプレイシステムの全体構成
を示すブロック図である。

【図３】図２に示したシステムに組み込まれるビデオド
ライバの動作説明に供する波形図である。

【図４】図１に示したアクティブマトリクス表示装置の
動作説明に供するタイミングチャートである。

【図５】同じく動作説明に供する波形図である。

【図６】アクティブマトリクス表示装置の参考例を示す
回路図である。

【図７】図６に示した参考例の動作説明に供するタイミ
ングチャートである。

【図８】同じく図６に示した参考例の動作説明に供する
タイミングチャートである。

【図９】同じく図６に示した参考例の動作説明に供する
タイミングチャートである。

【符号の説明】

１Ｖシフトレジスタ２垂直走査回路３水平走査回路４ビデオライン５Ｈシフトレジスタ６プリチャージ回路７Ｐシフトレジスタ８プリチャージライン１１アクティブマトリクス表示装置１２ビデオドライバ１３タイミングジェネレータ１４フィルタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−219280（ＪＰ，Ａ) 特開平６−266314（ＪＰ，Ａ) 特開昭62−214783（ＪＰ，Ａ) 特開平４−116687（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 550 G09G 3/20 611 G09G 3/20 623

Claims

(57)【特許請求の範囲】

【請求項１】行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、各ゲート線を
線順次走査し一水平期間毎に一行分の画素を選択する垂
直走査回路と、一水平期間内で映像信号を各信号線に順
次サンプリングし選択された一行分の画素に点順次で映
像信号の書き込みを行なう水平走査回路とを有するアク
ティブマトリクス表示装置であって、各信号線に対する映像信号の順次サンプリングに先行し
て所定のプリチャージ信号を各信号線に順次供給するプ
リチャージ回路を備え、前記プリチャージ回路は、該映像信号に含まれる波形の
周波数特性を意図的に落として得られる波形をプリチャ
ージ信号に用いる事を特徴とするアクティブマトリクス
表示装置。
【請求項２】前記水平走査回路は２本以上の信号線を
１組としてその端部に接続した複数のスイッチと、各ス
イッチを順次開閉制御して２本以上の信号線に映像信号
を同時サンプリングするシフトレジスタとを備え、前記
プリチャージ回路は該同時サンプリングに先行して２本
以上の信号線にプリチャージ信号を同時供給する事を特
徴とする請求項１記載のアクティブマトリクス表示装
置。
【請求項３】前記シフトレジスタは、時間的に分離し
たサンプリングパルスを順次出力して各スイッチの開閉
制御を行なう事を特徴とする請求項２記載のアクティブ
マトリクス表示装置。