JP3644662B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP3644662B2 JP3644662B2 JP29728897A JP29728897A JP3644662B2 JP 3644662 B2 JP3644662 B2 JP 3644662B2 JP 29728897 A JP29728897 A JP 29728897A JP 29728897 A JP29728897 A JP 29728897A JP 3644662 B2 JP3644662 B2 JP 3644662B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- package
- wiring pattern
- sealing resin
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、樹脂封止型の半導体パッケージを搭載した半導体モジュールに関するものである。
【0002】
【従来の技術】
図4は従来の半導体モジュールを示す断面図である。図において、1は半導体素子、8は実装用基板、9は半導体素子1を実装用基板8に固着するための接着材、7は半導体素子1に形成された電極(図示せず)と実装用基板8に形成された電極(図示せず)を電気的に接続するワイヤ、10は封止樹脂である。半導体素子1を直接実装用基板8に接着材9を用いて固着し、ワイヤ7を用いて半導体素子1上の電極(図示せず)と実装用基板8上の電極(図示せず)を電気的に接続すると共に、半導体素子1を周囲の環境から保護するための封止樹脂10により半導体素子1およびワイヤ7を封止して半導体モジュールを形成することにより、半導体素子1の実装面積の縮小および軽量化が図られている。
【0003】
【発明が解決しようとする課題】
従来の半導体モジュールは以上のように構成されているので、半導体素子1単体の特性検査は、ハンドリング等の問題で技術的およびコスト的にも難しく、半導体素子1の信頼性が確認されないため、実装後の半導体モジュールの段階で不良が明らかになり、半導体モジュールの歩留まりが低下してコストが高くなるという問題があった。
また、携帯電子機器、例えば携帯電話や携帯パーソナルコンピュータにおいては、一層の小型化、軽量化の要求に伴い、部品の小型化および半導体パッケージの実装面積、体積の縮小による半導体モジュールの小型化が求められている。
【0004】
この発明は、上記のような課題を解決するためになされたもので、半導体素子単体での特性検査が容易に行え、信頼性が確認された複数個の半導体パッケージを高密度に搭載した半導体モジュールを提供することを目的とする。
【0005】
【課題を解決するための手段】
この発明に係わる半導体モジュールは、実装用基板上に複数の半導体パッケージを互い に積み重ねて搭載した半導体モジュールであって、複数の半導体パッケージのそれぞれは、パッケージ基板と、このパッケージ基板上に配置された配線パターンと、パッケージ基板上に配置され電極が上記配線パターンに電気的に接続された半導体素子と、配線パターンの一部分と上記半導体素子の周辺とを封止する封止樹脂とを有し、配線パターンはパッケージ基板の上面に沿って封止樹脂内から延在し上記封止樹脂の外部に外端部分を有しており、各半導体パッケージにおける配線パターンの外端部分は、他の半導体パッケージにおける配線パターンの外端部分または実装用基板上の配線にワイヤを介して接続されたものである。
また、半導体パッケージの電極は、バンプを介してパッケージ基板上に形成された配線パターンと接続されているものである。
また、実装用基板上に積み重ねられた複数の半導体パッケージの相互間に、放熱機構を介装するようにしたものである。
【0006】
【発明の実施の形態】
実施の形態1.
以下、この発明の一実施の形態である樹脂封止型半導体パッケージを搭載した半導体モジュールを図について説明する。図1は本発明の実施の形態1による半導体モジュールを示す断面図、図2は図1の半導体モジュールに搭載されている半導体パッケージを示す断面図である。図において、1、1a、1bは半導体素子、2、2a、2bはパッケージ基板、3、3a、3bは基板2、2a、2b上に形成された配線パターン、4、4a、4bはバンプ、5は半導体素子1、1a、1bを封止する封止樹脂、6、6a、6bは半導体パッケージ、7はワイヤ、8は実装用基板、9は接着材、10は実装用基板8上に搭載された半導体パッケージ6a、6bを封止する封止樹脂である。
【0007】
本実施の形態の半導体モジュールに搭載される半導体パッケージでは、図2に示すように、半導体素子1に形成された電極(図示せず)とパッケージ基板2上の配線パターン3をバンプ4により電気的に接続し、半導体素子1およびバンプ4を封止樹脂5により周囲の環境から保護するよう構成されている。配線パターン3はパッケージ基板2の上面に配置され、パッケージ基板2の上面に沿って延在している。また、パッケージ基板2は半導体素子1の大きさに対して若干大きく、バンプ4と接続されている配線パターン3の外端部分は、封止樹脂5の外側に引き出されている。このような構造を有する半導体パッケージ6は、サイズ的には半導体素子1より若干大きいだけであり、また、半導体素子1は樹脂封止されているため、半導体素子1単体の特性検査等を容易に行うことができる。
【0008】
本実施の形態の半導体モジュールは、二種類の半導体素子1a、1bを、それぞれパッケージ基板2a、2b上の配線パターン3a、3bに、バンプ4a、4bにより接続し、封止樹脂5により封止することにより形成された半導体パッケージ6a、6bを、実装用基板8上に接着材9により半導体パッケージ6bを固着し、さらに半導体パッケージ6bの上に半導体パッケージ6aを接着材9を用いて固着することにより構成され、封止樹脂5の外側に引き出されている半導体素子1aに接続された配線パターン3aの外端部分と半導体素子1bに接続された配線パターン3bの外端部分との間、封止樹脂5の外側に引き出されている配線パターン3aの外端部分と実装用基板8上の電極(図示せず)との間、および封止樹脂5の外側に引き出されている配線パターン3bの外端部分と実装用基板8上の電極(図示せず)との間は、ワイヤ7により電気的に接続されている。そして実装用基板8上に搭載された半導体パッケージ6a、6bおよびワイヤ7は封止樹脂10により封止されている。
【0009】
この発明によれば、パッケージ基板2a、2b上の配線パターン3a、3bに、バンプ4a、4bを用いて電気的に接続された半導体素子1a、1bを樹脂封止すると共に配線パターン3a、3bの外端部分は封止樹脂の外側に引き出されている構造を有する、サイズ的には半導体素子1a、1bより若干大きいだけで、かつ信頼性が確認された半導体パッケージ6a、6bを、実装用基板8上に積み重ねて実装することにより、半導体パッケージ6aと半導体パッケージ6bの実装面積を大幅に縮小でき、半導体モジュールを小型化することができる。
【0010】
実施の形態2.
図3はこの発明の実施の形態2を示す半導体モジュールの断面図である。図において、11は実装用基板8上に積み重ねて実装された半導体パッケージ6aと半導体パッケージ6bの相互間に接着材9により固定された放熱機構である。なお、その他の構成は実施の形態1と同様であるので説明を省略する。
本実施の形態によれば、実装用基板8上に積み重ねて実装された半導体パッケージ6aと半導体パッケージ6bの間に放熱機構(例えば、放熱板等)11を配置し、接着材9により半導体パッケージ6aおよび半導体パッケージ6bとそれぞれ固定することにより、実施の形態1と同様の効果が得られると共に、半導体素子1a、1bの高速動作時の発熱による半導体素子1a、1bの温度上昇を防止することができる。
【0011】
【発明の効果】
以上のように、この発明によれば、半導体素子がパッケージ基板上の配線パターンに、電気的に接続され、半導体素子および配線パターンの一部分が樹脂封止された構造を有する複数の半導体パッケージを、実装用基板上に積み重ねて配置し、封止樹脂の外側に引き出されている配線パターンの外端部分を用いて実装用基板と接続することにより、半導体素子の信頼性を半導体パッケージの段階で確認できると共に、半導体パッケージの実装面積を大幅に縮小でき、信頼性が高く、小型化された半導体モジュールを得ることができる。
また、この発明によれば、実装用基板上に積み重ねられた半導体パッケージの相互間に放熱機構を配置することにより、半導体素子の高速動作時の発熱による半導体素子の温度上昇を防止することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体モジュールを示す断面図である。
【図2】 この発明の実施の形態1による半導体モジュールに搭載された半導体パッケージを示す断面図である。
【図3】 この発明の実施の形態2による半導体モジュールを示す断面図である。
【図4】 従来のこの種半導体モジュールを示す断面図である。
【符号の説明】
1、1a、1b 半導体素子、2、2a、2b パッケージ基板、
3、3a、3b 配線パターン、4、4a、4b バンプ、5 封止樹脂、
6、6a、6b 半導体パッケージ、7 ワイヤ、8 実装用基板、
9 接着材、10 封止樹脂、11 放熱機構。
Claims (3)
- 実装用基板上に複数の半導体パッケージを互いに積み重ねて搭載した半導体モジュールであって、
上記複数の半導体パッケージのそれぞれは、パッケージ基板と、このパッケージ基板上に配置された配線パターンと、上記パッケージ基板上に配置され電極が上記配線パターンに電気的に接続された半導体素子と、上記配線パターンの一部分と上記半導体素子の周辺とを封止する封止樹脂とを有し、上記配線パターンは上記パッケージ基板の上面に沿って上記封止樹脂内から延在し上記封止樹脂の外部に外端部分を有しており、
上記各半導体パッケージにおける上記配線パターンの外端部分は、他の半導体パッケージにおける上記配線パターンの外端部分または上記実装用基板上の電極にワイヤを介して接続されたことを特徴とする半導体モジュール。 - 上記各半導体パッケージの電極は、バンプを介して上記パッケージ基板上に形成された配線パターンと接続されていることを特徴とする請求項1記載の半導体モジュール。
- 上記実装用基板上に積み重ねられた複数の半導体パッケージの相互間に、放熱機構を介装するようにしたことを特徴とする請求項1または請求項2記載の半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29728897A JP3644662B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体モジュール |
US09/073,836 US5903049A (en) | 1997-10-29 | 1998-05-06 | Semiconductor module comprising semiconductor packages |
TW087110874A TW381334B (en) | 1997-10-29 | 1998-07-06 | Semiconductor modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29728897A JP3644662B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135713A JPH11135713A (ja) | 1999-05-21 |
JP3644662B2 true JP3644662B2 (ja) | 2005-05-11 |
Family
ID=17844583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29728897A Expired - Lifetime JP3644662B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US5903049A (ja) |
JP (1) | JP3644662B2 (ja) |
TW (1) | TW381334B (ja) |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US6861290B1 (en) * | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
JPH10335580A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体パッケージおよびこれを用いた半導体モジュール |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6072233A (en) | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
KR100302593B1 (ko) * | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
JP3304921B2 (ja) * | 1999-06-18 | 2002-07-22 | 日本電気株式会社 | 半導体記憶装置 |
JP3360655B2 (ja) * | 1999-07-08 | 2002-12-24 | 日本電気株式会社 | 半導体装置 |
KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法 |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
JP4586273B2 (ja) * | 2001-01-15 | 2010-11-24 | ソニー株式会社 | 半導体装置構造 |
JP4780844B2 (ja) * | 2001-03-05 | 2011-09-28 | Okiセミコンダクタ株式会社 | 半導体装置 |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
JP2002373969A (ja) * | 2001-06-15 | 2002-12-26 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP4182189B2 (ja) * | 2001-12-07 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100480908B1 (ko) * | 2001-12-28 | 2005-04-07 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
JP2003273317A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
JP4800625B2 (ja) * | 2002-09-17 | 2011-10-26 | スタッツ・チップパック・インコーポレイテッド | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法 |
US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
US7061088B2 (en) * | 2002-10-08 | 2006-06-13 | Chippac, Inc. | Semiconductor stacked multi-package module having inverted second package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US7479407B2 (en) * | 2002-11-22 | 2009-01-20 | Freescale Semiconductor, Inc. | Digital and RF system and method therefor |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
JP3689694B2 (ja) * | 2002-12-27 | 2005-08-31 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6856009B2 (en) * | 2003-03-11 | 2005-02-15 | Micron Technology, Inc. | Techniques for packaging multiple device components |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US6879034B1 (en) | 2003-05-01 | 2005-04-12 | Amkor Technology, Inc. | Semiconductor package including low temperature co-fired ceramic substrate |
US7332797B2 (en) * | 2003-06-30 | 2008-02-19 | Intel Corporation | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold |
US7144640B2 (en) * | 2003-08-01 | 2006-12-05 | Agency For Science, Technology And Research | Tilted media for hard disk drives and magnetic data storage devices |
US6921967B2 (en) | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
US8970049B2 (en) * | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
US7989940B2 (en) * | 2003-12-19 | 2011-08-02 | Tessera, Inc. | System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures |
WO2005069369A1 (de) * | 2004-01-16 | 2005-07-28 | Continental Teves Ag & Co. Ohg | Integriertes bauelement |
EP1560267A1 (en) * | 2004-01-29 | 2005-08-03 | Kingston Technology Corporation | Integrated multi-chip chip scale package |
CN1943031A (zh) * | 2004-04-16 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 集成电路、制造该集成电路的方法与组件以及具有该集成电路的移动电话 |
US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
US20080203552A1 (en) * | 2005-02-15 | 2008-08-28 | Unisemicon Co., Ltd. | Stacked Package and Method of Fabricating the Same |
TWI423401B (zh) * | 2005-03-31 | 2014-01-11 | Stats Chippac Ltd | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 |
US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
US7429787B2 (en) * | 2005-03-31 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides |
JP4589170B2 (ja) * | 2005-04-28 | 2010-12-01 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US7354800B2 (en) | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
US7582960B2 (en) * | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
US7746656B2 (en) * | 2005-05-16 | 2010-06-29 | Stats Chippac Ltd. | Offset integrated circuit package-on-package stacking system |
US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
JP4937581B2 (ja) * | 2005-12-22 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 電子装置 |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7768125B2 (en) * | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
US7750482B2 (en) * | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) * | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
JP2008166438A (ja) * | 2006-12-27 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US8163600B2 (en) * | 2006-12-28 | 2012-04-24 | Stats Chippac Ltd. | Bridge stack integrated circuit package-on-package system |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
JP2009123923A (ja) * | 2007-11-15 | 2009-06-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7969018B2 (en) * | 2008-07-15 | 2011-06-28 | Infineon Technologies Ag | Stacked semiconductor chips with separate encapsulations |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8723327B2 (en) * | 2011-10-20 | 2014-05-13 | Invensas Corporation | Microelectronic package with stacked microelectronic units and method for manufacture thereof |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9385006B2 (en) * | 2012-06-21 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an embedded SOP fan-out package |
JP2019153619A (ja) * | 2018-02-28 | 2019-09-12 | 東芝メモリ株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
-
1997
- 1997-10-29 JP JP29728897A patent/JP3644662B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-06 US US09/073,836 patent/US5903049A/en not_active Expired - Lifetime
- 1998-07-06 TW TW087110874A patent/TW381334B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW381334B (en) | 2000-02-01 |
US5903049A (en) | 1999-05-11 |
JPH11135713A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3644662B2 (ja) | 半導体モジュール | |
US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
US7211900B2 (en) | Thin semiconductor package including stacked dies | |
US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
US20060125093A1 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
KR20030018642A (ko) | 스택 칩 모듈 | |
JP3415509B2 (ja) | 半導体装置 | |
US6163070A (en) | Semiconductor package utilizing a flexible wiring substrate | |
JP4471600B2 (ja) | 回路装置 | |
JP2003124434A (ja) | チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法 | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
US6911721B2 (en) | Semiconductor device, method for manufacturing semiconductor device and electronic equipment | |
JP2008187076A (ja) | 回路装置およびその製造方法 | |
JP2000156460A (ja) | 半導体装置 | |
JPS6220707B2 (ja) | ||
US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
KR100712499B1 (ko) | 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법 | |
KR100444168B1 (ko) | 반도체패키지 | |
US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
JP2008034762A (ja) | 回路装置 | |
KR20080074654A (ko) | 적층 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |