JP3624140B2 - 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ - Google Patents

光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ Download PDF

Info

Publication number
JP3624140B2
JP3624140B2 JP2000232108A JP2000232108A JP3624140B2 JP 3624140 B2 JP3624140 B2 JP 3624140B2 JP 2000232108 A JP2000232108 A JP 2000232108A JP 2000232108 A JP2000232108 A JP 2000232108A JP 3624140 B2 JP3624140 B2 JP 3624140B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
mos transistor
semiconductor
semiconductor compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000232108A
Other languages
English (en)
Other versions
JP2001111022A (ja
Inventor
浩 譲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000232108A priority Critical patent/JP3624140B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP10183830.8A priority patent/EP2325887B1/en
Priority to EP00306637A priority patent/EP1075028B1/en
Priority to EP10183833A priority patent/EP2270861A3/en
Priority to US09/633,175 priority patent/US7342269B1/en
Priority to TW089115813A priority patent/TW513783B/zh
Publication of JP2001111022A publication Critical patent/JP2001111022A/ja
Application granted granted Critical
Publication of JP3624140B2 publication Critical patent/JP3624140B2/ja
Priority to US11/941,614 priority patent/US7476560B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタルスチルカメラ、デジタルビデオカメラ、イメージスキャナーなどの情報処理装置に用いられる光電変換装置とその製造方法、とくに受光部で発生した電荷を読み出すための周辺回路を有する光電変換装置とその製造方法、およびデジタルスチルカメラ又はデジタルビデオカメラに関するものである。
【０００２】
【従来の技術】
被写体の画像を電気信号に変換する光電変換装置として、ＣＣＤ型やＭＯＳ型の半導体装置がある。近来、光電変換装置の画像読み取り速度の向上が求められており、その手段として周辺回路の高速化、種々の周辺回路を光電変換部と同一のチップに集積するなどが行われている。特にＭＯＳ型光電変換装置は、ＭＯＳ製造プロセスによって、光電変換部と周辺回路部を共通の製造方法で製造できるため、両者の同一チップへの集積化が比較的容易である。ＭＯＳ型光電変換装置としては、受光部と信号処理用のＭＯＳトランジスタからなる装置が、米国特許第５６９８８４４号、５８６１６２０号、５９５５７５３号等の明細書に記載されている。
【０００３】
図１２は従来のＭＯＳ型の光電変換装置の回路図である。図１２において、１は受光素子としてのダイオード、２は受光素子１で発生した電荷を転送するための転送用ＭＯＳトランジスタ、３は転送された電荷をゲート電極にリセットパルスが印加されてリセット動作を行うリセット用ＭＯＳトランジスタである。４は選択パルスをゲート電極に印加してオンする選択用ＭＯＳトランジスタ、５はフローティングゲートに転送された電荷を増幅する増幅用ＭＯＳトランジスタである。信号電荷は、トランジスタ４、５からなるソースホロワから、転送パルスにより転送動作を行う転送用ＭＯＳトランジスタ８を介して、蓄積容量７に一旦蓄積され、その後、蓄積容量７の電荷を出力ＭＯＳトランジスタ１１、アンプ９を通じて増幅された信号として出力端子１０から出力される。
【０００４】
図１３は受光素子１と、転送ＭＯＳトランジスタ２、及びリセット用トランジスタ３からなる光電変換部４１の断面構造と、周辺回路部４２を構成しているＭＯＳトランジスタの断面構造を示している。２１は半導体基板、２２は半導体基板とは異なる導電型のウエル、２３はＬＯＣＯＳと呼ばれる選択酸化法により形成された素子分離領域、２５は受光素子１の受光部となる半導体拡散層、３８は絶縁層である。３２、３３はソース・ドレイン、３１はゲート電極である。絶縁層３８に形成されるべきコンタクトホールとその中に形成される電極は省略して図示している。
【０００５】
また、ＭＯＳトランジスタを用いたロジック回路では、高速動作を目的として、ソース・ドレイン、ゲート電極に高融点金属の半導体化合物を選択的に形成するサリサイド（セルフアラインシリサイド）構造が使用されている。このサリサイド構造のＭＯＳトランジスタの断面を図１４に示す。
【０００６】
図１４において、半導体基板１２１上にウエル１２２が形成され、ゲート１３１とドレイン１３２とソース１３３が形成され、それらの上面にコバルトシリサイドのようなシリサイド層１３０が形成されている。
【０００７】
そして、このＭＯＳトランジスタの上に絶縁保護層１３８を積層して、ゲート電極１３６、ソース電極１３７、ドレイン電極１３５を形成してロジック回路が生成される。
【０００８】
又、特開平６−３２６２８９号公報には、ＣＭＤ素子（チャージモジュレイションデバイス）のソース・ドレイン上にのみシリサイド膜を設けた固体撮像装置が開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＣＭＤ素子では多結晶シリコンのゲート電極を通して受光し、その下のチャネル領域に光により生成された電荷を蓄積するものであるため、感度の点で不十分であった。
【００１０】
一方、高速動作を目的として、図１４に示したようなサリサイド構造をＭＯＳ型の光電変換装置に採用すると、光電変換部のリーク電流が増大し、光電変換特性を劣化させることがあった。
【００１１】
本発明の目的は、光電変換部の特性を劣化させることなく、高速動作可能な光電変換装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、２次元行列状に配置された前記光電変換部にあるＭＯＳトランジスタのゲート電極とソース・ドレインの上面は、コンタクトホール底部を除いて、前記絶縁層に接していることを特徴とする。
また、本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、前記光電変換部は、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ及び選択用ＭＯＳトランジスタを含み、これらのＭＯＳトランジスタのゲート電極とソース・ドレインには前記高融点金属の半導体化合物層が設けられており、前記光電変換部は、更に転送用ＭＯＳトランジスタを含み、前記転送用ＭＯＳトランジスタのゲート電極の少なくとも一部とソース・ドレインのうち一方には前記高融点金属の半導体化合物層が設けられていることを特徴とする。
また、本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、前記光電変換部のＭＯＳトランジスタのソース・ドレインは、互いに不純物濃度の異なる少なくとも２つの領域を有しており、且つそのうち不純物濃度の高い領域のコンタクトホール底部を除く部分には、前記高融点金属の半導体化合物層が形成されておらず、前記周辺回路部のＭＯＳトランジスタは、互いに不純物濃度の異なる少なくとも２つの領域を有しており、且つそのうち不純物濃度の高い領域上に前記高融点金属の半導体化合物層が形成されていることを特徴とする。
【００１３】
本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層を覆うように絶縁膜を形成する工程、前記半導体化合物形成阻止層と前記絶縁膜とを貫通するコンタクトホールを形成する工程、前記コンタクトホールに導電体を充填する工程、を含むことを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層を除去した後、前記半導体拡散層を覆うように絶縁膜を形成する工程、含むことを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層の上に、前記半導体化合物形成阻止層とは屈折率の異なる層を設ける工程、を含み、前記半導体化合物形成阻止層とは屈折率の異なる層は、窒化シリコン又は窒化酸化シリコンであることを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体基板にウエルと素子分離領域を形成する工程、ＭＯＳトランジスタのゲート電極となるポリシリコン層を形成する工程、前記半導体拡散層を形成する工程、前記ＭＯＳトランジスタのソース・ドレインとなる低不純物濃度領域を形成する工程、前記ポリシリコン層の側壁にサイドスペーサを形成する工程、前記低不純物濃度領域内に高不純物濃度領域を形成する工程、前記半導体基板上に酸化シリコン膜を形成する工程、前記半導体拡散層上の前記酸化シリコン膜を残して、前記ポリシリコン層上及び前記高不純物濃度領域上の前記酸化シリコン膜を除去する工程、高融点金属と高融点金属の酸化防止層を堆積する工程、熱処理工程、前記高融点金属の未反応層と前記酸化防止層を除去する工程、を含むことを特徴とする。
【００１４】
本発明によれば、少なくとも受光部となる半導体拡散層に高融点金属の半導体化合物層が接していないので、受光部におけるリーク電流を抑制できる。
【００１５】
また、すくなくとも周辺回路を構成するＭＯＳトランジスタは、そのゲート電極、ソース、ドレインにそれぞれ高融点金属の半導体化合物層が設けられているので抵抗が小さく、微細トランジスタであっても高速動作が可能である。
【００１６】
【発明の実施の形態】
本発明による光電変換装置について、図１、図２を用いて説明する。
【００１７】
図１は光電変換装置の模式的断面図、図２はこの光電変換装置の１画素に相当する部分の回路図である。ここで、光電変換部は、受光素子１と転送用ＭＯＳトランジスタ２とリセットＭＯＳトランジスタ３と、増幅用ＭＯＳトランジスタ５と選択用ＭＯＳトランジスタ４を含んでいる。
【００１８】
図１では、光電変換部４１のうち、このうち受光素子１、転送用ＭＯＳトランジスタ２、リセット用ＭＯＳトランジスタ３の断面構造と、その光電変換部４１からの信号を処理する周辺回路部４２を構成するＭＯＳトランジスタの断面構造を示している。
【００１９】
各ＭＯＳトランジスタを接続する電極や配線は省略されているが、配線（回路）の一例は、図２に示すとおりである。
【００２０】
受光素子１としてのホトダイオードに光が入射し発生した電荷（ここでは電子）は、ホトダイオードのカソードに蓄積される。この電荷は転送用ＭＯＳトランジスタ２により増幅用ＭＯＳトランジスタのゲートに転送されてゲート電位が変化する。選択用ＭＯＳトランジスタ４により増幅用ＭＯＳトランジスタ５のドレインに電圧が印加されると増幅用ＭＯＳトランジスタ５のソースから増幅された信号が読み出される。そして、信号が読み出される直前又は読み出した後に増幅用ＭＯＳトランジスタ５のゲートは基準電位にリセットされる。
【００２１】
図２は本発明の光電変換装置に用いられる回路の一例であり、本発明はＭＯＳ型と呼ばれる全てのタイプの光電変換装置に用いることができる。
【００２２】
図１において、１２は転送用ＭＯＳトランジスタ２のゲート電極、１３はリセット用ＭＯＳトランジスタ３のゲート電極である。１４は受光部となる半導体拡散層であり、ウエル２２と反対導電型の半導体からなる。可視光における感度を良好にするために、必要に応じて接合深さを他の拡散層より深くするとよい。１５は浮遊拡散層であり、ウエル２２と反対導電型の半導体からなる。１６はリセット用の基準電圧が与えられる拡散層である。２６は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造を提供するための低不純物濃度拡散層であり、拡散層１５、１６、３２、３３と同じ導電型でかつそれらよりも不純物濃度が低い。
【００２３】
また、２７は絶縁材料などからなるサイドスペーサ、２９は、半導体拡散層１４などの表面において発生するリーク電流を抑制し、高融点金属の半導体化合物の形成を阻止するためにも機能する絶縁膜である。
【００２４】
転送用ＭＯＳトランジスタのソースは受光部となる半導体拡散層１４と共通化されており、転送用ＭＯＳトランジスタのドレインとリセット用ＭＯＳトランジスタのドレインは共通化されており、浮遊拡散層１５を構成している。浮遊拡散層１５は増幅用ＭＯＳトランジスタ５に不図示の電極を通して接続されており、拡散層１６も不図示のリセット用基準電圧配線に電極を通して接続されている。
【００２５】
周辺回路部４２のＭＯＳトランジスタにおいては、３１がポリシリコンなどからなるゲート電極、３２，３３はソース又はドレインとなる拡散層であり、ウエル２２と反対導電型の半導体からなり、低濃度不純物拡散層２６よりも不純物濃度が高い。
【００２６】
３０が高融点金属の半導体化合物層であり、ＭＯＳトランジスタのポリシリコン製ゲート電極３１の上面及びソース・ドレインとなる拡散層３２，３３の上面に設けられており、それらの抵抗値を低くする役目を担っている。
【００２７】
一方、ホトダイオードの受光部となる半導体拡散層１４の上面やＭＯＳトランジスタ２、３のゲート電極の上面やソース・ドレインの上面には高融点金属の半導体化合物層は形成されておらず、これらの上面は絶縁層２９に接している。半導体拡散層１４や浮遊拡散層１５の上面に低抵抗の層があるとその表面においてリーク電流が発生しやすい。とくに半導体拡散層１４や浮遊拡散層１５の端部、即ち素子分離領域２３やゲート電極との境界付近でＰＮ接合が終端するところでは、リーク電流が起こりやすい。よって、少なくともこれらの半導体拡散層１４や浮遊拡散層１５の端部には高融点金属の半導体化合物層のような低抵抗の層を設けないようにして、酸化シリコンのような絶縁膜で端部表面を覆うことが望ましい。又、受光部での光電変換効率を高めるためにも半導体拡散層の光入射側には高融点金属の半導体化合物層を設けないようにする。
【００２８】
但し、絶縁層にコンタクトホールを形成してゲート電極や拡散層に電気的に接続される電極を設ける場合には、そのコンタクトホール底部においては導電体材料の層として高融点金属やその半導体化合物の層が形成され得る。
【００２９】
ここで、リーク電流について述べる。
【００３０】
図３（ａ）に示すように、半導体拡散層１４にもシリサイド層１４を形成した場合、その部分の抵抗が低くなる。そうすると、半導体拡散層１４の端部１４ＡのＰＮ接合がシリサイドにより短絡しリーク電流が発生するのである。こうしたリーク電流は非常に少ないために通常のＭＯＳトランジスタでは、それほど問題にならないが、光電変換装置においてはノイズ特に固定パターンノイズとなって現れる。
【００３１】
そこで、図３（ｂ）に示すように、半導体拡散層１４の端部１４Ａを絶縁層２９で覆って保護する。このように拡散層１４の端部１４ＡのＰＮ接合が絶縁層に接触して保護されるので、リーク電流の発生を防止できる。そして、サリサイドプロセスにおいて、高融点金属との反応を防止する。この効果は本発明の全ての実施形態に共通にいえることである。
【００３２】
本発明において、高融点金属の半導体化合物層を設けずに、絶縁膜で表面を覆う個所は、受光部となる半導体拡散層１４だけであってもよい。或いは半導体拡散層１４と転送用ＭＯＳトランジスタ２のゲート電極とソース・ドレインだけは高融点金属の半導体化合物層を設けないようにしてもよい。更には、リセット用ＭＯＳトランジスタ３、増幅用ＭＯＳトランジスタ５、選択用ＭＯＳトランジスタ４のうち少なくともいずれか一種と受光部となる半導体拡散領域１４には高融点金属の半導体化合物層を設けないようにしてもよい。
【００３３】
又、転送用ＭＯＳトランジスタ２を用いずに、受光部となる半導体拡散層１４を増幅用ＭＯＳトランジスタ５のゲートに直結する回路の場合には、半導体拡散層１４には高融点金属の半導体化合物層を設けず、増幅用、リセット用、選択用の各ＭＯＳトランジスタには高融点金属の半導体化合物層を設けることができる。或いは、半導体拡散層１４とリセット用ＭＯＳトランジスタのソース又はドレインを共通にする場合には、その共通の層のみ高融点金属の半導体化合物層を設けないようにすることもできる。
【００３４】
更には、１画素にあたる光電変換部が一つのホトダイオードと１つの転送用ＭＯＳトランジスタのみからなる回路構成の場合には、受光部となる半導体拡散層のみ高融点金属の半導体化合物層を設けないようにするか、転送用ＭＯＳトランジスタにも高融点金属の半導体化合物層を設けないようにする。
【００３５】
以上説明したように、光電変換部の回路構成は多種類に及ぶが、いずれにしても、少なくとも受光部となる半導体拡散層には高融点金属の半導体化合物層を設けない。そして、半導体拡散層以外のゲート電極やソース・ドレインは必要に応じて高融点金属の半導体化合物層を設けるか否かを選択する。
【００３６】
より好ましくは、２次元行列状に光電変換部を配列する場合には、後述する実施形態の一つのようにこの光電変換部全体には高融点金属の半導体化合物層を設けず、光電変換部外の周辺回路のＭＯＳトランジスタのみ高融点金属の半導体化合物層を設けると良い。
【００３７】
又、受光部となる半導体拡散層のみ高融点金属の半導体化合物層を設けないようにするには、高融点金属の半導体化合物形成阻止層の端部の位置あわせを高精度に行わねばならない。そこで、後述する別の実施形態のように半導体化合物形成阻止層の端部が、受光素子に隣接するゲート電極上に配置されるように端部を位置決めするとよい。
【００３８】
本発明に用いられる周辺回路部としては、シフトレジスタ、ノイズ除去回路、増幅器、サンプル＆ホールド回路、ＡＤコンバータ、タイミングジェネレータ、プログラマブルゲインアンプ、対数圧縮回路などが必要に応じて適宜組合わされてワンチップ化される。よって、これらを構成するＭＯＳトランジスタに高融点金属の半導体化合物層を設け、動作速度を高めるとよい。
【００３９】
更には、各種ロジック回路やメモリなどをワンチップ化する場合には、これらを構成するＭＯＳトランジスタにも高融点金属の半導体化合物層を設ける。
【００４０】
周辺回路部はＣＭＯＳ製造プロセスにより作製されたｎＭＯＳトランジスタとｐＭＯＳトランジスタを用いて構成されることが、好ましく、それぞれＬＤＤ構造のＭＯＳトランジスタであることが望ましい。
【００４１】
本発明に用いられる高融点金属は、耐火性金属などとも呼ばれるものであり、チタン、ニッケル、コバルト、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナからなる群から選択される少なくとも一種、あるいはそれを主成分とする合金である。
【００４２】
本発明に用いられる高融点金属の半導体化合物層は、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドからなる群から選択される少なくとも一種からなる。あるいは上述した合金の珪化物であってもよい。
【００４３】
本発明に用いられる拡散層を覆う絶縁層としては、ノンドープの酸化シリコンや、リン及び／又はボロンがドープされた酸化シリコンが好ましくもちいられるが、その他に窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を用いることもできる。
【００４４】
又、受光部となる半導体拡散層に入射する光の反射成分を抑制するために、この絶縁層に反射防止膜としての機能を持たせても良い。具体的には、後述するように、酸化シリコンからなる絶縁層の上に、窒化シリコン又は窒化酸化シリコンなどの屈折率の大きな絶縁層を積層するとよい。
【００４５】
本発明においては、高融点金属の半導体化合物形成阻止するために、高融点金属の堆積前に、半導体拡散層の上面などに、ノンドープの酸化シリコンや、リン及び／又はボロンがドープされた酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を形成し、下地の半導体を保護する。この絶縁体は、上移した拡散層を覆う絶縁層として残してもよいし、高融点金属の半導体化合物を形成した後に除去してもよい。
【００４６】
本発明に用いられる半導体拡散層１４の不純物濃度は１×１０１６ｃｍ−３から１×１０１８ｃｍ−３，接合深さは０．２μｍから０．５μｍ、本発明に用いられる低不純物濃度のソース・ドレイン拡散層２６の不純物濃度は１×１０１７ｃｍ−３から１×１０１９ｃｍ−３，接合深さは０．０５μｍから０．３μｍ、本発明に用いられる高不純物濃度のソース・ドレイン拡散層１５、１６、３２、３３の不純物濃度は１×１０１９ｃｍ−３から１×１０２１ｃｍ−３，接合深さは０．１μｍから０．５μｍ，から選択するとよい。
【００４７】
【実施例】
（第１の実施例）
本発明の第１実施例における光電変換装置の製造方法について図４（ａ）〜図４（ｅ）を参照して説明する。
【００４８】
まず、図４（ａ）に示すように、シリコンなどの半導体基板２１上にｐ型ウエル２２とｎ型ウエル（図示せず）を形成し、選択酸化法などにより、素子分離領域２３を形成する。尚、図４（ａ）〜図４（ｅ）では光電変換部４１と周辺回路部４２を、隣接させて描いている。
【００４９】
続いて、各ＭＯＳトランジスタのポリシリコンゲート電極１２、１３、３１を形成した後、Ｎ型不純物を導入して受光部を構成するフォトダイオードの半導体拡散層１４を形成する。ゲート電極をマスクにしたイオン注入によりＮ型不純物を導入し、ゲート電極側面に自己整合した低不純物濃度のソース・ドレイン拡散層２６を形成する。そして酸化シリコンなどの絶縁体を堆積し、その絶縁体をエッチバックする。こうして、ゲート電極１２、１３、３１の側壁にサイドスペーサ２７を形成する。そして、ゲート電極とサイドスペーサをイオン注入用のマスクにしてＮ型不純物を導入し、サイドスペーサ側面に自己整合した高不純物濃度のソース・ドレイン拡散層１５、１６、３２、３３を形成する。こうして図４（ｂ）に示したような構造が得られる。
【００５０】
図４（ｃ）に示すように、ＣＶＤ法、ＰＶＤ法などにより酸化シリコン膜のような高融点金属の半導体化合物形成阻止層２９を成膜し、光電変換部４１にのみその層を残し、選択的に周辺回路部４１の阻止層２９を除去する。
【００５１】
ＣＶＤやスパッタなどにより、Ｃｏのような高融点金属（不図示）とＴｉＮのような高融点金属の酸化防止層（不図示）を連続成膜する。これらの膜を熱処理することでＭＯＳトランジスタのゲート電極やソース・ドレインを構成しているシリコンと高融点金属とを反応（シリサイド化）させ高融点金属の半導体化合物層を形成する。続いて、阻止層２９の上などに残った高融点金属の未反応層（不図示）と、高融点金属の酸化防止層を酸溶液に浸して除去し、再び熱処理を行う。こうして図４（ｄ）に示すように、コバルトシリサイドのような高融点金属の半導体化合物層３０を形成する。
【００５２】
ＢＰＳＧのような絶縁層を成膜し、コンタクトホールを形成して、その中に電極３７を形成する。また、配線３９を形成する。こうして図４（ｅ）に示す構造がえられる。光電変換部４１のゲート電極や拡散層は、コンタクトホール底部を除いて、絶縁膜で覆われて保護されている。
【００５３】
シリサイド化する高融点金属はＣｏ以外にも、上述した材料を用いることが可能であり、シリサイド化については、例えば特開平７−３３５８９０号公報などに記載されている。また、酸化防止層も必要に応じて形成すれば良いものである。
【００５４】
以上の説明はｎＭＯＳトランジスタを用いた例について説明したが、ＣＭＯＳプロセスで光電変換装置を作製する場合には、導電型を変えれば同じようにｐＭＯＳトランジスタを作ることができる。
【００５５】
以上、本発明の第１の実施例において、光電変換素子部４１においては高融点金属のシリサイド層が存在せず、周辺回路部４２においてはＭＯＳトランジスタのソース・ドレインとゲート電極上に高融点金属のシリサイド層が形成されるために、各領域の抵抗を小さくでき、周辺回路部４２で高速の回路動作が可能となる。また、光電変換部４１では、リーク電流の増大が無く、光電変換特性の劣化はない。
【００５６】
（第２の実施例）
本発明の第２の実施例はＭＯＳ型光電変換装置において、各光電変換部４１の信号電荷を転送する転送用ＭＯＳのゲート電極上を境に、受光部１４上以外の個所に、サリサイド構造を採用するものである。これにより、受光部となる半導体拡散層に隣接するゲート電極の上面の少なくとも一部が絶縁層に接することになる。換言すると受光部に隣接するゲート電極の上面に高融点金属の半導体化合物層の端部が配置されることになる。
【００５７】
第２実施例では、光電変換部４１のフォトダイオードの半導体拡散層１４上のみ、高融点金属がなく光電変換部４１の転送用ＭＯＳトランジスタ２のドレイン１５、リセット用ＭＯＳトランジスタ３、ソースホロワを構成する増幅用ＭＯＳトランジスタ、選択用ＭＯＳトランジスタ（図上奥行き方向に形成されている）をサリサイド構造にすることにより、第１実施例と比較し、光電変換部の各ＭＯＳの動作速度をアップさせ、より高速な動作を実現することを目的とする。
【００５８】
以下、図５（ａ）〜図５（ｄ）を参照して説明する。
【００５９】
図５（ａ）に示すように、第１の実施例と同様にしてウエル２２、素子分離領域２３、ゲート電極１２、１３、３１、半導体拡散層１４、低不純物濃度のソースドレイン拡散層２６，高不純物濃度のソースドレイン拡散層１５、２８、３２、３３を形成する。
【００６０】
図５（ｂ）に示すように、第１の実施例と同様に阻止層２９を成膜し、転送用ＭＯＳトランジスタ２のゲート電極１２上に端部２９Ａが配置されるように、半導体拡散層１４上を除き、選択的に阻止層２９を除去する。
【００６１】
第１実施例と同様に、スパッタなどにより、高融点金属、酸化防止層を連続成膜し、熱処理を行うことでシリサイド化する。阻止層２９の上部や素子分離領域の上部などにある高融点金属の未反応層と酸化防止層を酸溶液に浸し除去し、再び熱処理を行う。こうして図５（ｃ）に示すように、高融点金属の半導体化合物層３０を形成する。
【００６２】
図５（ｄ）に示すように、第１の実施例と同様にして阻止層２９を残した状態で、層間絶縁層３８を成膜し、コンタクトホールを開けて、電極３７を形成し、配線３９を形成する。
【００６３】
以上、本発明の第２の実施例において、光電変換素子部４１の受光部上においては高融点金属のシリサイド層が存在せず、光電変換部４１の転送用ＭＯＳトランジスタ２とリセット用ＭＯＳトランジスタ３とソースフォロワとなる増幅用ＭＯＳトランジスタ５と選択用ＭＯＳトランジスタ４および周辺回路部４２のＭＯＳトランジスタのソース・ドレインとゲート電極上に高融点金属のシリサイド層が形成される。そのために各領域の抵抗を小さくでき、高速の回路動作が可能となる。また、光電変換部４１ではリーク電流の増大は小さく、光電変換特性の大きな劣化はない。
【００６４】
（第３の実施例）
本発明の第３の実施例はＭＯＳ型光電変換装置において、高融点金属のシリサイド層を形成しない領域を作るための阻止層をゲート電極の側壁に形成されるサイドスペーサと共用するものである。
【００６５】
まず、図６（ａ）に示す構造を、作製する。光電変換部４１および周辺回路部４２のＭＯＳトランジスタ製造方法のうち、図６（ａ）に示すように、ウエル２２、素子分離２３、ゲート電極１２、１３、３１、半導体拡散層１４、低不純物濃度のソース・ドレイン拡散層２６形成までは、第１実施例と同じである。
【００６６】
図６（ｂ）に示すように、半導体拡散層１４の上面に半導体化合物形成阻止層及びサイドスペーサとなる膜５７を形成する。具体的には、ＣＶＤ法などにより、酸化シリコンのような膜５７を成膜し、半導体拡散層１４上のみホトレジストから形成されたエッチングマスク（不図示）５７で覆い、他の部分に露出している部分のみ反応性イオンエッチングで除去し、エッチングマスクを除去する。こうして、半導体拡散層１４上は膜５７が残り、他の部分はゲート電極の側壁にのみ膜５７が残る。
【００６７】
この後、低濃度のソース・ドレイン拡散層２６の領域にサイドスペーサをマスクとした自己整合プロセスにより、選択的に高不純物濃度のソース・ドレイン拡散層１５、２８、３２、３３を形成する。次に、第１の実施例と同様に、スパッタなどにより、高融点金属層と酸化防止層を連続成膜し、熱処理を行うことでシリサイド化させる。膜５７上に残った未反応層と酸化防止層を酸溶液に浸して除去し、再び熱処理を行い、シリサイド層３０を形成する。層間絶縁膜３８を成膜し、コンタクトホールを開け、電極３７と配線３８を形成するこうして、図６（ｃ）に示す構造が得られる。
【００６８】
ここでは、高不純物濃度のソース・ドレイン拡散層を形成した後、シリサイド層を形成したが、シリサイド層３０を形成した後、イオン注入を行い高不純物濃度のソース・ドレイン拡散層を形成してもよい。
【００６９】
本実施例ではサリサイド構造を採用しない部分の保護膜をゲート電極の側壁に形成するサイドスペーサと共用するため、製造コストを低く抑えることができる。
【００７０】
（第４の実施例）
図７は、本実施例による光電変換装置の断面を示す。
【００７１】
図１の構成と異なる点は、高融点金属の半導体化合物形成阻止層としても機能した絶縁層２９の上に、可視光における屈折率が大きい絶縁層５９を設けた点と、半導体拡散層１４にのみ実質的に光が入射するように、開口部５６を有する遮光膜５８を設けた点にある。
【００７２】
絶縁層２９の厚さは５ｎｍ〜３００ｎｍの範囲から選択し、絶縁層５９の厚さは７ｎｍ〜１２０ｎｍの範囲から選択すると反射防止の効果があり，さらに，絶縁層２９の厚さを１００ｎｍ〜３００ｎｍの範囲から選択し、絶縁層５９の厚さを５０ｎｍ〜１２０ｎｍの範囲から選択すればなおよい。
【００７３】
例えば、波長４５０ｎｍの青色光に対して最適な厚さは、絶縁層２９として酸化シリコン（屈折率１．４６）を選択し、絶縁層５９として窒化シリコン（屈折率２．００）を選択した場合、それぞれ１５４ｎｍと５７ｎｍである。波長５５０ｎｍの緑色光に対して最適な厚さは、絶縁層２９として酸化シリコンを選択し、絶縁層５９として窒化シリコンを選択した場合、それぞれ１８８ｎｍと６９ｎｍである。波長６５０ｎｍの赤色光に対して最適な厚さは、絶縁層２９として酸化シリコンを選択し、絶縁層５９として窒化シリコンを選択した場合、それぞれ２２３ｎｍと８１ｎｍである。
【００７４】
又、絶縁層５９として窒化酸化シリコン（屈折率１．６５）を選択した場合の最適膜厚は、青、緑、赤色に対して、それぞれ６８ｎｍ、８４ｎｍ，９９ｎｍとなる。
【００７５】
反射防止膜としての効果は次のとおりである。
【００７６】
例えば波長５５０ｎｍの光において、酸化シリコンからなる絶縁層２９の厚さを１８８ｎｍとし、窒化シリコンからなる絶縁層５９の厚さを６９ｎｍとした場合、反射率は約６％となるのに対して、窒化シリコンからなる絶縁層５９を設けなかった場合には２７％に増えてしまう。
【００７７】
遮光層５８は、電源ラインのような高基準電圧供給用の配線や、アースラインのような低基準電圧供給用の配線と兼用されていてもよいし、別途独立に設けてもよいし、場合によっては設けなくてもよい。
【００７８】
（第５の実施例）
図８は、本実施例による受光部とその近傍の断面構造を示している。ここでは、光入射により発生した電荷を蓄積するＮ型の半導体拡散層１４と絶縁層２９の間に、Ｐ型の半導体拡散層２２Ａを設けて、絶縁層と半導体の界面の欠陥に因る暗電流を防止するとともに、ＰＮ接合をＮ型半導体拡散層１４の上下に設けて蓄積容量を大きくした埋め込みホトダイオード構造を提供している。
【００７９】
これにより、アノードの一部を構成しているＰ型の半導体拡散層２２Ａの表面が絶縁層２９で覆われていて、シリサイドのような高融点金属の半導体化合物層は形成されていない。
【００８０】
もし、半導体拡散層２２Ａの表面に高融点金属が堆積されシリサイド反応を生じると、リーク電流が増えるばかりか、表面の薄いＰ型半導体拡散層２２ＡのＰＮ接合を破壊したりする恐れもある。よって、このような埋め込みダイオード構造の受光部を持つ光電変換装置において、受光部に高融点金属の半導体化合物を形成しないことが極めて有効である。
【００８１】
（第６の実施例）
図９（ａ）〜図９（ｅ）を参照して、本実施例による光電変換装置の製造方法を説明する。
【００８２】
半導体基板を用意してＰ型のウエル２２を形成した後、選択酸化法により素子分離領域２３を形成する。そして、ゲート絶縁膜を形成した後、ゲート電極となる多結晶シリコンなどの導電体を堆積してパターニングする。
【００８３】
次に、受光部となる部分以外をホトレジストから形成されたマスク（不図示）で覆い、Ｎ型の不純物をイオン注入して、Ｎ型の半導体拡散層１４を形成する。この場合、図９（ａ）に示すように、基板表面の法線方向に対して３０度傾斜した向きにイオン打ち込みを行うことによりＰＮ接合がゲート電極の下に配置されるようにイオンを打ち込むとよい。傾斜角度は３０度に限定されることはなく１０度〜６０度の範囲から適宜選択できる。
【００８４】
そして、基板両面の法線方向に対して０度〜１０度、図９（ａ）の矢印とは逆に傾斜した向きにＰ型の不純物のイオン打ち込みを行いＰ型の半導体拡散層２２Ａを形成する。こうするとゲート電極１２下のＮ型半導体拡散層１４の端部から離れた位置にＰ型半導体拡散層２２Ａの端部を配置することができる。
【００８５】
さらに、低不純物濃度のソース・ドレインとなる拡散層２６を形成するために、受光部となる領域をマスクして、Ｎ型不純物を注入する。この場合には、基板表面の法線方向に対して１０度〜６０度傾斜した方向から、基板を面内回転させつつイオン打ち込みを行い、ＭＯＳトランジスタの向きによらず、ゲート電極下に低不純物濃度ソース・ドレインの端部が配されるようにする。又、同様にｐＭＯＳ用の低不純物濃度ソース・ドレイン（不図示）を形成する。
【００８６】
次に、ＣＶＤ法などにより酸化シリコンなどの絶縁体を堆積させたのち、反応性イオンエッチングなどによりその絶縁体をエッチバックして、ゲート電極１２、１３、３１の側面にサイドスペーサ２７を形成する。そして、光電変換部をホトレジストから形成されたイオン打ち込み用のマスク（不図示）とサイドスペーサとをマスクにしてＮ型不純物のイオン打ち込みを行いサイドスペーサに整合した高不純物濃度のソース・ドレイン拡散層１５、２８、３２、３３を形成する。又、同様にｐＭＯＳ用の高不純物濃度ソース・ドレイン（不図示）を形成する。こうして図９（ｂ）に示す構造が得られる。
【００８７】
続いて、ＣＶＤ法などにより、高融点金属の半導体化合物形成阻止層２９、５９として酸化シリコンなどの低屈折率の絶縁層と窒化シリコンや窒化酸化シリコンなどの高屈折率の絶縁層を形成する。これらの絶縁層を残す場合には、これらが反射防止膜として機能するようにそれぞれの膜厚を定める。そして、高融点金属の半導体化合物を形成すべきソース・ドレイン及びゲート電極を含む領域の絶縁層２９、５９をエッチングにより除去して、半導体拡散層３２、３３の表面とゲート電極３１の表面を露出させる。こうして図９（ｃ）に示す構造が得られる。
【００８８】
そして、ＣＶＤ又はスパッタリングにより、Ｃｏなど上述した高融点金属層と、ＴｉＮのような高融点金属窒化物の酸化防止層とを順次形成する。半導体化合物反応を生ずるに十分な温度で熱処理を行い、高融点金属の少なくとも下面側の部分を半導体と反応させて高融点金属の半導体化合物層３０を形成する。硫酸と過酸化水素水の混合溶液などのエッチャントを用いて未反応の高融点金属層と酸化防止層とを除去する。こうして図９（ｄ）に示したように自己整合的に高融点金属の半導体化合物層３０を形成することができる。
【００８９】
ＢＰＳＧのような層間絶縁膜３８を形成した後、必要に応じてＣＭＰ（機械化学研磨）やリフローにより表面を平坦化する。そして、層間絶縁膜３８に反応性イオンエッチングによりコンタクトホールを開ける。ＣＶＤやスパッタリングにより、チタンと窒化チタンのようなバリアメタル６１をコンタクトホールの底面と側面に形成した後、アルミニウム、銅、タングステンなどの金属或いはそれらのうち一種を主成分とする合金からなる導電体をＣＶＤ、スパッタリング、メッキなどの方法により形成しコンタクトホール内に電極６１となる導電体を埋め込む。必要に応じて層間絶縁膜３８の上面より上方にあるバリアメタルや導電体をエッチングやＣＭＰにより除去する。再びバリアメタル６２を形成し、又、アルミニウム、銅、タングステンなどの金属或いはそれらのうち一種を主成分とする合金からなる導電体をＣＶＤ、スパッタリング、メッキなどの方法により堆積しパターニングして配線６２を形成する。こうして図９（ｅ）に示す構造が得られる。
【００９０】
（第７の実施例）
図１０は本実施例による光電変換装置の断面構造を示している。
【００９１】
本実施例では、ホトダイオードのカソードとなるＮ型拡散層１４にはオーミックコンタクト用の高不純物濃度層が設けられ、これとバリアメタル６１を介してコンタクトホール内の電極６３に接続されている。転送用ＭＯＳトランジスタ２のソース・ドレイン１５とゲート電極１２の上面には高融点金属の半導体化合物層３０が設けられている。半導体拡散層１４のコンタクトホール部分は電極６３と配線６４により実質的に遮光されており、その部分を除くＮ型の半導体拡散層１４の表面及びＰ型の半導体拡散層２２Ａの表面は酸化シリコンなどの層間絶縁膜３８により覆われている。ここでは高融点金属の半導体化合物層３０形成の際に用いた半導体化合物形成阻止層（不図示）は、その後の工程で除去した後に層間絶縁膜３８を形成している。
【００９２】
ここでは、ＭＯＳトランジスタとして転送用のものを図示したが、リセット用のＭＯＳもこの図示したトランジスタと同じように構成できる。
【００９３】
又、本例を変更して、ホトダイオードのカソードをＭＯＳトランジスタのゲート１２に接続すれば、図示されているトランジスタを増幅用ＭＯＳトランジスタとして用いることもできる。
【００９４】
以上説明した各実施例では半導体の性質上、Ｐ型とＮ型を入れ替え、且つ電位の関係を逆にしても構成できることは明らかである。
【００９５】
又、本発明の光電変換装置は、受光部を一列に並べたリニアセンサとして用いることもできるし、２次元行列状に並べたエリアセンサとして用いることもできる。
【００９６】
エリアセンサの回路構成の一例を図１１に示す。ここでは光電変換部４１として２行２列の画素のみ示しているが、実用上は、例えば１０万〜１０００万画素が配列される。４２Ａは読み出し画素の選択用シフトレジスタや、リセット用画素の選択用シフトレジスタなどの行選択回路で構成される周辺回路、４２Ｂは、水平シフトレジスタやサンプル＆ホールド回路や低電流源を含む信号読み出し回路などで構成される周辺回路である。このような光電変換装置の場合、ウエハ上の光電変換部４１にあたる領域に半導体化合物形成阻止層を設けてから、サイリサイドプロセスを施し、周辺回路部を４２Ａ、４２ＢのＭＯＳトランジスタに半導体化合物層を形成するとよい。
【００９７】
図１５は、本発明によるデジタルスチルカメラ又はデジタルビデオカメラなどの画像情報処理装置を示しており、７１は光電変換装置に被写体の像を結像する光学レンズ、７２は以上説明した光電変換装置、７３はＭＰＵを含む制御回路であり光電変換装置７２から出力された画像信号を信号処理して記憶媒体７５に記憶させる制御を行う。７４は画像情報などを記憶媒体７５に書き込む書き込み回路である。記録媒体７５としては周知の半導体メモリー、磁気記録媒体、光記録媒体、光磁気記録媒体などを用いることができる。
【図面の簡単な説明】
【図１】本発明に係わる光電変換装置の模式的断面図である。
【図２】本発明に係わる光電変換装置の回路図である。
【図３】（ａ）は高融点金属の半導体化合物の層を形成した受光部の断面図、（ｂ）は高融点金属の半導体化合物の層がない受光部の構成を示す模式的断面図である。
【図４】（ａ）〜（ｅ）は、本発明の一実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図５】（ａ）〜（ｄ）は、本発明の別の実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図６】（ａ）〜（ｃ）は、本発明の更に別の実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図７】本発明の他の実施例に係わる光電変換装置の模式的断面図である。
【図８】本発明の更に他の実施例に係わる光電変換装置の模式的断面図である。
【図９】（ａ）〜（ｅ）は、本発明の更に他の実施例に係わる光電変換装置の製造方法を説明する模式的断面図である。
【図１０】本発明の更に他の実施例に係わる光電変換装置の模式的断面図である。
【図１１】本発明に用いられる光電変換装置の回路図である。
【図１２】光電変換装置の回路図である。
【図１３】従来の光電変換装置の模式的断面図である。
【図１４】従来の論理回路用ＭＯＳトランジスタの断面図である。
【図１５】本発明の光電変換装置を用いた画像情報処理装置の構成を示す模式図である。
【符号の説明】
１ 受光素子
２ 転送用ＭＯＳトランジスタ
３ リセットＭＯＳトランジスタ
５ 増幅用ＭＯＳトランジスタ
４ 選択用ＭＯＳトランジスタ
１２ 転送用ＭＯＳトランジスタのゲート電極
１３ リセット用ＭＯＳトランジスタのゲート電極
１４ 半導体拡散層
１５ 浮遊拡散層
１６ 拡散層
２２ ウエル
２３ 素子分離領域
２６ 低不純物濃度拡散層
２７ サイドスペーサ
２９ 絶縁膜
３０ 高融点金属の半導体化合物層
３１ ゲート電極
３２，３３ 拡散層
４１ 光電変換部
４２ 周辺回路部

Claims (13)

  1. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、
    前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
    前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、２次元行列状に配置された前記光電変換部にあるＭＯＳトランジスタのゲート電極とソース・ドレインの上面は、コンタクトホール底部を除いて、前記絶縁層に接していることを特徴とする光電変換装置。
  2. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、
    前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
    前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、
    前記光電変換部は、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ及び選択用ＭＯＳトランジスタを含み、これらのＭＯＳトランジスタのゲート電極とソース・ドレインには前記高融点金属の半導体化合物層が設けられており、
    前記光電変換部は、更に転送用ＭＯＳトランジスタを含み、前記転送用ＭＯＳトランジスタのゲート電極の少なくとも一部とソース・ドレインのうち一方には前記高融点金属の半導体化合物層が設けられていることを特徴とする光電変換装置。
  3. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、
    前記周辺回路部を形成するＭＯＳトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
    前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、
    前記光電変換部のＭＯＳトランジスタのソース・ドレインは、互いに不純物濃度の異なる少なくとも２つの領域を有しており、且つそのうち不純物濃度の高い領域のコンタクトホール底部を除く部分には、前記高融点金属の半導体化合物層が形成されておらず、
    前記周辺回路部のＭＯＳトランジスタは、互いに不純物濃度の異なる少なくとも２つの領域を有しており、且つそのうち不純物濃度の高い領域上に前記高融点金属の半導体化合物層が形成されていることを特徴とする光電変換装置。
  4. 前記光電変換部は、転送用ＭＯＳトランジスタを含み、前記転送用ＭＯＳトランジスタのゲート電極の少なくとも一部とソース・ドレインのうち一方には前記高融点金属の半導体化合物層が設けられている請求項１記載の光電変換装置。
  5. 前記光電変換部は、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ及び選択用ＭＯＳトランジスタを含み、これらのＭＯＳトランジスタのゲート電極とソース・ドレインには前記高融点金属の半導体化合物層が設けられている請求項１記載の光電変換装置。
  6. 前記光電変換部は、前記半導体拡散層から転送された電荷を受容する浮遊拡散層を有しており、前記浮遊拡散層の上面は、コンタクトホール底部を除いて、前記絶縁層に接している請求項１記載の光電変換装置。
  7. 前記光電変換部は、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ及び選択用ＭＯＳトランジスタを含み、これらのＭＯＳトランジスタのゲート電極上面とソース・ドレイン上面は、コンタクトホール底部を除いて、前記絶縁層に接している請求項１記載の光電変換装置。
  8. 前記光電変換部は、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ及び選択用ＭＯＳトランジスタを含み、これらのＭＯＳトランジスタのゲート電極上面とソース・ドレイン上面は、コンタクトホール底部を除いて、前記絶縁層に接しており、前記光電変換部は、更に、前記半導体拡散層から転送された電荷を受容する浮遊拡散層を有し、前記浮遊拡散層の上面は、コンタクトホール底部を除いて、前記絶縁層に 接している請求項１記載の光電変換装置。
  9. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、
    前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
    前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
    前記半導体化合物形成阻止層を覆うように絶縁膜を形成する工程、
    前記半導体化合物形成阻止層と前記絶縁膜とを貫通するコンタクトホールを形成する工程、
    前記コンタクトホールに導電体を充填する工程、
    を含む光電変換装置の製造方法。
  10. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、
    前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
    前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
    前記半導体化合物形成阻止層を除去した後、前記半導体拡散層を覆うように絶縁膜を形成する工程、
    を含む光電変換装置の製造方法。
  11. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、
    前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
    前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
    前記半導体化合物形成阻止層の上に、前記半導体化合物形成阻止層とは屈折率の異なる層を設ける工程、
    を含み、前記半導体化合物形成阻止層とは屈折率の異なる層は、窒化シリコン又は窒化酸化シリコンである光電変換装置の製造方法。
  12. 光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、
    前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
    前記半導体化合物形成阻止層により覆われていないＭＯＳトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
    前記半導体基板にウエルと素子分離領域を形成する工程、
    ＭＯＳトランジスタのゲート電極となるポリシリコン層を形成する工程、
    前記半導体拡散層を形成する工程、
    前記ＭＯＳトランジスタのソース・ドレインとなる低不純物濃度領域を形成する工程、
    前記ポリシリコン層の側壁にサイドスペーサを形成する工程、
    前記低不純物濃度領域内に高不純物濃度領域を形成する工程、
    前記半導体基板上に酸化シリコン膜を形成する工程、
    前記半導体拡散層上の前記酸化シリコン膜を残して、前記ポリシリコン層上及び前記高不純物濃度領域上の前記酸化シリコン膜を除去する工程、
    高融点金属と高融点金属の酸化防止層を堆積する工程、
    熱処理工程、
    前記高融点金属の未反応層と前記酸化防止層を除去する工程、
    を含む光電変換装置の製造方法。
  13. 請求項１乃至８のいずれか１項に記載の光電変換装置と、該光電変換装置から出力された画像信号を信号処理して記憶媒体に記憶させる回路と、を有するデジタルスチルカメラ又はデジタルビデオカメラ。
JP2000232108A 1999-08-05 2000-07-31 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ Expired - Lifetime JP3624140B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000232108A JP3624140B2 (ja) 1999-08-05 2000-07-31 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
EP00306637A EP1075028B1 (en) 1999-08-05 2000-08-04 Photoelectric conversion device and process for its fabrication
EP10183833A EP2270861A3 (en) 1999-08-05 2000-08-04 Photoelectric conversion device, and process for its fabrication
US09/633,175 US7342269B1 (en) 1999-08-05 2000-08-04 Photoelectric conversion device, and process for its fabrication
EP10183830.8A EP2325887B1 (en) 1999-08-05 2000-08-04 Photoelectric conversion device and process for its fabrication
TW089115813A TW513783B (en) 1999-08-05 2000-08-05 Photoelectric conversion device, and process for its fabrication
US11/941,614 US7476560B2 (en) 1999-08-05 2007-11-16 Photoelectric conversion device, and process for its fabrication

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22307899 1999-08-05
JP11-223078 1999-08-05
JP2000232108A JP3624140B2 (ja) 1999-08-05 2000-07-31 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ

Publications (2)

Publication Number Publication Date
JP2001111022A JP2001111022A (ja) 2001-04-20
JP3624140B2 true JP3624140B2 (ja) 2005-03-02

Family

ID=26525259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000232108A Expired - Lifetime JP3624140B2 (ja) 1999-08-05 2000-07-31 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ

Country Status (4)

Country Link
US (2) US7342269B1 (ja)
EP (3) EP1075028B1 (ja)
JP (1) JP3624140B2 (ja)
TW (1) TW513783B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831892B2 (ja) 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP3722367B2 (ja) 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
US7235835B2 (en) 2002-05-14 2007-06-26 Sony Corporation Semiconductor device and its manufacturing method, and electronic device
WO2004025732A1 (ja) * 2002-09-12 2004-03-25 Matsushita Electric Industrial Co., Ltd. 固体撮像装置およびその製造方法
JP3641260B2 (ja) 2002-09-26 2005-04-20 株式会社東芝 固体撮像装置
JP3840214B2 (ja) 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2004304012A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP2005340475A (ja) * 2004-05-26 2005-12-08 Sony Corp 固体撮像装置
KR20070034063A (ko) * 2004-07-20 2007-03-27 후지쯔 가부시끼가이샤 Ｃｍｏｓ 촬상 소자
JP4750391B2 (ja) * 2004-08-31 2011-08-17 キヤノン株式会社 固体撮像装置の製造方法
JP2006134951A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 固体撮像装置
US7663167B2 (en) * 2004-12-23 2010-02-16 Aptina Imaging Corp. Split transfer gate for dark current suppression in an imager pixel
JP4810831B2 (ja) * 2005-01-14 2011-11-09 ソニー株式会社 半導体装置及びその製造方法
JP4729933B2 (ja) * 2005-02-01 2011-07-20 ソニー株式会社 固体撮像装置の製造方法
TWI302754B (en) * 2005-02-28 2008-11-01 Magnachip Semiconductor Ltd Complementary metal-oxide-semiconductor image sensor and method for fabricating the same
JP4340248B2 (ja) 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
JP2006310826A (ja) * 2005-03-30 2006-11-09 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP4822249B2 (ja) * 2005-05-25 2011-11-24 株式会社日立超エル・エス・アイ・システムズ 固体撮像素子とその識別情報付与方法
KR100660549B1 (ko) * 2005-07-13 2006-12-22 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR100695517B1 (ko) * 2005-07-26 2007-03-14 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP2008004696A (ja) * 2006-06-21 2008-01-10 Sharp Corp 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP4345794B2 (ja) 2006-09-28 2009-10-14 ソニー株式会社 固体撮像素子の製造方法
KR100860466B1 (ko) * 2006-12-27 2008-09-25 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그 제조방법
US7696546B2 (en) 2007-01-19 2010-04-13 Panasonic Corporation Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same
JP4693183B2 (ja) * 2007-03-07 2011-06-01 パナソニック株式会社 固体撮像装置の製造方法
KR100898908B1 (ko) * 2007-08-07 2009-05-27 한국과학기술원 능동 픽셀 센서
KR20090128902A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법
JP5280121B2 (ja) * 2008-07-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9041841B2 (en) * 2008-10-10 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor having enhanced backside illumination quantum efficiency
JP2010118411A (ja) * 2008-11-11 2010-05-27 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
US8247262B2 (en) 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
JP5500876B2 (ja) 2009-06-08 2014-05-21 キヤノン株式会社 光電変換装置の製造方法
JP5890863B2 (ja) * 2009-06-26 2016-03-22 キヤノン株式会社 光電変換装置の製造方法
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP2011077072A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 固体撮像素子及びその製造方法
CN105023930B (zh) * 2009-12-26 2018-04-06 佳能株式会社 固态图像拾取装置和图像拾取***
KR101411800B1 (ko) 2009-12-26 2014-06-24 캐논 가부시끼가이샤 고체 촬상 장치 및 촬상 시스템
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5852363B2 (ja) * 2011-08-26 2016-02-03 日本放送協会 空間光変調器
JP5943577B2 (ja) 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
JP2012146989A (ja) * 2012-02-20 2012-08-02 Canon Inc 光電変換装置及び撮像システム
JP6193695B2 (ja) * 2013-09-13 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2014171244A (ja) * 2014-05-02 2014-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP6650719B2 (ja) 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
WO2017169220A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 受光装置、撮像装置および電子機器
JP2018006551A (ja) 2016-06-30 2018-01-11 キヤノン株式会社 固体撮像装置の製造方法
JP6808481B2 (ja) 2016-12-27 2021-01-06 キヤノン株式会社 半導体装置、システム、および、半導体装置の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601980A (ja) 1983-06-20 1985-01-08 Hitachi Ltd 固体撮像素子
JPH01205462A (ja) 1988-02-10 1989-08-17 Matsushita Electron Corp 半導体素子
JPH06125069A (ja) 1992-10-09 1994-05-06 Sony Corp 固体撮像素子及びその作製方法
JPH06326289A (ja) 1993-05-10 1994-11-25 Olympus Optical Co Ltd 固体撮像装置
JPH07335890A (ja) 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2878137B2 (ja) * 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
JP2586345B2 (ja) * 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
JP3424360B2 (ja) 1994-12-08 2003-07-07 株式会社日立製作所 固体撮像装置
EP0757475B1 (en) 1995-08-02 2004-01-21 Canon Kabushiki Kaisha Solid-state image sensing device with common output line
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
JP3408045B2 (ja) 1996-01-19 2003-05-19 キヤノン株式会社 光電変換装置
US5986297A (en) * 1996-05-22 1999-11-16 Eastman Kodak Company Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
US6137127A (en) * 1997-08-07 2000-10-24 Foveonics, Inc. Low leakage active pixel using spacer protective mask compatible with CMOS process
JP3814379B2 (ja) 1997-09-01 2006-08-30 キヤノン株式会社 光電変換装置
JPH11111974A (ja) 1997-09-30 1999-04-23 Matsushita Electron Corp 半導体装置およびその製造方法
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
JPH11187307A (ja) 1997-12-17 1999-07-09 Canon Inc 撮像装置及び撮像方法
US6160282A (en) * 1998-04-21 2000-12-12 Foveon, Inc. CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance
JP3554483B2 (ja) * 1998-04-22 2004-08-18 シャープ株式会社 Ｃｍｏｓ型固体撮像装置
KR100291179B1 (ko) 1998-06-29 2001-07-12 박종섭 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법
KR100464955B1 (ko) * 1998-06-29 2005-04-06 매그나칩 반도체 유한회사 메모리소자와 함께 집적화된 씨모스 이미지센서
US6025267A (en) * 1998-07-15 2000-02-15 Chartered Semiconductor Manufacturing, Ltd. Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices
US6348389B1 (en) * 1999-03-11 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming and etching a resist protect oxide layer including end-point etch
JP3307372B2 (ja) 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
JP3884600B2 (ja) 1999-11-29 2007-02-21 富士通株式会社 光電変換装置及びその製造方法
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP3782297B2 (ja) 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
JP3664939B2 (ja) 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
JP3919476B2 (ja) 2000-08-07 2007-05-23 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
US7476560B2 (en) 2009-01-13
EP1075028B1 (en) 2012-07-18
EP2270861A3 (en) 2011-02-09
US7342269B1 (en) 2008-03-11
EP2325887B1 (en) 2016-07-27
EP2325887A3 (en) 2011-08-03
US20080070341A1 (en) 2008-03-20
TW513783B (en) 2002-12-11
JP2001111022A (ja) 2001-04-20
EP1075028A2 (en) 2001-02-07
EP2325887A2 (en) 2011-05-25
EP1075028A3 (en) 2008-06-04
EP2270861A2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
JP3624140B2 (ja) 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
US9825077B2 (en) Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system
US8952433B2 (en) Solid-state image sensor, method of manufacturing the same, and imaging system
US8896137B2 (en) Solid-state image pickup device and a method of manufacturing the same
US6548352B1 (en) Multi-layered gate for a CMOS imager
US6563187B1 (en) CMOS image sensor integrated together with memory device
JP3723124B2 (ja) 固体撮像装置
US7385270B2 (en) Semiconductor device and manufacturing method thereof
JP2008060356A (ja) 光電変換装置及び撮像システム
JP2006245540A (ja) Ｃｍｏｓイメージセンサ、その単位画素及びその製造方法
JP4449106B2 (ja) Ｍｏｓ型固体撮像装置及びその製造方法
JP2921567B1 (ja) 固体撮像装置およびその製造方法
JP4994747B2 (ja) 光電変換装置及び撮像システム
KR100870822B1 (ko) 버팅콘택을 이용한 씨모스 이미지센서 제조방법
US20190198537A1 (en) Photoelectric conversion device and manufacturing method of the photoelectric conversion device
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
JP2012146989A (ja) 光電変換装置及び撮像システム
KR100587137B1 (ko) 픽셀의 센싱노드에서 자기정렬 실리실사이드층이 블로킹된ｃｍｏｓ 이미지센서 및 그 제조 방법
JP2004247647A (ja) フォトダイオードおよびイメージセンサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3624140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

EXPY Cancellation because of completion of term