JP3624140B2 - Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera - Google Patents
Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera Download PDFInfo
- Publication number
- JP3624140B2 JP3624140B2 JP2000232108A JP2000232108A JP3624140B2 JP 3624140 B2 JP3624140 B2 JP 3624140B2 JP 2000232108 A JP2000232108 A JP 2000232108A JP 2000232108 A JP2000232108 A JP 2000232108A JP 3624140 B2 JP3624140 B2 JP 3624140B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- layer
- mos transistor
- semiconductor
- semiconductor compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 168
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 206
- 238000009792 diffusion process Methods 0.000 claims description 114
- 150000001875 compounds Chemical class 0.000 claims description 101
- 239000003870 refractory metal Substances 0.000 claims description 97
- 239000012535 impurity Substances 0.000 claims description 46
- 230000002093 peripheral effect Effects 0.000 claims description 43
- 230000000903 blocking effect Effects 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 239000003963 antioxidant agent Substances 0.000 claims description 9
- 230000003078 antioxidant effect Effects 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 257
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 21
- 229910021332 silicide Inorganic materials 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Description
【0001】
【発明の属する技術分野】
本発明は、デジタルスチルカメラ、デジタルビデオカメラ、イメージスキャナーなどの情報処理装置に用いられる光電変換装置とその製造方法、とくに受光部で発生した電荷を読み出すための周辺回路を有する光電変換装置とその製造方法、およびデジタルスチルカメラ又はデジタルビデオカメラに関するものである。
【0002】
【従来の技術】
被写体の画像を電気信号に変換する光電変換装置として、CCD型やMOS型の半導体装置がある。近来、光電変換装置の画像読み取り速度の向上が求められており、その手段として周辺回路の高速化、種々の周辺回路を光電変換部と同一のチップに集積するなどが行われている。特にMOS型光電変換装置は、MOS製造プロセスによって、光電変換部と周辺回路部を共通の製造方法で製造できるため、両者の同一チップへの集積化が比較的容易である。MOS型光電変換装置としては、受光部と信号処理用のMOSトランジスタからなる装置が、米国特許第5698844号、5861620号、5955753号等の明細書に記載されている。
【0003】
図12は従来のMOS型の光電変換装置の回路図である。図12において、1は受光素子としてのダイオード、2は受光素子1で発生した電荷を転送するための転送用MOSトランジスタ、3は転送された電荷をゲート電極にリセットパルスが印加されてリセット動作を行うリセット用MOSトランジスタである。4は選択パルスをゲート電極に印加してオンする選択用MOSトランジスタ、5はフローティングゲートに転送された電荷を増幅する増幅用MOSトランジスタである。信号電荷は、トランジスタ4、5からなるソースホロワから、転送パルスにより転送動作を行う転送用MOSトランジスタ8を介して、蓄積容量7に一旦蓄積され、その後、蓄積容量7の電荷を出力MOSトランジスタ11、アンプ9を通じて増幅された信号として出力端子10から出力される。
【0004】
図13は受光素子1と、転送MOSトランジスタ2、及びリセット用トランジスタ3からなる光電変換部41の断面構造と、周辺回路部42を構成しているMOSトランジスタの断面構造を示している。21は半導体基板、22は半導体基板とは異なる導電型のウエル、23はLOCOSと呼ばれる選択酸化法により形成された素子分離領域、25は受光素子1の受光部となる半導体拡散層、38は絶縁層である。32、33はソース・ドレイン、31はゲート電極である。絶縁層38に形成されるべきコンタクトホールとその中に形成される電極は省略して図示している。
【0005】
また、MOSトランジスタを用いたロジック回路では、高速動作を目的として、ソース・ドレイン、ゲート電極に高融点金属の半導体化合物を選択的に形成するサリサイド(セルフアラインシリサイド)構造が使用されている。このサリサイド構造のMOSトランジスタの断面を図14に示す。
【0006】
図14において、半導体基板121上にウエル122が形成され、ゲート131とドレイン132とソース133が形成され、それらの上面にコバルトシリサイドのようなシリサイド層130が形成されている。
【0007】
そして、このMOSトランジスタの上に絶縁保護層138を積層して、ゲート電極136、ソース電極137、ドレイン電極135を形成してロジック回路が生成される。
【0008】
又、特開平6−326289号公報には、CMD素子(チャージモジュレイションデバイス)のソース・ドレイン上にのみシリサイド膜を設けた固体撮像装置が開示されている。
【0009】
【発明が解決しようとする課題】
しかしながら、CMD素子では多結晶シリコンのゲート電極を通して受光し、その下のチャネル領域に光により生成された電荷を蓄積するものであるため、感度の点で不十分であった。
【0010】
一方、高速動作を目的として、図14に示したようなサリサイド構造をMOS型の光電変換装置に採用すると、光電変換部のリーク電流が増大し、光電変換特性を劣化させることがあった。
【0011】
本発明の目的は、光電変換部の特性を劣化させることなく、高速動作可能な光電変換装置及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、2次元行列状に配置された前記光電変換部にあるMOSトランジスタのゲート電極とソース・ドレインの上面は、コンタクトホール底部を除いて、前記絶縁層に接していることを特徴とする。
また、本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、前記光電変換部は、増幅用MOSトランジスタ、リセット用MOSトランジスタ及び選択用MOSトランジスタを含み、これらのMOSトランジスタのゲート電極とソース・ドレインには前記高融点金属の半導体化合物層が設けられており、前記光電変換部は、更に転送用MOSトランジスタを含み、前記転送用MOSトランジスタのゲート電極の少なくとも一部とソース・ドレインのうち一方には前記高融点金属の半導体化合物層が設けられていることを特徴とする。
また、本発明の光電変換装置は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置において、前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、前記光電変換部のMOSトランジスタのソース・ドレインは、互いに不純物濃度の異なる少なくとも2つの領域を有しており、且つそのうち不純物濃度の高い領域のコンタクトホール底部を除く部分には、前記高融点金属の半導体化合物層が形成されておらず、前記周辺回路部のMOSトランジスタは、互いに不純物濃度の異なる少なくとも2つの領域を有しており、且つそのうち不純物濃度の高い領域上に前記高融点金属の半導体化合物層が形成されていることを特徴とする。
【0013】
本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層を覆うように絶縁膜を形成する工程、前記半導体化合物形成阻止層と前記絶縁膜とを貫通するコンタクトホールを形成する工程、前記コンタクトホールに導電体を充填する工程、を含むことを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層を除去した後、前記半導体拡散層を覆うように絶縁膜を形成する工程、含むことを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体化合物形成阻止層の上に、前記半導体化合物形成阻止層とは屈折率の異なる層を設ける工程、を含み、前記半導体化合物形成阻止層とは屈折率の異なる層は、窒化シリコン又は窒化酸化シリコンであることを特徴とする。
また、本発明の光電変換装置の製造方法は、光電変換部とその光電変換部からの信号を処理する周辺回路部とが同一の半導体基板に配設された光電変換装置の製造方法において、前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、前記半導体基板にウエルと素子分離領域を形成する工程、MOSトランジスタのゲート電極となるポリシリコン層を形成する工程、前記半導体拡散層を形成する工程、前記MOSトランジスタのソース・ドレインとなる低不純物濃度領域を形成する工程、前記ポリシリコン層の側壁にサイドスペーサを形成する工程、前記低不純物濃度領域内に高不純物濃度領域を形成する工程、前記半導体基板上に酸化シリコン膜を形成する工程、前記半導体拡散層上の前記酸化シリコン膜を残して、前記ポリシリコン層上及び前記高不純物濃度領域上の前記酸化シリコン膜を除去する工程、高融点金属と高融点金属の酸化防止層を堆積する工程、熱処理工程、前記高融点金属の未反応層と前記酸化防止層を除去する工程、を含むことを特徴とする。
【0014】
本発明によれば、少なくとも受光部となる半導体拡散層に高融点金属の半導体化合物層が接していないので、受光部におけるリーク電流を抑制できる。
【0015】
また、すくなくとも周辺回路を構成するMOSトランジスタは、そのゲート電極、ソース、ドレインにそれぞれ高融点金属の半導体化合物層が設けられているので抵抗が小さく、微細トランジスタであっても高速動作が可能である。
【0016】
【発明の実施の形態】
本発明による光電変換装置について、図1、図2を用いて説明する。
【0017】
図1は光電変換装置の模式的断面図、図2はこの光電変換装置の1画素に相当する部分の回路図である。ここで、光電変換部は、受光素子1と転送用MOSトランジスタ2とリセットMOSトランジスタ3と、増幅用MOSトランジスタ5と選択用MOSトランジスタ4を含んでいる。
【0018】
図1では、光電変換部41のうち、このうち受光素子1、転送用MOSトランジスタ2、リセット用MOSトランジスタ3の断面構造と、その光電変換部41からの信号を処理する周辺回路部42を構成するMOSトランジスタの断面構造を示している。
【0019】
各MOSトランジスタを接続する電極や配線は省略されているが、配線(回路)の一例は、図2に示すとおりである。
【0020】
受光素子1としてのホトダイオードに光が入射し発生した電荷(ここでは電子)は、ホトダイオードのカソードに蓄積される。この電荷は転送用MOSトランジスタ2により増幅用MOSトランジスタのゲートに転送されてゲート電位が変化する。選択用MOSトランジスタ4により増幅用MOSトランジスタ5のドレインに電圧が印加されると増幅用MOSトランジスタ5のソースから増幅された信号が読み出される。そして、信号が読み出される直前又は読み出した後に増幅用MOSトランジスタ5のゲートは基準電位にリセットされる。
【0021】
図2は本発明の光電変換装置に用いられる回路の一例であり、本発明はMOS型と呼ばれる全てのタイプの光電変換装置に用いることができる。
【0022】
図1において、12は転送用MOSトランジスタ2のゲート電極、13はリセット用MOSトランジスタ3のゲート電極である。14は受光部となる半導体拡散層であり、ウエル22と反対導電型の半導体からなる。可視光における感度を良好にするために、必要に応じて接合深さを他の拡散層より深くするとよい。15は浮遊拡散層であり、ウエル22と反対導電型の半導体からなる。16はリセット用の基準電圧が与えられる拡散層である。26は、LDD(LightlyDoped Drain)構造を提供するための低不純物濃度拡散層であり、拡散層15、16、32、33と同じ導電型でかつそれらよりも不純物濃度が低い。
【0023】
また、27は絶縁材料などからなるサイドスペーサ、29は、半導体拡散層14などの表面において発生するリーク電流を抑制し、高融点金属の半導体化合物の形成を阻止するためにも機能する絶縁膜である。
【0024】
転送用MOSトランジスタのソースは受光部となる半導体拡散層14と共通化されており、転送用MOSトランジスタのドレインとリセット用MOSトランジスタのドレインは共通化されており、浮遊拡散層15を構成している。浮遊拡散層15は増幅用MOSトランジスタ5に不図示の電極を通して接続されており、拡散層16も不図示のリセット用基準電圧配線に電極を通して接続されている。
【0025】
周辺回路部42のMOSトランジスタにおいては、31がポリシリコンなどからなるゲート電極、32,33はソース又はドレインとなる拡散層であり、ウエル22と反対導電型の半導体からなり、低濃度不純物拡散層26よりも不純物濃度が高い。
【0026】
30が高融点金属の半導体化合物層であり、MOSトランジスタのポリシリコン製ゲート電極31の上面及びソース・ドレインとなる拡散層32,33の上面に設けられており、それらの抵抗値を低くする役目を担っている。
【0027】
一方、ホトダイオードの受光部となる半導体拡散層14の上面やMOSトランジスタ2、3のゲート電極の上面やソース・ドレインの上面には高融点金属の半導体化合物層は形成されておらず、これらの上面は絶縁層29に接している。半導体拡散層14や浮遊拡散層15の上面に低抵抗の層があるとその表面においてリーク電流が発生しやすい。とくに半導体拡散層14や浮遊拡散層15の端部、即ち素子分離領域23やゲート電極との境界付近でPN接合が終端するところでは、リーク電流が起こりやすい。よって、少なくともこれらの半導体拡散層14や浮遊拡散層15の端部には高融点金属の半導体化合物層のような低抵抗の層を設けないようにして、酸化シリコンのような絶縁膜で端部表面を覆うことが望ましい。又、受光部での光電変換効率を高めるためにも半導体拡散層の光入射側には高融点金属の半導体化合物層を設けないようにする。
【0028】
但し、絶縁層にコンタクトホールを形成してゲート電極や拡散層に電気的に接続される電極を設ける場合には、そのコンタクトホール底部においては導電体材料の層として高融点金属やその半導体化合物の層が形成され得る。
【0029】
ここで、リーク電流について述べる。
【0030】
図3(a)に示すように、半導体拡散層14にもシリサイド層14を形成した場合、その部分の抵抗が低くなる。そうすると、半導体拡散層14の端部14AのPN接合がシリサイドにより短絡しリーク電流が発生するのである。こうしたリーク電流は非常に少ないために通常のMOSトランジスタでは、それほど問題にならないが、光電変換装置においてはノイズ特に固定パターンノイズとなって現れる。
【0031】
そこで、図3(b)に示すように、半導体拡散層14の端部14Aを絶縁層29で覆って保護する。このように拡散層14の端部14AのPN接合が絶縁層に接触して保護されるので、リーク電流の発生を防止できる。そして、サリサイドプロセスにおいて、高融点金属との反応を防止する。この効果は本発明の全ての実施形態に共通にいえることである。
【0032】
本発明において、高融点金属の半導体化合物層を設けずに、絶縁膜で表面を覆う個所は、受光部となる半導体拡散層14だけであってもよい。或いは半導体拡散層14と転送用MOSトランジスタ2のゲート電極とソース・ドレインだけは高融点金属の半導体化合物層を設けないようにしてもよい。更には、リセット用MOSトランジスタ3、増幅用MOSトランジスタ5、選択用MOSトランジスタ4のうち少なくともいずれか一種と受光部となる半導体拡散領域14には高融点金属の半導体化合物層を設けないようにしてもよい。
【0033】
又、転送用MOSトランジスタ2を用いずに、受光部となる半導体拡散層14を増幅用MOSトランジスタ5のゲートに直結する回路の場合には、半導体拡散層14には高融点金属の半導体化合物層を設けず、増幅用、リセット用、選択用の各MOSトランジスタには高融点金属の半導体化合物層を設けることができる。或いは、半導体拡散層14とリセット用MOSトランジスタのソース又はドレインを共通にする場合には、その共通の層のみ高融点金属の半導体化合物層を設けないようにすることもできる。
【0034】
更には、1画素にあたる光電変換部が一つのホトダイオードと1つの転送用MOSトランジスタのみからなる回路構成の場合には、受光部となる半導体拡散層のみ高融点金属の半導体化合物層を設けないようにするか、転送用MOSトランジスタにも高融点金属の半導体化合物層を設けないようにする。
【0035】
以上説明したように、光電変換部の回路構成は多種類に及ぶが、いずれにしても、少なくとも受光部となる半導体拡散層には高融点金属の半導体化合物層を設けない。そして、半導体拡散層以外のゲート電極やソース・ドレインは必要に応じて高融点金属の半導体化合物層を設けるか否かを選択する。
【0036】
より好ましくは、2次元行列状に光電変換部を配列する場合には、後述する実施形態の一つのようにこの光電変換部全体には高融点金属の半導体化合物層を設けず、光電変換部外の周辺回路のMOSトランジスタのみ高融点金属の半導体化合物層を設けると良い。
【0037】
又、受光部となる半導体拡散層のみ高融点金属の半導体化合物層を設けないようにするには、高融点金属の半導体化合物形成阻止層の端部の位置あわせを高精度に行わねばならない。そこで、後述する別の実施形態のように半導体化合物形成阻止層の端部が、受光素子に隣接するゲート電極上に配置されるように端部を位置決めするとよい。
【0038】
本発明に用いられる周辺回路部としては、シフトレジスタ、ノイズ除去回路、増幅器、サンプル&ホールド回路、ADコンバータ、タイミングジェネレータ、プログラマブルゲインアンプ、対数圧縮回路などが必要に応じて適宜組合わされてワンチップ化される。よって、これらを構成するMOSトランジスタに高融点金属の半導体化合物層を設け、動作速度を高めるとよい。
【0039】
更には、各種ロジック回路やメモリなどをワンチップ化する場合には、これらを構成するMOSトランジスタにも高融点金属の半導体化合物層を設ける。
【0040】
周辺回路部はCMOS製造プロセスにより作製されたnMOSトランジスタとpMOSトランジスタを用いて構成されることが、好ましく、それぞれLDD構造のMOSトランジスタであることが望ましい。
【0041】
本発明に用いられる高融点金属は、耐火性金属などとも呼ばれるものであり、チタン、ニッケル、コバルト、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナからなる群から選択される少なくとも一種、あるいはそれを主成分とする合金である。
【0042】
本発明に用いられる高融点金属の半導体化合物層は、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドからなる群から選択される少なくとも一種からなる。あるいは上述した合金の珪化物であってもよい。
【0043】
本発明に用いられる拡散層を覆う絶縁層としては、ノンドープの酸化シリコンや、リン及び/又はボロンがドープされた酸化シリコンが好ましくもちいられるが、その他に窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を用いることもできる。
【0044】
又、受光部となる半導体拡散層に入射する光の反射成分を抑制するために、この絶縁層に反射防止膜としての機能を持たせても良い。具体的には、後述するように、酸化シリコンからなる絶縁層の上に、窒化シリコン又は窒化酸化シリコンなどの屈折率の大きな絶縁層を積層するとよい。
【0045】
本発明においては、高融点金属の半導体化合物形成阻止するために、高融点金属の堆積前に、半導体拡散層の上面などに、ノンドープの酸化シリコンや、リン及び/又はボロンがドープされた酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を形成し、下地の半導体を保護する。この絶縁体は、上移した拡散層を覆う絶縁層として残してもよいし、高融点金属の半導体化合物を形成した後に除去してもよい。
【0046】
本発明に用いられる半導体拡散層14の不純物濃度は1×1016cm−3から1×1018cm−3,接合深さは0.2μmから0.5μm、本発明に用いられる低不純物濃度のソース・ドレイン拡散層26の不純物濃度は1×1017cm−3から1×1019cm−3,接合深さは0.05μmから0.3μm、本発明に用いられる高不純物濃度のソース・ドレイン拡散層15、16、32、33の不純物濃度は1×1019cm−3から1×1021cm−3,接合深さは0.1μmから0.5μm,から選択するとよい。
【0047】
【実施例】
(第1の実施例)
本発明の第1実施例における光電変換装置の製造方法について図4(a)〜図4(e)を参照して説明する。
【0048】
まず、図4(a)に示すように、シリコンなどの半導体基板21上にp型ウエル22とn型ウエル(図示せず)を形成し、選択酸化法などにより、素子分離領域23を形成する。尚、図4(a)〜図4(e)では光電変換部41と周辺回路部42を、隣接させて描いている。
【0049】
続いて、各MOSトランジスタのポリシリコンゲート電極12、13、31を形成した後、N型不純物を導入して受光部を構成するフォトダイオードの半導体拡散層14を形成する。ゲート電極をマスクにしたイオン注入によりN型不純物を導入し、ゲート電極側面に自己整合した低不純物濃度のソース・ドレイン拡散層26を形成する。そして酸化シリコンなどの絶縁体を堆積し、その絶縁体をエッチバックする。こうして、ゲート電極12、13、31の側壁にサイドスペーサ27を形成する。そして、ゲート電極とサイドスペーサをイオン注入用のマスクにしてN型不純物を導入し、サイドスペーサ側面に自己整合した高不純物濃度のソース・ドレイン拡散層15、16、32、33を形成する。こうして図4(b)に示したような構造が得られる。
【0050】
図4(c)に示すように、CVD法、PVD法などにより酸化シリコン膜のような高融点金属の半導体化合物形成阻止層29を成膜し、光電変換部41にのみその層を残し、選択的に周辺回路部41の阻止層29を除去する。
【0051】
CVDやスパッタなどにより、Coのような高融点金属(不図示)とTiNのような高融点金属の酸化防止層(不図示)を連続成膜する。これらの膜を熱処理することでMOSトランジスタのゲート電極やソース・ドレインを構成しているシリコンと高融点金属とを反応(シリサイド化)させ高融点金属の半導体化合物層を形成する。続いて、阻止層29の上などに残った高融点金属の未反応層(不図示)と、高融点金属の酸化防止層を酸溶液に浸して除去し、再び熱処理を行う。こうして図4(d)に示すように、コバルトシリサイドのような高融点金属の半導体化合物層30を形成する。
【0052】
BPSGのような絶縁層を成膜し、コンタクトホールを形成して、その中に電極37を形成する。また、配線39を形成する。こうして図4(e)に示す構造がえられる。光電変換部41のゲート電極や拡散層は、コンタクトホール底部を除いて、絶縁膜で覆われて保護されている。
【0053】
シリサイド化する高融点金属はCo以外にも、上述した材料を用いることが可能であり、シリサイド化については、例えば特開平7−335890号公報などに記載されている。また、酸化防止層も必要に応じて形成すれば良いものである。
【0054】
以上の説明はnMOSトランジスタを用いた例について説明したが、CMOSプロセスで光電変換装置を作製する場合には、導電型を変えれば同じようにpMOSトランジスタを作ることができる。
【0055】
以上、本発明の第1の実施例において、光電変換素子部41においては高融点金属のシリサイド層が存在せず、周辺回路部42においてはMOSトランジスタのソース・ドレインとゲート電極上に高融点金属のシリサイド層が形成されるために、各領域の抵抗を小さくでき、周辺回路部42で高速の回路動作が可能となる。また、光電変換部41では、リーク電流の増大が無く、光電変換特性の劣化はない。
【0056】
(第2の実施例)
本発明の第2の実施例はMOS型光電変換装置において、各光電変換部41の信号電荷を転送する転送用MOSのゲート電極上を境に、受光部14上以外の個所に、サリサイド構造を採用するものである。これにより、受光部となる半導体拡散層に隣接するゲート電極の上面の少なくとも一部が絶縁層に接することになる。換言すると受光部に隣接するゲート電極の上面に高融点金属の半導体化合物層の端部が配置されることになる。
【0057】
第2実施例では、光電変換部41のフォトダイオードの半導体拡散層14上のみ、高融点金属がなく光電変換部41の転送用MOSトランジスタ2のドレイン15、リセット用MOSトランジスタ3、ソースホロワを構成する増幅用MOSトランジスタ、選択用MOSトランジスタ(図上奥行き方向に形成されている)をサリサイド構造にすることにより、第1実施例と比較し、光電変換部の各MOSの動作速度をアップさせ、より高速な動作を実現することを目的とする。
【0058】
以下、図5(a)〜図5(d)を参照して説明する。
【0059】
図5(a)に示すように、第1の実施例と同様にしてウエル22、素子分離領域23、ゲート電極12、13、31、半導体拡散層14、低不純物濃度のソースドレイン拡散層26,高不純物濃度のソースドレイン拡散層15、28、32、33を形成する。
【0060】
図5(b)に示すように、第1の実施例と同様に阻止層29を成膜し、転送用MOSトランジスタ2のゲート電極12上に端部29Aが配置されるように、半導体拡散層14上を除き、選択的に阻止層29を除去する。
【0061】
第1実施例と同様に、スパッタなどにより、高融点金属、酸化防止層を連続成膜し、熱処理を行うことでシリサイド化する。阻止層29の上部や素子分離領域の上部などにある高融点金属の未反応層と酸化防止層を酸溶液に浸し除去し、再び熱処理を行う。こうして図5(c)に示すように、高融点金属の半導体化合物層30を形成する。
【0062】
図5(d)に示すように、第1の実施例と同様にして阻止層29を残した状態で、層間絶縁層38を成膜し、コンタクトホールを開けて、電極37を形成し、配線39を形成する。
【0063】
以上、本発明の第2の実施例において、光電変換素子部41の受光部上においては高融点金属のシリサイド層が存在せず、光電変換部41の転送用MOSトランジスタ2とリセット用MOSトランジスタ3とソースフォロワとなる増幅用MOSトランジスタ5と選択用MOSトランジスタ4および周辺回路部42のMOSトランジスタのソース・ドレインとゲート電極上に高融点金属のシリサイド層が形成される。そのために各領域の抵抗を小さくでき、高速の回路動作が可能となる。また、光電変換部41ではリーク電流の増大は小さく、光電変換特性の大きな劣化はない。
【0064】
(第3の実施例)
本発明の第3の実施例はMOS型光電変換装置において、高融点金属のシリサイド層を形成しない領域を作るための阻止層をゲート電極の側壁に形成されるサイドスペーサと共用するものである。
【0065】
まず、図6(a)に示す構造を、作製する。光電変換部41および周辺回路部42のMOSトランジスタ製造方法のうち、図6(a)に示すように、ウエル22、素子分離23、ゲート電極12、13、31、半導体拡散層14、低不純物濃度のソース・ドレイン拡散層26形成までは、第1実施例と同じである。
【0066】
図6(b)に示すように、半導体拡散層14の上面に半導体化合物形成阻止層及びサイドスペーサとなる膜57を形成する。具体的には、CVD法などにより、酸化シリコンのような膜57を成膜し、半導体拡散層14上のみホトレジストから形成されたエッチングマスク(不図示)57で覆い、他の部分に露出している部分のみ反応性イオンエッチングで除去し、エッチングマスクを除去する。こうして、半導体拡散層14上は膜57が残り、他の部分はゲート電極の側壁にのみ膜57が残る。
【0067】
この後、低濃度のソース・ドレイン拡散層26の領域にサイドスペーサをマスクとした自己整合プロセスにより、選択的に高不純物濃度のソース・ドレイン拡散層15、28、32、33を形成する。次に、第1の実施例と同様に、スパッタなどにより、高融点金属層と酸化防止層を連続成膜し、熱処理を行うことでシリサイド化させる。膜57上に残った未反応層と酸化防止層を酸溶液に浸して除去し、再び熱処理を行い、シリサイド層30を形成する。層間絶縁膜38を成膜し、コンタクトホールを開け、電極37と配線38を形成するこうして、図6(c)に示す構造が得られる。
【0068】
ここでは、高不純物濃度のソース・ドレイン拡散層を形成した後、シリサイド層を形成したが、シリサイド層30を形成した後、イオン注入を行い高不純物濃度のソース・ドレイン拡散層を形成してもよい。
【0069】
本実施例ではサリサイド構造を採用しない部分の保護膜をゲート電極の側壁に形成するサイドスペーサと共用するため、製造コストを低く抑えることができる。
【0070】
(第4の実施例)
図7は、本実施例による光電変換装置の断面を示す。
【0071】
図1の構成と異なる点は、高融点金属の半導体化合物形成阻止層としても機能した絶縁層29の上に、可視光における屈折率が大きい絶縁層59を設けた点と、半導体拡散層14にのみ実質的に光が入射するように、開口部56を有する遮光膜58を設けた点にある。
【0072】
絶縁層29の厚さは5nm〜300nmの範囲から選択し、絶縁層59の厚さは7nm〜120nmの範囲から選択すると反射防止の効果があり,さらに,絶縁層29の厚さを100nm〜300nmの範囲から選択し、絶縁層59の厚さを50nm〜120nmの範囲から選択すればなおよい。
【0073】
例えば、波長450nmの青色光に対して最適な厚さは、絶縁層29として酸化シリコン(屈折率1.46)を選択し、絶縁層59として窒化シリコン(屈折率2.00)を選択した場合、それぞれ154nmと57nmである。波長550nmの緑色光に対して最適な厚さは、絶縁層29として酸化シリコンを選択し、絶縁層59として窒化シリコンを選択した場合、それぞれ188nmと69nmである。波長650nmの赤色光に対して最適な厚さは、絶縁層29として酸化シリコンを選択し、絶縁層59として窒化シリコンを選択した場合、それぞれ223nmと81nmである。
【0074】
又、絶縁層59として窒化酸化シリコン(屈折率1.65)を選択した場合の最適膜厚は、青、緑、赤色に対して、それぞれ68nm、84nm,99nmとなる。
【0075】
反射防止膜としての効果は次のとおりである。
【0076】
例えば波長550nmの光において、酸化シリコンからなる絶縁層29の厚さを188nmとし、窒化シリコンからなる絶縁層59の厚さを69nmとした場合、反射率は約6%となるのに対して、窒化シリコンからなる絶縁層59を設けなかった場合には27%に増えてしまう。
【0077】
遮光層58は、電源ラインのような高基準電圧供給用の配線や、アースラインのような低基準電圧供給用の配線と兼用されていてもよいし、別途独立に設けてもよいし、場合によっては設けなくてもよい。
【0078】
(第5の実施例)
図8は、本実施例による受光部とその近傍の断面構造を示している。ここでは、光入射により発生した電荷を蓄積するN型の半導体拡散層14と絶縁層29の間に、P型の半導体拡散層22Aを設けて、絶縁層と半導体の界面の欠陥に因る暗電流を防止するとともに、PN接合をN型半導体拡散層14の上下に設けて蓄積容量を大きくした埋め込みホトダイオード構造を提供している。
【0079】
これにより、アノードの一部を構成しているP型の半導体拡散層22Aの表面が絶縁層29で覆われていて、シリサイドのような高融点金属の半導体化合物層は形成されていない。
【0080】
もし、半導体拡散層22Aの表面に高融点金属が堆積されシリサイド反応を生じると、リーク電流が増えるばかりか、表面の薄いP型半導体拡散層22AのPN接合を破壊したりする恐れもある。よって、このような埋め込みダイオード構造の受光部を持つ光電変換装置において、受光部に高融点金属の半導体化合物を形成しないことが極めて有効である。
【0081】
(第6の実施例)
図9(a)〜図9(e)を参照して、本実施例による光電変換装置の製造方法を説明する。
【0082】
半導体基板を用意してP型のウエル22を形成した後、選択酸化法により素子分離領域23を形成する。そして、ゲート絶縁膜を形成した後、ゲート電極となる多結晶シリコンなどの導電体を堆積してパターニングする。
【0083】
次に、受光部となる部分以外をホトレジストから形成されたマスク(不図示)で覆い、N型の不純物をイオン注入して、N型の半導体拡散層14を形成する。この場合、図9(a)に示すように、基板表面の法線方向に対して30度傾斜した向きにイオン打ち込みを行うことによりPN接合がゲート電極の下に配置されるようにイオンを打ち込むとよい。傾斜角度は30度に限定されることはなく10度〜60度の範囲から適宜選択できる。
【0084】
そして、基板両面の法線方向に対して0度〜10度、図9(a)の矢印とは逆に傾斜した向きにP型の不純物のイオン打ち込みを行いP型の半導体拡散層22Aを形成する。こうするとゲート電極12下のN型半導体拡散層14の端部から離れた位置にP型半導体拡散層22Aの端部を配置することができる。
【0085】
さらに、低不純物濃度のソース・ドレインとなる拡散層26を形成するために、受光部となる領域をマスクして、N型不純物を注入する。この場合には、基板表面の法線方向に対して10度〜60度傾斜した方向から、基板を面内回転させつつイオン打ち込みを行い、MOSトランジスタの向きによらず、ゲート電極下に低不純物濃度ソース・ドレインの端部が配されるようにする。又、同様にpMOS用の低不純物濃度ソース・ドレイン(不図示)を形成する。
【0086】
次に、CVD法などにより酸化シリコンなどの絶縁体を堆積させたのち、反応性イオンエッチングなどによりその絶縁体をエッチバックして、ゲート電極12、13、31の側面にサイドスペーサ27を形成する。そして、光電変換部をホトレジストから形成されたイオン打ち込み用のマスク(不図示)とサイドスペーサとをマスクにしてN型不純物のイオン打ち込みを行いサイドスペーサに整合した高不純物濃度のソース・ドレイン拡散層15、28、32、33を形成する。又、同様にpMOS用の高不純物濃度ソース・ドレイン(不図示)を形成する。こうして図9(b)に示す構造が得られる。
【0087】
続いて、CVD法などにより、高融点金属の半導体化合物形成阻止層29、59として酸化シリコンなどの低屈折率の絶縁層と窒化シリコンや窒化酸化シリコンなどの高屈折率の絶縁層を形成する。これらの絶縁層を残す場合には、これらが反射防止膜として機能するようにそれぞれの膜厚を定める。そして、高融点金属の半導体化合物を形成すべきソース・ドレイン及びゲート電極を含む領域の絶縁層29、59をエッチングにより除去して、半導体拡散層32、33の表面とゲート電極31の表面を露出させる。こうして図9(c)に示す構造が得られる。
【0088】
そして、CVD又はスパッタリングにより、Coなど上述した高融点金属層と、TiNのような高融点金属窒化物の酸化防止層とを順次形成する。半導体化合物反応を生ずるに十分な温度で熱処理を行い、高融点金属の少なくとも下面側の部分を半導体と反応させて高融点金属の半導体化合物層30を形成する。硫酸と過酸化水素水の混合溶液などのエッチャントを用いて未反応の高融点金属層と酸化防止層とを除去する。こうして図9(d)に示したように自己整合的に高融点金属の半導体化合物層30を形成することができる。
【0089】
BPSGのような層間絶縁膜38を形成した後、必要に応じてCMP(機械化学研磨)やリフローにより表面を平坦化する。そして、層間絶縁膜38に反応性イオンエッチングによりコンタクトホールを開ける。CVDやスパッタリングにより、チタンと窒化チタンのようなバリアメタル61をコンタクトホールの底面と側面に形成した後、アルミニウム、銅、タングステンなどの金属或いはそれらのうち一種を主成分とする合金からなる導電体をCVD、スパッタリング、メッキなどの方法により形成しコンタクトホール内に電極61となる導電体を埋め込む。必要に応じて層間絶縁膜38の上面より上方にあるバリアメタルや導電体をエッチングやCMPにより除去する。再びバリアメタル62を形成し、又、アルミニウム、銅、タングステンなどの金属或いはそれらのうち一種を主成分とする合金からなる導電体をCVD、スパッタリング、メッキなどの方法により堆積しパターニングして配線62を形成する。こうして図9(e)に示す構造が得られる。
【0090】
(第7の実施例)
図10は本実施例による光電変換装置の断面構造を示している。
【0091】
本実施例では、ホトダイオードのカソードとなるN型拡散層14にはオーミックコンタクト用の高不純物濃度層が設けられ、これとバリアメタル61を介してコンタクトホール内の電極63に接続されている。転送用MOSトランジスタ2のソース・ドレイン15とゲート電極12の上面には高融点金属の半導体化合物層30が設けられている。半導体拡散層14のコンタクトホール部分は電極63と配線64により実質的に遮光されており、その部分を除くN型の半導体拡散層14の表面及びP型の半導体拡散層22Aの表面は酸化シリコンなどの層間絶縁膜38により覆われている。ここでは高融点金属の半導体化合物層30形成の際に用いた半導体化合物形成阻止層(不図示)は、その後の工程で除去した後に層間絶縁膜38を形成している。
【0092】
ここでは、MOSトランジスタとして転送用のものを図示したが、リセット用のMOSもこの図示したトランジスタと同じように構成できる。
【0093】
又、本例を変更して、ホトダイオードのカソードをMOSトランジスタのゲート12に接続すれば、図示されているトランジスタを増幅用MOSトランジスタとして用いることもできる。
【0094】
以上説明した各実施例では半導体の性質上、P型とN型を入れ替え、且つ電位の関係を逆にしても構成できることは明らかである。
【0095】
又、本発明の光電変換装置は、受光部を一列に並べたリニアセンサとして用いることもできるし、2次元行列状に並べたエリアセンサとして用いることもできる。
【0096】
エリアセンサの回路構成の一例を図11に示す。ここでは光電変換部41として2行2列の画素のみ示しているが、実用上は、例えば10万〜1000万画素が配列される。42Aは読み出し画素の選択用シフトレジスタや、リセット用画素の選択用シフトレジスタなどの行選択回路で構成される周辺回路、42Bは、水平シフトレジスタやサンプル&ホールド回路や低電流源を含む信号読み出し回路などで構成される周辺回路である。このような光電変換装置の場合、ウエハ上の光電変換部41にあたる領域に半導体化合物形成阻止層を設けてから、サイリサイドプロセスを施し、周辺回路部を42A、42BのMOSトランジスタに半導体化合物層を形成するとよい。
【0097】
図15は、本発明によるデジタルスチルカメラ又はデジタルビデオカメラなどの画像情報処理装置を示しており、71は光電変換装置に被写体の像を結像する光学レンズ、72は以上説明した光電変換装置、73はMPUを含む制御回路であり光電変換装置72から出力された画像信号を信号処理して記憶媒体75に記憶させる制御を行う。74は画像情報などを記憶媒体75に書き込む書き込み回路である。記録媒体75としては周知の半導体メモリー、磁気記録媒体、光記録媒体、光磁気記録媒体などを用いることができる。
【図面の簡単な説明】
【図1】本発明に係わる光電変換装置の模式的断面図である。
【図2】本発明に係わる光電変換装置の回路図である。
【図3】(a)は高融点金属の半導体化合物の層を形成した受光部の断面図、(b)は高融点金属の半導体化合物の層がない受光部の構成を示す模式的断面図である。
【図4】(a)〜(e)は、本発明の一実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図5】(a)〜(d)は、本発明の別の実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図6】(a)〜(c)は、本発明の更に別の実施例に係わる光電変換装置の製造方法を説明するための模式的断面図である。
【図7】本発明の他の実施例に係わる光電変換装置の模式的断面図である。
【図8】本発明の更に他の実施例に係わる光電変換装置の模式的断面図である。
【図9】(a)〜(e)は、本発明の更に他の実施例に係わる光電変換装置の製造方法を説明する模式的断面図である。
【図10】本発明の更に他の実施例に係わる光電変換装置の模式的断面図である。
【図11】本発明に用いられる光電変換装置の回路図である。
【図12】光電変換装置の回路図である。
【図13】従来の光電変換装置の模式的断面図である。
【図14】従来の論理回路用MOSトランジスタの断面図である。
【図15】本発明の光電変換装置を用いた画像情報処理装置の構成を示す模式図である。
【符号の説明】
1 受光素子
2 転送用MOSトランジスタ
3 リセットMOSトランジスタ
5 増幅用MOSトランジスタ
4 選択用MOSトランジスタ
12 転送用MOSトランジスタのゲート電極
13 リセット用MOSトランジスタのゲート電極
14 半導体拡散層
15 浮遊拡散層
16 拡散層
22 ウエル
23 素子分離領域
26 低不純物濃度拡散層
27 サイドスペーサ
29 絶縁膜
30 高融点金属の半導体化合物層
31 ゲート電極
32,33 拡散層
41 光電変換部
42 周辺回路部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion device used in an information processing apparatus such as a digital still camera, a digital video camera, and an image scanner, and a manufacturing method thereof, and in particular, a photoelectric conversion device having a peripheral circuit for reading out electric charges generated in a light receiving unit Manufacturing method, and Digital still camera or digital video camera It is about.
[0002]
[Prior art]
As a photoelectric conversion device that converts an image of a subject into an electrical signal, there are CCD type and MOS type semiconductor devices. In recent years, improvement in image reading speed of a photoelectric conversion device has been demanded. As means for such improvement, speeding up of peripheral circuits, integration of various peripheral circuits on the same chip as a photoelectric conversion unit, and the like have been performed. In particular, since a photoelectric conversion device and a peripheral circuit portion can be manufactured by a common manufacturing method by a MOS manufacturing process, MOS type photoelectric conversion devices can be relatively easily integrated on the same chip. As the MOS type photoelectric conversion device, a device including a light receiving portion and a signal processing MOS transistor is described in specifications such as US Pat. Nos. 5,698,844, 5,861,620, and 5,955,533.
[0003]
FIG. 12 is a circuit diagram of a conventional MOS photoelectric conversion device. In FIG. 12, 1 is a diode as a light receiving element, 2 is a transfer MOS transistor for transferring charges generated in the
[0004]
FIG. 13 shows a cross-sectional structure of the
[0005]
A logic circuit using a MOS transistor uses a salicide (self-aligned silicide) structure in which a high melting point metal semiconductor compound is selectively formed on the source / drain and gate electrodes for the purpose of high-speed operation. A cross section of this salicide MOS transistor is shown in FIG.
[0006]
In FIG. 14, a
[0007]
Then, an insulating
[0008]
Japanese Patent Application Laid-Open No. 6-326289 discloses a solid-state imaging device in which a silicide film is provided only on the source / drain of a CMD element (charge modulation device).
[0009]
[Problems to be solved by the invention]
However, the CMD element is insufficient in terms of sensitivity because it receives light through the gate electrode of polycrystalline silicon and accumulates the charge generated by the light in the channel region below it.
[0010]
On the other hand, when a salicide structure as shown in FIG. 14 is employed in a MOS type photoelectric conversion device for the purpose of high-speed operation, the leakage current of the photoelectric conversion unit increases and the photoelectric conversion characteristics may be deteriorated.
[0011]
An object of the present invention is to provide a photoelectric conversion device that can operate at high speed without deteriorating the characteristics of the photoelectric conversion unit, and a method for manufacturing the photoelectric conversion device.
[0012]
[Means for Solving the Problems]
The photoelectric conversion device according to the present invention includes a MOS transistor that forms the peripheral circuit portion in the photoelectric conversion device in which the photoelectric conversion portion and the peripheral circuit portion that processes a signal from the photoelectric conversion portion are disposed on the same semiconductor substrate. On the source / drain and the gate electrode, there is a refractory metal semiconductor compound layer, and the upper surface of the semiconductor diffusion layer serving as the light receiving portion of the photoelectric conversion portion is in contact with the insulating layer. The top surfaces of the gate electrodes and the source / drain of the MOS transistors in the photoelectric conversion units arranged in a two-dimensional matrix are in contact with the insulating layer except for the bottoms of the contact holes. It is characterized by that.
Further, the photoelectric conversion device of the present invention forms the peripheral circuit portion in the photoelectric conversion device in which the photoelectric conversion portion and the peripheral circuit portion for processing a signal from the photoelectric conversion portion are provided on the same semiconductor substrate. There is a semiconductor compound layer of a refractory metal on the source / drain and the gate electrode of the MOS transistor, the upper surface of the semiconductor diffusion layer serving as the light receiving part of the photoelectric conversion part is in contact with the insulating layer, and the photoelectric conversion part is The MOS transistor for amplification, the MOS transistor for reset, and the MOS transistor for selection are provided, the gate electrode and the source / drain of these MOS transistors are provided with the semiconductor compound layer of the refractory metal, and the photoelectric conversion unit includes: Further, it includes a transfer MOS transistor, and at least a part of the gate electrode of the transfer MOS transistor and the source / drain Wherein the semiconductor compound layer of the refractory metal on one Chi has provided .
Further, the photoelectric conversion device of the present invention forms the peripheral circuit portion in the photoelectric conversion device in which the photoelectric conversion portion and the peripheral circuit portion for processing a signal from the photoelectric conversion portion are provided on the same semiconductor substrate. There is a semiconductor compound layer of a refractory metal on the source / drain and the gate electrode of the MOS transistor, the upper surface of the semiconductor diffusion layer serving as the light receiving portion of the photoelectric conversion portion is in contact with the insulating layer, and the MOS of the photoelectric conversion portion The source / drain of the transistor has at least two regions having different impurity concentrations, and the semiconductor compound layer of the refractory metal is formed in a portion other than the bottom of the contact hole in the region having a high impurity concentration. However, the MOS transistor in the peripheral circuit section has at least two regions having different impurity concentrations, and of these, impure Characterized in that it said refractory metal semiconductor compound layer is formed on the high concentration region .
[0013]
The method for manufacturing a photoelectric conversion device according to the present invention is the method for manufacturing a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit for processing a signal from the photoelectric conversion unit are disposed on the same semiconductor substrate. A step of covering the upper surface of the semiconductor diffusion layer serving as a light receiving portion with a semiconductor compound formation blocking layer, on a region serving as a source / drain of a MOS transistor not covered with the semiconductor compound formation blocking layer, and on a conductive layer serving as a gate electrode Forming a semiconductor compound layer of a refractory metal; Forming an insulating film so as to cover the semiconductor compound formation blocking layer, forming a contact hole penetrating the semiconductor compound formation blocking layer and the insulating film, and filling the contact hole with a conductor , Including.
Further, the method for manufacturing a photoelectric conversion device according to the present invention is the method for manufacturing a photoelectric conversion device in which the photoelectric conversion unit and the peripheral circuit unit for processing a signal from the photoelectric conversion unit are disposed on the same semiconductor substrate. A step of covering the upper surface of the semiconductor diffusion layer serving as a light receiving portion of the photoelectric conversion portion with a semiconductor compound formation blocking layer, a region serving as a source / drain of a MOS transistor not covered with the semiconductor compound formation blocking layer, and a conductive layer serving as a gate electrode Forming a refractory metal semiconductor compound layer thereon; and removing the semiconductor compound formation blocking layer, and then forming an insulating film so as to cover the semiconductor diffusion layer. .
Further, the method for manufacturing a photoelectric conversion device according to the present invention is the method for manufacturing a photoelectric conversion device in which the photoelectric conversion unit and the peripheral circuit unit for processing a signal from the photoelectric conversion unit are disposed on the same semiconductor substrate. A step of covering the upper surface of the semiconductor diffusion layer serving as a light receiving portion of the photoelectric conversion portion with a semiconductor compound formation blocking layer, a region serving as a source / drain of a MOS transistor not covered with the semiconductor compound formation blocking layer, and a conductive layer serving as a gate electrode Forming a semiconductor compound layer of a refractory metal thereon, and providing a layer having a refractive index different from that of the semiconductor compound formation blocking layer on the semiconductor compound formation blocking layer. The layer having a different refractive index from silicon is silicon nitride or silicon nitride oxide .
Further, the method for manufacturing a photoelectric conversion device according to the present invention is the method for manufacturing a photoelectric conversion device in which the photoelectric conversion unit and the peripheral circuit unit for processing a signal from the photoelectric conversion unit are disposed on the same semiconductor substrate. A step of covering the upper surface of the semiconductor diffusion layer serving as a light receiving portion of the photoelectric conversion portion with a semiconductor compound formation blocking layer, a region serving as a source / drain of a MOS transistor not covered with the semiconductor compound formation blocking layer, and a conductive layer serving as a gate electrode Forming a semiconductor compound layer of a refractory metal thereon, forming a well and an element isolation region on the semiconductor substrate, forming a polysilicon layer serving as a gate electrode of a MOS transistor, and forming the semiconductor diffusion layer A step of forming a low impurity concentration region to be a source / drain of the MOS transistor, and a side surface of the side wall of the polysilicon layer. Forming a sensor, forming a high impurity concentration region in the low impurity concentration region, forming a silicon oxide film on the semiconductor substrate, leaving the silicon oxide film on the semiconductor diffusion layer, A step of removing the silicon oxide film on the polysilicon layer and the high impurity concentration region, a step of depositing a refractory metal and an anti-oxidation layer of the refractory metal, a heat treatment step, an unreacted layer of the refractory metal, Removing the antioxidant layer. .
[0014]
According to the present invention, since the refractory metal semiconductor compound layer is not in contact with at least the semiconductor diffusion layer serving as the light receiving portion, leakage current in the light receiving portion can be suppressed.
[0015]
In addition, at least the MOS transistor constituting the peripheral circuit is provided with a refractory metal semiconductor compound layer at its gate electrode, source, and drain, respectively, so that the resistance is low, and even a fine transistor can operate at high speed. .
[0016]
DETAILED DESCRIPTION OF THE INVENTION
A photoelectric conversion device according to the present invention will be described with reference to FIGS.
[0017]
FIG. 1 is a schematic cross-sectional view of a photoelectric conversion device, and FIG. 2 is a circuit diagram of a portion corresponding to one pixel of the photoelectric conversion device. The photoelectric conversion unit includes a
[0018]
In FIG. 1, among the
[0019]
Although electrodes and wirings connecting the MOS transistors are omitted, an example of wiring (circuit) is as shown in FIG.
[0020]
Electric charges (here, electrons) generated by the incidence of light on the photodiode as the
[0021]
FIG. 2 shows an example of a circuit used in the photoelectric conversion device of the present invention, and the present invention can be used for all types of photoelectric conversion devices called MOS types.
[0022]
In FIG. 1, 12 is a gate electrode of the
[0023]
In addition, 27 is a side spacer made of an insulating material, and 29 is an insulating film that functions to suppress leakage current generated on the surface of the
[0024]
The source of the transfer MOS transistor is shared with the
[0025]
In the MOS transistor of the
[0026]
A refractory metal
[0027]
On the other hand, no refractory metal semiconductor compound layer is formed on the upper surface of the
[0028]
However, when a contact hole is formed in the insulating layer and an electrode electrically connected to the gate electrode or the diffusion layer is provided, a refractory metal or its semiconductor compound is formed as a conductive material layer at the bottom of the contact hole. A layer may be formed.
[0029]
Here, the leakage current will be described.
[0030]
As shown in FIG. 3A, when the
[0031]
Therefore, as shown in FIG. 3B, the
[0032]
In the present invention, the portion where the surface is covered with the insulating film without providing the refractory metal semiconductor compound layer may be only the
[0033]
In the case of a circuit in which the
[0034]
Further, in the case where the photoelectric conversion unit corresponding to one pixel has a circuit configuration including only one photodiode and one transfer MOS transistor, a semiconductor compound layer made of a refractory metal is not provided only in a semiconductor diffusion layer serving as a light receiving unit. Alternatively, a semiconductor compound layer of a refractory metal is not provided in the transfer MOS transistor.
[0035]
As described above, although there are many types of circuit configurations of the photoelectric conversion unit, in any case, a semiconductor compound layer of a refractory metal is not provided at least in the semiconductor diffusion layer serving as the light receiving unit. Whether or not a refractory metal semiconductor compound layer is provided for the gate electrode and the source / drain other than the semiconductor diffusion layer is selected as necessary.
[0036]
More preferably, when the photoelectric conversion units are arranged in a two-dimensional matrix, the entire photoelectric conversion unit is not provided with a refractory metal semiconductor compound layer as in one of the embodiments described later, and the outside of the photoelectric conversion unit. It is preferable to provide a refractory metal semiconductor compound layer only for the MOS transistors in the peripheral circuit.
[0037]
Further, in order not to provide the refractory metal semiconductor compound layer only in the semiconductor diffusion layer serving as the light receiving portion, the end portions of the refractory metal semiconductor compound formation blocking layer must be aligned with high accuracy. Therefore, as in another embodiment to be described later, the end portion of the semiconductor compound formation blocking layer may be positioned so as to be disposed on the gate electrode adjacent to the light receiving element.
[0038]
As a peripheral circuit unit used in the present invention, a shift register, a noise removal circuit, an amplifier, a sample & hold circuit, an AD converter, a timing generator, a programmable gain amplifier, a logarithmic compression circuit, and the like are appropriately combined as needed to make a one-chip. It becomes. Therefore, it is preferable to increase the operation speed by providing a refractory metal semiconductor compound layer in the MOS transistors constituting them.
[0039]
Furthermore, when various logic circuits, memories, etc. are made into one chip, a refractory metal semiconductor compound layer is also provided in the MOS transistors constituting them.
[0040]
The peripheral circuit portion is preferably configured using an nMOS transistor and a pMOS transistor manufactured by a CMOS manufacturing process, and each of them is preferably an LDD structure MOS transistor.
[0041]
The refractory metal used in the present invention is also called a refractory metal or the like, and is at least one selected from the group consisting of titanium, nickel, cobalt, tungsten, molybdenum, tantalum, chromium, palladium, and platinum, or It is an alloy with the main component.
[0042]
The refractory metal semiconductor compound layer used in the present invention is at least one selected from the group consisting of titanium silicide, nickel silicide, cobalt silicide, tungsten silicide, molybdenum silicide, tantalum silicide, chromium silicide, palladium silicide, and platinum silicide. Become. Or the silicide of the alloy mentioned above may be sufficient.
[0043]
As the insulating layer covering the diffusion layer used in the present invention, non-doped silicon oxide and silicon oxide doped with phosphorus and / or boron are preferably used. In addition, silicon nitride, silicon nitride oxide, aluminum oxide, oxide An insulator such as tantalum can also be used.
[0044]
Further, in order to suppress a reflection component of light incident on the semiconductor diffusion layer serving as the light receiving portion, this insulating layer may be provided with a function as an antireflection film. Specifically, as will be described later, an insulating layer having a high refractive index such as silicon nitride or silicon nitride oxide may be stacked over an insulating layer made of silicon oxide.
[0045]
In the present invention, in order to prevent the formation of a refractory metal semiconductor compound, before the refractory metal is deposited, the upper surface of the semiconductor diffusion layer or the like is doped with non-doped silicon oxide or phosphorus and / or boron. An insulator such as silicon nitride, silicon nitride oxide, aluminum oxide, or tantalum oxide is formed to protect the underlying semiconductor. This insulator may be left as an insulating layer that covers the transferred diffusion layer, or may be removed after forming a refractory metal semiconductor compound.
[0046]
The impurity concentration of the
[0047]
【Example】
(First embodiment)
A method for manufacturing the photoelectric conversion device according to the first embodiment of the present invention will be described with reference to FIGS. 4 (a) to 4 (e).
[0048]
First, as shown in FIG. 4A, a p-
[0049]
Subsequently, after forming
[0050]
As shown in FIG. 4C, a semiconductor compound
[0051]
A refractory metal such as Co (not shown) and an anti-oxidation layer (not shown) of refractory metal such as TiN are continuously formed by CVD or sputtering. By heat-treating these films, silicon constituting the gate electrode or source / drain of the MOS transistor reacts with the refractory metal (silicidation) to form a refractory metal semiconductor compound layer. Subsequently, the unreacted layer (not shown) of the refractory metal remaining on the
[0052]
An insulating layer such as BPSG is formed, a contact hole is formed, and an
[0053]
As the refractory metal to be silicided, the above-mentioned materials can be used in addition to Co, and the silicidation is described in, for example, JP-A-7-335890. The antioxidant layer may be formed as necessary.
[0054]
In the above description, an example using an nMOS transistor has been described. However, when a photoelectric conversion device is manufactured by a CMOS process, a pMOS transistor can be similarly manufactured by changing the conductivity type.
[0055]
As described above, in the first embodiment of the present invention, the refractory metal silicide layer does not exist in the photoelectric
[0056]
(Second embodiment)
The second embodiment of the present invention is a MOS type photoelectric conversion device in which a salicide structure is provided at a place other than on the
[0057]
In the second embodiment, the
[0058]
Hereinafter, a description will be given with reference to FIGS. 5 (a) to 5 (d).
[0059]
As shown in FIG. 5A, the well 22, the
[0060]
As shown in FIG. 5B, the
[0061]
As in the first embodiment, a refractory metal and an antioxidant layer are continuously formed by sputtering or the like, and silicided by heat treatment. The refractory metal unreacted layer and the anti-oxidation layer on the
[0062]
As shown in FIG. 5D, in the same manner as in the first embodiment, with the
[0063]
As described above, in the second embodiment of the present invention, the refractory metal silicide layer does not exist on the light receiving portion of the photoelectric
[0064]
(Third embodiment)
In the third embodiment of the present invention, in the MOS type photoelectric conversion device, a blocking layer for forming a region where a refractory metal silicide layer is not formed is shared with a side spacer formed on the side wall of the gate electrode.
[0065]
First, the structure shown in FIG. Among the MOS transistor manufacturing methods of the
[0066]
As shown in FIG. 6B, a semiconductor compound formation blocking layer and a
[0067]
Thereafter, the high impurity concentration source / drain diffusion layers 15, 28, 32, 33 are selectively formed in the low concentration source /
[0068]
Here, the silicide layer is formed after the high impurity concentration source / drain diffusion layer is formed. However, after the
[0069]
In this embodiment, since the part of the protective film that does not employ the salicide structure is shared with the side spacer formed on the side wall of the gate electrode, the manufacturing cost can be reduced.
[0070]
(Fourth embodiment)
FIG. 7 shows a cross section of the photoelectric conversion device according to this example.
[0071]
1 differs from the structure of FIG. 1 in that an insulating
[0072]
When the thickness of the insulating
[0073]
For example, the optimum thickness for blue light with a wavelength of 450 nm is when silicon oxide (refractive index 1.46) is selected as the insulating
[0074]
Further, when silicon nitride oxide (refractive index: 1.65) is selected as the insulating
[0075]
The effect as an antireflection film is as follows.
[0076]
For example, in the case of light having a wavelength of 550 nm, when the thickness of the insulating
[0077]
The
[0078]
(Fifth embodiment)
FIG. 8 shows a cross-sectional structure of the light receiving portion and its vicinity according to the present embodiment. Here, a P-type
[0079]
As a result, the surface of the P-type
[0080]
If a refractory metal is deposited on the surface of the
[0081]
(Sixth embodiment)
With reference to Fig.9 (a)-FIG.9 (e), the manufacturing method of the photoelectric conversion apparatus by a present Example is demonstrated.
[0082]
After preparing a semiconductor substrate and forming a P-
[0083]
Next, the portion other than the light receiving portion is covered with a mask (not shown) formed from a photoresist, and N-type impurities are ion-implanted to form the N-type
[0084]
Then, ions of P-type impurities are implanted in a direction inclined from 0 to 10 degrees with respect to the normal direction of both surfaces of the substrate in the direction opposite to the arrow in FIG. 9A to form a P-type
[0085]
Further, in order to form the
[0086]
Next, after depositing an insulator such as silicon oxide by the CVD method or the like, the insulator is etched back by reactive ion etching or the like to form the
[0087]
Subsequently, a low refractive index insulating layer such as silicon oxide and a high refractive index insulating layer such as silicon nitride or silicon nitride oxide are formed as the high melting point metal semiconductor compound
[0088]
Then, the above-described refractory metal layer such as Co and the refractory metal nitride antioxidant layer such as TiN are sequentially formed by CVD or sputtering. Heat treatment is performed at a temperature sufficient to cause a semiconductor compound reaction, and at least the lower surface side portion of the refractory metal is reacted with the semiconductor to form the refractory metal
[0089]
After forming the
[0090]
(Seventh embodiment)
FIG. 10 shows a cross-sectional structure of the photoelectric conversion device according to this example.
[0091]
In the present embodiment, a high impurity concentration layer for ohmic contact is provided in the N-
[0092]
Here, a transfer transistor is illustrated as a MOS transistor, but a reset MOS can be configured in the same manner as the illustrated transistor.
[0093]
If the present example is modified so that the cathode of the photodiode is connected to the
[0094]
In each of the embodiments described above, it is obvious that the P-type and N-type can be interchanged and the potential relationship can be reversed due to the nature of the semiconductor.
[0095]
In addition, the photoelectric conversion device of the present invention can be used as a linear sensor in which light receiving portions are arranged in a line, or can be used as an area sensor arranged in a two-dimensional matrix.
[0096]
An example of the circuit configuration of the area sensor is shown in FIG. Here, only the pixels of 2 rows and 2 columns are shown as the
[0097]
FIG. 15 shows an image information processing apparatus such as a digital still camera or a digital video camera according to the present invention, in which 71 is an optical lens for forming an image of a subject on the photoelectric conversion apparatus, 72 is the photoelectric conversion apparatus described above, Reference numeral 73 denotes a control circuit including an MPU, which controls the image signal output from the
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a photoelectric conversion device according to the present invention.
FIG. 2 is a circuit diagram of a photoelectric conversion apparatus according to the present invention.
3A is a cross-sectional view of a light-receiving portion in which a layer of a refractory metal semiconductor compound is formed, and FIG. 3B is a schematic cross-sectional view illustrating a configuration of the light-receiving portion without a layer of a refractory metal semiconductor compound. is there.
FIGS. 4A to 4E are schematic cross-sectional views for explaining a method for manufacturing a photoelectric conversion device according to an embodiment of the present invention. FIGS.
FIGS. 5A to 5D are schematic cross-sectional views for explaining a method for manufacturing a photoelectric conversion device according to another embodiment of the present invention. FIGS.
6A to 6C are schematic cross-sectional views for explaining a method for manufacturing a photoelectric conversion device according to still another embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view of a photoelectric conversion device according to another embodiment of the present invention.
FIG. 8 is a schematic cross-sectional view of a photoelectric conversion device according to still another embodiment of the present invention.
9A to 9E are schematic cross-sectional views illustrating a method for manufacturing a photoelectric conversion device according to still another embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view of a photoelectric conversion device according to still another embodiment of the present invention.
FIG. 11 is a circuit diagram of a photoelectric conversion device used in the present invention.
FIG. 12 is a circuit diagram of a photoelectric conversion device.
FIG. 13 is a schematic cross-sectional view of a conventional photoelectric conversion device.
FIG. 14 is a cross-sectional view of a conventional logic circuit MOS transistor.
FIG. 15 is a schematic diagram showing a configuration of an image information processing apparatus using the photoelectric conversion apparatus of the present invention.
[Explanation of symbols]
1 Light receiving element
2 Transfer MOS transistor
3 Reset MOS transistor
5 MOS transistor for amplification
4 MOS transistor for selection
12 Gate electrode of transfer MOS transistor
13 Gate electrode of reset MOS transistor
14 Semiconductor diffusion layer
15 Floating diffusion layer
16 Diffusion layer
22 wells
23 Device isolation region
26 Low impurity concentration diffusion layer
27 Side spacer
29 Insulating film
30 refractory metal semiconductor compound layer
31 Gate electrode
32, 33 diffusion layer
41 Photoelectric converter
42 Peripheral circuit
Claims (13)
前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、2次元行列状に配置された前記光電変換部にあるMOSトランジスタのゲート電極とソース・ドレインの上面は、コンタクトホール底部を除いて、前記絶縁層に接していることを特徴とする光電変換装置。In a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
There are refractory metal semiconductor compound layers on the source / drain and the gate electrode of the MOS transistor forming the peripheral circuit portion,
The upper surface of the semiconductor diffusion layer serving as the light receiving portion of the photoelectric conversion portion is in contact with the insulating layer, and the upper surfaces of the gate electrode and the source / drain of the MOS transistor in the photoelectric conversion portion arranged in a two-dimensional matrix are contact holes. A photoelectric conversion device that is in contact with the insulating layer except for a bottom .
前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、
前記光電変換部は、増幅用MOSトランジスタ、リセット用MOSトランジスタ及び選択用MOSトランジスタを含み、これらのMOSトランジスタのゲート電極とソース・ドレインには前記高融点金属の半導体化合物層が設けられており、
前記光電変換部は、更に転送用MOSトランジスタを含み、前記転送用MOSトランジスタのゲート電極の少なくとも一部とソース・ドレインのうち一方には前記高融点金属の半導体化合物層が設けられていることを特徴とする光電変換装置。 In a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
There are refractory metal semiconductor compound layers on the source / drain and the gate electrode of the MOS transistor forming the peripheral circuit portion,
The upper surface of the semiconductor diffusion layer serving as the light receiving portion of the photoelectric conversion portion is in contact with the insulating layer,
The photoelectric conversion unit includes an amplification MOS transistor, a reset MOS transistor, and a selection MOS transistor, and a gate electrode, a source / drain of the MOS transistor are provided with a semiconductor compound layer of the refractory metal,
The photoelectric conversion unit further includes a transfer MOS transistor, and at least a part of the gate electrode of the transfer MOS transistor and one of the source / drain is provided with the semiconductor compound layer of the refractory metal. A featured photoelectric conversion device.
前記周辺回路部を形成するMOSトランジスタのソース・ドレイン上とゲート電極上には高融点金属の半導体化合物層があり、
前記光電変換部の受光部となる半導体拡散層上面が絶縁層に接しており、
前記光電変換部のMOSトランジスタのソース・ドレインは、互いに不純物濃度の異なる少なくとも2つの領域を有しており、且つそのうち不純物濃度の高い領域のコンタクトホール底部を除く部分には、前記高融点金属の半導体化合物層が形成されておらず、
前記周辺回路部のMOSトランジスタは、互いに不純物濃度の異なる少なくとも2つの領域を有しており、且つそのうち不純物濃度の高い領域上に前記高融点金属の半導体化合物層が形成されていることを特徴とする光電変換装置。 In a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
There are refractory metal semiconductor compound layers on the source / drain and the gate electrode of the MOS transistor forming the peripheral circuit portion,
The upper surface of the semiconductor diffusion layer serving as the light receiving portion of the photoelectric conversion portion is in contact with the insulating layer,
The source / drain of the MOS transistor of the photoelectric conversion portion has at least two regions having different impurity concentrations, and a portion of the region having a high impurity concentration excluding the bottom of the contact hole is made of the refractory metal. The semiconductor compound layer is not formed,
The MOS transistor of the peripheral circuit portion has at least two regions having different impurity concentrations, and the semiconductor compound layer of the refractory metal is formed on a region having a high impurity concentration. Photoelectric conversion device.
前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
前記半導体化合物形成阻止層を覆うように絶縁膜を形成する工程、
前記半導体化合物形成阻止層と前記絶縁膜とを貫通するコンタクトホールを形成する工程、
前記コンタクトホールに導電体を充填する工程、
を含む光電変換装置の製造方法。 In a method for manufacturing a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
A step of covering a semiconductor diffusion layer upper surface with a semiconductor compound formation blocking layer, which serves as a light receiving portion of the photoelectric conversion portion,
Forming a refractory metal semiconductor compound layer on the source / drain region and the conductive layer serving as the gate electrode of the MOS transistor not covered by the semiconductor compound formation blocking layer;
Forming an insulating film so as to cover the semiconductor compound formation blocking layer;
Forming a contact hole penetrating the semiconductor compound formation blocking layer and the insulating film;
Filling the contact hole with a conductor;
The manufacturing method of the photoelectric conversion apparatus containing this .
前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
前記半導体化合物形成阻止層を除去した後、前記半導体拡散層を覆うように絶縁膜を形成する工程、
を含む光電変換装置の製造方法。 In a method for manufacturing a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
A step of covering a semiconductor diffusion layer upper surface with a semiconductor compound formation blocking layer, which serves as a light receiving portion of the photoelectric conversion portion,
Forming a refractory metal semiconductor compound layer on the source / drain region and the conductive layer serving as the gate electrode of the MOS transistor not covered by the semiconductor compound formation blocking layer;
Forming an insulating film so as to cover the semiconductor diffusion layer after removing the semiconductor compound formation blocking layer;
The manufacturing method of the photoelectric conversion apparatus containing this .
前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
前記半導体化合物形成阻止層の上に、前記半導体化合物形成阻止層とは屈折率の異なる層を設ける工程、
を含み、前記半導体化合物形成阻止層とは屈折率の異なる層は、窒化シリコン又は窒化酸化シリコンである光電変換装置の製造方法。 In a method for manufacturing a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
A step of covering a semiconductor diffusion layer upper surface with a semiconductor compound formation blocking layer, which serves as a light receiving portion of the photoelectric conversion portion,
Forming a refractory metal semiconductor compound layer on the source / drain region and the conductive layer serving as the gate electrode of the MOS transistor not covered by the semiconductor compound formation blocking layer;
Providing a layer having a refractive index different from that of the semiconductor compound formation blocking layer on the semiconductor compound formation blocking layer;
And a layer having a refractive index different from that of the semiconductor compound formation blocking layer is silicon nitride or silicon nitride oxide .
前記光電変換部の受光部となる半導体拡散層上面を半導体化合物形成阻止層で覆う工程、
前記半導体化合物形成阻止層により覆われていないMOSトランジスタのソース・ドレインとなる領域上とゲート電極となる導電層上に高融点金属の半導体化合物層を形成する工程、
前記半導体基板にウエルと素子分離領域を形成する工程、
MOSトランジスタのゲート電極となるポリシリコン層を形成する工程、
前記半導体拡散層を形成する工程、
前記MOSトランジスタのソース・ドレインとなる低不純物濃度領域を形成する工程、
前記ポリシリコン層の側壁にサイドスペーサを形成する工程、
前記低不純物濃度領域内に高不純物濃度領域を形成する工程、
前記半導体基板上に酸化シリコン膜を形成する工程、
前記半導体拡散層上の前記酸化シリコン膜を残して、前記ポリシリコン層上及び前記高不純物濃度領域上の前記酸化シリコン膜を除去する工程、
高融点金属と高融点金属の酸化防止層を堆積する工程、
熱処理工程、
前記高融点金属の未反応層と前記酸化防止層を除去する工程、
を含む光電変換装置の製造方法。 In a method for manufacturing a photoelectric conversion device in which a photoelectric conversion unit and a peripheral circuit unit that processes a signal from the photoelectric conversion unit are arranged on the same semiconductor substrate,
A step of covering a semiconductor diffusion layer upper surface with a semiconductor compound formation blocking layer, which serves as a light receiving portion of the photoelectric conversion portion,
Forming a refractory metal semiconductor compound layer on the source / drain region and the conductive layer serving as the gate electrode of the MOS transistor not covered by the semiconductor compound formation blocking layer;
Forming a well and an element isolation region in the semiconductor substrate;
Forming a polysilicon layer to be a gate electrode of a MOS transistor;
Forming the semiconductor diffusion layer;
Forming a low impurity concentration region to be a source / drain of the MOS transistor;
Forming a side spacer on the sidewall of the polysilicon layer;
Forming a high impurity concentration region in the low impurity concentration region;
Forming a silicon oxide film on the semiconductor substrate;
Removing the silicon oxide film on the polysilicon layer and on the high impurity concentration region, leaving the silicon oxide film on the semiconductor diffusion layer;
Depositing a refractory metal and an anti-oxidation layer of the refractory metal;
Heat treatment process,
Removing the unreacted layer of the refractory metal and the antioxidant layer;
The manufacturing method of the photoelectric conversion apparatus containing this .
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000232108A JP3624140B2 (en) | 1999-08-05 | 2000-07-31 | Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera |
EP10183830.8A EP2325887B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device and process for its fabrication |
US09/633,175 US7342269B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device, and process for its fabrication |
EP10183833A EP2270861A3 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device, and process for its fabrication |
EP00306637A EP1075028B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device and process for its fabrication |
TW089115813A TW513783B (en) | 1999-08-05 | 2000-08-05 | Photoelectric conversion device, and process for its fabrication |
US11/941,614 US7476560B2 (en) | 1999-08-05 | 2007-11-16 | Photoelectric conversion device, and process for its fabrication |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-223078 | 1999-08-05 | ||
JP22307899 | 1999-08-05 | ||
JP2000232108A JP3624140B2 (en) | 1999-08-05 | 2000-07-31 | Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111022A JP2001111022A (en) | 2001-04-20 |
JP3624140B2 true JP3624140B2 (en) | 2005-03-02 |
Family
ID=26525259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000232108A Expired - Lifetime JP3624140B2 (en) | 1999-08-05 | 2000-07-31 | Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera |
Country Status (4)
Country | Link |
---|---|
US (2) | US7342269B1 (en) |
EP (3) | EP1075028B1 (en) |
JP (1) | JP3624140B2 (en) |
TW (1) | TW513783B (en) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4831892B2 (en) | 2001-07-30 | 2011-12-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP3722367B2 (en) | 2002-03-19 | 2005-11-30 | ソニー株式会社 | Manufacturing method of solid-state imaging device |
US7235835B2 (en) | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
JPWO2004025732A1 (en) * | 2002-09-12 | 2006-01-12 | 松下電器産業株式会社 | Solid-state imaging device and manufacturing method thereof |
JP3641260B2 (en) | 2002-09-26 | 2005-04-20 | 株式会社東芝 | Solid-state imaging device |
JP3840214B2 (en) | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | Photoelectric conversion device, method for manufacturing photoelectric conversion device, and camera using the same |
JP2004304012A (en) | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | Solid state image pickup device and its manufacturing method |
JP4794821B2 (en) * | 2004-02-19 | 2011-10-19 | キヤノン株式会社 | Solid-state imaging device and imaging system |
JP2005340475A (en) * | 2004-05-26 | 2005-12-08 | Sony Corp | Solid state imaging device |
TWI241712B (en) * | 2004-07-20 | 2005-10-11 | Fujitsu Ltd | CMOS device for recording images |
JP4750391B2 (en) * | 2004-08-31 | 2011-08-17 | キヤノン株式会社 | Method for manufacturing solid-state imaging device |
JP2006134951A (en) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
US7663167B2 (en) * | 2004-12-23 | 2010-02-16 | Aptina Imaging Corp. | Split transfer gate for dark current suppression in an imager pixel |
JP4810831B2 (en) * | 2005-01-14 | 2011-11-09 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
JP4729933B2 (en) * | 2005-02-01 | 2011-07-20 | ソニー株式会社 | Method for manufacturing solid-state imaging device |
TWI302754B (en) * | 2005-02-28 | 2008-11-01 | Magnachip Semiconductor Ltd | Complementary metal-oxide-semiconductor image sensor and method for fabricating the same |
JP4340248B2 (en) | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | Method for manufacturing a semiconductor imaging device |
JP2006310826A (en) * | 2005-03-30 | 2006-11-09 | Fuji Photo Film Co Ltd | Solid-state imaging device and method of fabricating same |
JP4822249B2 (en) * | 2005-05-25 | 2011-11-24 | 株式会社日立超エル・エス・アイ・システムズ | Solid-state imaging device and identification information providing method thereof |
KR100660549B1 (en) * | 2005-07-13 | 2006-12-22 | 삼성전자주식회사 | Image sensor and method of manufacturing the same |
KR100695517B1 (en) * | 2005-07-26 | 2007-03-14 | 삼성전자주식회사 | CMOS Image Sensor and Method of Using the Same |
JP2008004696A (en) * | 2006-06-21 | 2008-01-10 | Sharp Corp | Interconnection structure for connection and its manufacturing method, solid-state imaging apparatus, method of manufacturing the same, and electronic information equipment |
JP5110820B2 (en) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | Photoelectric conversion device, photoelectric conversion device manufacturing method, and imaging system |
JP4345794B2 (en) | 2006-09-28 | 2009-10-14 | ソニー株式会社 | Manufacturing method of solid-state imaging device |
KR100860466B1 (en) * | 2006-12-27 | 2008-09-25 | 동부일렉트로닉스 주식회사 | CMOS Image Sensor and Method for Manufacturing thereof |
US7696546B2 (en) | 2007-01-19 | 2010-04-13 | Panasonic Corporation | Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same |
JP4693183B2 (en) * | 2007-03-07 | 2011-06-01 | パナソニック株式会社 | Method for manufacturing solid-state imaging device |
KR100898908B1 (en) * | 2007-08-07 | 2009-05-27 | 한국과학기술원 | Active pixel sensor |
KR20090128902A (en) * | 2008-06-11 | 2009-12-16 | 크로스텍 캐피탈, 엘엘씨 | Method for manufacturing cmos image sensor using dual hardmask |
JP5280121B2 (en) * | 2008-07-07 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
US9041841B2 (en) * | 2008-10-10 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor having enhanced backside illumination quantum efficiency |
JP2010118411A (en) * | 2008-11-11 | 2010-05-27 | Sharp Corp | Solid-state image sensor and method of manufacturing the same, and electronic information apparatus |
US8247262B2 (en) * | 2009-05-04 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing contact resistance of CMOS image sensor |
JP5500876B2 (en) * | 2009-06-08 | 2014-05-21 | キヤノン株式会社 | Method for manufacturing photoelectric conversion device |
JP5890863B2 (en) * | 2009-06-26 | 2016-03-22 | キヤノン株式会社 | Method for manufacturing photoelectric conversion device |
JP5558916B2 (en) | 2009-06-26 | 2014-07-23 | キヤノン株式会社 | Method for manufacturing photoelectric conversion device |
JP2011077072A (en) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | Solid-state image sensing device and method for producing the same |
CN105023930B (en) * | 2009-12-26 | 2018-04-06 | 佳能株式会社 | Solid-state image pickup apparatus and image picking system |
CN102668081B (en) * | 2009-12-26 | 2016-02-03 | 佳能株式会社 | Solid-state image pickup apparatus and image picking system |
JP5651982B2 (en) * | 2010-03-31 | 2015-01-14 | ソニー株式会社 | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus |
JP5852363B2 (en) * | 2011-08-26 | 2016-02-03 | 日本放送協会 | Spatial light modulator |
JP5943577B2 (en) | 2011-10-07 | 2016-07-05 | キヤノン株式会社 | Photoelectric conversion device and imaging system |
JP2012146989A (en) * | 2012-02-20 | 2012-08-02 | Canon Inc | Photoelectric conversion device and imaging system |
JP6193695B2 (en) | 2013-09-13 | 2017-09-06 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP2014171244A (en) * | 2014-05-02 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP6650719B2 (en) | 2015-09-30 | 2020-02-19 | キヤノン株式会社 | Imaging device, imaging system, and method of manufacturing semiconductor device |
WO2017169220A1 (en) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | Light receiving device, imaging device and electronic device |
JP2018006551A (en) | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | Manufacturing method of solid-state image pickup device |
JP6808481B2 (en) | 2016-12-27 | 2021-01-06 | キヤノン株式会社 | Semiconductor devices, systems, and methods for manufacturing semiconductor devices |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601980A (en) | 1983-06-20 | 1985-01-08 | Hitachi Ltd | Solid-state image pickup element |
JPH01205462A (en) | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | Semiconductor element |
JPH06125069A (en) | 1992-10-09 | 1994-05-06 | Sony Corp | Solid-state image sensing element and manufacture thereof |
JPH06326289A (en) | 1993-05-10 | 1994-11-25 | Olympus Optical Co Ltd | Soled-state imaging device |
JPH07335890A (en) | 1994-06-03 | 1995-12-22 | Seiko Epson Corp | Manufacture of thin film semiconductor device |
JP2878137B2 (en) * | 1994-06-29 | 1999-04-05 | シャープ株式会社 | Amplification type photoelectric conversion element, amplification type solid-state imaging device using the same, and method of manufacturing amplification type photoelectric conversion element |
JP2586345B2 (en) * | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | Semiconductor device comprising cobalt silicide film and method of manufacturing the device |
JP3424360B2 (en) | 1994-12-08 | 2003-07-07 | 株式会社日立製作所 | Solid-state imaging device |
JP3031606B2 (en) | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | Solid-state imaging device and image imaging device |
DE69631356T2 (en) | 1995-08-02 | 2004-07-15 | Canon K.K. | Semiconductor image sensor with common output power |
JP3408045B2 (en) | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | Photoelectric conversion device |
US5986297A (en) * | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
US6137127A (en) * | 1997-08-07 | 2000-10-24 | Foveonics, Inc. | Low leakage active pixel using spacer protective mask compatible with CMOS process |
JP3814379B2 (en) | 1997-09-01 | 2006-08-30 | キヤノン株式会社 | Photoelectric conversion device |
JPH11111974A (en) | 1997-09-30 | 1999-04-23 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
US6023081A (en) | 1997-11-14 | 2000-02-08 | Motorola, Inc. | Semiconductor image sensor |
JPH11187307A (en) | 1997-12-17 | 1999-07-09 | Canon Inc | Image pickup device and its method |
US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
JP3554483B2 (en) * | 1998-04-22 | 2004-08-18 | シャープ株式会社 | CMOS solid-state imaging device |
KR100464955B1 (en) * | 1998-06-29 | 2005-04-06 | 매그나칩 반도체 유한회사 | CMOS image sensor integrated with memory device |
KR100291179B1 (en) * | 1998-06-29 | 2001-07-12 | 박종섭 | Cmos image sensor having a self-aligned silicide layer and method for fabricating the same |
US6025267A (en) * | 1998-07-15 | 2000-02-15 | Chartered Semiconductor Manufacturing, Ltd. | Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices |
US6348389B1 (en) * | 1999-03-11 | 2002-02-19 | Taiwan Semiconductor Manufacturing Company | Method of forming and etching a resist protect oxide layer including end-point etch |
JP3307372B2 (en) | 1999-07-28 | 2002-07-24 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
JP3884600B2 (en) | 1999-11-29 | 2007-02-21 | 富士通株式会社 | Photoelectric conversion device and manufacturing method thereof |
US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
JP3782297B2 (en) | 2000-03-28 | 2006-06-07 | 株式会社東芝 | Solid-state imaging device and manufacturing method thereof |
JP3664939B2 (en) | 2000-04-14 | 2005-06-29 | 富士通株式会社 | CMOS image sensor and manufacturing method thereof |
JP3919476B2 (en) | 2000-08-07 | 2007-05-23 | キヤノン株式会社 | Imaging device |
-
2000
- 2000-07-31 JP JP2000232108A patent/JP3624140B2/en not_active Expired - Lifetime
- 2000-08-04 EP EP00306637A patent/EP1075028B1/en not_active Expired - Lifetime
- 2000-08-04 EP EP10183830.8A patent/EP2325887B1/en not_active Expired - Lifetime
- 2000-08-04 US US09/633,175 patent/US7342269B1/en not_active Expired - Lifetime
- 2000-08-04 EP EP10183833A patent/EP2270861A3/en not_active Withdrawn
- 2000-08-05 TW TW089115813A patent/TW513783B/en not_active IP Right Cessation
-
2007
- 2007-11-16 US US11/941,614 patent/US7476560B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7476560B2 (en) | 2009-01-13 |
US7342269B1 (en) | 2008-03-11 |
US20080070341A1 (en) | 2008-03-20 |
EP2325887A3 (en) | 2011-08-03 |
EP2325887B1 (en) | 2016-07-27 |
EP1075028A2 (en) | 2001-02-07 |
EP1075028B1 (en) | 2012-07-18 |
EP2270861A2 (en) | 2011-01-05 |
TW513783B (en) | 2002-12-11 |
EP2325887A2 (en) | 2011-05-25 |
EP1075028A3 (en) | 2008-06-04 |
EP2270861A3 (en) | 2011-02-09 |
JP2001111022A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3624140B2 (en) | Photoelectric conversion device and method for manufacturing the same, digital still camera or digital video camera | |
US9825077B2 (en) | Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system | |
US8952433B2 (en) | Solid-state image sensor, method of manufacturing the same, and imaging system | |
US8896137B2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
US6548352B1 (en) | Multi-layered gate for a CMOS imager | |
US6563187B1 (en) | CMOS image sensor integrated together with memory device | |
JP3723124B2 (en) | Solid-state imaging device | |
US7385270B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008060356A (en) | Photoelectric conversion device, and imaging system | |
JP2006245540A (en) | Cmos image sensor, its unit pixel and its manufacturing method | |
JP4449106B2 (en) | MOS type solid-state imaging device and manufacturing method thereof | |
JP2921567B1 (en) | Solid-state imaging device and method of manufacturing the same | |
JP4994747B2 (en) | Photoelectric conversion device and imaging system | |
KR100870822B1 (en) | Method for fabricating CMOS image sensor using butting contact | |
US20190198537A1 (en) | Photoelectric conversion device and manufacturing method of the photoelectric conversion device | |
US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
JP2012146989A (en) | Photoelectric conversion device and imaging system | |
KR100587137B1 (en) | Cmos image sensor and method for fabricating the same | |
JP2004247647A (en) | Photo-diode and image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3624140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |