JP4750391B2 - 固体撮像装置の製造方法 - Google Patents

Description

本発明は、固体撮像装置の製造方法に係り、特に固体撮像素子におけるフォトダイオードの形成方法に関する。

図３は、従来のＣＭＯＳセンサを搭載した固体撮像素子の模式的断面図であり、そのうち、フォトダイオードＡ１と転送ＭＯＳトランジスタＡ２の構成に注目して説明する。３０１はＮ型シリコン基板、３０２はＰ型ウエル（第１の半導体領域）、３０３はＭＯＳトランジスタＡ２のゲート酸化膜、３０４は転送ＭＯＳトランジスタＡ１のゲート電極、３０５はフォトダイオードＡ１のＮ型電荷蓄積領域（第２の半導体領域）、３０６はフォトダイオードＡ１を埋め込み構造とするための表面Ｐ型領域、３０７は素子分離のための選択酸化膜、３０８はフローティングディフュージョンを形成し転送ＭＯＳトランジスタＡ２のドレイン領域ともなっているＮ型高濃度領域、３１０は第１の配線層（メタル配線第一層）、３０９はゲート電極３０５と第１の配線層３１０を絶縁するシリコン酸化膜、３１１は転送ＭＯＳトランジスタＡ２のＮ型高濃度領域３０９及び第１の配線層３１０間を電気的に接続するコンタクトプラグ（配線間プラグ）である。

また、３１２は第２の配線層（メタル配線第二層）、３１３は第３の配線層（メタル配線第三層）、３１４は第１及び第２の配線層３１０、３１２間を電気的に接続するコンタクトプラグ（配線間プラグ）、３１５は第２及び第３の配線層３１２、３１３間を電気的に接続するコンタクトプラグ（配線間プラグ）、３１６は第１及び第２の配線層３１０、３１２を絶縁する層間絶縁膜、３１７は第２及び第３の配線層３１２、３１３を絶縁する層間絶縁層、３１８は表面保護層（パッシベーション膜）である。

この構成において、表面から入射した光は、フォトダイオードＡ１のＮ型電荷蓄積領域３０５或いはＰ型ウエル３０２内で吸収され、電子・ホール対を生成する。このうち、電子はＮ型電荷蓄積領域３０５に蓄積されてゆく。Ｎ型電荷蓄積領域３０５の蓄積電荷は、転送ＭＯＳトランジスタＡ２のゲート電極に加えるパルスによってそのＮ型高濃度領域３０８に転送され、ここからコンタクトプラグ３１１及び第１の配線層３１０を介して、フォトダイオードＡ１の信号として読み出される。

図４は、Ｎ型シリコン基板を使用する、一般的なＣＭＯＳプロセスを用いた従来のＣＭＯＳセンサにおけるＭＯＳトランジスタのゲート電極の形成からメタル配線第一層（第１の配線層）の形成までの製造工程の流れを説明するものである。図４の例では、各ウエル形成方法の製造工程の流れについては割愛している。

まず、ウエルの形成されたＮ型シリコン基板上４０１に、ＭＯＳトランジスタＡ１のゲート酸化膜４０２、多結晶シリコン膜（ゲート電極となる）４０３、及びシリコン酸化膜４０４（イオンインプランテーション用のハードマスクとなる）をこの順序で成膜する（図４（ａ））。次いで、シリコン酸化膜４０４上に、レジストの塗布・露光・現像を行って第１のフォトレジストパターン４０５を形成する（図４（ｂ））。この後にエッチング工程を経て、ゲート酸化膜４０２と多結晶シリコン膜（ゲート電極）４０３とシリコン酸化膜４０４とを、第１のフォトレジストパターン４０５の形状にパターニングする（図４（ｃ））。次いで、この加工で使用された第１のフォトレジストパターン４０５を除去する（図４（ｄ））。この工程では、第１のフォトレジストパターン４０５の代わりに、シリコン酸化膜４０４をマスクにして、多結晶シリコン膜４０３をエッチングしてもよい。

次に、フォトダイオードＡ１のＮ型領域４０７を形成するために、レジストの塗布・露光・現像を行って第２のフォトレジストパターン４０６を形成する（図４（ｅ））。次いで、後の工程で行われるイオンインプランテーションのためにＵＶキュアを行い第２のフォトレジストパターン４０６を安定化した後に、イオンインプランテーションを行うことによってフォトダイオードＡ１のＮ型領域４０７を形成する（図４（ｆ））。このＮ型領域４０７の位置は、ハードマスクとなるシリコン酸化膜４０４、即ちゲート電極の位置Ｐ１と、第２のフォトレジストパターン４０６の位置Ｐ２とによって規定され、これにより、Ｎ型領域４０７が位置Ｐ１、Ｐ２に沿ってゲート電極に自己整合的に形成される。

最終的に、このイオンインプランテーションのために使用された第２のフォトレジストパターン４０６を剥離する（図４（ｇ））。この上に、絶縁膜４０８を設計厚みよりも多めに成長させる（図４（ｈ））。このとき、絶縁膜４０８の表面にはゲート電極の厚み等の凹凸に応じて、段差ΔＨが形成される。そこで、エッチバックまたは機械的科学的研磨（ＣＭＰ）を行うことにより設計厚みに平坦化された絶縁層４０８を形成する（図２（ｉ））。さらに、絶縁膜４０８にはコンタクトホールを形成し、その部分に配線間プラグ４０９を充填する。そして、この上部にメタル配線第一層（第１の配線層）４１０を形成する（図４（ｊ））。

このようなＣＭＯＳセンサの形成方法の一例として、特許文献１、２がある。
特開２０００−０９１５５２号公報 特開２０００−２８６４０５号公報

しかしながら、上述した従来例の技術で形成された、ゲート電極とフォトダイオードのＮ型領域においては、セルフアライン（自己整合的）によりフォトダイオードのＮ型領域のイオンインプランテーションが行われるが、このイオンインプランテーションにマスクとして利用されるゲート電極の厚みは、その打ち込みエネルギーに対して十分に厚くはなく、イオンインプランテーション用のマスクとして使用するためにはゲート電極上にはハードマスク（シリコン酸化膜）が必要であった。このために、ゲート電極上にハードマスクを形成するための工程が必然的に不可欠となり、その分、工程数が増加し、製造コストが高くなるため、その対策が望まれていた。

また、ゲート電極上に形成されたハードマスクにより、ハードマスクの形成後にはゲート電極とフォトダイオード表面との段差が大きくなる。このためにフォトダイオードのＮ型領域形成後にその上部をゲート電極と共に覆う形で形成された絶縁膜の平坦化加工後の平坦性が悪化（段差が増大）し、これが原因で絶縁膜上に形成されるアルミ配線（メタル配線）のショートが発生する確率が増大し、歩留まりが低下する要因となるため、その対策も望まれていた。

本発明は、このような従来技術の課題を解決するもので、ＭＯＳトランジスタのゲート電極に自己整合的にフォトダイオードの電荷蓄積領域を形成する際に用いられる、ゲート電極上のハードマスクを形成するための工程を削減すると共に、フォトダイオードのＮ型領域形成後にその上部に形成される絶縁膜の平坦性を改善することができる固体撮像装置の製造方法を提供するものである。

上記課題を解決するため、本発明に係る固体撮像装置の製造方法は、素子分離が形成された第一導電型の半導体基板と、前記半導体基板内に設けられた第一導電型と反対導電型の第二導電型の第１の半導体領域内に形成される第一導電型の第２の半導体領域を有するフォトダイオードと、前記第２の半導体領域に隣接して配設されるゲート電極を有するＭＯＳトランジスタとを有する固体撮像装置の製造方法であり、前記半導体基板上の前記ゲート電極を規定するように第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンを使って前記半導体基板上に前記ゲート電極を形成し、前記第１のフォトレジストパターンを除去せずに、前記第１のフォトレジストパターンの前記第２の半導体領域を形成すべき領域の側の部分を覆わず、前記第１のフォトレジストパターンの他の部分を覆うように第２のフォトレジストパターンを形成し、前記第１及び第２のフォトレジストパターンを使って前記第１の半導体領域にイオンを注入することによって、前記第１の半導体領域内に前記第２の半導体領域を形成し、前記第２のフォトレジストパターンは、前記素子分離を覆うとともに前記素子分離から前記素子分離の外延と前記ゲート電極との間の位置まで延びた部分と、前記第１のフォトレジストパターンの前記他の部分を覆うとともに前記ゲート電極から見て前記第２の半導体領域とは反対側の領域まで延びた部分とを含み、前記第１のフォトレジストパターンを形成した後に紫外線照射によって前記第１のフォトレジストパターンを安定化させ、前記第２のフォトレジストパターンを形成した後、前記第２の半導体領域を形成する前に、前記第２のフォトレジストパターンのみを選択的に除去し、その後に、前記第２のフォトレジストパターンの代わりとして、前記第１のフォトレジストパターンの前記第２の半導体領域を形成すべき領域の側の部分を覆わず、前記第１のフォトレジストパターンの他の部分を覆うように新たな第２のフォトレジストパターンを形成する。
本発明の一つの実施形態では、第一導電型の半導体基板と、前記半導体基板内に設けられた第一導電型と反対導電型の第二導電型の第１の半導体領域内に形成される第一導電型の第２の半導体領域を有するフォトダイオードと、前記第２の半導体領域に隣接して配設されるゲート電極を有するＭＯＳトランジスタとを有する固体撮像装置の製造方法において、前記半導体基板上の前記ゲート電極の位置及び前記第２の半導体領域の一部の位置を規定する第１の位置に、第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンによって、前記半導体基板上に前記ゲート電極を形成し、前記第１のフォトレジストパターンを除去せずに、前記半導体基板上の前記第２の半導体領域の上記一部以外の位置を規定する第２の位置に、第２のフォトレジストパターンを形成し、前記第１及び第２のフォトレジストパターンによって、前記第１の半導体領域内に前記第２の半導体領域を前記第１及び第２の位置に沿って前記ゲート電極に自己整合的に形成する。

即ち、本発明の一つの実施形態では、ゲート電極形成後の第１のフォトレジストパターンを除去せずに残したまま、フォトダイオードの電荷蓄積領域（例えばＮ型領域）加工のための露光工程を行い、新たに第２のフォトレジストパターンで形成されたマスクパターンを形成し、この両方をセルフアラインで形成されるフォトダイオードの電荷蓄積領域加工のためのイオンインプランテーションの位置規定マスクに用いることによりフォトダイオードのＮ型領域を形成するものである。

この方法を用いることにより、ゲート電極上にハードマスクが不要になり、従来技術で課題となっている工程数を削減し、またゲート電極の高さを低く抑えることができ、この上部を覆う絶縁膜の平坦性を改善することができる。

本発明によれば、工程数の削減が可能となり工程が簡略化され、かつそれに伴い製造コストを低く抑えることができる。また、ゲート電極部分の高さが減少し、その上部を覆う絶縁膜形成後の平坦性が向上し、このことにより絶縁膜上に形成されるメタル配線の不良が減少し、歩留まりの向上が可能となる。

以下、本発明に係る固体撮像装置の製造方法を実施するための最良の形態を添付図面を参照して説明する。なお、本形態に係る固体撮像装置の基本構成については、前述した図３に示す固体撮像装置と同様であるため、その説明を省略する。
［実施形態１］
図１は、本実施形態によるＮ型シリコン基板（半導体基板）を使用したＣＭＯＳセンサ（固体撮像装置）の製造方法において、フォトダイオードの形成方法の製造工程の流れを説明するものである。図１の例では、前述した図４の例と同様に、ＣＭＯＳプロセスを用いた従来のＣＭＯＳセンサの各ウエル形成方法の製造工程の流れは割愛し、ゲート電極の形成からメタル配線第一層（第１の配線層）の形成までの製造工程の流れを示す。

まず、ウエルの作成されたＮ型シリコン基板１０１上に、ＭＯＳトランジスタＡ２のゲート酸化膜１０２、多結晶シリコン膜（ゲート電極を成す）１０３をこの順序で成膜する（図１（ａ））。このとき、本実施形態では、前述した従来例で使用されるゲート電極上のイオンインプランテーション用のハードマスク、即ちシリコン酸化膜（図４参照）は多結晶シリコン膜１０３上に成膜していない。

次いで、成膜された多結晶シリコン膜１０３上に、フォトリソグラフィ工程によりレジストの塗布・露光・現像を行って、第１のレジストパターン１０５を形成する（図１（ｂ））。

この後、紫外線照射（ＵＶベーク）によって第１のフォトレジストパターン１０５の安定化を行い、引き続き行われるエッチング工程を経て、ゲート酸化膜１０２と多結晶シリコン１０３と第１のフォトレジストパターン１０５とで構成されたゲート電極パターンを形成する（図１（ｃ））。この後、エッチング加工で使用された第１のフォトレジストパターン１０５は、従来例ではゲート電極上から除去するが、本実施形態ではゲート電極上に残したまま次の処理へと進む。

次いで、フォトダイオードのＮ型領域１０７（第２の半導体領域）を形成するために、指定の第２のフォトレジストパターン１０６を形成し（図１（ｄ））、ＵＶベークによってレジストの安定化を行った後に、イオンインプランテーションを行うことによって、Ｎ型シリコン基板１０１のウエル（第１の半導体領域）内にフォトダイオードＡ２のＮ型領域１０７を形成する（図１（ｅ））。このＮ型領域１０７の位置は、第１のフォトレジストパターン１０５の位置Ｐ１と、第２のフォトレジストパターン１０６の位置Ｐ２とによって規定され、これにより、Ｎ型領域１０７が第１及び第２の位置Ｐ１、Ｐ２に沿ってゲート電極に自己整合的に形成される。

次いで、上記イオンインプランテーション後に、フォトダイオードＡ１のＮ型領域１０７形成の目的で残された第１のフォトレジストパターン１０５と第２のフォトレジストパターン１０６を剥離する（図１（ｆ））。

次いで、この上に、絶縁膜１０８を指定厚みよりも多めに成長させ（図１（ｇ））、エッチバックを行うことにより平坦化された絶縁層１０８を形成する（図１（ｈ））。さらに絶縁層１０８にはコンタクトホールを形成し、その部分には配線間プラグ１０９を充填する。最終的には、この上部に、メタル配線第一層（第１の配線層）１１０形成する（図１（ｉ））。

ここで、本実施形態の製造工程（図１）と従来例の製造工程（図４）を比較する。

まず、図１（ａ）と図４（ａ）を比較すると、本実施形態の技術では、従来例の技術におけるゲート電極上のイオンインプランテーション用のハードマスクとなるシリコン酸化膜４０４の形成が必要なく、その分、工程が簡略化されている。また、本実施形態の方法では、従来例の方法（図４（ｄ）参照）に示す第１のフォトレジストパターンの剥離工程が省略されていることがわかる。これらのことから、本実施形態では、固体撮像装置におけるフォトダイオードの形成において、従来例よりも、工程を簡略化しコストを低減することができる。

また、図１（ｇ）と図４（ｈ）を比較すると、ゲート電極上のイオンインプランテーション用のハードマスクとなるシリコン酸化膜４０４の有無に従って、その厚さの分だけ、従来技術で形成した場合よりも、本実施形態の技術を用いて形成した場合のほうが、絶縁膜の形成後の段差ΔＨは必然的に小さくなる。この絶縁膜は、その被膜後の平坦化工程によって、薄膜化と同時に平坦化されるが、この時の平坦性は、平坦化前の段差つまり絶縁膜形成時の段差ΔＨに依存する。このために、本実施形態の技術を用いて形成された絶縁膜の平坦性は、従来技術で形成された絶縁膜よりも平滑であり、これにより絶縁膜の平坦性に原因のある配線間の絶縁破れや上部メタル配線の断線などの軽減を図ることができる。
［実施形態２］
上記実施形態１では、ゲート電極を形成した後に、フォトダイオードのＮ型領域形成のための第２のフォトレジストパターンを形成しているが、本実施形態では、このフォト工程の第２のフォトレジストパターンが正しく形成されなかった場合の処理（フォトダイオードのＮ型領域形成時のフォトレジストリワーク）を工夫したものである。この処理の特徴は、２種類のフォトレジストパターンが混在した場合に、片方のフォトレジストパターンのみを選択的に除去することである。

図２（ａ）〜（ｆ）は、本実施形態によるＮ型シリコン基板を使用したＣＭＯＳセンサ（固体撮像装置）の製造方法において、フォトダイオードの形成方法の製造工程の流れを説明するものである。

まず、前述した上記実施形態１の図１（ａ）及び（ｂ）と同様の工程により、図２（ａ）に示すように、Ｎ型シリコン基板２０１上に、ゲート酸化膜２０２、多結晶シリコン膜（ゲート電極）２０３、第１のフォトレジストパターン２０５で構成されたゲート電極パターンの構造を形成する。本実施形態では、第１のフォトレジストパターン２０５のパターニング後、フォトレジスト安定化のため、紫外線照射（ＵＶキュア）を行う。こうすることで、後述の第２のフォトレジストパターンの選択的な除去を可能にしている。

次いで、フォトダイオードのＮ型領域（第２の半導体領域）２０７を形成するために、フォトダイオードＡ１のＮ型領域フォト工程で用いる、指定の第２のフォトレジストパターン２０６を形成する（図２（ｂ））。

次いで、イオンインプランテーションのためにフォトレジスト安定化の目的でＵＶキュアを行う前の段階で、フォトレジストパターンの作り直しのために、フォトダイオードＡ１のＮ型領域フォト工程で用いる第２のフォトレジストパターン２０６のみ選択的に剥離する（図２（ｃ））。この剥離には、例えば、レジストを溶解するＰＥＧＭＥＡ（poly(ethylene glycol) methyl ether）とＰＥＧＭＥ（poly(ethylene glycol) methyl ether）の混合液を用いる。このとき、ゲート電極パターン形成のために使用された第１のフォトレジスト２０５は剥離されずに残る。

次いで、再度、フォトダイオードＡ１のＮ型領域加工のためのフォト工程（図２（ｄ））を行って第２のフォトレジストパターン２０６を形成し、この後にイオンインプランテーションを行うことによってＮ型シリコン基板２０１のウエル内にフォトダイオードＡ１のＮ型領域２０７を形成する（図２（ｅ））。このＮ型領域２０７の位置は、第１のフォトレジストパターン２０５の位置Ｐ１と、第２のフォトレジストパターン２０６の位置Ｐ２とによって規定され、これにより、Ｎ型領域２０７がゲート電極に自己整合的に形成される。

次いで、上記イオンインプランテーション後に、フォトダイオードＡ１のＮ型領域２０７を形成する目的で残された第１のフォトフォトレジストパターン２０５と第２のフォトレジストパターン２０６を剥離する（図２（ｆ））。その後、上記実施形態１の図１（ｇ）〜（ｉ）と同様の工程が行われる。

従って、本実施形態によれば、上記実施形態１と同様の効果に加え、イオンインプランテーションのためにフォトレジスト安定化の目的でＵＶキュアを行う前の段階で、第２のフォトレジストパターンのみを選択的に除去することができ、これにより、第２のフォトレジストパターンが正しく形成されなかった場合でも、フォトレジストパターンを容易に作り直すことができる。

なお、上記実施形態では、Ｎ型シリコン基板のＰ型ウエル内にフォトダイオードのＮ型領域（電荷蓄積領域）を形成する場合を説明したが、本発明はこれに限定されずに、これとは逆に、Ｐ型シリコン基板のＮ型ウエル内にフォトダイオードのＰ型領域を形成する場合でも適用可能である。

本発明の実施形態１に係る固体撮像装置の製造方法を説明する工程流れ図である。 本発明の実施形態２に係る固体撮像装置の製造方法を説明する工程流れ図である。 ＣＭＯＳセンサ（固体撮像装置）の断面構造を示す模式的断面図である。 従来例の固体撮像装置におけるフォトダイオードの形成方法を説明する工程流れ図である。

符号の説明

１０１ ウエルの作成されたＮ型シリコン基板（半導体基板）
１０２ ＭＯＳトランジスタのゲート酸化膜
１０３ 多結晶シリコン膜（ゲート電極）
１０５ 第１のレジストパターン
１０６ 第２のレジストパターン
１０７ フォトダイオードのＮ型領域（第２の半導体領域）
１０８ ゲート電極とメタル第一層を絶縁する絶縁膜
１０９ 配線間プラグ
１１０ メタル配線第一層（第１の配線層）
２０１ ウエルの作成されたＮ型シリコン基板
２０２ ＭＯＳトランジスタのゲート酸化膜
２０３ 多結晶シリコン膜（ゲート電極）
２０５ 第１のフォトレジストパターン
２０６ 第２のフォトレジストパターン
２０７ フォトダイオードのＮ型領域（第２の半導体領域）
３０１ Ｎ型シリコン基板
３０２ Ｐ型ウエル
３０３ ＭＯＳトランジスタのゲート酸化膜
３０４ 多結晶シリコン膜（ゲート電極）
３０５ フォトダイオードのＮ型電荷蓄積領域（第２の半導体領域）
３０６ フォトダイオードを埋め込み構造とするための表面Ｐ型領域
３０７ 素子分離のための選択酸化膜
３０８ 転送ＭＯＳトランジスタのＮ型高濃度領域
３０９ ゲート電極とメタル第一層を絶縁する絶縁膜
３１０ 第１の配線層（メタル配線第一層）
３１１、３１４、３１５ 配線間プラグ
３１２ 第２の配線層（メタル配線第二層）
３１３ 第３の配線層（メタル配線第三層）
３１６、３１７ 層間絶縁膜
３１８ 表面保護層
４０１ ウエルの作成されたＮ型シリコン基板
４０２ ＭＯＳトランジスタのゲート酸化膜
４０３ 多結晶シリコン膜（ゲート電極）
４０４ シリコン酸化膜（イオンインプランテーション用のハードマスク）
４０５ 第１のフォトレジストパターン
４０６ 第２のフォトレジストパターン
４０７ フォトダイオードのＮ型領域
４０８ ゲート電極とメタル第一層を絶縁する絶縁膜
４０９ 配線間プラグ
４１０ 第１の配線層（メタル配線第一層）
Ａ１ フォトダイオード
Ａ２ 転送ＭＯＳトランジスタ

Claims (4)

1. 素子分離が形成された第一導電型の半導体基板と、前記半導体基板内に設けられた第一導電型と反対導電型の第二導電型の第１の半導体領域内に形成される第一導電型の第２の半導体領域を有するフォトダイオードと、前記第２の半導体領域に隣接して配設されるゲート電極を有するＭＯＳトランジスタとを有する固体撮像装置の製造方法において、
   前記半導体基板上の前記ゲート電極を規定するように第１のフォトレジストパターンを形成し、
   前記第１のフォトレジストパターンを使って前記半導体基板上に前記ゲート電極を形成し、
   前記第１のフォトレジストパターンを除去せずに、前記第１のフォトレジストパターンの前記第２の半導体領域を形成すべき領域の側の部分を覆わず、前記第１のフォトレジストパターンの他の部分を覆うように第２のフォトレジストパターンを形成し、
   前記第２のフォトレジストパターンは、前記素子分離を覆うとともに前記素子分離から前記素子分離の外延と前記ゲート電極との間の位置まで延びた部分と、前記第１のフォトレジストパターンの前記他の部分を覆うとともに前記ゲート電極から見て前記第２の半導体領域とは反対側の領域まで延びた部分とを含み、
   前記第１のフォトレジストパターンを形成した後に紫外線照射によって前記第１のフォトレジストパターンを安定化させ、
   前記第２のフォトレジストパターンを形成した後、前記第２の半導体領域を形成する前に、前記第２のフォトレジストパターンのみを選択的に除去し、その後に、前記第２のフォトレジストパターンの代わりとして、前記素子分離を覆うとともに前記素子分離から前記素子分離の外延と前記ゲート電極との間の位置まで延びた部分と、前記第１のフォトレジストパターンの前記他の部分を覆うとともに前記ゲート電極から見て前記第２の半導体領域とは反対側の領域まで延びた部分とを含み、前記第１のフォトレジストパターンの前記第２の半導体領域を形成すべき領域の側の部分を覆わず、前記第１のフォトレジストパターンの他の部分を覆う、新たなフォトレジストパターンを形成し、
   前記第１及び新たなフォトレジストパターンを使って前記第１の半導体領域にイオンを注入することによって、前記第１の半導体領域内に前記第２の半導体領域を形成する、
   ことを特徴とする固体撮像装置の製造方法。
2. 前記第２の半導体領域を形成した後に、少なくとも、前記第１のフォトレジストパターンと、前記新たなフォトレジストパターンとを同時に除去することを特徴とする請求項１に記載の固体撮像装置の製造方法。
3. 前記第２の半導体領域を形成する工程の後に、
   前記素子分離および前記ゲート電極を覆う絶縁膜を形成する工程と、
   前記絶縁膜を平坦化する工程と、
   前記平坦化された絶縁膜上にメタル配線層を形成する工程と、
   を有することを特徴とする請求項１又は２に記載の固体撮像装置の製造方法。
4. 前記第一導電型はＮ型であることを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置の製造方法。

Images