JP4750391B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP4750391B2 JP4750391B2 JP2004252351A JP2004252351A JP4750391B2 JP 4750391 B2 JP4750391 B2 JP 4750391B2 JP 2004252351 A JP2004252351 A JP 2004252351A JP 2004252351 A JP2004252351 A JP 2004252351A JP 4750391 B2 JP4750391 B2 JP 4750391B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist pattern
- gate electrode
- semiconductor region
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
本発明の一つの実施形態では、第一導電型の半導体基板と、前記半導体基板内に設けられた第一導電型と反対導電型の第二導電型の第1の半導体領域内に形成される第一導電型の第2の半導体領域を有するフォトダイオードと、前記第2の半導体領域に隣接して配設されるゲート電極を有するMOSトランジスタとを有する固体撮像装置の製造方法において、前記半導体基板上の前記ゲート電極の位置及び前記第2の半導体領域の一部の位置を規定する第1の位置に、第1のフォトレジストパターンを形成し、前記第1のフォトレジストパターンによって、前記半導体基板上に前記ゲート電極を形成し、前記第1のフォトレジストパターンを除去せずに、前記半導体基板上の前記第2の半導体領域の上記一部以外の位置を規定する第2の位置に、第2のフォトレジストパターンを形成し、前記第1及び第2のフォトレジストパターンによって、前記第1の半導体領域内に前記第2の半導体領域を前記第1及び第2の位置に沿って前記ゲート電極に自己整合的に形成する。
[実施形態1]
図1は、本実施形態によるN型シリコン基板(半導体基板)を使用したCMOSセンサ(固体撮像装置)の製造方法において、フォトダイオードの形成方法の製造工程の流れを説明するものである。図1の例では、前述した図4の例と同様に、CMOSプロセスを用いた従来のCMOSセンサの各ウエル形成方法の製造工程の流れは割愛し、ゲート電極の形成からメタル配線第一層(第1の配線層)の形成までの製造工程の流れを示す。
[実施形態2]
上記実施形態1では、ゲート電極を形成した後に、フォトダイオードのN型領域形成のための第2のフォトレジストパターンを形成しているが、本実施形態では、このフォト工程の第2のフォトレジストパターンが正しく形成されなかった場合の処理(フォトダイオードのN型領域形成時のフォトレジストリワーク)を工夫したものである。この処理の特徴は、2種類のフォトレジストパターンが混在した場合に、片方のフォトレジストパターンのみを選択的に除去することである。
102 MOSトランジスタのゲート酸化膜
103 多結晶シリコン膜(ゲート電極)
105 第1のレジストパターン
106 第2のレジストパターン
107 フォトダイオードのN型領域(第2の半導体領域)
108 ゲート電極とメタル第一層を絶縁する絶縁膜
109 配線間プラグ
110 メタル配線第一層(第1の配線層)
201 ウエルの作成されたN型シリコン基板
202 MOSトランジスタのゲート酸化膜
203 多結晶シリコン膜(ゲート電極)
205 第1のフォトレジストパターン
206 第2のフォトレジストパターン
207 フォトダイオードのN型領域(第2の半導体領域)
301 N型シリコン基板
302 P型ウエル
303 MOSトランジスタのゲート酸化膜
304 多結晶シリコン膜(ゲート電極)
305 フォトダイオードのN型電荷蓄積領域(第2の半導体領域)
306 フォトダイオードを埋め込み構造とするための表面P型領域
307 素子分離のための選択酸化膜
308 転送MOSトランジスタのN型高濃度領域
309 ゲート電極とメタル第一層を絶縁する絶縁膜
310 第1の配線層(メタル配線第一層)
311、314、315 配線間プラグ
312 第2の配線層(メタル配線第二層)
313 第3の配線層(メタル配線第三層)
316、317 層間絶縁膜
318 表面保護層
401 ウエルの作成されたN型シリコン基板
402 MOSトランジスタのゲート酸化膜
403 多結晶シリコン膜(ゲート電極)
404 シリコン酸化膜(イオンインプランテーション用のハードマスク)
405 第1のフォトレジストパターン
406 第2のフォトレジストパターン
407 フォトダイオードのN型領域
408 ゲート電極とメタル第一層を絶縁する絶縁膜
409 配線間プラグ
410 第1の配線層(メタル配線第一層)
A1 フォトダイオード
A2 転送MOSトランジスタ
Claims (4)
- 素子分離が形成された第一導電型の半導体基板と、前記半導体基板内に設けられた第一導電型と反対導電型の第二導電型の第1の半導体領域内に形成される第一導電型の第2の半導体領域を有するフォトダイオードと、前記第2の半導体領域に隣接して配設されるゲート電極を有するMOSトランジスタとを有する固体撮像装置の製造方法において、
前記半導体基板上の前記ゲート電極を規定するように第1のフォトレジストパターンを形成し、
前記第1のフォトレジストパターンを使って前記半導体基板上に前記ゲート電極を形成し、
前記第1のフォトレジストパターンを除去せずに、前記第1のフォトレジストパターンの前記第2の半導体領域を形成すべき領域の側の部分を覆わず、前記第1のフォトレジストパターンの他の部分を覆うように第2のフォトレジストパターンを形成し、
前記第2のフォトレジストパターンは、前記素子分離を覆うとともに前記素子分離から前記素子分離の外延と前記ゲート電極との間の位置まで延びた部分と、前記第1のフォトレジストパターンの前記他の部分を覆うとともに前記ゲート電極から見て前記第2の半導体領域とは反対側の領域まで延びた部分とを含み、
前記第1のフォトレジストパターンを形成した後に紫外線照射によって前記第1のフォトレジストパターンを安定化させ、
前記第2のフォトレジストパターンを形成した後、前記第2の半導体領域を形成する前に、前記第2のフォトレジストパターンのみを選択的に除去し、その後に、前記第2のフォトレジストパターンの代わりとして、前記素子分離を覆うとともに前記素子分離から前記素子分離の外延と前記ゲート電極との間の位置まで延びた部分と、前記第1のフォトレジストパターンの前記他の部分を覆うとともに前記ゲート電極から見て前記第2の半導体領域とは反対側の領域まで延びた部分とを含み、前記第1のフォトレジストパターンの前記第2の半導体領域を形成すべき領域の側の部分を覆わず、前記第1のフォトレジストパターンの他の部分を覆う、新たなフォトレジストパターンを形成し、
前記第1及び新たなフォトレジストパターンを使って前記第1の半導体領域にイオンを注入することによって、前記第1の半導体領域内に前記第2の半導体領域を形成する、
ことを特徴とする固体撮像装置の製造方法。 - 前記第2の半導体領域を形成した後に、少なくとも、前記第1のフォトレジストパターンと、前記新たなフォトレジストパターンとを同時に除去することを特徴とする請求項1に記載の固体撮像装置の製造方法。
- 前記第2の半導体領域を形成する工程の後に、
前記素子分離および前記ゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜を平坦化する工程と、
前記平坦化された絶縁膜上にメタル配線層を形成する工程と、
を有することを特徴とする請求項1又は2に記載の固体撮像装置の製造方法。 - 前記第一導電型はN型であることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252351A JP4750391B2 (ja) | 2004-08-31 | 2004-08-31 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252351A JP4750391B2 (ja) | 2004-08-31 | 2004-08-31 | 固体撮像装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073611A JP2006073611A (ja) | 2006-03-16 |
JP4750391B2 true JP4750391B2 (ja) | 2011-08-17 |
Family
ID=36153947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004252351A Expired - Fee Related JP4750391B2 (ja) | 2004-08-31 | 2004-08-31 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4750391B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5386875B2 (ja) * | 2008-08-01 | 2014-01-15 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP5500876B2 (ja) | 2009-06-08 | 2014-05-21 | キヤノン株式会社 | 光電変換装置の製造方法 |
JP2012109540A (ja) | 2010-10-26 | 2012-06-07 | Canon Inc | 固体撮像装置の製造方法 |
JP2015213156A (ja) | 2014-04-16 | 2015-11-26 | キヤノン株式会社 | 半導体装置の製造方法及びレジストパターンを形成する方法 |
JP6504755B2 (ja) | 2014-06-25 | 2019-04-24 | キヤノン株式会社 | 半導体装置の製造方法 |
US10804314B2 (en) | 2016-09-21 | 2020-10-13 | Sharp Kabushiki Kaisha | Imaging panel and method for producing same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04215442A (ja) * | 1990-12-14 | 1992-08-06 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH04355964A (ja) * | 1990-12-21 | 1992-12-09 | Mitsubishi Electric Corp | 固体撮像装置及びその製造方法 |
JPH0832071A (ja) * | 1994-07-13 | 1996-02-02 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
JP3624140B2 (ja) * | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
JP2004039671A (ja) * | 2002-06-28 | 2004-02-05 | Canon Inc | 光電変換装置及びその制御方法 |
JP2004356246A (ja) * | 2003-05-28 | 2004-12-16 | Sony Corp | 固体撮像素子の製造方法および固体撮像素子 |
-
2004
- 2004-08-31 JP JP2004252351A patent/JP4750391B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006073611A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397004B2 (en) | Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings | |
US10242910B2 (en) | Contact structure and associated method for flash memory | |
JP4750391B2 (ja) | 固体撮像装置の製造方法 | |
KR20070069405A (ko) | 반도체소자의 제조방법 | |
US8232203B2 (en) | Methods of manufacturing memory devices | |
US6562682B1 (en) | Method for forming gate | |
KR100759215B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
KR100549576B1 (ko) | 반도체 소자의 제조 방법 | |
KR100259075B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
US7517755B2 (en) | Method for fabricating semiconductor device | |
KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR100431816B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010056884A (ko) | 반도체 비트라인 콘택 형성방법 | |
KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
JP2004228231A (ja) | 半導体装置およびその製造方法 | |
KR100249157B1 (ko) | 반도체 소자의 제조 방법 | |
KR100280521B1 (ko) | 반도체소자 및 그 제조방법 | |
KR20040026240A (ko) | 반도체 소자의 제조 방법 | |
KR20000051805A (ko) | 반도체 메모리 제조방법 | |
KR20020014240A (ko) | 반도체소자의 콘택 형성 방법 | |
KR20040055164A (ko) | 랜딩 플러그용 콘택 형성 방법 | |
KR20060000791A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
KR20040048455A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |