JP3618248B2 - 増幅型固体撮像装置用出力回路 - Google Patents
増幅型固体撮像装置用出力回路 Download PDFInfo
- Publication number
- JP3618248B2 JP3618248B2 JP08374799A JP8374799A JP3618248B2 JP 3618248 B2 JP3618248 B2 JP 3618248B2 JP 08374799 A JP08374799 A JP 08374799A JP 8374799 A JP8374799 A JP 8374799A JP 3618248 B2 JP3618248 B2 JP 3618248B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- imaging device
- state imaging
- output circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 87
- 230000003321 amplification Effects 0.000 title claims description 83
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ソースフォロワ回路を備えた増幅型固体撮像装置用出力回路に関する。
【０００２】
【従来の技術】
従来より、各画素毎に増幅機能を持たせて、増幅された信号を走査回路により読み出す増幅型固体撮像装置が提案されている。特に、周辺の駆動回路や信号処理回路との一体化に有利なＣＭＯＳ型の画素構成をしたＡＰＳ(Active Pixel Sensor)型イメージセンサが知られている。このＡＰＳ型イメージセンサでは、１画素内に、光電変換部,増幅部,画素選択部およびリセット部を形成しており、通常、フォトダイオード(ＰＤ)からなる光電変換部の他に３〜４個のＭＯＳトランジスタを用いる。
【０００３】
図６は１つの画素がＰＤ＋３トランジスタで構成された増幅型固体撮像装置の要部回路図を示している(馬渕他、「１／４インチＶＧＡ対応３３万画素ＣＭＯＳイメージセンサ」、映像情報メディア学会技術報告、ＩＰＵ９７−１３，１９９７年３月)。図６において、Ｄ1は光電変換部としてのフォトダイオード、Ｑ11は増幅部としてのＭＯＳトランジスタ、Ｑ12はリセット部としてのＭＯＳトランジスタ、Ｑ13は画素選択部としてのＭＯＳトランジスタ、１１は画素選択クロックライン、１２はリセットクロックライン、１３は垂直信号線、１４は電源線である。なお、以下の説明では、フォトダイオードＤ1に蓄積される信号電荷は電子とし、ＭＯＳトランジスタＱ11,Ｑ12,Ｑ13,Ｑ15,Ｑ16,Ｑ17,Ｑ30はｎチャネル型とする。
【０００４】
上記ＭＯＳトランジスタＱ12,Ｑ13は、画素選択クロックライン１１およびリセットクロックライン１２を介して、第１垂直走査回路２０および第２垂直走査回路２１により駆動される。また、垂直信号線１３に定電流負荷となるＭＯＳトランジスタＱ15を接続すると共に、その垂直信号線１３の信号は、増幅用の第４ＭＯＳトランジスタＱ16および水平走査回路２２により駆動されるＭＯＳトランジスタＱ17を介して、水平信号線１９に導かれる。上記水平信号線１９に定電流負荷となるＭＯＳトランジスタＱ30を接続すると共に、アンプ回路２４を介して信号ＯＳを出力する。上記ＭＯＳトランジスタＱ15およびＭＯＳトランジスタＱ30のゲートには、それぞれ固定電位ＶL1およびＶL2を印加している。
【０００５】
図６において、画素はすべてｎチャネル型ＭＯＳトランジスタとｐｎ接合ダイオードであるため、標準のＣＭＯＳプロセスで容易に形成可能である。一方、アンプ回路２４などのアナログ回路、および、垂直走査回路２０,２１や水平走査回路２２のデジタル回路は、一般にＣＭＯＳ回路で構成されている。したがって、画素と周辺回路は共に、共通プロセスで形成可能となる。これにより電源も共通化でき、画素と周辺回路には電源電圧ＶDが用いられる。
【０００６】
【発明が解決しようとする課題】
ところで、図６に示す構成の増幅型固体撮像装置用出力回路において、消費電力を低減するには、電源電圧ＶDを低くすることが有効である。上記ＭＯＳトランジスタＱ11,Ｑ15からなるソースフォロワ回路では、ＭＯＳトランジスタＱ11のゲートにフォトダイオード電位が入力ｖiとして印加され、出力ｖoが垂直信号線１３に得られる。図７は上記増幅型固体撮像装置用出力回路の入力ｖiと出力ｖoの関係を示しており、電源電圧をＶDとし、ＭＯＳトランジスタＱ15のゲート電圧をＶLとし、ＭＯＳトランジスタＱ15の閾値電圧をＶTnとすると、入力ｖiと出力ｖoとがリニアな関係であるためには、ＭＯＳトランジスタＱ15が飽和領域で動作(すなわち、定電流動作領域で動作)する必要があり、
ｖo ＞ ＶL‐ＶTn …………… (式１)
でなければならない。電源電圧ｖDを低下させた時、動作マージンを十分確保するには、ＶL−ＶTnを十分小さくする必要がある。例えば、ＶLA−ＶTnからＶLB−ＶTnと大きくなると、図７の(Ａ)から(Ｂ)のように変化し、動作マージンが低下する。
【０００７】
一方、画素内のＭＯＳトランジスタＱ11が垂直信号線１３を駆動する能力は、
ｇm ＝ √(２ＩDμＣＷ／Ｌ) …………… (式２)
で与えられる。ここで、ＩDはドレイン電流、μはモビリティ、Ｃは単位面積当たりのゲート容量、Ｗ／ＬはＭＯＳトランジスタＱ11のチャネル幅／長さを表している。また、信号線容量をＣLとすると、信号線駆動時の時定数τは、
τ ＝ ＣL／ｇm …………… (式３)
となる。したがって、ドレイン電流ＩDが小さいとｇmが低下し、その結果、モビリティτが増大するため、ＭＯＳトランジスタＱ11は、与えられた時間内で垂直信号線１３をｖoに駆動することができなくなる。
【０００８】
また、ＭＯＳトランジスタＱ15による定電流の値ＩDは、飽和領域の関係から、
ＩD ＝ (μＣＷ／２Ｌ)(ＶG−ＶT)2 …………… (式４)
より、ＶG−ＶT＝ＶL−ＶTnに対して図８のような関係になる。ここでＶL−ＶTnの値は、電圧ＶLおよび閾値電圧ＶTnのばらつきにより変動する。
【０００９】
したがって、ＶTnのばらつき幅△ＶTnおよびＶLのばらつき幅△ＶLが一定の場合、ＩDのセンター値ＩDOに対するＩDのばらつき△ＩDの比△ＩD／ＩDOは、図７において述べたように動作マージンを拡大するためにＶL−ＶTnを小さく設定するほど大きくなるという問題が生じる。
【００１０】
上記ゲート電圧ＶLは、図９に示すように、一般に電源ＶDを抵抗Ｒ21,Ｒ22により分圧して得るため、電源電圧ＶDの変動に伴ってゲート電圧ＶLも変動する。また、上記ＭＯＳトランジスタＱ15の閾値電圧ＶTnはＭＯＳプロセスでは通常一定の範囲で変動が避けられない。特に、(式１)の関係からＶL−ＶTnが小さく抑えられているため、閾値電圧ＶTnの変動の影響は大きく、ドレイン電流ＩDは、図８に示すΔＩD幅で大きく変動する。このソースフォロワ回路では、信号線駆動能力の観点から、最小のドレイン電流ＩDでも(式２)および(式３)を満たす必要があると共に、最大のドレイン電流ＩDでは、電流値が非常に大きくなって低消費電力化に反することになる。
【００１１】
また、第４ＭＯＳトランジスタＱ16,第５ＭＯＳトランジスタＱ30からなるソースフォロワ回路についても、電源電圧をＶD、ＭＯＳトランジスタＱ30のゲート電圧をＶL、ＭＯＳトランジスタＱ30の閾値電圧をＶTnとすると、同様の議論が成り立つ。
【００１２】
このような問題に対して、ソースフォロワ回路の負荷側のＭＯＳトランジスタの閾値電圧のばらつきを抑える方法として、図１０に示すように、モニタ回路を用いたものが提案されている(特開昭６０−５８７０６号公報)。このソースフォロワ回路は、ダイオードＤ100と、上記ダイオードＤ100をリセットするトランジスタＱ100と、出力回路を構成するトランジスタＱ100〜Ｑ104と、上記トランジスタＱ103のゲートに直流電圧を印加するモニタ回路としてのトランジスタＱ201〜Ｑ204とを備えている。上記モニタ回路の電源側のＭＯＳトランジスタＱ201に流れる電流は、図１１に示すように、出力電圧に強く依存し、定電流とは言えない。また、ＭＯＳトランジスタの閾値電圧のばらつきに対して、負荷側のＭＯＳトランジスタＱ203は、図１１に示すように、出力電圧はＭＯＳトランジスタＱ201とＭＯＳトランジスタＱ203の特性曲線の交点となって、ほぼ一定値ＶBBになるものの、出力電流は△ＩBBで示すように大きくばらつくことになる。このことは、(式４)から明らかなように、負荷側のＭＯＳトランジスタのＶG−ＶTが大きくばらつくことを意味し、この増幅型固体撮像装置用出力回路が低電圧化には適さないことが分かる。
【００１３】
そこで、この発明の目的は、簡単な構成で、閾値電圧や電源電圧の変動に対して、動作マージンを十分確保できると共に、消費電流の変動を抑えることができ、安定した低電圧動作が可能な増幅型固体撮像装置用出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１の増幅型固体撮像装置用出力回路は、半導体基板上に形成され、光電変換素子からの光電変換信号を増幅する第１ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第１ＭＯＳトランジスタに信号線を介して接続された負荷用の第２ＭＯＳトランジスタとで形成された第１のソースフォロワ回路を備えた増幅型固体撮像装置用出力回路において、上記半導体基板上に上記第２ＭＯＳトランジスタと同じチャネル構造で形成され、上記第２ＭＯＳトランジスタとカレントミラー回路を形成するように上記第２ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第３ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第３ＭＯＳトランジスタに略一定の電流を流すための第１の負荷と、上記半導体基板上に形成され、上記信号線の信号を増幅する第４ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第４ＭＯＳトランジスタと第２のソースフォロワ回路を形成するように上記第４ＭＯＳトランジスタに共通信号線を介して接続された第２の負荷用の第５ＭＯＳトランジスタと、上記半導体基板上に上記第５ＭＯＳトランジスタと同じチャネル構造で形成され、上記第５ＭＯＳトランジスタとカレントミラー回路を形成するように上記第５ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第６ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第６ＭＯＳトランジスタに略一定の電流を流すための第２の負荷とを備えたことを特徴としている。
【００１５】
上記請求項１の増幅型固体撮像装置用出力回路によれば、上記カレントミラー回路を形成している同一チャネル構造の第２,第３ＭＯＳトランジスタにおいて、上記第１の負荷により第３ＭＯＳトランジスタに略一定の電流が流れると、第３ＭＯＳトランジスタのゲート電圧が負荷用の第２ＭＯＳトランジスタのゲートに印加され、負荷側の第２ＭＯＳトランジスタに第３ＭＯＳトランジスタに流れる電流と略同一の電流が流れる。したがって、上記第３ＭＯＳトランジスタに流れる電流の変化に対して負荷側の第２ＭＯＳトランジスタに流れる電流は略比例して変化する。上記カレントミラー回路の第３ＭＯＳトランジスタに第１の負荷により略一定の電流を流すようにして、第３ＭＯＳトランジスタの閾値電圧のばらつきに対して第３ＭＯＳトランジスタに流れる電流のばらつきを小さくしているので、負荷側の第２ＭＯＳトランジスタの閾値電圧のばらつきに対してもその第２ＭＯＳトランジスタに流れる電流のばらつきが小さくなる。このように、上記光電変換素子からの光電変換信号を増幅して上記信号線に出力する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタに流れる電流のばらつきが小さいので、第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第１のソースフォロワ回路の信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。また、上記第１のソースフォロワ回路と同様に、上記信号線の信号を増幅して上記共通信号線を駆動する第２のソースフォロワ回路において、負荷側の第５ＭＯＳトランジスタに流れる電流のばらつきが小さいので、この第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の共通信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。
【００１６】
また、請求項２の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第１の負荷は、上記第３ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴としている。
【００１７】
上記請求項２の増幅型固体撮像装置用出力回路によれば、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとすることによって、そのＭＯＳトランジスタの閾値電圧のばらつきに比べ電源電圧が十分に大きいから、ゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量も小さくなる。したがって、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第１のソースフォロワ回路の動作マージンをより広くできる。
【００１８】
また、請求項３の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第１の負荷は固定抵抗であることを特徴としている。
【００１９】
上記請求項３の増幅型固体撮像装置用出力回路によれば、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を固定抵抗とすることによって、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量は小さいので、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第１のソースフォロワ回路の動作マージンを広くできる。
【００２０】
また、請求項４の増幅型固体撮像装置用出力回路は、請求項１乃至３のいずれか１つの増幅型固体撮像装置用出力回路において、上記第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴としている。
【００２１】
上記請求項４の増幅型固体撮像装置用出力回路によれば、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。したがって、安定した低電圧動作が可能な増幅型固体撮像装置を実現できる。
【００２２】
【００２３】
【００２４】
また、請求項５の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第２の負荷は、上記第６ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴としている。
【００２５】
上記請求項５の増幅型固体撮像装置用出力回路によれば、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を、第６ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとすることによって、このＭＯＳトランジスタの閾値電圧のばらつきに比べ電源電圧が十分に大きいから、ゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量も小さくなる。したがって、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第６ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第２のソースフォロワ回路の動作マージンをより広くできる。
【００２６】
また、請求項６の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第２の負荷は固定抵抗であることを特徴としている。
【００２７】
上記請求項６の増幅型固体撮像装置用出力回路によれば、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を固定抵抗とすることによって、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第６ＭＯＳトランジスタに流れる電流の変化量は小さいので、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタに流れる電流の変化量も小さくなり、動作マージンを広くできる。
【００２８】
また、請求項７の増幅型固体撮像装置用出力回路は、請求項１乃至６のいずれか１つの増幅型固体撮像装置用出力回路において、上記第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴としている。
【００２９】
上記請求項７の増幅型固体撮像装置用出力回路によれば、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００３０】
【発明の実施の形態】
以下、この発明の増幅型固体撮像装置用出力回路を図示の実施の形態により詳細に説明する。
【００３１】
（第１実施形態）
図１はこの発明の第１実施形態の増幅型固体撮像装置用出力回路の回路図を示している。図１において、図示しない光電変換素子としてのフォトダイオードから光電変換信号である入力ｖiがゲートに接続された第１ＭＯＳトランジスタＱ1のドレインに電源ＶDを接続している。上記第１ＭＯＳトランジスタＱ1のソースに定電流負荷となる第２ＭＯＳトランジスタＱ2のドレインを垂直信号線１３を介して接続し、第２ＭＯＳトランジスタＱ2のソースを接地している。上記第１,第２ＭＯＳトランジスタＱ1,Ｑ2で第１のソースフォロワ回路を形成している。また、上記第２ＭＯＳトランジスタＱ2のゲートに、第３ＭＯＳトランジスタＱ3のゲート,ドレインを接続する共に、その第３ＭＯＳトランジスタＱ3のソースを接地している。上記第２,第３ＭＯＳトランジスタＱ2,Ｑ3は同じチャネル構造を有し、第２,第３ＭＯＳトランジスタＱ2,Ｑ3でカレントミラー回路を形成している。上記第１〜第３ＭＯＳトランジスタＱ1〜Ｑ3はｎチャネル型である。そして、上記第３ＭＯＳトランジスタＱ3のドレインに第１の負荷としてのｐチャネル型のＭＯＳトランジスタＱ4のドレインを接続すると共に、そのＭＯＳトランジスタＱ4のソースを電源ＶDを接続し、ゲートを接地している。上記第１,第２ＭＯＳトランジスタＱ1,Ｑ2は、図６に示すＭＯＳトランジスタＱ11,Ｑ15に夫々対応している。
【００３２】
上記構成の増幅型固体撮像装置用出力回路において、第３ＭＯＳトランジスタＱ3とＭＯＳトランジスタＱ4により第２ＭＯＳトランジスタＱ2のゲートに電圧ＶLを印加する。上記ＭＯＳトランジスタＱ4は、ゲート-ソース間電圧が電源電圧ＶDとなり、ドレイン電圧ＶLをパラメータとすると、図２の(Ａ)に示すように、ドレイン電流ＩDが変化する。この場合、ＭＯＳトランジスタＱ4の閾値電圧をＶTPとすると、ＭＯＳトランジスタＱ4のゲート電圧ＶGおよびドレイン-ソース間電圧ＶDSは、
ＶG−ＶT ＝ ＶD−ＶTp
ＶDS ＝ ＶD−ＶL
であるから、
ＶDS ＜ ＶG−ＶT
すなわち、
ＶL ＞ ＶTp
となる大部分の期間、ＭＯＳトランジスタＱ4はリニア領域となる。すなわち、ＭＯＳトランジスタＱ4に流れるドレイン電流ＩD2は線形領域における関係式より
ＩD2 ＝ (μＣＷ／Ｌ)(ＶG−ＶT)ＶDS ……………… (式５)
となる。
【００３３】
しかし、ＭＯＳトランジスタＱ4の閾値電圧ＶTpのばらつき(図２のＶTp1,ＶTp2)に比べ、電源電圧ＶDが十分に大きいから、ＭＯＳトランジスタＱ4においてＶG−ＶT＝ＶD−ＶTpの変化量は小さく、図２の(Ａ)で示すドレイン電流ＩD2の変化量も小さい。
【００３４】
一方、第３ＭＯＳトランジスタＱ3はゲートとドレインが同じ電圧ＶLだから、第３ＭＯＳトランジスタＱ3の閾値電圧ＶTnのばらつきに伴い、図２の(Ｂ)のようにドレイン電流ＩDが変化する。第３ＭＯＳトランジスタＱ3と第４ＭＯＳトランジスタＱ4とを流れるドレイン電流ＩD2は一致するから、ドレイン電流ＩD2は図２の斜線領域となり、ドレイン電流ＩD2のばらつきはΔＩDとなる。
【００３５】
ここで、第３ＭＯＳトランジスタＱ3は、第２ＭＯＳトランジスタＱ2とでカレントミラー回路を形成している。しかも、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2は同じチャネル構造であり、同一チップ上では両者の閾値電圧ＶTnの変化は強い相関がある。したがって、第２ＭＯＳトランジスタＱ2を流れるドレイン電流ＩD1は、第３ＭＯＳトランジスタＱ3を流れるドレイン電流ＩD2にほぼ比例して変化する。すなわち、ドレイン電流ＩD1の変化も図２の斜線領域のΔＩDとなり、ばらつきが小さく抑えられることになる。
【００３６】
上記第２ＭＯＳトランジスタＱ2および第１ＭＯＳトランジスタＱ1について出力電圧ｖoは、
【００３７】
【数１】
の範囲でリニアとなり、第２ＭＯＳトランジスタＱ2について、
ＶL−ＶTn ＜ １Ｖ ………………… (式７)
とすれば、電源電圧ＶDが低い場合でも十分な動作範囲が確保される。ただし、μ,Ｃo,ＷD,ＬDはそれぞれＭＯＳトランジスタの移動度,単位面積当たりのゲート容量,チャネル幅,チャネル長さを表している。
【００３８】
このように、上記フォトダイオード(図示せず)からの光電変換信号を増幅して垂直信号線１３を駆動する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD1のばらつきが小さいので、この第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくしても、第１のソースフォロワ回路の垂直信号線１３を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくすることによって、電源電圧ＶDを低くしても十分な動作マージンを確保することができる。
【００３９】
また、上記第３ＭＯＳトランジスタＱ3の第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタＱ3の導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタＱ4とすることによって、ＭＯＳトランジスタＱ4の閾値電圧ＶTpのばらつきに比べ電源電圧ＶDが十分に大きいから、ＭＯＳトランジスタＱ4においてゲート電圧ＶLと閾値電圧ＶTpとの電圧差ＶL−ＶTpの変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタＱ3に流れる電流の変化量も小さい。したがって、上記第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタＱ2に流れる電流の変化量も小さくなり、垂直信号線１３を駆動する第１のソースフォロワ回路の動作マージンをより広くできる。
【００４０】
また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧ＶDを低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００４１】
（第２実施形態）
図３はこの発明の第２実施形態の増幅型固体撮像装置用出力回路の回路図を示している。この増幅型固体撮像装置用出力回路は、固定抵抗ＲLを除いて図１に示す第１実施形態の増幅型固体撮像装置用出力回路と同一の構成をしており、同一構成部は同一参照番号を付して説明を省略する。
【００４２】
図３に示すように、第２ＭＯＳトランジスタＱ2と同じチャネル構造を有するｎチャネル型の第３ＭＯＳトランジスタＱ3のドレインと電源電圧ＶDとの間に固定抵抗ＲLを接続すると共に、第３ＭＯＳトランジスタＱ3のゲートとドレインを共通に接続している。上記固定抵抗ＲLを流れるドレイン電流ＩD12は、出力電圧ＶLをパラメータとすると、固定抵抗ＲLの抵抗値のばらつきに伴い、図４の(Ａ)のように変化する。一方、第３ＭＯＳトランジスタＱ3はゲートとドレインが同じ電圧ＶLだから、第３ＭＯＳトランジスタＱ3の閾値電圧ＶTnのばらつきに伴い、図４の(Ｂ)のようにドレイン電流ＩD11が変化する。第３ＭＯＳトランジスタＱ3と固定抵抗ＲLとを流れるドレイン電流ＩD12は一致するから、ドレイン電流ＩD12は、図４の斜線領域となり、ドレイン電流ＩD12のばらつきはΔＩDとなる。
【００４３】
ここで、第１実施形態の図２の場合と同様、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2とでカレントミラー回路を構成している。しかも、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2は同じチャネル構造であり、同一チップ上では両者の閾値電圧ＶTnの変化は強い相関がある。したがって、第２ＭＯＳトランジスタＱ2を流れるドレイン電流ＩD11は、第３ＭＯＳトランジスタＱ3を流れるドレイン電流ＩD12にほぼ比例する。すなわち、ドレイン電流ＩD11の変化も図４の斜線領域のΔＩDとなり、ばらつきが小さく抑えられることになる。また、第１実施形態と同様、第２ＭＯＳトランジスタＱ2について、(式６)および(式７)の関係を採用すれば、電源電圧ＶDが低い場合でも十分な動作範囲が確保される。
【００４４】
このように、フォトダイオード(図示せず)からの光電変換信号を増幅して垂直信号線１３を駆動する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD11のばらつきが小さいので、この第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくしても、第１のソースフォロワ回路の垂直信号線１３を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくすることによって、電源電圧ＶDを低くしても十分な動作マージンを確保することができる。
【００４５】
また、上記第３ＭＯＳトランジスタＱ3の第１の負荷すなわちカレントミラー回路の負荷を固定抵抗ＲLとすることによって、固定抵抗ＲLの抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタＱ3に流れる電流ＩD12の変化量は小さいので、垂直信号線１３を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD11の変化量も小さくなり、簡単な構成で動作マージンを広くできる。
【００４６】
また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧ＶDを低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００４７】
（第３実施形態）
図５は図３の第２実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置の要部回路図を示している。図５において、光電変換素子としてのフォトダイオードＤ1と、増幅部としてのＭＯＳトランジスタＱ11と、リセット部としてのＭＯＳトランジスタＱ12と、画素選択部としてのＭＯＳトランジスタＱ13とで構成された複数画素が碁盤の目状に配列されている。上記各画素のＭＯＳトランジスタＱ13のゲートに第１垂直走査回路２０を画素選択クロックライン１１を介して夫々接続している。また、上記各画素のＭＯＳトランジスタＱ12のゲートに第２垂直走査回路２１をリセットクロックライン１２を介して夫々接続すると共に、第１ＭＯＳトランジスタＱ11のソースをＭＯＳトランジスタＱ13を介して垂直信号線１３に夫々接続している。そして、上記各画素の第１ＭＯＳトランジスタＱ11のドレインに電源線１４を夫々接続している。上記垂直信号線１３と接地との間に負荷用の第２ＭＯＳトランジスタＱ15を接続して、第１,第２ＭＯＳトランジスタＱ11,Ｑ15で第１のソースフォロワ回路を形成している。上記第２ＭＯＳトランジスタＱ15のゲートに第３ＭＯＳトランジスタＱ21のゲートを接続すると共に、その第３ＭＯＳトランジスタＱ21のゲートとドレインを接続し、ソースを接地している。上記第２,第３ＭＯＳトランジスタＱ15,Ｑ21でカレントミラー回路を形成している。なお、上記第３ＭＯＳトランジスタＱ21は、第２ＭＯＳトランジスタＱ15と同じチャネル構造を有するｎチャネル型の第３ＭＯＳトランジスタである。また、上記第３ＭＯＳトランジスタＱ21のドレインと電源ＶDとの間に第１の負荷としての固定抵抗Ｒ11を接続している。
【００４８】
また、上記垂直信号線１３に第４ＭＯＳトランジスタＱ16のゲートを接続している。第４ＭＯＳトランジスタＱ16のドレインに電源ＶDを接続すると共に、その第４ＭＯＳトランジスタＱ16のソースに、ＭＯＳトランジスタＱ17を介して共通信号線としての水平信号線１９を接続している。上記ＭＯＳトランジスタＱ17のゲートに垂直走査線１８を介して水平走査回路２２を接続している。そして、上記水平信号線１９に負荷用の第５ＭＯＳトランジスタＱ22のドレインを接続すると共に、第５ＭＯＳトランジスタＱ22のソースを接地して、第４,第５ＭＯＳトランジスタＱ16,Ｑ22で第２のソースフォロワ回路を形成している。また、上記第５ＭＯＳトランジスタＱ22のゲートに第６ＭＯＳトランジスタのゲートを接続すると共に、その第６ＭＯＳトランジスタのゲートとドレインを接続し、第６ＭＯＳトランジスタのソースを接地して、第５,第６ＭＯＳトランジスタＱ22,Ｑ23とでカレントミラー回路を形成している。上記第６ＭＯＳトランジスタＱ23のドレインと電源ＶDとの間に第２の負荷としての固定抵抗Ｒ12を接続している。そして、上記水平信号線１９にアンプ回路２４の入力端子を接続している。
【００４９】
上記構成の増幅型固体撮像装置において、第２ＭＯＳトランジスタＱ15のゲートと第３ＭＯＳトランジスタＱ21のゲートとの接続点に、固定抵抗Ｒ11により定まる電圧ＶL1を出力する。この電圧ＶL1が第２ＭＯＳトランジスタＱ15のゲートに印加されることにより、第２実施形態の図３および図４の説明で述べた理由から、第２ＭＯＳトランジスタＱ15の閾値電圧がばらついても、第２ＭＯＳトランジスタＱ15には略一定の電流が流れる。
【００５０】
同様に、上記第５ＭＯＳトランジスタＱ22のゲートと第６ＭＯＳトランジスタＱ23との接続点に、固定抵抗Ｒ12により定まる電圧ＶL2を出力する。この電圧ＶL2が第５ＭＯＳトランジスタＱ22のゲートに印加されることにより、第２実施形態の図３および図４の説明で述べた理由から、第５ＭＯＳトランジスタＱ22の閾値電圧がばらついても、第５ＭＯＳトランジスタＱ22には略一定の電流が流れる。
【００５１】
このように、上記増幅型固体撮像装置用出力回路は、図３に示す第２実施形態の増幅型固体撮像装置用出力回路と同様の作用,効果を有すると共に、第１のソースフォロワ回路と同様に、垂直信号線１３の信号を増幅して共通信号線１９を駆動する第２のソースフォロワ回路(第４,第５ＭＯＳトランジスタＱ16,Ｑ22)において、負荷側の第５ＭＯＳトランジスタＱ22に流れる電流のばらつきが小さいので、この第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の水平信号線１９を駆動する能力はあまり変わらない。また、上記負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保することができる。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、動作マージンを十分確保できると共に、消費電流の変動を抑えることができ、安定した低電圧動作が可能な増幅型固体撮像装置を実現することができる。
【００５２】
また、上記第６ＭＯＳトランジスタＱ23の第２の負荷すなわちカレントミラー回路の負荷を固定抵抗Ｒ12とすることによって、固定抵抗Ｒ12のばらつきによるカレントミラー回路の第６ＭＯＳトランジスタＱ23に流れる電流の変化量は小さいので、水平信号線１９を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタＱ22に流れる電流の変化量も小さくなり、簡単な構成で動作マージンを広くできる。
【００５３】
また、上記負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００５４】
なお、この第３実施形態では、図３に示す第２実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置について説明したが、図１に示す第１実施形態の増幅型固体撮像装置用出力回路を増幅型固体撮像装置に適用してもよい。
【００５５】
上記第１〜第３実施形態では、第１〜第６ＭＯＳトランジスタＱ1,Ｑ2,Ｑ3,Ｑ11,Ｑ15,Ｑ16,Ｑ21,Ｑ22,Ｑ23にｎチャネル型を用いた増幅型固体撮像装置用出力回路について説明したが、第１〜第６ＭＯＳトランジスタにｐチャネル型を用いた増幅型固体撮像装置用出力回路でもよく、この場合、第１〜第３実施形態同様の作用,効果が得られる。
【００５６】
【発明の効果】
以上より明らかなように、請求項１の発明の増幅型固体撮像装置用出力回路は、半導体基板上に形成され、光電変換素子からの光電変換信号を増幅する第１ＭＯＳトランジスタと、半導体基板上に形成され、第１ＭＯＳトランジスタに信号線を介して接続された負荷用の第２ＭＯＳトランジスタとで第１のソースフォロワ回路を形成する増幅型固体撮像装置用出力回路において、半導体基板上に第２ＭＯＳトランジスタと同じチャネル構造で形成され、第２ＭＯＳトランジスタとカレントミラー回路を形成するように第２ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第３ＭＯＳトランジスタと、半導体基板上に形成され、第３ＭＯＳトランジスタに略一定の電流を流すための第１の負荷と、上記半導体基板上に形成され、上記信号線の信号を増幅する第４ＭＯＳトランジスタと、半導体基板上に形成され、第４ＭＯＳトランジスタに共通信号線を介して接続されて第４ＭＯＳトランジスタと第２のソースフォロワ回路を形成する負荷用の第５ＭＯＳトランジスタと、半導体基板上に第５ＭＯＳトランジスタと同じチャネル構造で形成され、第５ＭＯＳトランジスタとカレントミラー回路を形成するように第５ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第６ＭＯＳトランジスタと、半導体基板上に形成され、第６ＭＯＳトランジスタに略一定の電流を流すための第２の負荷とを備えたものである。
【００５７】
したがって、請求項１の発明の増幅型固体撮像装置用出力回路によれば、上記負荷側のＭＯＳトランジスタのゲート電圧を、その第２ＭＯＳトランジスタと同じチャネル構造である別の第３ＭＯＳトランジスタを用いて発生している。すなわち、上記第３ＭＯＳトランジスタに、近似的に定電流となる負荷を接続し、それにより発生する電圧を負荷側の第２ＭＯＳトランジスタのゲートに印加している。このため、カレントミラー回路を形成している第２,第３ＭＯＳトランジスタで共通に閾値電圧がばらついた場合、第１の負荷により第２,第３ＭＯＳトランジスタを流れる電流が略一定となるように、ゲート電圧を発生することになる。また、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることにより、電源電圧の低減を図ることが容易となる。したがって、簡単な構成で製造条件のばらつき等に対して安定した低電圧動作が可能な増幅型固体撮像装置用出力回路を提供することができ、実用上の効果は絶大である。また、上記第１のソースフォロワ回路と同様に、上記信号線の信号を増幅して上記共通信号線を駆動する第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の共通信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。
【００５８】
また、請求項２の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとしたので、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量が小さくなり、第１のソースフォロワ回路の動作マージンをより広くできる。
【００５９】
また、請求項３の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を固定抵抗としたので、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量は小さく、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、簡単な構成で第１のソースフォロワ回路の動作マージンを広くできる。
【００６０】
また、請求項４の発明の増幅型固体撮像装置用出力回路は、請求項１乃至３のいずれか１つの増幅型固体撮像装置用出力回路において、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にしたので、動作マージンが広くなり、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。したがって、安定した低電圧動作が可能な増幅型固体撮像装置を実現することができる。
【００６１】
【００６２】
また、請求項５の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を、第６ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとしたので、ＭＯＳトランジスタにおいてゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路を形成する第５,第６ＭＯＳトランジスタに流れる電流の変化量も小さくなり、上記共通信号線を駆動する第２のソースフォロワ回路の動作マージンをより広くできる。
【００６３】
また、請求項６の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を固定抵抗としたので、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタに流れる電流の変化量が小さくなり、簡単な構成で第２のソースフォロワ回路の動作マージンを広くできる。
【００６４】
また、請求項７の発明の増幅型固体撮像装置用出力回路は、請求項１乃至６のいずれか１つの増幅型固体撮像装置用出力回路において、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にしたので、動作マージンが広くなり、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【図面の簡単な説明】
【図１】図１はこの発明の第１実施形態の増幅型固体撮像装置用出力回路の回路図である。
【図２】図２は上記増幅型固体撮像装置用出力回路の動作を説明する図である。
【図３】図３はこの発明の第２実施形態の増幅型固体撮像装置用出力回路の回路図である。
【図４】図４は上記増幅型固体撮像装置用出力回路の動作を説明する図である。
【図５】図５はこの発明の第３実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置の回路図である。
【図６】図６は従来の増幅型固体撮像装置用出力回路の回路図である。
【図７】図７は上記増幅型固体撮像装置用出力回路のソースフォロワ回路における特性を示す図である。
【図８】図８は上記ソースフォロワ回路の問題点を説明する図である。
【図９】図９は上記ソースフォロワ回路の回路図である。
【図１０】図１０は従来の他の増幅型固体撮像装置用出力回路の回路図である。
【図１１】図１１は上記ソースフォロワ回路の問題点を説明する図である。
【符号の説明】
１１…画素選択クロックライン、１２…リセットクロックライン、
１３…垂直信号線、１４…電源線、
１８…、１９…水平信号線、
２０…第１垂直走査回路、２１…第２垂直走査回路、
２２…水平走査回路、Ｄ1…フォトダイオード、
Ｑ11…第１ＭＯＳトランジスタ、Ｑ12,Ｑ13,Ｑ17…ＭＯＳトランジスタ、
Ｑ15…第２ＭＯＳトランジスタ、Ｑ16…第４ＭＯＳトランジスタ、
Ｑ21…第３ＭＯＳトランジスタ、Ｑ22…第５ＭＯＳトランジスタ、
Ｑ23…第６ＭＯＳトランジスタ、Ｒ11,Ｒ12…固定抵抗。
【発明の属する技術分野】
この発明は、ソースフォロワ回路を備えた増幅型固体撮像装置用出力回路に関する。
【０００２】
【従来の技術】
従来より、各画素毎に増幅機能を持たせて、増幅された信号を走査回路により読み出す増幅型固体撮像装置が提案されている。特に、周辺の駆動回路や信号処理回路との一体化に有利なＣＭＯＳ型の画素構成をしたＡＰＳ(Active Pixel Sensor)型イメージセンサが知られている。このＡＰＳ型イメージセンサでは、１画素内に、光電変換部,増幅部,画素選択部およびリセット部を形成しており、通常、フォトダイオード(ＰＤ)からなる光電変換部の他に３〜４個のＭＯＳトランジスタを用いる。
【０００３】
図６は１つの画素がＰＤ＋３トランジスタで構成された増幅型固体撮像装置の要部回路図を示している(馬渕他、「１／４インチＶＧＡ対応３３万画素ＣＭＯＳイメージセンサ」、映像情報メディア学会技術報告、ＩＰＵ９７−１３，１９９７年３月)。図６において、Ｄ1は光電変換部としてのフォトダイオード、Ｑ11は増幅部としてのＭＯＳトランジスタ、Ｑ12はリセット部としてのＭＯＳトランジスタ、Ｑ13は画素選択部としてのＭＯＳトランジスタ、１１は画素選択クロックライン、１２はリセットクロックライン、１３は垂直信号線、１４は電源線である。なお、以下の説明では、フォトダイオードＤ1に蓄積される信号電荷は電子とし、ＭＯＳトランジスタＱ11,Ｑ12,Ｑ13,Ｑ15,Ｑ16,Ｑ17,Ｑ30はｎチャネル型とする。
【０００４】
上記ＭＯＳトランジスタＱ12,Ｑ13は、画素選択クロックライン１１およびリセットクロックライン１２を介して、第１垂直走査回路２０および第２垂直走査回路２１により駆動される。また、垂直信号線１３に定電流負荷となるＭＯＳトランジスタＱ15を接続すると共に、その垂直信号線１３の信号は、増幅用の第４ＭＯＳトランジスタＱ16および水平走査回路２２により駆動されるＭＯＳトランジスタＱ17を介して、水平信号線１９に導かれる。上記水平信号線１９に定電流負荷となるＭＯＳトランジスタＱ30を接続すると共に、アンプ回路２４を介して信号ＯＳを出力する。上記ＭＯＳトランジスタＱ15およびＭＯＳトランジスタＱ30のゲートには、それぞれ固定電位ＶL1およびＶL2を印加している。
【０００５】
図６において、画素はすべてｎチャネル型ＭＯＳトランジスタとｐｎ接合ダイオードであるため、標準のＣＭＯＳプロセスで容易に形成可能である。一方、アンプ回路２４などのアナログ回路、および、垂直走査回路２０,２１や水平走査回路２２のデジタル回路は、一般にＣＭＯＳ回路で構成されている。したがって、画素と周辺回路は共に、共通プロセスで形成可能となる。これにより電源も共通化でき、画素と周辺回路には電源電圧ＶDが用いられる。
【０００６】
【発明が解決しようとする課題】
ところで、図６に示す構成の増幅型固体撮像装置用出力回路において、消費電力を低減するには、電源電圧ＶDを低くすることが有効である。上記ＭＯＳトランジスタＱ11,Ｑ15からなるソースフォロワ回路では、ＭＯＳトランジスタＱ11のゲートにフォトダイオード電位が入力ｖiとして印加され、出力ｖoが垂直信号線１３に得られる。図７は上記増幅型固体撮像装置用出力回路の入力ｖiと出力ｖoの関係を示しており、電源電圧をＶDとし、ＭＯＳトランジスタＱ15のゲート電圧をＶLとし、ＭＯＳトランジスタＱ15の閾値電圧をＶTnとすると、入力ｖiと出力ｖoとがリニアな関係であるためには、ＭＯＳトランジスタＱ15が飽和領域で動作(すなわち、定電流動作領域で動作)する必要があり、
ｖo ＞ ＶL‐ＶTn …………… (式１)
でなければならない。電源電圧ｖDを低下させた時、動作マージンを十分確保するには、ＶL−ＶTnを十分小さくする必要がある。例えば、ＶLA−ＶTnからＶLB−ＶTnと大きくなると、図７の(Ａ)から(Ｂ)のように変化し、動作マージンが低下する。
【０００７】
一方、画素内のＭＯＳトランジスタＱ11が垂直信号線１３を駆動する能力は、
ｇm ＝ √(２ＩDμＣＷ／Ｌ) …………… (式２)
で与えられる。ここで、ＩDはドレイン電流、μはモビリティ、Ｃは単位面積当たりのゲート容量、Ｗ／ＬはＭＯＳトランジスタＱ11のチャネル幅／長さを表している。また、信号線容量をＣLとすると、信号線駆動時の時定数τは、
τ ＝ ＣL／ｇm …………… (式３)
となる。したがって、ドレイン電流ＩDが小さいとｇmが低下し、その結果、モビリティτが増大するため、ＭＯＳトランジスタＱ11は、与えられた時間内で垂直信号線１３をｖoに駆動することができなくなる。
【０００８】
また、ＭＯＳトランジスタＱ15による定電流の値ＩDは、飽和領域の関係から、
ＩD ＝ (μＣＷ／２Ｌ)(ＶG−ＶT)2 …………… (式４)
より、ＶG−ＶT＝ＶL−ＶTnに対して図８のような関係になる。ここでＶL−ＶTnの値は、電圧ＶLおよび閾値電圧ＶTnのばらつきにより変動する。
【０００９】
したがって、ＶTnのばらつき幅△ＶTnおよびＶLのばらつき幅△ＶLが一定の場合、ＩDのセンター値ＩDOに対するＩDのばらつき△ＩDの比△ＩD／ＩDOは、図７において述べたように動作マージンを拡大するためにＶL−ＶTnを小さく設定するほど大きくなるという問題が生じる。
【００１０】
上記ゲート電圧ＶLは、図９に示すように、一般に電源ＶDを抵抗Ｒ21,Ｒ22により分圧して得るため、電源電圧ＶDの変動に伴ってゲート電圧ＶLも変動する。また、上記ＭＯＳトランジスタＱ15の閾値電圧ＶTnはＭＯＳプロセスでは通常一定の範囲で変動が避けられない。特に、(式１)の関係からＶL−ＶTnが小さく抑えられているため、閾値電圧ＶTnの変動の影響は大きく、ドレイン電流ＩDは、図８に示すΔＩD幅で大きく変動する。このソースフォロワ回路では、信号線駆動能力の観点から、最小のドレイン電流ＩDでも(式２)および(式３)を満たす必要があると共に、最大のドレイン電流ＩDでは、電流値が非常に大きくなって低消費電力化に反することになる。
【００１１】
また、第４ＭＯＳトランジスタＱ16,第５ＭＯＳトランジスタＱ30からなるソースフォロワ回路についても、電源電圧をＶD、ＭＯＳトランジスタＱ30のゲート電圧をＶL、ＭＯＳトランジスタＱ30の閾値電圧をＶTnとすると、同様の議論が成り立つ。
【００１２】
このような問題に対して、ソースフォロワ回路の負荷側のＭＯＳトランジスタの閾値電圧のばらつきを抑える方法として、図１０に示すように、モニタ回路を用いたものが提案されている(特開昭６０−５８７０６号公報)。このソースフォロワ回路は、ダイオードＤ100と、上記ダイオードＤ100をリセットするトランジスタＱ100と、出力回路を構成するトランジスタＱ100〜Ｑ104と、上記トランジスタＱ103のゲートに直流電圧を印加するモニタ回路としてのトランジスタＱ201〜Ｑ204とを備えている。上記モニタ回路の電源側のＭＯＳトランジスタＱ201に流れる電流は、図１１に示すように、出力電圧に強く依存し、定電流とは言えない。また、ＭＯＳトランジスタの閾値電圧のばらつきに対して、負荷側のＭＯＳトランジスタＱ203は、図１１に示すように、出力電圧はＭＯＳトランジスタＱ201とＭＯＳトランジスタＱ203の特性曲線の交点となって、ほぼ一定値ＶBBになるものの、出力電流は△ＩBBで示すように大きくばらつくことになる。このことは、(式４)から明らかなように、負荷側のＭＯＳトランジスタのＶG−ＶTが大きくばらつくことを意味し、この増幅型固体撮像装置用出力回路が低電圧化には適さないことが分かる。
【００１３】
そこで、この発明の目的は、簡単な構成で、閾値電圧や電源電圧の変動に対して、動作マージンを十分確保できると共に、消費電流の変動を抑えることができ、安定した低電圧動作が可能な増幅型固体撮像装置用出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１の増幅型固体撮像装置用出力回路は、半導体基板上に形成され、光電変換素子からの光電変換信号を増幅する第１ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第１ＭＯＳトランジスタに信号線を介して接続された負荷用の第２ＭＯＳトランジスタとで形成された第１のソースフォロワ回路を備えた増幅型固体撮像装置用出力回路において、上記半導体基板上に上記第２ＭＯＳトランジスタと同じチャネル構造で形成され、上記第２ＭＯＳトランジスタとカレントミラー回路を形成するように上記第２ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第３ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第３ＭＯＳトランジスタに略一定の電流を流すための第１の負荷と、上記半導体基板上に形成され、上記信号線の信号を増幅する第４ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第４ＭＯＳトランジスタと第２のソースフォロワ回路を形成するように上記第４ＭＯＳトランジスタに共通信号線を介して接続された第２の負荷用の第５ＭＯＳトランジスタと、上記半導体基板上に上記第５ＭＯＳトランジスタと同じチャネル構造で形成され、上記第５ＭＯＳトランジスタとカレントミラー回路を形成するように上記第５ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第６ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第６ＭＯＳトランジスタに略一定の電流を流すための第２の負荷とを備えたことを特徴としている。
【００１５】
上記請求項１の増幅型固体撮像装置用出力回路によれば、上記カレントミラー回路を形成している同一チャネル構造の第２,第３ＭＯＳトランジスタにおいて、上記第１の負荷により第３ＭＯＳトランジスタに略一定の電流が流れると、第３ＭＯＳトランジスタのゲート電圧が負荷用の第２ＭＯＳトランジスタのゲートに印加され、負荷側の第２ＭＯＳトランジスタに第３ＭＯＳトランジスタに流れる電流と略同一の電流が流れる。したがって、上記第３ＭＯＳトランジスタに流れる電流の変化に対して負荷側の第２ＭＯＳトランジスタに流れる電流は略比例して変化する。上記カレントミラー回路の第３ＭＯＳトランジスタに第１の負荷により略一定の電流を流すようにして、第３ＭＯＳトランジスタの閾値電圧のばらつきに対して第３ＭＯＳトランジスタに流れる電流のばらつきを小さくしているので、負荷側の第２ＭＯＳトランジスタの閾値電圧のばらつきに対してもその第２ＭＯＳトランジスタに流れる電流のばらつきが小さくなる。このように、上記光電変換素子からの光電変換信号を増幅して上記信号線に出力する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタに流れる電流のばらつきが小さいので、第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第１のソースフォロワ回路の信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。また、上記第１のソースフォロワ回路と同様に、上記信号線の信号を増幅して上記共通信号線を駆動する第２のソースフォロワ回路において、負荷側の第５ＭＯＳトランジスタに流れる電流のばらつきが小さいので、この第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の共通信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。
【００１６】
また、請求項２の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第１の負荷は、上記第３ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴としている。
【００１７】
上記請求項２の増幅型固体撮像装置用出力回路によれば、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとすることによって、そのＭＯＳトランジスタの閾値電圧のばらつきに比べ電源電圧が十分に大きいから、ゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量も小さくなる。したがって、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第１のソースフォロワ回路の動作マージンをより広くできる。
【００１８】
また、請求項３の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第１の負荷は固定抵抗であることを特徴としている。
【００１９】
上記請求項３の増幅型固体撮像装置用出力回路によれば、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を固定抵抗とすることによって、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量は小さいので、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第１のソースフォロワ回路の動作マージンを広くできる。
【００２０】
また、請求項４の増幅型固体撮像装置用出力回路は、請求項１乃至３のいずれか１つの増幅型固体撮像装置用出力回路において、上記第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴としている。
【００２１】
上記請求項４の増幅型固体撮像装置用出力回路によれば、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。したがって、安定した低電圧動作が可能な増幅型固体撮像装置を実現できる。
【００２２】
【００２３】
【００２４】
また、請求項５の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第２の負荷は、上記第６ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴としている。
【００２５】
上記請求項５の増幅型固体撮像装置用出力回路によれば、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を、第６ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとすることによって、このＭＯＳトランジスタの閾値電圧のばらつきに比べ電源電圧が十分に大きいから、ゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量も小さくなる。したがって、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第６ＭＯＳトランジスタに流れる電流の変化量も小さくなり、第２のソースフォロワ回路の動作マージンをより広くできる。
【００２６】
また、請求項６の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第２の負荷は固定抵抗であることを特徴としている。
【００２７】
上記請求項６の増幅型固体撮像装置用出力回路によれば、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を固定抵抗とすることによって、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第６ＭＯＳトランジスタに流れる電流の変化量は小さいので、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタに流れる電流の変化量も小さくなり、動作マージンを広くできる。
【００２８】
また、請求項７の増幅型固体撮像装置用出力回路は、請求項１乃至６のいずれか１つの増幅型固体撮像装置用出力回路において、上記第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴としている。
【００２９】
上記請求項７の増幅型固体撮像装置用出力回路によれば、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００３０】
【発明の実施の形態】
以下、この発明の増幅型固体撮像装置用出力回路を図示の実施の形態により詳細に説明する。
【００３１】
（第１実施形態）
図１はこの発明の第１実施形態の増幅型固体撮像装置用出力回路の回路図を示している。図１において、図示しない光電変換素子としてのフォトダイオードから光電変換信号である入力ｖiがゲートに接続された第１ＭＯＳトランジスタＱ1のドレインに電源ＶDを接続している。上記第１ＭＯＳトランジスタＱ1のソースに定電流負荷となる第２ＭＯＳトランジスタＱ2のドレインを垂直信号線１３を介して接続し、第２ＭＯＳトランジスタＱ2のソースを接地している。上記第１,第２ＭＯＳトランジスタＱ1,Ｑ2で第１のソースフォロワ回路を形成している。また、上記第２ＭＯＳトランジスタＱ2のゲートに、第３ＭＯＳトランジスタＱ3のゲート,ドレインを接続する共に、その第３ＭＯＳトランジスタＱ3のソースを接地している。上記第２,第３ＭＯＳトランジスタＱ2,Ｑ3は同じチャネル構造を有し、第２,第３ＭＯＳトランジスタＱ2,Ｑ3でカレントミラー回路を形成している。上記第１〜第３ＭＯＳトランジスタＱ1〜Ｑ3はｎチャネル型である。そして、上記第３ＭＯＳトランジスタＱ3のドレインに第１の負荷としてのｐチャネル型のＭＯＳトランジスタＱ4のドレインを接続すると共に、そのＭＯＳトランジスタＱ4のソースを電源ＶDを接続し、ゲートを接地している。上記第１,第２ＭＯＳトランジスタＱ1,Ｑ2は、図６に示すＭＯＳトランジスタＱ11,Ｑ15に夫々対応している。
【００３２】
上記構成の増幅型固体撮像装置用出力回路において、第３ＭＯＳトランジスタＱ3とＭＯＳトランジスタＱ4により第２ＭＯＳトランジスタＱ2のゲートに電圧ＶLを印加する。上記ＭＯＳトランジスタＱ4は、ゲート-ソース間電圧が電源電圧ＶDとなり、ドレイン電圧ＶLをパラメータとすると、図２の(Ａ)に示すように、ドレイン電流ＩDが変化する。この場合、ＭＯＳトランジスタＱ4の閾値電圧をＶTPとすると、ＭＯＳトランジスタＱ4のゲート電圧ＶGおよびドレイン-ソース間電圧ＶDSは、
ＶG−ＶT ＝ ＶD−ＶTp
ＶDS ＝ ＶD−ＶL
であるから、
ＶDS ＜ ＶG−ＶT
すなわち、
ＶL ＞ ＶTp
となる大部分の期間、ＭＯＳトランジスタＱ4はリニア領域となる。すなわち、ＭＯＳトランジスタＱ4に流れるドレイン電流ＩD2は線形領域における関係式より
ＩD2 ＝ (μＣＷ／Ｌ)(ＶG−ＶT)ＶDS ……………… (式５)
となる。
【００３３】
しかし、ＭＯＳトランジスタＱ4の閾値電圧ＶTpのばらつき(図２のＶTp1,ＶTp2)に比べ、電源電圧ＶDが十分に大きいから、ＭＯＳトランジスタＱ4においてＶG−ＶT＝ＶD−ＶTpの変化量は小さく、図２の(Ａ)で示すドレイン電流ＩD2の変化量も小さい。
【００３４】
一方、第３ＭＯＳトランジスタＱ3はゲートとドレインが同じ電圧ＶLだから、第３ＭＯＳトランジスタＱ3の閾値電圧ＶTnのばらつきに伴い、図２の(Ｂ)のようにドレイン電流ＩDが変化する。第３ＭＯＳトランジスタＱ3と第４ＭＯＳトランジスタＱ4とを流れるドレイン電流ＩD2は一致するから、ドレイン電流ＩD2は図２の斜線領域となり、ドレイン電流ＩD2のばらつきはΔＩDとなる。
【００３５】
ここで、第３ＭＯＳトランジスタＱ3は、第２ＭＯＳトランジスタＱ2とでカレントミラー回路を形成している。しかも、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2は同じチャネル構造であり、同一チップ上では両者の閾値電圧ＶTnの変化は強い相関がある。したがって、第２ＭＯＳトランジスタＱ2を流れるドレイン電流ＩD1は、第３ＭＯＳトランジスタＱ3を流れるドレイン電流ＩD2にほぼ比例して変化する。すなわち、ドレイン電流ＩD1の変化も図２の斜線領域のΔＩDとなり、ばらつきが小さく抑えられることになる。
【００３６】
上記第２ＭＯＳトランジスタＱ2および第１ＭＯＳトランジスタＱ1について出力電圧ｖoは、
【００３７】
【数１】
ＶL−ＶTn ＜ １Ｖ ………………… (式７)
とすれば、電源電圧ＶDが低い場合でも十分な動作範囲が確保される。ただし、μ,Ｃo,ＷD,ＬDはそれぞれＭＯＳトランジスタの移動度,単位面積当たりのゲート容量,チャネル幅,チャネル長さを表している。
【００３８】
このように、上記フォトダイオード(図示せず)からの光電変換信号を増幅して垂直信号線１３を駆動する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD1のばらつきが小さいので、この第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくしても、第１のソースフォロワ回路の垂直信号線１３を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくすることによって、電源電圧ＶDを低くしても十分な動作マージンを確保することができる。
【００３９】
また、上記第３ＭＯＳトランジスタＱ3の第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタＱ3の導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタＱ4とすることによって、ＭＯＳトランジスタＱ4の閾値電圧ＶTpのばらつきに比べ電源電圧ＶDが十分に大きいから、ＭＯＳトランジスタＱ4においてゲート電圧ＶLと閾値電圧ＶTpとの電圧差ＶL−ＶTpの変化量が小さく、カレントミラー回路の第３ＭＯＳトランジスタＱ3に流れる電流の変化量も小さい。したがって、上記第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタＱ2に流れる電流の変化量も小さくなり、垂直信号線１３を駆動する第１のソースフォロワ回路の動作マージンをより広くできる。
【００４０】
また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧ＶDを低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００４１】
（第２実施形態）
図３はこの発明の第２実施形態の増幅型固体撮像装置用出力回路の回路図を示している。この増幅型固体撮像装置用出力回路は、固定抵抗ＲLを除いて図１に示す第１実施形態の増幅型固体撮像装置用出力回路と同一の構成をしており、同一構成部は同一参照番号を付して説明を省略する。
【００４２】
図３に示すように、第２ＭＯＳトランジスタＱ2と同じチャネル構造を有するｎチャネル型の第３ＭＯＳトランジスタＱ3のドレインと電源電圧ＶDとの間に固定抵抗ＲLを接続すると共に、第３ＭＯＳトランジスタＱ3のゲートとドレインを共通に接続している。上記固定抵抗ＲLを流れるドレイン電流ＩD12は、出力電圧ＶLをパラメータとすると、固定抵抗ＲLの抵抗値のばらつきに伴い、図４の(Ａ)のように変化する。一方、第３ＭＯＳトランジスタＱ3はゲートとドレインが同じ電圧ＶLだから、第３ＭＯＳトランジスタＱ3の閾値電圧ＶTnのばらつきに伴い、図４の(Ｂ)のようにドレイン電流ＩD11が変化する。第３ＭＯＳトランジスタＱ3と固定抵抗ＲLとを流れるドレイン電流ＩD12は一致するから、ドレイン電流ＩD12は、図４の斜線領域となり、ドレイン電流ＩD12のばらつきはΔＩDとなる。
【００４３】
ここで、第１実施形態の図２の場合と同様、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2とでカレントミラー回路を構成している。しかも、第３ＭＯＳトランジスタＱ3と第２ＭＯＳトランジスタＱ2は同じチャネル構造であり、同一チップ上では両者の閾値電圧ＶTnの変化は強い相関がある。したがって、第２ＭＯＳトランジスタＱ2を流れるドレイン電流ＩD11は、第３ＭＯＳトランジスタＱ3を流れるドレイン電流ＩD12にほぼ比例する。すなわち、ドレイン電流ＩD11の変化も図４の斜線領域のΔＩDとなり、ばらつきが小さく抑えられることになる。また、第１実施形態と同様、第２ＭＯＳトランジスタＱ2について、(式６)および(式７)の関係を採用すれば、電源電圧ＶDが低い場合でも十分な動作範囲が確保される。
【００４４】
このように、フォトダイオード(図示せず)からの光電変換信号を増幅して垂直信号線１３を駆動する第１のソースフォロワ回路において、負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD11のばらつきが小さいので、この第１のソースフォロワ回路の動作マージンを広げるために、負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくしても、第１のソースフォロワ回路の垂直信号線１３を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを小さくすることによって、電源電圧ＶDを低くしても十分な動作マージンを確保することができる。
【００４５】
また、上記第３ＭＯＳトランジスタＱ3の第１の負荷すなわちカレントミラー回路の負荷を固定抵抗ＲLとすることによって、固定抵抗ＲLの抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタＱ3に流れる電流ＩD12の変化量は小さいので、垂直信号線１３を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタＱ2に流れる電流ＩD11の変化量も小さくなり、簡単な構成で動作マージンを広くできる。
【００４６】
また、上記負荷側の第２ＭＯＳトランジスタＱ2のゲート電圧ＶLと閾値電圧ＶTnとの電圧差ＶL−ＶTnを１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧ＶDを低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００４７】
（第３実施形態）
図５は図３の第２実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置の要部回路図を示している。図５において、光電変換素子としてのフォトダイオードＤ1と、増幅部としてのＭＯＳトランジスタＱ11と、リセット部としてのＭＯＳトランジスタＱ12と、画素選択部としてのＭＯＳトランジスタＱ13とで構成された複数画素が碁盤の目状に配列されている。上記各画素のＭＯＳトランジスタＱ13のゲートに第１垂直走査回路２０を画素選択クロックライン１１を介して夫々接続している。また、上記各画素のＭＯＳトランジスタＱ12のゲートに第２垂直走査回路２１をリセットクロックライン１２を介して夫々接続すると共に、第１ＭＯＳトランジスタＱ11のソースをＭＯＳトランジスタＱ13を介して垂直信号線１３に夫々接続している。そして、上記各画素の第１ＭＯＳトランジスタＱ11のドレインに電源線１４を夫々接続している。上記垂直信号線１３と接地との間に負荷用の第２ＭＯＳトランジスタＱ15を接続して、第１,第２ＭＯＳトランジスタＱ11,Ｑ15で第１のソースフォロワ回路を形成している。上記第２ＭＯＳトランジスタＱ15のゲートに第３ＭＯＳトランジスタＱ21のゲートを接続すると共に、その第３ＭＯＳトランジスタＱ21のゲートとドレインを接続し、ソースを接地している。上記第２,第３ＭＯＳトランジスタＱ15,Ｑ21でカレントミラー回路を形成している。なお、上記第３ＭＯＳトランジスタＱ21は、第２ＭＯＳトランジスタＱ15と同じチャネル構造を有するｎチャネル型の第３ＭＯＳトランジスタである。また、上記第３ＭＯＳトランジスタＱ21のドレインと電源ＶDとの間に第１の負荷としての固定抵抗Ｒ11を接続している。
【００４８】
また、上記垂直信号線１３に第４ＭＯＳトランジスタＱ16のゲートを接続している。第４ＭＯＳトランジスタＱ16のドレインに電源ＶDを接続すると共に、その第４ＭＯＳトランジスタＱ16のソースに、ＭＯＳトランジスタＱ17を介して共通信号線としての水平信号線１９を接続している。上記ＭＯＳトランジスタＱ17のゲートに垂直走査線１８を介して水平走査回路２２を接続している。そして、上記水平信号線１９に負荷用の第５ＭＯＳトランジスタＱ22のドレインを接続すると共に、第５ＭＯＳトランジスタＱ22のソースを接地して、第４,第５ＭＯＳトランジスタＱ16,Ｑ22で第２のソースフォロワ回路を形成している。また、上記第５ＭＯＳトランジスタＱ22のゲートに第６ＭＯＳトランジスタのゲートを接続すると共に、その第６ＭＯＳトランジスタのゲートとドレインを接続し、第６ＭＯＳトランジスタのソースを接地して、第５,第６ＭＯＳトランジスタＱ22,Ｑ23とでカレントミラー回路を形成している。上記第６ＭＯＳトランジスタＱ23のドレインと電源ＶDとの間に第２の負荷としての固定抵抗Ｒ12を接続している。そして、上記水平信号線１９にアンプ回路２４の入力端子を接続している。
【００４９】
上記構成の増幅型固体撮像装置において、第２ＭＯＳトランジスタＱ15のゲートと第３ＭＯＳトランジスタＱ21のゲートとの接続点に、固定抵抗Ｒ11により定まる電圧ＶL1を出力する。この電圧ＶL1が第２ＭＯＳトランジスタＱ15のゲートに印加されることにより、第２実施形態の図３および図４の説明で述べた理由から、第２ＭＯＳトランジスタＱ15の閾値電圧がばらついても、第２ＭＯＳトランジスタＱ15には略一定の電流が流れる。
【００５０】
同様に、上記第５ＭＯＳトランジスタＱ22のゲートと第６ＭＯＳトランジスタＱ23との接続点に、固定抵抗Ｒ12により定まる電圧ＶL2を出力する。この電圧ＶL2が第５ＭＯＳトランジスタＱ22のゲートに印加されることにより、第２実施形態の図３および図４の説明で述べた理由から、第５ＭＯＳトランジスタＱ22の閾値電圧がばらついても、第５ＭＯＳトランジスタＱ22には略一定の電流が流れる。
【００５１】
このように、上記増幅型固体撮像装置用出力回路は、図３に示す第２実施形態の増幅型固体撮像装置用出力回路と同様の作用,効果を有すると共に、第１のソースフォロワ回路と同様に、垂直信号線１３の信号を増幅して共通信号線１９を駆動する第２のソースフォロワ回路(第４,第５ＭＯＳトランジスタＱ16,Ｑ22)において、負荷側の第５ＭＯＳトランジスタＱ22に流れる電流のばらつきが小さいので、この第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の水平信号線１９を駆動する能力はあまり変わらない。また、上記負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保することができる。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、動作マージンを十分確保できると共に、消費電流の変動を抑えることができ、安定した低電圧動作が可能な増幅型固体撮像装置を実現することができる。
【００５２】
また、上記第６ＭＯＳトランジスタＱ23の第２の負荷すなわちカレントミラー回路の負荷を固定抵抗Ｒ12とすることによって、固定抵抗Ｒ12のばらつきによるカレントミラー回路の第６ＭＯＳトランジスタＱ23に流れる電流の変化量は小さいので、水平信号線１９を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタＱ22に流れる電流の変化量も小さくなり、簡単な構成で動作マージンを広くできる。
【００５３】
また、上記負荷側の第５ＭＯＳトランジスタＱ22のゲート電圧と閾値電圧との電圧差を１Ｖ以下にすることにより、動作マージンが広くなるので、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【００５４】
なお、この第３実施形態では、図３に示す第２実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置について説明したが、図１に示す第１実施形態の増幅型固体撮像装置用出力回路を増幅型固体撮像装置に適用してもよい。
【００５５】
上記第１〜第３実施形態では、第１〜第６ＭＯＳトランジスタＱ1,Ｑ2,Ｑ3,Ｑ11,Ｑ15,Ｑ16,Ｑ21,Ｑ22,Ｑ23にｎチャネル型を用いた増幅型固体撮像装置用出力回路について説明したが、第１〜第６ＭＯＳトランジスタにｐチャネル型を用いた増幅型固体撮像装置用出力回路でもよく、この場合、第１〜第３実施形態同様の作用,効果が得られる。
【００５６】
【発明の効果】
以上より明らかなように、請求項１の発明の増幅型固体撮像装置用出力回路は、半導体基板上に形成され、光電変換素子からの光電変換信号を増幅する第１ＭＯＳトランジスタと、半導体基板上に形成され、第１ＭＯＳトランジスタに信号線を介して接続された負荷用の第２ＭＯＳトランジスタとで第１のソースフォロワ回路を形成する増幅型固体撮像装置用出力回路において、半導体基板上に第２ＭＯＳトランジスタと同じチャネル構造で形成され、第２ＭＯＳトランジスタとカレントミラー回路を形成するように第２ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第３ＭＯＳトランジスタと、半導体基板上に形成され、第３ＭＯＳトランジスタに略一定の電流を流すための第１の負荷と、上記半導体基板上に形成され、上記信号線の信号を増幅する第４ＭＯＳトランジスタと、半導体基板上に形成され、第４ＭＯＳトランジスタに共通信号線を介して接続されて第４ＭＯＳトランジスタと第２のソースフォロワ回路を形成する負荷用の第５ＭＯＳトランジスタと、半導体基板上に第５ＭＯＳトランジスタと同じチャネル構造で形成され、第５ＭＯＳトランジスタとカレントミラー回路を形成するように第５ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第６ＭＯＳトランジスタと、半導体基板上に形成され、第６ＭＯＳトランジスタに略一定の電流を流すための第２の負荷とを備えたものである。
【００５７】
したがって、請求項１の発明の増幅型固体撮像装置用出力回路によれば、上記負荷側のＭＯＳトランジスタのゲート電圧を、その第２ＭＯＳトランジスタと同じチャネル構造である別の第３ＭＯＳトランジスタを用いて発生している。すなわち、上記第３ＭＯＳトランジスタに、近似的に定電流となる負荷を接続し、それにより発生する電圧を負荷側の第２ＭＯＳトランジスタのゲートに印加している。このため、カレントミラー回路を形成している第２,第３ＭＯＳトランジスタで共通に閾値電圧がばらついた場合、第１の負荷により第２,第３ＭＯＳトランジスタを流れる電流が略一定となるように、ゲート電圧を発生することになる。また、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることにより、電源電圧の低減を図ることが容易となる。したがって、簡単な構成で製造条件のばらつき等に対して安定した低電圧動作が可能な増幅型固体撮像装置用出力回路を提供することができ、実用上の効果は絶大である。また、上記第１のソースフォロワ回路と同様に、上記信号線の信号を増幅して上記共通信号線を駆動する第２のソースフォロワ回路の動作マージンを広げるために、負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくしても、上記第２のソースフォロワ回路の共通信号線を駆動する能力はあまり変わらない。したがって、簡単な構成で、閾値電圧や電源電圧の変動に対して、十分な動作マージンを確保できると共に、消費電流の変動を抑えることができる。また、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を小さくすることによって、電源電圧を低くしても十分な動作マージンを確保できる。
【００５８】
また、請求項２の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を、第３ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとしたので、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量が小さくなり、第１のソースフォロワ回路の動作マージンをより広くできる。
【００５９】
また、請求項３の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第３ＭＯＳトランジスタの第１の負荷すなわちカレントミラー回路の負荷を固定抵抗としたので、固定抵抗の抵抗値のばらつきによるカレントミラー回路の第３ＭＯＳトランジスタに流れる電流の変化量は小さく、上記信号線を駆動する第１のソースフォロワ回路の負荷側の第２ＭＯＳトランジスタに流れる電流の変化量も小さくなり、簡単な構成で第１のソースフォロワ回路の動作マージンを広くできる。
【００６０】
また、請求項４の発明の増幅型固体撮像装置用出力回路は、請求項１乃至３のいずれか１つの増幅型固体撮像装置用出力回路において、上記負荷側の第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にしたので、動作マージンが広くなり、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。したがって、安定した低電圧動作が可能な増幅型固体撮像装置を実現することができる。
【００６１】
【００６２】
また、請求項５の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を、第６ＭＯＳトランジスタの導電型と逆の導電型でかつソースとゲートとの間の電位差を電源電圧にしたＭＯＳトランジスタとしたので、ＭＯＳトランジスタにおいてゲート電圧と閾値電圧との電圧差の変化量が小さく、カレントミラー回路を形成する第５,第６ＭＯＳトランジスタに流れる電流の変化量も小さくなり、上記共通信号線を駆動する第２のソースフォロワ回路の動作マージンをより広くできる。
【００６３】
また、請求項６の発明の増幅型固体撮像装置用出力回路は、請求項１の増幅型固体撮像装置用出力回路において、上記第６ＭＯＳトランジスタの第２の負荷すなわちカレントミラー回路の負荷を固定抵抗としたので、上記共通信号線を駆動する第２のソースフォロワ回路の負荷側の第５ＭＯＳトランジスタに流れる電流の変化量が小さくなり、簡単な構成で第２のソースフォロワ回路の動作マージンを広くできる。
【００６４】
また、請求項７の発明の増幅型固体撮像装置用出力回路は、請求項１乃至６のいずれか１つの増幅型固体撮像装置用出力回路において、上記負荷側の第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下にしたので、動作マージンが広くなり、電源電圧を低くしても十分な動作マージンを確保でき、低電圧動作が可能となる。
【図面の簡単な説明】
【図１】図１はこの発明の第１実施形態の増幅型固体撮像装置用出力回路の回路図である。
【図２】図２は上記増幅型固体撮像装置用出力回路の動作を説明する図である。
【図３】図３はこの発明の第２実施形態の増幅型固体撮像装置用出力回路の回路図である。
【図４】図４は上記増幅型固体撮像装置用出力回路の動作を説明する図である。
【図５】図５はこの発明の第３実施形態の増幅型固体撮像装置用出力回路を用いた増幅型固体撮像装置の回路図である。
【図６】図６は従来の増幅型固体撮像装置用出力回路の回路図である。
【図７】図７は上記増幅型固体撮像装置用出力回路のソースフォロワ回路における特性を示す図である。
【図８】図８は上記ソースフォロワ回路の問題点を説明する図である。
【図９】図９は上記ソースフォロワ回路の回路図である。
【図１０】図１０は従来の他の増幅型固体撮像装置用出力回路の回路図である。
【図１１】図１１は上記ソースフォロワ回路の問題点を説明する図である。
【符号の説明】
１１…画素選択クロックライン、１２…リセットクロックライン、
１３…垂直信号線、１４…電源線、
１８…、１９…水平信号線、
２０…第１垂直走査回路、２１…第２垂直走査回路、
２２…水平走査回路、Ｄ1…フォトダイオード、
Ｑ11…第１ＭＯＳトランジスタ、Ｑ12,Ｑ13,Ｑ17…ＭＯＳトランジスタ、
Ｑ15…第２ＭＯＳトランジスタ、Ｑ16…第４ＭＯＳトランジスタ、
Ｑ21…第３ＭＯＳトランジスタ、Ｑ22…第５ＭＯＳトランジスタ、
Ｑ23…第６ＭＯＳトランジスタ、Ｒ11,Ｒ12…固定抵抗。
Claims (7)
- 半導体基板上に形成され、光電変換素子からの光電変換信号を増幅する第１ＭＯＳトランジスタと、上記半導体基板上に形成され、上記第１ＭＯＳトランジスタに信号線を介して接続された負荷用の第２ＭＯＳトランジスタとで形成された第１のソースフォロワ回路を備えた増幅型固体撮像装置用出力回路において、
上記半導体基板上に上記第２ＭＯＳトランジスタと同じチャネル構造で形成され、上記第２ＭＯＳトランジスタとカレントミラー回路を形成するように上記第２ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第３ＭＯＳトランジスタと、
上記半導体基板上に形成され、上記第３ＭＯＳトランジスタに略一定の電流を流すための第１の負荷と、
上記半導体基板上に形成され、上記信号線の信号を増幅する第４ＭＯＳトランジスタと、
上記半導体基板上に形成され、上記第４ＭＯＳトランジスタと第２のソースフォロワ回路を形成するように上記第４ＭＯＳトランジスタに共通信号線を介して接続された第２の負荷用の第５ＭＯＳトランジスタと、
上記半導体基板上に上記第５ＭＯＳトランジスタと同じチャネル構造で形成され、上記第５ＭＯＳトランジスタとカレントミラー回路を形成するように上記第５ＭＯＳトランジスタのゲートにゲートおよびドレインが接続された第６ＭＯＳトランジスタと、
上記半導体基板上に形成され、上記第６ＭＯＳトランジスタに略一定の電流を流すための第２の負荷とを備えたことを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１に記載の増幅型固体撮像装置用出力回路において、
上記第１の負荷は、上記第３ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１に記載の増幅型固体撮像装置用出力回路において、
上記第１の負荷は固定抵抗であることを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１乃至３のいずれか１つに記載の増幅型固体撮像装置用出力回路において、
上記第２ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１に記載の増幅型固体撮像装置用出力回路において、
上記第２の負荷は、上記第６ＭＯＳトランジスタの導電型と逆の導電型のＭＯＳトランジスタであって、そのＭＯＳトランジスタのソースとゲートとの間の電位差を電源電圧としたことを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１に記載の増幅型固体撮像装置用出力回路において、
上記第２の負荷は固定抵抗であることを特徴とする増幅型固体撮像装置用出力回路。 - 請求項１乃至６のいずれか１つに記載の増幅型固体撮像装置用出力回路において、
上記第５ＭＯＳトランジスタのゲート電圧と閾値電圧との電圧差を１Ｖ以下としたことを特徴とする増幅型固体撮像装置用出力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08374799A JP3618248B2 (ja) | 1999-03-26 | 1999-03-26 | 増幅型固体撮像装置用出力回路 |
| US09/532,256 US6437635B1 (en) | 1999-03-26 | 2000-03-22 | Amplification type solid states imaging device output circuit capable of stably operating at a low voltage |
| GB0007089A GB2351410B (en) | 1999-03-26 | 2000-03-23 | Amplification type solid states imaging device output circuit capable of stably operating at a low voltage |
| KR10-2000-0015140A KR100436074B1 (ko) | 1999-03-26 | 2000-03-24 | 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08374799A JP3618248B2 (ja) | 1999-03-26 | 1999-03-26 | 増幅型固体撮像装置用出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278608A JP2000278608A (ja) | 2000-10-06 |
| JP3618248B2 true JP3618248B2 (ja) | 2005-02-09 |
Family
ID=13811134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08374799A Expired - Fee Related JP3618248B2 (ja) | 1999-03-26 | 1999-03-26 | 増幅型固体撮像装置用出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6437635B1 (ja) |
| JP (1) | JP3618248B2 (ja) |
| KR (1) | KR100436074B1 (ja) |
| GB (1) | GB2351410B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517548B1 (ko) * | 2002-07-30 | 2005-09-28 | 삼성전자주식회사 | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 |
| EP1557886A3 (en) * | 2004-01-26 | 2006-06-07 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| JP2006042302A (ja) | 2004-06-22 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 固体撮像素子およびカメラ |
| KR100648802B1 (ko) * | 2004-10-30 | 2006-11-23 | 매그나칩 반도체 유한회사 | 가로줄 노이즈 개선을 위한 이미지 센서 |
| KR100694463B1 (ko) * | 2005-11-07 | 2007-03-12 | 매그나칩 반도체 유한회사 | 보정회로 및 이를 구비한 이미지 센서 |
| KR100724254B1 (ko) | 2005-12-26 | 2007-05-31 | 매그나칩 반도체 유한회사 | 이미지 센서 |
| KR100718786B1 (ko) | 2005-12-29 | 2007-05-16 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| JP4630907B2 (ja) * | 2008-03-03 | 2011-02-09 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
| JP2009253559A (ja) * | 2008-04-03 | 2009-10-29 | Sharp Corp | 固体撮像装置および電子情報機器 |
| JP4735684B2 (ja) * | 2008-08-26 | 2011-07-27 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置及びその駆動方法 |
| JP6094511B2 (ja) | 2014-02-25 | 2017-03-15 | ソニー株式会社 | 撮像素子および撮像装置 |
| CN108732609B (zh) * | 2017-04-24 | 2022-01-25 | 睿生光电股份有限公司 | 感测装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454416A (en) * | 1982-01-13 | 1984-06-12 | Sprague Electric Company | Photo-electric circuit employing current mirrors |
| JPS6058706A (ja) | 1983-09-09 | 1985-04-04 | Sharp Corp | ソ−スフオロア回路 |
| JPH01165275A (ja) * | 1987-12-21 | 1989-06-29 | Seiko Instr & Electron Ltd | イメージセンサーの暗電流除去回路 |
| US4891606A (en) * | 1989-02-09 | 1990-01-02 | Harris Corporation | Photocurrent compensation using active devices |
| US5276359A (en) * | 1993-02-02 | 1994-01-04 | Chiang Ting Chi | Current-input type interface circuit of a mouse |
| US5391997A (en) * | 1993-10-28 | 1995-02-21 | Motorola, Inc. | Optically isolated N-channel MOSFET driver |
| US6104229A (en) * | 1996-05-02 | 2000-08-15 | Integrated Device Technology, Inc. | High voltage tolerable input buffer and method for operating same |
| US5818294A (en) * | 1996-07-18 | 1998-10-06 | Advanced Micro Devices, Inc. | Temperature insensitive current source |
| JP2904200B2 (ja) * | 1997-11-04 | 1999-06-14 | 日本電気株式会社 | 固体撮像素子 |
| US6094098A (en) * | 1998-06-17 | 2000-07-25 | Lucent Technologies Inc. | Technique for designing an amplifier circuit in an integrated circuit device |
-
1999
- 1999-03-26 JP JP08374799A patent/JP3618248B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/532,256 patent/US6437635B1/en not_active Expired - Fee Related
- 2000-03-23 GB GB0007089A patent/GB2351410B/en not_active Expired - Fee Related
- 2000-03-24 KR KR10-2000-0015140A patent/KR100436074B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100436074B1 (ko) | 2004-06-12 |
| US6437635B1 (en) | 2002-08-20 |
| KR20000071486A (ko) | 2000-11-25 |
| GB0007089D0 (en) | 2000-05-17 |
| GB2351410A (en) | 2000-12-27 |
| GB2351410B (en) | 2001-05-09 |
| JP2000278608A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105553B2 (en) | Solid-state imaging apparatus with plural current source circuits | |
| JP3621844B2 (ja) | 増幅型固体撮像装置 | |
| JP3618248B2 (ja) | 増幅型固体撮像装置用出力回路 | |
| US20050029454A1 (en) | Solid-state infrared imager | |
| US20110279720A1 (en) | Solid-state imaging device and camera | |
| US6163024A (en) | Photoelectric transducer | |
| JP2586393B2 (ja) | 固体撮像素子の信号処理回路 | |
| US6952227B2 (en) | CMOS image sensor for providing wider dynamic range | |
| JP3308904B2 (ja) | 固体撮像装置 | |
| JPH1126740A (ja) | 固体撮像装置 | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH01289381A (ja) | 増幅型固体撮像装置 | |
| JP3027948B2 (ja) | 半導体装置 | |
| US20110013057A1 (en) | Output circuit for CCD solid-state imaging device, CCD solid-state imaging device, and imaging apparatus | |
| JP3293699B2 (ja) | 増幅装置 | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP4723772B2 (ja) | Ａｂ級ｃｍｏｓ出力回路 | |
| JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
| JP2004023135A (ja) | 電流−電圧変換回路および固体撮像素子 | |
| JP4234959B2 (ja) | 固体撮像装置 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001157114A (ja) | イメージセンサおよびイメージセンサユニット | |
| JP3280616B2 (ja) | 光電変換装置 | |
| JP2003198944A (ja) | Ｄｃ電流シフト回路および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |