KR100436074B1 - 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 - Google Patents

안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 Download PDF

Info

Publication number
KR100436074B1
KR100436074B1 KR10-2000-0015140A KR20000015140A KR100436074B1 KR 100436074 B1 KR100436074 B1 KR 100436074B1 KR 20000015140 A KR20000015140 A KR 20000015140A KR 100436074 B1 KR100436074 B1 KR 100436074B1
Authority
KR
South Korea
Prior art keywords
mos transistor
gate
output circuit
voltage
load
Prior art date
Application number
KR10-2000-0015140A
Other languages
English (en)
Other versions
KR20000071486A (ko
Inventor
와타나베타카시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000071486A publication Critical patent/KR20000071486A/ko
Application granted granted Critical
Publication of KR100436074B1 publication Critical patent/KR100436074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

증폭형 고체촬상장치용 출력회로는, 소스폴로워회로와 커런트 미러회로를 포함한다. 소스폴로워회로는, 제1 MOS 트랜지스터 Q11, 및 제1 MOS 트랜지스터 Q11에 수직신호선을 통해 접속된 부하용의 제2 MOS 트랜지스터 Q15로 형성된다. 커런트 미러회로는, 제2 MOS 트랜지스터 Q15와, 제2 MOS 트랜지스터 Q15의 게이트에 게이트와 드레인이 접속된 동일한 채널구조의 제3 MOS 트랜지스터 Q21로 형성된다. 제3 MOS 트랜지스터 Q21의 드레인을 고정저항 R11를 통해 전원에 접속한다. 고정저항 R11과 제3 MOS 트랜지스터 Q21를 흐르는 전류변동이 작기 때문에, 부하용의 제2 MOS 트랜지스터 Q15의 전류변동을 작게할 수 있고, 넓은 동작마진을 확보할 수 있다. 증폭형 고체촬상장치용 출력회로는, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대하여 소비전류의 변동을 억제할 수 있어, 안정한 저전압동작이 가능하다.

Description

안정한 저전압동작이 가능한 증폭형 고체촬상장치용 출력회로{AMPLIFICATION TYPE SOLID STATES IMAGING DEVICE OUTPUT CIRCUIT CAPABLE OF STABLY OPERATING AT A LOW VOLTAGE}
본 발명은 소스폴로워회로를 구비한 증폭형 고체촬상장치용 출력회로에 관한 것이다.
종래, 각 화소마다 증폭기능을 구비하고, 증폭된 신호를 주사회로에 의해 독출하는 증폭형 고체촬상장치가 제안되어 있다. 특히, 주변의 구동회로나 신호처리회로의 일체화에 유리한 CMOS형의 화소구성을 한 APS(Active Pixel Sensor)형 이미지 센서가 알려져 있다. 이 APS형 이미지 센서에서는, 1화소내에, 광전변환부, 증폭부, 화소선택부 및 리세트부를 형성하고 있고, 통상, 포토다이오드(PD)로 이루어지는 광전변환부 외에 3∼4개의 MOS 트랜지스터를 사용한다.
도6은 1개의 화소가 PD와 3개의 트랜지스터로 구성된 증폭형 고체촬상장치의 요부의 회로도를 도시한다(마부치 외, "1/4 inch VGA 대응 33만 화소 CMOS 이미지 센서", ITE 기술보고, IPU97-13, 1997년 3월). 도6에서, D1은 광전변환부로서의 포토다이오드, Q11는 증폭부로서의 MOS트랜지스터, Q12는 리세트부로서의 MOS 트랜지스터, Q13은 화소선택부로서의 MOS 트랜지스터, 11은 화소선택 클록라인, 12는 리세트 클록라인, 13은 수직신호선, 14는 전원선이다. 포토다이오드D1에 축적되는신호전하는 전자로 하고, MOS 트랜지스터 Q11, Q12, Q13, Q15, Q16, Q17, Q30는 n채널형이다.
상기 MOS 트랜지스터 Q12, Q13은, 화소선택클록라인(11) 및 리세트 클록라인(12)을 통해, 제1 수직주사회로(20) 및 제2 수직주사회로(21)에 의해 구동된다. 또한, 수직신호선(13)에 정전류 부하로 되는 MOS 트랜지스터 Q15를 접속하는 동시에, 그 수직신호선(13)의 신호는, 증폭용의 제4 MOS 트랜지스터 Q16 및 수평주사회로(22)에 의해 구동되는 MOS 트랜지스터 Q17을 통해, 수평신호선(19)으로 유도된다. 상기 수평신호선(19)에 정전류 부하로 되는 MOS 트랜지스터 Q30을 접속하는 동시에, 증폭회로(24)를 통해 신호 OS를 출력한다. 상기 MOS 트랜지스터 Q15 및 MOS 트랜지스터 Q30의 게이트에는, 각각 고정전위 VL1및 VL2를 인가하고 있다.
도6에 있어서, 화소는 모두 n채널형 MOS 트랜지스터와 pn 접합 다이오드이기 때문에, 표준 CM0S 프로세스로 용이하게 형성가능하다. 한편, 증폭회로(24) 등의 아날로그회로 및 수직주사회로(20,21)와 수평주사회로(22) 등의 디지탈회로는 일반적으로 CMOS 회로로 구성되어 있다. 따라서, 화소와 주변회로는 공히, 공통프로세스로 형성가능하다. 이에 의해 전원도 공통화할 수 있어, 화소와 주변회로에는 전원 전압 VD가 사용된다.
도6에 도시한 구성의 증폭형 고체촬상장치용 출력회로에 있어서, 소비전력을 저감하기 위해서는, 전원 전압 VD를 낮게 하는 것이 효과적이다. 상기 MOS 트랜지스터 Q11, Q15로 이루어지는 소스폴로워회로에서는, MOS 트랜지스터 Q11의 게이트에 포토다이오드전위가 입력 vi로서 인가되고, 출력 v0가 수직신호선(13)에서 얻어진다. 도7은 상기 증폭형 고체촬상장치용 출력회로의 입력 vi와 출력 v0의 관계를 나타낸다. 전원 전압을 VD로 하고, MOS 트랜지스터 Q15의 게이트전압을 VL로 하고, MOS 트랜지스터 Q15의 문턱전압을 VTn으로 하면, 입력 vi와 출력 v0가 선형관계를 갖기 위해서는, MOS 트랜지스터 Q15가 포화영역에서 동작(즉, 정전류 동작영역에서 동작)할 필요가 있고,
V0> VL- VTn(1)
이어야 한다. 전원 전압 VD를 저하시켰을 때, 동작마진을 충분히 확보하기 위해서는, VL-VTn을 충분히 작게 해야 한다. 예컨대, 도7에 도시한 바와 같이 특성곡선이 A에서 B로 변화하면, VL-VTn이 VLA-VTn에서 VLB-VTn으로 커지게 되어, 동작마진이 A'에서 B'로 저하한다.
한편, 화소내의 MOS 트랜지스터 Q11이 수직신호선(13)을 구동하는 능력은,
gm= √(2IDμCW/L) (2)
로 주어진다. 여기서, ID는 드레인전류, μ는 이동도, C는 단위면적당 게이트 용량, W/L은 MOS 트랜지스터 Q11의 채널폭/길이를 나타낸다. 또한, 신호선 용량을 CL로 하면, 신호선 구동시의 시정수 τ는,
τ = CL/gm(3)
으로 된다. 따라서, 드레인전류 ID가 작으면 gm이 저하하여, 그 결과, 시정수 τ가 증대하기 때문에, MOS 트랜지스터 Q11은, 주어진 시간내에서 수직신호선(13)을 v0로 구동할 수 없게 된다.
또한, MOS 트랜지스터 Q15에 의한 정전류의 값 ID는 포화영역의 관계로부터 다음식으로 표시된다.
ID= (μCW/2L)(VG-VT)2(4)
여기서, VG는 게이트전압을 나타내고, VT는 문턱전압이다.
VG-VT= VL-VTn에 대하여, 드레인전류 ID는 도8에 도시된다. 여기서 VL-VTn의 값은, 전압 VL및 문턱전압 VTn의 변동에 의해 변한다.
도7에 기술한 바와 같이 동작마진을 확대하기 위해서는 VL-VTn을 작게 설정해야 한다. 그러나, 도8에 도시한 바와 같이 VTn의 변동폭 ΔVTn및 VL의 변동폭 ΔVL이 일정한 경우, ID의 센터값 ID0에 대한 ID의 변동 ΔID의 비 ΔID/ID0는, VL-VTn을 작게 설정할수록 커지는 단점이 발생한다.
상기 게이트전압 VL은, 도9에 도시한 바와 같이, 일반적으로 전원 VD를 저항 R21, R22에 의해 분압하여 얻어지기 때문에, 전원 전압 VD의 변동에 따라 게이트전압 VL도 변동한다. 또한, 상기 MOS 트랜지스터 Q15의 문턱전압 VTn은 MOS 프로세스에서는 통상적으로 일정한 범위에서의 변동을 피할 수 없다. 특히, 식 1의 관계로부터 Vl-VTn이 작게 억제되기 때문에, 문턱전압 VTn의 변동의 영향이 크고, 드레인전류 ID는, 도8에 도시한 ΔID폭으로 크게 변동한다. 이 소스폴로워 회로에서는, 신호선구동능력의 관점에서, 최소의 드레인전류 ID라도 식 2 및 식 3을 만족할 필요가 있는 동시에, 최대의 드레인전류 ID에서는, 전류치가 대단히 커지게 되어 저소비전력화에 반하게 된다.
또한, 제4 MOS 트랜지스터 Q16, 제5 MOS 트랜지스터 Q30으로 이루어지는 소스폴로워회로에 대해서도, 전원 전압을 VD, MOS 트랜지스터 Q30의 게이트전압을 VL, MOS 트랜지스터 Q30의 문턱전압을 VTn으로 하면, 같은 결론이 성립한다.
이러한 문제에 대하여, 소스폴로워회로의 부하측의 MOS 트랜지스터의 문턱전압의 변동을 억제하는 방법으로서, 도10에 도시한 바와 같이, 모니터회로를 사용한 것이 제안되어 있다(일본 특개소 60-58706호). 이 소스폴로워회로는, 다이오드 D100와, 이 다이오드 D100을 리세트하는 트랜지스터 Q100과, 출력회로를 구성하는 트랜지스터 Q101∼Q104와, 상기 트랜지스터 Q103의 게이트에 직류전압을 인가하는 모니터회로로서의 트랜지스터 Q201∼Q204를 구비하고 있다. 상기 모니터회로의 전원측의 MOS 트랜지스터 Q201에 흐르는 전류는, 도11에 도시한 바와 같이, 출력전압에 강하게 의존하여, 정전류로 되지 않는다. 또한, MOS 트랜지스터의 문턱전압의 변동에 대하여, 부하측의 MOS 트랜지스터 Q203은, 도11에 도시한 바와 같이, 출력전압은 MOS 트랜지스터 Q201와 MOS 트랜지스터 Q203의 특성곡선의 교점으로 되어, 거의 일정치 VBB로 되고, 출력전류는 ΔIBB로 도시한 바와 같이 크게 변동하게 된다. 이는, 식 4로부터 명백한 바와 같이, 부하측의 MOS 트랜지스터의 VG-VT가 크게 변동되는 것을 의미하며, 이 증폭형 고체촬상장치용 출력회로는 저전압화에 적합하지 지 않은 것을 알 수 있다.
본 발명의 목적은, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대하여, 동작마진을 충분히 확보하는 동시에, 소비전류의 변동을 억제할 수 있어, 안정한 저전압동작이 가능한 증폭형 고체촬상장치용 출력회로를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 증폭형 고체촬상장치용 출력회로는, 반도체기판상에 형성되고, 광전변환소자로부터의 광전변환신호를 증폭하는 제1 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제1 MOS 트랜지스터에 신호선을 통해 접속된 부하용의 제2 MOS 트랜지스터로 형성된 제1 소스폴로워회로를 구비한 증폭형 고체촬상장치용 출력회로에 있어서, 상기 반도체기판상에 상기 제2 MOS 트랜지스터와 같은 채널구조로 형성되고, 상기 제2 MOS 트랜지스터와 커런트 미러회로를 형성하도록 상기 제2 MOS 트랜지스터의 게이트에 게이트 및 드레인이 접속된 제3 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제3 MOS 트랜지스터에 거의 일정한 전류를 흘리기위한 제1 부하를 구비한 것을 특징으로 하고있다.
상기 발명에 의하면, 상기 커런트미러 회로를 형성하고 있는 동일 채널구조의 제2, 제3 MOS 트랜지스터에 있어서, 상기 제1 부하에 의해 제3 MOS 트랜지스터에 거의 일정한 전류가 흐르면, 제3 MOS 트랜지스터의 게이트전압이 부하용의 제2 MOS 트랜지스터의 게이트에 인가되어, 부하측의 제2 MOS 트랜지스터에 제3 MOS 트랜지스터에 흐르는 전류와 거의 동일한 전류가 흐른다. 따라서, 상기 제3 MOS 트랜지스터에 흐르는 전류의 변화에 대하여 부하측의 제2 MOS 트랜지스터에 흐르는 전류는 거의 비례하여 변화한다. 상기 커런트미러 회로의 제3 MOS 트랜지스터에 제1의 부하에 의해 거의 일정한 전류를 흘리도록 하여, 제3 MOS 트랜지스터의 문턱전압의 변동에 대하여 제3 MOS 트랜지스터에 흐르는 전류의 변동을 작게 하고 있기때문에, 부하측의 제2 MOS 트랜지스터의 문턱전압의 변동에 대하여도 그 제2 MOS 트랜지스터에 흐르는 전류의 변동이 작게 된다. 이와 같이, 상기 광전변환소자로부터의 광전변환신호를 증폭하여 신호선에 출력하는 제1 소스폴로워회로에 있어서, 부하측의 제2 MOS 트랜지스터에 흐르는 전류의 변동이 작기때문에, 제1의 소스폴로워회로의 동작마진을 확대하기 위해, 부하측의 제2 MOS 트랜지스터의 게이트전압과 문턱전압과의 전압차를 작게 하더라도, 상기 제1 소스폴로워회로의 신호선을 구동하는 능력은 별로 변하지 않는다. 따라서, 간단한 구성으로, 문턱전압나 전원 전압의 변동에 대하여, 충분한 동작마진을 확보하는 동시에, 소비전류의 변동을 억제할 수 있다. 또한, 상기 부하측의 제2 MOS 트랜지스터의 게이트전압과 문턱전압과의 전압차를 작게함으로써, 전원 전압을 낮게 하더라도 동작마진을 확보할 수 있다.
또한, 본 발명의 1실시예에서는, 상기 제1 부하는, 제3 MOS 트랜지스터의 도전형과 역도전형의 MOS 트랜지스터로서, 이 MOS 트랜지스터의 소스와 게이트 사이의 전위차를 전원 전압으로 한 것을 특징으로 하고있다.
상기 실시예에 의하면, 상기 제3 MOS 트랜지스터의 제1 부하, 즉 커런트 미러회로의 부하를, 제3 MOS 트랜지스터의 도전형과 역도전형으로 하고 또한 소스와 게이트 사이의 전위차를 전원 전압으로 하는 MOS 트랜지스터로 함으로써, 상기 MOS 트랜지스터의 문턱전압의 변동에 비해 전원 전압이 충분히 크기 때문에, 게이트전압과 문턱전압과의 전압차의 변화량이 작고, 커런트 미러회로의 제3 MOS 트랜지스터에 흐르는 전류의 변화량도 작게 된다. 따라서, 상기 신호선을 구동하는 제1 소스폴로워회로의 부하측의 제2 MOS 트랜지스터에 흐르는 전류의 변화량도 작게 되어, 제1 소스폴로워회로의 동작마진을 보다 넓게 할 수 있다.
또한, 본 발명의 1 실시예에서는, 상기 제1 부하는 고정저항인 것을 특징으로 하고 있다.
상기 실시예에 의하면, 제3 MOS 트랜지스터의 제1 부하, 즉 커런트 미러회로의 부하를 고정저항으로 함으로써, 고정저항의 저항치의 변동에 의한 커런트 미러회로의 제3 MOS 트랜지스터에 흐르는 전류의 변화량이 작기때문에, 상기 신호선을 구동하는 제1 소스폴로워회로의 부하측의 제2 MOS 트랜지스터에 흐르는 전류의 변화량도 작게 되어, 제1 소스폴로워회로의 동작마진을 넓게 할 수 있다.
또한, 본 발명의 1 실시예에서는, 제2 MOS 트랜지스터의 게이트전압과 문턱전압의 전압차를 1 [V] 이하로 한 것을 특징으로 하고있다.
상기 실시예에 의하면, 부하측의 제2 MOS 트랜지스터의 게이트전압과 문턱전압과의 전압차를 1 [V] 이하로 함으로써, 동작마진이 넓게 되기 때문에, 전원 전압을 낮게 하더라도 충분한 동작마진을 확보할 수 있고, 저전압동작이 가능해진다. 따라서, 안정한 저전압동작이 가능한 증폭형 고체촬상장치를 실현할 수 있다.
또한, 본 발명의 증폭형 고체촬상장치용 출력회로는, 반도체기판상에 형성되고, 광전변환소자로부터의 광전변환신호를 증폭하는 제1 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제1 MOS 트랜지스터에 신호선을 통해 접속된 부하용의 제2 MOS 트랜지스터와 형성된 제1 소스폴로워회로를 구비한 증폭형 고체촬상장치용 출력회로에 있어서, 반도체기판상에 형성되고, 상기 신호선의 신호를 증폭하는 제4 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제4 MOS 트랜지스터와 제2 소스폴로워회로를 형성하도록 상기 제4 MOS 트랜지스터에 공통신호선을 통해 접속된 제2 부하용의 제5 MOS 트랜지스터와, 상기 반도체기판상에 상기 제5 MOS 트랜지스터와 같은 채널구조로 형성되고, 상기 제5 MOS 트랜지스터와 커런트 미러회로를 형성하도록 상기 제5 MOS 트랜지스터의 게이트에 게이트 및 드레인이 접속된 제6 MOS 트랜지스터와, 상기 반도체기판상에 형성되어, 상기 제5 MOS 트랜지스터에 거의 일정한 전류를 흘리기위한 제2 부하를 구비한 것을 특징으로 하고있다.본 발명의 상기 실시예에서, 역도전형이란, 예컨대, 제6 MOS 트랜지스터가 P형(정공이 캐리어)인 경우, 제2 부하는 N형(전도 전자가 캐리어)의 MOS 트랜지스터이고, 제6 MOS 트랜지스터가 N형인 경우, 제2 부하는 P형의 MOS 트랜지스터인 통상적인 의미를 갖고 있다
상기 발명에 의하면, 상기 제1의 소스폴로워회로와 같이, 상기 신호선의 신호를 증폭하여 상기 공통신호선을 구동하는 제2 소스폴로워회로에서, 부하측의 제5 MOS 트랜지스터에 흐르는 전류의 변동이 작기때문에, 이 제2 소스폴로워회로의 동작마진을 확대하기 위해, 부하측의 제5 MOS 트랜지스터의 게이트전압과 문턱전압과의 전압차를 작게 하더라도, 상기 제2 소스폴로워회로의 공통신호선을 구동하는 능력이 별로 변하지 않는다. 따라서, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대하여, 충분한 동작마진을 확보하는 동시에, 소비전류의 변동을 억제할 수 있다. 또한, 상기 부하측의 제5 MOS 트랜지스터의 게이트전압과 문턱전압과의 전압차를 작게함으로써, 전원 전압을 낮게 하더라도 충분한 동작마진을 확보할 수 있다.
본 발명은, 일례로서 제공되고 본 발명을 한정하는 것이 아닌 이하의 상세한 설명과 첨부 도면에 따라 보다 완전히 이해될 것이다.
도1은 본 발명의 제 1 실시예의 증폭형 고체촬상장치용 출력회로의 회로도이다.
도2는 상기 제 1 실시예의 증폭형 고체촬상장치용 출력회로의 동작을 설명하기 위한 그래프이다.
도3은 본 발명의 제 2 실시예의 증폭형 고체촬상장치용 출력회로의 회로도이다.
도4는 상기 제 2 실시예의 증폭형 고체촬상장치용 출력회로의 동작을 설명하기 위한 그래프이다.
도5는 본 발명의 제 3 실시예의 증폭형 고체촬상장치용 출력회로를 사용한 증폭형 고체촬상장치의 회로도이다.
도6은 종래의 증폭형 고체촬상장치용 출력회로의 회로도이다.
도7은 상기 증폭형 고체촬상장치용 출력회로의 소스폴로워회로의 특성을 도시한 그래프이다.
도8은 상기 소스폴로워회로의 단점을 설명하기 위한 그래프이다.
도9는 상기 소스폴로워회로의 회로도이다.
도10은 종래의 다른 증폭형 고체촬상장치용 출력회로의 회로도이다.
도11은 상기 소스폴로워회로의 단점을 설명하기 위한 그래프이다.
이하, 본 발명의 증폭형 고체촬상장치용 출력회로를 도시한 실시예에 따라 상세히 설명한다.
(제 1 실시예)
도1은 본 발명의 제 1 실시예의 증폭형 고체촬상장치용 출력회로의 회로도를 나타내고 있다. 도1에 있어서, 광전변환소자(도시하지 않음)로서 기능하는 포토다이오드로부터 광전변환신호인 입력 vi가 게이트에 접속된 제1 MOS 트랜지스터 Q1의 드레인에 전원 VD를 접속하고 있다. 상기 제1 MOS 트랜지스터 Q1의 소스에 정전류 부하로 되는 제2 MOS 트랜지스터 Q2의 드레인을 수직신호선(13)을 통해 접속하고, 제2 MOS 트랜지스터 Q2의 소스를 접지하고 있다. 상기 제1, 제2 MOS 트랜지스터 Q1, Q2로 제1의 소스폴로워회로를 형성하고 있다. 또한, 상기 제2 MOS 트랜지스터 Q2의 게이트에, 제3 MOS 트랜지스터 Q3의 게이트, 드레인을 접속함과 아울러, 제3MOS 트랜지스터 Q3의 소스를 접지하고 있다. 상기 제2, 제3 MOS 트랜지스터 Q2, Q3은 동일한 채널구조를 갖고, 제2, 제3 MOS 트랜지스터 Q2, Q3로 커런트 미러회로를 형성하고 있다. 상기 제1∼제3 MOS 트랜지스터 Q1∼Q3는 n채널형이다. 또한, 상기 제3 MOS 트랜지스터 Q3의 드레인에 제1 부하로서의 p채널형의 MOS 트랜지스터 Q4의 드레인을 접속하는 동시에, MOS 트랜지스터 Q4의 소스를 전원 VD를 접속하고, MOS 트랜지스터 Q4의 게이트를 접지하고 있다. 상기 제1 및 제2 MOS 트랜지스터 Q1 및 Q2는, 도6에 도시한 MOS 트랜지스터 Q11, Q15에 각각 대응하고 있다.
상기 구성의 증폭형 고체촬상장치용 출력회로에 있어서, 제3 MOS 트랜지스터 Q3과 MOS 트랜지스터 Q4에 의해 제2 MOS 트랜지스터 Q2의 게이트에 전압 VL을 인가한다. 상기 MOS 트랜지스터 Q4는, 게이트-소스간 전압이 전원 전압 VD로 되고, 드레인전압 VL을 파라미터로 하면, 도2A에 도시한 바와 같이, 드레인전류 ID가 변화한다. 이 경우, MOS 트랜지스터 Q4의 문턱전압을 VTP로 하면,VL> VTP로 되는 대부분의 구간, MOS 트랜지스터 Q4는, 리니어영역으로 간주될 수 있다.즉, MOS 트랜지스터 Q4의 게이트전압과 문턱전압과의 차 VG-VT및 드레인-소스간 전압 VDS가,
VG-VT= VD-VTp
VDS= VD- VL
이기 때문에,VL> VTP에 있어서, VDS< VG-VT로 되고, 선형영역으로 된다.따라서, 선형영역에 있어서의 관계식ID= (μCW/L)(VG-VT)VDS............... (5)를 적용하면,MOS 트랜지스터 Q4에 흐르는 드레인전류 ID2는,ID2= (μCW/L)(VD-VTP)(VD-VL)로 된다.
그러나, MOS 트랜지스터 Q4의 문턱전압 VTp(도2의 VTP1및 VTP2)의 변동에 비해, 전원 전압 VD가 충분히 크므로, MOS 트랜지스터 Q4에 있어서 VG-VT= VD-VTP의 변화량은 작으며, 도2에 "A"로 표시한 드레인전류 ID2의 변화량도 작다.
한편, 제3 MOS 트랜지스터 Q3은 게이트와 드레인이 동일한 전압 VL이므로, 제3 MOS 트랜지스터 Q3의 문턱전압 VTn의 변동에 따라, 도2에 B로 표시한 바와 같이 드레인전류 ID가 변화한다. 제3 MOS 트랜지스터 Q3과 제4 MOS 트랜지스터 Q4를 흐르는 드레인전류 ID2는 일치하므로, 드레인전류 ID2는 도2의 사선영역으로 되고, 드레인전류 ID2의 변동은 ΔID로 된다.
이 경우, 제3 MOS 트랜지스터 Q3는, 제2 MOS 트랜지스터 Q2와 커런트미러 회로를 형성하고 있다. 또한, 제3 MOS 트랜지스터 Q3과 제2 MOS 트랜지스터 Q2는 같은 채널구조이고, 동일 칩상에서는 양자의 문턱전압 VTn의 변화는 강한 상관관계가 있다. 따라서, 제2 MOS 트랜지스터 Q2를 흐르는 드레인전류 ID1은 제3 MOS 트랜지스터 Q3을 흐르는 드레인전류 ID2에 거의 비례하여 변화한다. 즉, 드레인전류 ID1의 변화도 도2의 사선영역의 ΔID로 되어, 변동이 작은 값으로 억제된다.
상기 제2 MOS 트랜지스터 Q2 및 제1 MOS 트랜지스터 Q1에 대해 출력전압 v0는,
의 범위에서 리니어하게 되고, 제2 MOS 트랜지스터 Q2에 대해,
VL-VTn< 1 [V] (7)
로 하면, 전원 전압 VD가 낮은 경우에도 충분한 동작범위가 확보된다. 단, (식 6)에 서, μ, CO, WD, LD는, MOS 트랜지스터의 이동도, 단위면적당 게이트용량, 채널폭, 채널길이를 각각 나타낸다.
이와 같이, 상기 포토다이오드(도시하지 않음)로부터의 광전변환신호를 증폭하여 수직신호선(13)을 구동하는 제1 소스폴로워회로에 있어서, 부하측의 제2 MOS 트랜지스터 Q2에 흐르는 전류 ID1의 변동이 작기때문에, 이 제1 소스폴로워회로의 동작마진을 확대하기 위해, 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn과의 전압차 VL-VTn을 작게 하더라도, 제1 소스폴로워회로의 수직신호선(13)을 구동하는 능력은 거의 변하지 않는다. 따라서, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대하여, 충분한 동작마진을 확보하는 동시에, 소비전류의 변동을 억제할 수 있다. 또한, 상기 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn과의 전압차 VL-VTn을 작게함으로써, 전원 전압 VD를 낮게 하여도 충분한 동작마진을 확보할 수 있다.
또한, 상기 제3 MOS 트랜지스터 Q3의 제1 부하, 즉 커런트 미러회로의 부하를, 제3 MOS 트랜지스터 Q3의 도전형과 반대의 도전형으로 하고 또한 소스와 게이트 사이의 전위차를 전원 전압으로 하는 MOS 트랜지스터 Q4로 함으로써, MOS 트랜지스터 Q4의 문턱전압 VTp의 변동에 비해 전원 전압 VD가 충분히 크게 되어, MOS 트랜지스터 Q4에 있어서 게이트전압 VL과 문턱전압 VTp의 전압차 VL-VTp의 변화량이 감소되고, 커런트 미러회로의 제3 MOS 트랜지스터 Q3에 흐르는 전류의 변화량도 감소된다. 따라서, 상기 제1 소스폴로워회로의 부하측의 제2 MOS 트랜지스터 Q2에 흐르는 전류의 변화량도 감소되어, 수직신호선(13)을 구동하는 제1 소스폴로워회로의 동작마진을 보다 넓게 할 수 있다.
또한, 상기 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn의 전압차 VL-VTn을 1 [V] 이하로 함으로써, 동작마진이 넓게 되기 때문에, 전원 전압 VD를 낮게 하더라도 충분한 동작마진을 확보할 수 있고, 저전압동작이 가능해진다.
(제 2 실시예)
도3은 본 발명의 제 2 실시예의 증폭형 고체촬상장치용 출력회로의 회로도를 나타내고 있다. 이 증폭형 고체촬상장치용 출력회로는, 고정저항 RL을 제외하고 도1에 도시한 제 1 실시예의 증폭형 고체촬상장치용 출력회로와 동일한 구성을 하고 있어, 동일한 구성부는 동일한 부호를 부기하고 설명을 생략한다.
도3에 도시한 바와 같이, 제2 MOS 트랜지스터 Q2와 동일한 채널구조를 갖는 n채널형의 제3 MOS 트랜지스터 Q3의 드레인과 전원 전압 VD사이에 고정저항 RL을 접속하는 동시에, 제3 MOS 트랜지스터 Q3의 게이트와 드레인을 공통으로 접속하고 있다. 상기 고정저항 RL을 흐르는 드레인전류 ID12는, 출력전압 VL을 파라미터로 하면, 고정저항 RL의 저항치의 변동에 따라, 도4에 "A"로 표시한 바와 같이 변화한다. 한편, 제3 MOS 트랜지스터 Q3은 게이트와 드레인이 동일한 전압 VL이므로, 제3 MOS 트랜지스터 Q3의 문턱전압 VTn의 변동에 따라, 도4에 "B"로 표시한 바와 같이 드레인전류 ID11이 변화한다. 제3 MOS 트랜지스터 Q3과 고정저항 RL을 흐르는 드레인전류 ID12는 일치하기 때문에, 드레인전류 ID12는 도4의 사선영역으로 되고, 드레인전류 ID12의 변동은 ΔID로 된다.
여기서, 제 1 실시예의 도2의 경우와 같이, 제3 MOS 트랜지스터 Q3과 제2 MOS 트랜지스터 Q2로 커런트 미러회로를 구성하고 있다. 또한, 제3 MOS 트랜지스터 Q3와 제2 MOS 트랜지스터 Q2는 동일한 채널구조이고, 동일 칩상에서는 양자의 문턱전압 VTn의 변화는 강한 상관관계가 있다. 따라서, 제2 MOS 트랜지스터 Q2를 흐르는 드레인전류 ID11은, 제3 MOS 트랜지스터 Q3을 흐르는 드레인전류 ID12에 거의 비례한다. 즉, 드레인전류 ID11의 변화도 도4의 사선영역의 ΔID로 되어, 변동이 작게 억제된다. 또한, 제 1 실시예와 같이, 제2 MOS 트랜지스터 Q2에 대해, (식 6) 및 (식 7)의 관계를 채용하면, 전원 전압 VD가 낮은 경우에도 충분한 동작범위가 확보된다.
이와 같이, 포토다이오드(도시하지 않음)로부터의 광전변환신호를 증폭하여 수직신호선(13)을 구동하는 제1 소스폴로워회로에 있어서, 부하측의 제2 MOS 트랜지스터 Q2에 흐르는 전류 ID11의 변동이 작기 때문에, 제1 소스폴로워회로의 동작마진을 확대하기 위해, 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn과의 전압차 VL-VTn을 작게 하여도, 제1 소스폴로워회로의 수직신호선(13)을 구동하는 능력은 별로 변하지 않는다. 따라서, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대해 충분한 동작마진을 확보하는 동시에, 소비전류의 변동을 억제할 수 있다. 또한, 상기 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn의 전압차 VL-VTn을 작게함으로써, 전원 전압 VD를 낮게 하더라도 충분한 동작마진을 확보할 수 있다.
또한, 상기 제3 MOS 트랜지스터 Q3의 제1의 부하, 즉 커런트 미러회로의 부하를 고정저항 RL로 함으로써, 고정저항 RL의 저항치의 변동에의한 커런트 미러회로의 제3 MOS 트랜지스터 Q3에 흐르는 전류 ID12의 변화량은 작기때문에, 수직신호선(13)을 구동하는 제1 소스폴로워회로의 부하측의 제2 MOS 트랜지스터 Q2에 흐르는 전류 ID11의 변화량도 작게 되어, 간단한 구성으로 동작마진을 넓게 할 수 있다.
또한, 상기 부하측의 제2 MOS 트랜지스터 Q2의 게이트전압 VL과 문턱전압 VTn의 전압차 VL-VTn을 1 [V] 이하로 함으로써, 동작마진이 넓게 되기때문에, 전원 전압 VD를 낮게 하더라도 충분한 동작마진을 확보할 수 있고, 저전압동작이 가능해진다.
(제 3 실시예)
도5는 도3의 제 2 실시예의 증폭형 고체촬상장치용 출력회로를 사용한 증폭형 고체촬상장치의 요부의 회로도를 나타내고 있다. 도5에 있어서, 광전변환소자로서의 포토다이오드 D1과, 증폭부로서의 MOS 트랜지스터 Q11과, 리세트부로서의 MOS 트랜지스터 Q12와, 화소선택부로서의 MOS 트랜지스터 Q13으로 구성된 복수화소가 매트릭스 형태로 배열되어 있다. 상기 각 화소의 MOS 트랜지스터 Q13의 게이트에 제1 수직주사회로(20)를 화소선택 클록라인(11)을 통해 각각 접속하고 있다. 또한, 상기 각 화소의 MOS 트랜지스터 Q12의 게이트에 제2 수직주사회로(21)를 리세트 클록라인(12)을 통해 각각 접속하는 동시에, 제1 MOS 트랜지스터 Q11의 소스를 MOS 트랜지스터 Q13을 통해 수직신호선(13)에 각각 접속하고 있다. 또한, 상기 각 화소의 제1 MOS 트랜지스터 Q11의 드레인에 전원선(14)을 각각 접속하고 있다. 상기 수직신호선(13)과 접지 사이에 부하용의 제2 MOS 트랜지스터 Q15를 접속하고, 제1, 제2 MOS 트랜지스터 Q11, Q15로 제1의 소스폴로워 회로를 형성하고 있다. 상기 제2 MOS 트랜지스터 Q15의 게이트에 제3 MOS 트랜지스터 Q21의 게이트를 접속하는 동시에, 그 제3 MOS 트랜지스터 Q21의 게이트와 드레인을 접속하여, 소스를 접지하고 있다. 상기 제2,제3 MOS 트랜지스터 Q15, Q21로 커런트 미러회로를 형성하고 있다. 또, 상기 제3 MOS 트랜지스터 Q21은, 제2 MOS 트랜지스터 Q15와 동일한 채널구조를 갖는 n채널형의 제3 MOS 트랜지스터이다. 또한, 상기 제3 MOS 트랜지스터 Q21의 드레인과 전원 VD사이에 제1 부하로서의 고정저항 R11를 접속하고 있다.
또한, 상기 수직신호선(13)에 제4 MOS 트랜지스터 Q16의 게이트를 접속하고 있다. 제4 MOS 트랜지스터 Q16의 드레인에 전원 VD를 접속하는 동시에, 제4 MOS 트랜지스터 Q16의 소스에, MOS 트랜지스터 Q17을 통해 공통신호선으로서의 수평신호선(19)을 접속하고 있다. 상기 MOS 트랜지스터 Q17의 게이트에 수직주사선 (18)을 통해 수평주사회로(22)를 접속하고 있다. 또한, 상기 수평신호선(19)에 부하용의 제5 MOS 트랜지스터 Q22의 드레인을 접속하는 동시에, 제5 MOS 트랜지스터 Q22의 소스를 접지하고, 제4, 제5 MOS 트랜지스터 Q16, Q22로 제2 소스폴로워회로를 형성하고 있다. 또한, 상기 제5 MOS 트랜지스터 Q22의 게이트에 제6 MOS 트랜지스터 Q23의 게이트를 접속하는 동시에, 제6 MOS 트랜지스터 Q23의 게이트와 드레인을 접속하고, 제6 MOS 트랜지스터 Q23의 소스를 접지하여, 제5, 제6 MOS 트랜지스터 Q22, Q23로 커런트 미러회로를 형성하고 있다. 상기 제6 MOS 트랜지스터 Q23의 드레인과 전원 VD사이에 제2 부하로서의 고정저항 R12를 접속하고 있다. 그리고, 상기 수평신호선(19)에 증폭회로(24)의 입력단자를 접속하고 있다.
상기 구성의 증폭형 고체촬상장치에 있어서, 제2 MOS 트랜지스터 Q15의 게이트와 제3 MOS 트랜지스터 Q21의 게이트와의 접속점에, 고정저항 R11에 의해 정해지는 전압 VL1을 출력한다. 이 전압 VL1이 제2 MOS 트랜지스터 Q15의 게이트에 인가되는 것에 의해, 제 2 실시예의 도3 및 도4의 설명에 기술한 이유로부터, 제2 MOS 트랜지스터 Q15의 문턱전압이 변동하여도, 제2 MOS 트랜지스터 Q15에는 거의 일정한 전류가 흐른다.
마찬가지로, 상기 제5 MOS 트랜지스터 Q22의 게이트와 제6 MOS 트랜지스터 Q23의 접속점에, 고정저항 R12에 의해 정해지는 전압 VL2를 출력한다. 이 전압 VL2가 제5 MOS 트랜지스터 Q22의 게이트에 인가됨으로써, 제 2 실시예의 도3 및 도4의 설명과 같이, 제5 MOS 트랜지스터 Q22의 문턱전압이 변동하더라도, 제5 MOS 트랜지스터 Q22에는 거의 일정한 전류가 흐른다.
이와 같이, 상기 증폭형 고체촬상장치용 출력회로는, 도3에 도시한 제 2 실시예의 증폭형 고체촬상장치용 출력회로와 동일한 작용, 효과를 갖는 동시에, 제1의 소스폴로워회로와 같이, 수직신호선(13)의 신호를 증폭하여 공통신호선(19)을 구동하는 제2의 소스폴로워회로(제4, 제5 MOS 트랜지스터 Q16, Q22)에 있어서, 부하측의 제5 MOS 트랜지스터 Q22에 흐르는 전류의 변동이 작기때문에, 이 제2 소스폴로워회로의 동작마진을 확대하기 위해, 부하측의 제5 MOS 트랜지스터 Q22의 게이트전압과 문턱전압의 전압차를 작게 하더라도, 상기 제2 소스폴로워회로의 수평신호선(19)을 구동하는 능력은 별로 변하지 않는다. 또한, 상기 부하측의 제5 MOS 트랜지스터 Q22의 게이트전압과 문턱전압의 전압차를 작게함으로써, 전원 전압을 낮게 하더라도 충분한 동작마진을 확보할 수 있다. 따라서, 간단한 구성으로, 문턱전압이나 전원 전압의 변동에 대하여, 동작마진을 충분히 확보할 수 있는 동시에, 소비전류의 변동을 억제할 수 있어, 안정한 저전압동작이 가능한 증폭형 고체촬상장치를 실현할 수 있다.
또한, 상기 제6 MOS 트랜지스터 Q23의 제2의 부하즉 커런트 미러회로의 부하를 고정저항 R12로 함으로써, 고정저항 R12의 변동에 의한 커런트 미러회로의 제6 MOS 트랜지스터 Q23에 흐르는 전류의 변화량은 작기때문에, 수평신호선(19)을 구동하는 제2 소스폴로워회로의 부하측의 제5 MOS 트랜지스터 Q22에 흐르는 전류의 변화량도 작게 되어, 간단한 구성으로 동작마진을 넓게 할 수 있다.
또한, 상기 부하측의 제5 MOS 트랜지스터 Q22의 게이트전압과 문턱전압과의 전압차를 1 [V] 이하로 함으로써, 동작마진이 넓게 되기 때문에, 전원 전압을 낮게 하더라도 충분한 동작마진을 확보할 수 있고, 저전압동작이 가능해진다.
또, 제 3 실시예에서는, 도3에 도시한 제 2 실시예의 증폭형 고체촬상장치용 출력회로를 사용한 증폭형 고체촬상장치에 대해 설명하였지만, 도1에 도시한 제 1 실시예의 증폭형 고체촬상장치용 출력회로를 증폭형 고체촬상장치에 적용하여도 좋다.
상기 제1∼제 3 실시예에서는, 제1∼제6 MOS 트랜지스터 Q1, Q2, Q3, Q11, Q15, Q16, Q21, Q22, Q23에 n채널형을 사용한 증폭형 고체촬상장치용 출력회로에 대해 설명하였지만, 제1∼제6 MOS 트랜지스터에 p채널형을 사용한 증폭형 고체촬상장치용 출력회로에도 적용가능하며, 이 경우, 제1∼제 3 실시예와 동일한 작용 및효과가 얻어진다.
본 발명은 이상과 같이 기재되어 있으나, 본 발명은 여러 방법으로 변화될 수 있다. 이러한 변화는 본 발명의 정신과 범위로부터 일탈하는 것으로 간주되지 않으며, 당업자에 자명한 변경은 모두 이하의 특허청구범위내에 포함되는 것으로 해석된다.

Claims (8)

  1. 반도체기판상에 형성되고, 광전변환소자로부터의 광전변환신호를 증폭하는 제1 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제1 MOS 트랜지스터에 신호선을 통해 접속된 부하용의 제2 MOS 트랜지스터로 형성된 제1 소스폴로워회로를 구비한 증폭형 고체촬상장치용 출력회로에 있어서,
    상기 반도체기판상에 제2 MOS 트랜지스터와 동일한 채널구조로 형성되고, 상기 제2 MOS 트랜지스터와 커런트 미러회로를 형성하도록 상기 제2 MOS 트랜지스터의 게이트에 게이트 및 드레인이 접속된 제3 MOS 트랜지스터; 및
    상기 반도체기판상에 형성되고, 상기 제3 MOS 트랜지스터에 거의 일정한 전류를 흘리기위한 제1 부하를 구비한 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  2. 제1항에 있어서, 상기 제1 부하는, 상기 제3 MOS 트랜지스터의 도전형과 역 도전형의 MOS 트랜지스터이고, 이 MOS 트랜지스터의 소스와 게이트 사이의 전위차를 전원 전압으로 사용하는 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  3. 제1항에 있어서, 상기 제1 부하는 고정저항인 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  4. 제1항에 있어서, 상기 제2 MOS 트랜지스터의 게이트전압과 문턱전압의 전압차를 1 [V] 이하로 설정한 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  5. 반도체기판상에 형성되고, 광전변환소자로부터의 광전변환신호를 증폭하는 제1 MOS 트랜지스터와, 상기 반도체기판상에 형성되고, 상기 제1 MOS 트랜지스터에 신호선을 통해 접속된 부하용의 제2 MOS 트랜지스터로 형성된 제1 소스폴로워회로를 구비한 증폭형 고체촬상장치용 출력회로에 있어서,
    상기 반도체기판상에 형성되고 상기 신호선의 신호를 증폭하는 제4 MOS 트랜지스터;
    상기 반도체기판상에 형성되고, 상기 제4 MOS 트랜지스터와 제2의 소스폴로워회로를 형성하도록 상기 제4 MOS 트랜지스터에 공통신호선을 통해 접속된 제2 부하로서 사용되는 제5 MOS 트랜지스터;
    상기 반도체기판상에 상기 제5 MOS 트랜지스터와 동일한 채널구조로 형성되고, 상기 제5 MOS 트랜지스터와 커런트 미러회로를 형성하도록 상기 제5 MOS 트랜지스터의 게이트에 게이트 및 드레인이 접속된 제6 MOS 트랜지스터; 및
    상기 반도체기판상에 형성되고, 상기 제5 MOS 트랜지스터에 거의 일정한 전류를 흘리기위한 제2 부하를 구비한 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  6. 제5항에 있어서, 상기 제2 부하는, 상기 제6 MOS 트랜지스터의 도전형과 역도전형의 MOS 트랜지스터이고, 이 MOS 트랜지스터의 소스와 게이트 사이의 전위차를 전원 전압으로 사용하는 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  7. 제5항에 있어서, 상기 제2 부하는 고정저항인 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
  8. 제5항에 있어서, 상기 제5 MOS 트랜지스터의 게이트전압과 문턱전압의 전압차를 1 [V] 이하로 설정한 것을 특징으로 하는 증폭형 고체촬상장치용 출력회로.
KR10-2000-0015140A 1999-03-26 2000-03-24 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 KR100436074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-83747 1999-03-26
JP08374799A JP3618248B2 (ja) 1999-03-26 1999-03-26 増幅型固体撮像装置用出力回路

Publications (2)

Publication Number Publication Date
KR20000071486A KR20000071486A (ko) 2000-11-25
KR100436074B1 true KR100436074B1 (ko) 2004-06-12

Family

ID=13811134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0015140A KR100436074B1 (ko) 1999-03-26 2000-03-24 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로

Country Status (4)

Country Link
US (1) US6437635B1 (ko)
JP (1) JP3618248B2 (ko)
KR (1) KR100436074B1 (ko)
GB (1) GB2351410B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
EP1557886A3 (en) * 2004-01-26 2006-06-07 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera
JP2006042302A (ja) 2004-06-22 2006-02-09 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
KR100648802B1 (ko) * 2004-10-30 2006-11-23 매그나칩 반도체 유한회사 가로줄 노이즈 개선을 위한 이미지 센서
KR100694463B1 (ko) * 2005-11-07 2007-03-12 매그나칩 반도체 유한회사 보정회로 및 이를 구비한 이미지 센서
KR100724254B1 (ko) 2005-12-26 2007-05-31 매그나칩 반도체 유한회사 이미지 센서
KR100718786B1 (ko) * 2005-12-29 2007-05-16 매그나칩 반도체 유한회사 시모스 이미지 센서
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP4735684B2 (ja) * 2008-08-26 2011-07-27 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその駆動方法
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置
CN108732609B (zh) * 2017-04-24 2022-01-25 睿生光电股份有限公司 感测装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165275A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd イメージセンサーの暗電流除去回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454416A (en) * 1982-01-13 1984-06-12 Sprague Electric Company Photo-electric circuit employing current mirrors
JPS6058706A (ja) 1983-09-09 1985-04-04 Sharp Corp ソ−スフオロア回路
US4891606A (en) * 1989-02-09 1990-01-02 Harris Corporation Photocurrent compensation using active devices
US5276359A (en) * 1993-02-02 1994-01-04 Chiang Ting Chi Current-input type interface circuit of a mouse
US5391997A (en) * 1993-10-28 1995-02-21 Motorola, Inc. Optically isolated N-channel MOSFET driver
US6104229A (en) * 1996-05-02 2000-08-15 Integrated Device Technology, Inc. High voltage tolerable input buffer and method for operating same
US5818294A (en) * 1996-07-18 1998-10-06 Advanced Micro Devices, Inc. Temperature insensitive current source
JP2904200B2 (ja) * 1997-11-04 1999-06-14 日本電気株式会社 固体撮像素子
US6094098A (en) * 1998-06-17 2000-07-25 Lucent Technologies Inc. Technique for designing an amplifier circuit in an integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165275A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd イメージセンサーの暗電流除去回路

Also Published As

Publication number Publication date
GB2351410B (en) 2001-05-09
JP2000278608A (ja) 2000-10-06
JP3618248B2 (ja) 2005-02-09
GB0007089D0 (en) 2000-05-17
GB2351410A (en) 2000-12-27
KR20000071486A (ko) 2000-11-25
US6437635B1 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
US9105553B2 (en) Solid-state imaging apparatus with plural current source circuits
KR100436074B1 (ko) 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로
JP2000244818A (ja) 増幅型固体撮像装置
US20110279720A1 (en) Solid-state imaging device and camera
US4794247A (en) Read-out amplifier for photovoltaic detector
US5287393A (en) Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification
US6952227B2 (en) CMOS image sensor for providing wider dynamic range
US7791660B2 (en) Solid-state image sensing device and image sensing device
US9609249B2 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit
US20070001101A1 (en) Programmable rise/fall time control circuit
KR960016214B1 (ko) 증폭회로
US11240459B2 (en) IR pixel reconfigurable in DI or BDI mode
JP5251765B2 (ja) 固体撮像素子の出力回路、固体撮像素子及び撮像装置
JP3293699B2 (ja) 増幅装置
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
JP4055683B2 (ja) 固体撮像素子
US7468500B2 (en) High performance charge detection amplifier for CCD image sensors
JP2000152090A (ja) 固体撮像装置
KR100724254B1 (ko) 이미지 센서
JP4234959B2 (ja) 固体撮像装置
EP0951142A2 (en) Cmos imager column buffer gain compensation circuit
KR20040093908A (ko) 씨모스 이미지 센서의 단위화소
KR20140085238A (ko) 단위 픽셀 장치
JP2007288646A (ja) バッファ回路及び固体撮像装置
JPH1041494A (ja) 電荷電圧変換部の出力回路およびこれを備えた電荷転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee