JP3308904B2 - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JP3308904B2
JP3308904B2 JP17764298A JP17764298A JP3308904B2 JP 3308904 B2 JP3308904 B2 JP 3308904B2 JP 17764298 A JP17764298 A JP 17764298A JP 17764298 A JP17764298 A JP 17764298A JP 3308904 B2 JP3308904 B2 JP 3308904B2
Authority
JP
Japan
Prior art keywords
photodiode
voltage
transfer switch
saturation
overflow drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17764298A
Other languages
English (en)
Other versions
JP2000012820A (ja
Inventor
智也 米田
徹 小泉
哲伸 光地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17764298A priority Critical patent/JP3308904B2/ja
Priority to US09/334,302 priority patent/US6548798B2/en
Publication of JP2000012820A publication Critical patent/JP2000012820A/ja
Application granted granted Critical
Publication of JP3308904B2 publication Critical patent/JP3308904B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フォトダイオー
ド、転送スイッチ、浮遊拡散領域等を画素内に有する固
体撮像装置に関する。
【０００２】
【従来の技術】従来、一般的なＭＯＳ型固体撮像装置の
１画素は、図１５に示すような構成になっており、他の
各々の画素も同様の構成となっている。同図において、
１は光電変換素子であるフォトダイオード、２は光電変
換された電荷を転送する転送スイッチ、３は電荷の転送
先である浮遊拡散領域、４は浮遊拡散領域３の電圧を増
幅するＭＯＳトランジスタ、５は電荷信号を画素の外部
に出力する出力端子、６は画素を作動させるための電源
端子、７はＭＯＳトランジスタ４をソースフォロワ動作
させるための定電流源、８は浮遊拡散領域３の電圧を電
源電圧にリセットするためのリセットスイッチである。
【０００３】つぎに、図１５に掲げるＭＯＳ型固体撮像
装置の動作について説明する。まず、浮遊拡散領域３を
リセットし、フローティング状態にする。そして、フォ
トダイオード１に蓄電されている電子は、転送スイッチ
２をオンすることで、浮遊拡散領域３に転送され、その
信号は、浮遊拡散領域３上の電圧として、ＭＯＳトラン
ジスタ４と、電源６と，定電流源７で構成されているソ
ースフォロワ回路を通して出力端子５から画素外へ出力
される。
【０００４】ここで、電子からみた各部のポテンシャル
を図１６（ａ）及び１６（ｂ）に示す。図１６（ａ）
は、フォトダイオード１に蓄積されている電子が飽和状
態の様子を示す図面である。フォトダイオード１のポテ
ンシャルの井戸を満たす電子の量が飽和電荷量であり、
井戸の底が空乏化電圧に対応するポテンシャルを表して
いる。また、浮遊拡散領域３のポテンシャルの井戸の底
はリセット電圧に対応したポテンシャルを表している。
【０００５】一方、図１６（ｂ）は、転送スイッチ２を
オンして浮遊拡散領域３に電子を転送した様子を表す図
面である。ここで、飽和電圧とは、フォトダイオード１
の飽和電荷量を浮遊拡散領域３に転送したときの浮遊拡
散領域３の電圧である。従って、飽和電圧が空乏化電圧
よりも高い場合には、本図に示すように、フォトダイオ
ード１の電荷はすべて浮遊拡散領域３に転送されるた
め、フォトダイオード１は空乏化し、空乏転送を実現す
ることができる。
【０００６】つまり、上記のように、浮遊拡散領域３の
飽和電圧がフォトダイオード１の空乏化電圧よりも高い
場合には、フォトダイオード１内のすべての情報は出力
されることになる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、以下のような欠点がある。まず、製造工
程において生ずるフォトダイオード１の製造ばらつきに
よるフォトダイオード１の飽和電荷量ばらつきのため、
浮遊拡散領域３において一定の飽和電圧を得られないと
いうことがある。
【０００８】そのため、図１７に示すように、空乏化電
圧が飽和電圧よりも高くなってしまう場合がある。この
場合には、フォトダイオード１の飽和電荷量の近くまで
電子が蓄積すると、蓄積した電子は、転送スイッチ２を
オンにしても浮遊拡散領域３に転送しきれない。したが
って、転送スイッチ２をオフした後にフォトダイオード
１に残ってしまい、フォトダイオード１内のすべての情
報が出力されないことになる。
【０００９】さらに、転送スイッチ２をオフした後にフ
ォトダイオード１に残ってしまう電子は、次回に、転送
スイッチ２をオンして読み出す際に加算されてしまうた
め、一定の飽和電圧を得られないばかりでなく誤った情
報が浮遊拡散領域３に出力されるという欠点もあった。
【００１０】従って、従来技術では、上記のように、フ
ォトダイオード１の情報が適切に浮遊拡散領域３に出力
されない場合には、固体撮像素子の動作時に残像やブル
ーミングが生じるなどの原因があり、撮像動作を適切に
行うことができなかった。
【００１１】（発明の目的）本発明では、上記課題を解
決すべく、飽和電圧が空乏化電圧よりも高くなるよう
に、フォトダイオードの飽和電荷量をチップ内で制御す
ることにより固体撮像装置を適切に作動させることを目
的とする。また、上記フォトダイオードの飽和電荷量の
制御を簡単かつ自動的に行うことを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の固体撮像装置は、複数の光電変換素子であ
るフォトダイオードと、前記複数のフォトダイオードの
飽和電荷量に関する情報を記憶したＲＯＭと、前記ＲＯ
Ｍに記憶された情報に基づいて、前記複数のフォトダイ
オードの飽和電荷量に応じたオーバフロードレインレベ
ルが制御されるオーバフロードレイン素子と、を同一チ
ップ内に設けたことを特徴とする。
【００１３】また、本発明は、光電変換素子であるフォ
トダイオードと、光電変換された電荷を転送する転送ス
イッチと、前記電荷の転送先である浮遊拡散領域と、前
記浮遊拡散領域の電圧を増幅する増幅部とを有する画素
を複数有する固体撮像装置において、前記複数の画素と
同一チップ内に設けられた前記複数の画素に含まれるフ
ォトダイオードの飽和電荷量に関する情報を記憶したＲ
ＯＭを有し、前記転送スイッチのゲートは、横型オーバ
フロードレイン構造の制御端子であり、前記転送スイッ
チのゲートは、前記ＲＯＭに記憶された情報に基づいて
制御されることを特徴とする。
【００１４】（作用）上記の本発明の構成において、各
チップごとのフォトダイオードの飽和電荷量に応じたオ
ーバーフロードレインレベルを設定することで、飽和電
圧が空乏化電圧よりも高くなるように飽和電荷量をチッ
プ内で補正する。
【００１５】
【発明の実施の形態】（実施形態１）図１は、本実施形
態におけるセンサチップの構成を表わしたブロック図で
ある。まず、図１を用いて本実施形態を概略説明する。
同図において、９はセンサチップであり、センサチップ
９の内部には、光電変換素子を含む複数画素からなるセ
ンサ部１０、センサ部１０からのセンサ出力情報をメモ
リするＲＯＭ１１，センサ部１０を制御するオーバーフ
ロードレイン（ＯＦＤ）素子１２があり、これらの各々
のブロックは同一のセンサチップ９上に設けられている
ことを示している。
【００１６】つぎに、本実施形態にかかるセンサチップ
の動作について説明する。まず、センサチップを検査す
る時に、センサ部１０に光を照射し、そのとき生じるセ
ンサ出力をセンサチップ９の外部で検出することによ
り、フォトダイオード１に蓄積できる飽和電荷量を検出
する。つぎに、検出された飽和電荷量の出力に応じた情
報をＲＯＭ１１に書き込む。
【００１７】そして、センサ部１０を実動作させる時に
は、ＲＯＭ１１に書き込まれた飽和電荷量の情報によ
り、オーバーフロードレイン素子１２にオーバーフロー
ドレインレベルを入力し、フォトダイオード１等の飽和
電荷量をオーバーフロードレイン素子１２により制御す
る。
【００１８】つぎに、オーバーフロードレイン素子とし
て転送スイッチ２を用いた場合について説明する。図２
（ｃ）は、オーバーフロードレイン素子として転送スイ
ッチ２を用いた場合の１画素の等価回路図であり、同図
において、１は光電変換素子であるフォトダイオード、
２は光電変換された電荷を転送する転送スイッチ、３は
電荷の転送先である浮遊拡散領域、４は浮遊拡散領域３
の電圧を増幅するＭＯＳトランジスタ、５は電荷信号を
画素の外部に出力する出力端子、６は画素を作動させる
ための電源端子、７はＭＯＳトランジスタ４をソースフ
ォロワ動作させるための定電流源、８はリセットスイッ
チ用ＭＯＳである。
【００１９】また、画素自体の構成は、上記従来技術と
同様の構成であるが、本実施形態では、転送スイッチ２
をオーバーフロードレイン素子１２として用いて、転送
スイッチ２のオフ時のゲート電圧をフォトダイオード１
の飽和電荷量を制御するオーバーフロードレインレベル
としているので、別途オーバーフロードレイン素子１２
を設けることを必要としない。
【００２０】さらに、本図中の素子を図１に対応して説
明すると、センサ部１０の各画素には、フォトダイオー
ド１と、転送スイッチ２と、浮遊拡散領域３と、ＭＯＳ
トランジスタ４と、リセットスイッチ８が含まれてお
り、転送スイッチ２をオーバーフロードレイン素子１２
として用いているから、オーバーフロードレイン素子１
２は、センサ部１０の中の各画素に含まれている。な
お、画素の動作は、従来技術と同様であるので説明を省
略する。
【００２１】つぎに、図２（ａ）及び図２（ｂ）を用い
て動作を説明する。図２（ａ）及び２（ｂ）は、上記セ
ンサによりフォトダイオード１の飽和電荷量をもともと
の飽和電荷量に応じて制御した時に、電荷を浮遊拡散領
域３に転送する様子を電子からみた各部のポテンシャル
で示す図面である。
【００２２】図２（ａ）は、転送スイッチ２をオンする
前のオフ状態で、フォトダイオード１に飽和電荷量の電
子が蓄積した様子を示している。フォトダイオード１の
飽和電荷量は、本図に示すように転送スイッチ２のオフ
時のゲート電圧によって制御されている。点線部分であ
る従来技術において生じていたフォトダイオード１の飽
和電荷量の上澄み分は、リセットスイッチ８をオン状態
にしておくことで、浮遊拡散領域３を通して電源端子６
へと捨てられる。
【００２３】つぎに、図２（ｂ）は、図２（ａ）の状態
からリセットスイッチ８をオフして、さらに、転送スイ
ッチ２をオンして、浮遊拡散領域３に電子を転送した後
の様子を示す図であり、飽和電圧を空乏化電圧よりも高
くすることができる。
【００２４】したがって、図２（ａ）及び図２（ｂ）の
示すところは、転送スイッチ２のオフ時ゲート電圧を制
御したことにより、図２（ａ）の点線部分の上澄み分の
電荷をフォトダイオード１から予め捨てることによっ
て、飽和電圧を空乏化電圧よりも高くすることによっ
て、フォトダイオード１に蓄積された電子をすべて浮遊
拡散領域３に転送できるため、フォトダイオード１の有
する飽和電荷量のばらつきにかかわらず固体撮像装置を
正常に動作させることができる。
【００２５】また、本実施形態においては、オーバーフ
ロードレイン素子１２を転送スイッチ２とした横型オー
バーフロードレイン構造を挙げたが、特に転送スイッチ
に限らなくても、図２（ｄ）及び２（ｅ）に示すように
別途オーバーフロードレイン素子１２を設けてもよく、
また、それが縦型なり横型なりのオーバーフロードレイ
ン構造をとっても良いことはいうまでもない。
【００２６】図２（ｄ）は、転送スイッチ２をオンする
前のオフ状態で、フォトダイオード１に飽和電荷量の電
子が蓄積し、その飽和電荷量はオーバーフロードレイン
素子１２によって制御されている様子を示している。点
線部分である従来技術において生じていたフォトダイオ
ード１の飽和電荷量の上澄み分は、オーバーフロードレ
イン素子１２を通して捨てられる。
【００２７】つぎに、図２（ｅ）は、図２（ｄ）の状態
からリセットスイッチ８をオフして、さらに、転送スイ
ッチ２をオンして、浮遊拡散領域３に電子を転送した後
の様子を示す図である。本図は、飽和電圧が空乏化電圧
よりも高くなったことを示している。
【００２８】また、ＲＯＭ１１にはフォトダイオード１
の飽和電荷量に応じたレベルを示す情報が記録できれば
良いので、例えば、それはヒューズＲＯＭであっても良
いし、他のＲＯＭであっても良い。
【００２９】（実施形態２）図３に実施形態２を表わす
ブロック図を示す。本実施形態において、９はセンサチ
ップ、１０は光電変換素子を含む複数画素からなるセン
サ部、１３はフォトダイオード１の飽和電荷量を検出す
る検出回路、１１は情報をメモリするＲＯＭ，１２はフ
ォトダイオード１を制御するオーバーフロードレイン
（ＯＦＤ）素子である。
【００３０】本実施形態は、上記実施形態１に示すセン
サチップ９内にセンサ部１０のフォトダイオード１の飽
和電荷量を検出する検出回路１３を設けた構成になって
いる。なお、本図も実施形態１と同様に、同一チップ上
に各々のブロックが設けられていることを示しており、
またセンサ部１０内にある画素内の構成は図２（ｃ）と
同様であるので説明は省略する。
【００３１】つぎに、本実施形態のセンサチップ９の動
作について説明する。まず、検出回路１３によって、セ
ンサ部１０のフォトダイオード１の飽和電荷量を検出
し、検出回路１３からの出力を外部に取り出す。つぎ
に、その出力に応じた情報を外部よりＲＯＭ１１に書き
込む。なお、後の動作は、実施形態１と同様のため説明
を省略する。
【００３２】また、実施形態１と同様に、例えば、オー
バーフロードレイン素子１２を転送スイッチ２とする構
成であっても、別途オーバーフロードレイン素子１２を
設けてもよく、ＲＯＭ１１についても上記実施形態１と
同様に、例えば、ヒューズＲＯＭ等を用いることができ
る。
【００３３】さらに、検出回路１３は、フォトダイオー
ド１に蓄積できる飽和電荷量を検出できるものであれ
ば、センサ部１０と接続されているか否かは問わない。
したがって、たとえば、検出回路１３から、センサ部１
０に対してある信号を入力し、センサ部１０からの出力
を検出回路１３に入力して、フォトダイオード１の飽和
電荷量を検出するような構成であってもよく、また検出
回路１３内のトランジスタ等にフォトダイオード１と同
一の構造を持つトランジスタ等を内蔵している回路を用
いてもよい。なお、画素自体の動作は、上記実施形態１
と同様の動作であるため説明を省略する。
【００３４】本実施形態においては、センサ部１０に実
際に光を照射し、センサ出力をセンサチップ９の外部に
取り出さなくても、センサチップ９内に設けた検出回路
１３からの出力に応じてＲＯＭ１１に情報を書き込むこ
とができる。
【００３５】よって、上記実施形態１と同様に、フォト
ダイオード１の飽和電荷量を所望の値に制御することに
より、固体撮像装置を正常に動作させることができるこ
とに加え、検査工程での手間を省くことができる。
【００３６】（実施形態３）図４に本実施形態３を表わ
すブロック図を示す。本実施形態において、９はセンサ
チップ、１０は光電変換素子を含む複数画素からなるセ
ンサ部、１３’は飽和電荷量を検出する検出回路、１
４’はオーバーフロードレインレベルを設定する設定回
路，１２はフォトダイオード１を制御するオーバーフロ
ードレイン（ＯＦＤ）素子を示している。
【００３７】本実施形態は、上記実施形態１及び２の構
成におけるＲＯＭ１１に換え、オーバーフロードレイン
素子１２のオーバーフローレベルを設定する設定回路１
４’を設けた構成になっている。なお、センサ部１０の
内の画素内の構成は図２（ｃ）と同様であるので説明は
省略する。
【００３８】つぎに、本実施形態におけるセンサチップ
９の動作を説明する。まず、検出回路１３’によって検
出されたフォトダイオード１の飽和電荷量に関する情報
は、設定回路１４’に入力される。設定回路１４’内で
は、その入力により、フォトダイオード１の飽和電荷量
に応じたオーバーフロードレインレベルを設定し、オー
バーフロードレインレベルをオーバーフロードレイン素
子１２に入力するという動作をしている。他の動作は、
実施形態２と同様の動作のため、ここでの説明は省略す
る。
【００３９】ここで、図５、及び図６、図７に、それぞ
れ本実施形態におけるオーバーフロードレイン素子１
２、及び検出回路１３’、設定回路１４’の具体的な回
路をそれぞれ示す。
【００４０】まず、オーバーフロードレイン素子１２を
転送スイッチ２として用いた場合について図５を用いて
説明する。
【００４１】本図において、１は光電変換素子であるフ
ォトダイオード、２はフォトダイオード１で光電変換さ
れた電荷を転送する転送スイッチ、３は電荷の転送先で
ある浮遊拡散領域、４は浮遊拡散領域３の電圧を増幅す
るＭＯＳトランジスタ、５は電荷信号を画素の外部に出
力する出力端子、６は画素を作動させるための電源端
子、７は定電流源、８はリセットスイッチであり、１６
は転送スイッチ２がオン時の電圧を入力するオン時電圧
入力端子、１７は転送スイッチ２がオフ時の電圧を入力
するオフ時電圧入力端子、１５は入力パルスに応じて電
圧入力端子１６または１７の信号をオン・オフするトラ
ンスファーゲート、１８は電圧入力端子１７へ入力され
る信号を反転させるＮＯＴゲート、１９は転送スイッチ
２のオン・オフを切替える切替パルス入力端子である。
【００４２】つぎに、本実施形態の動作を説明する。本
実施形態は、まず切替パルス入力端子１９から後述する
ハイまたはローのパルスが入力される。この入力パルス
がハイであるか、ローであるかによって転送スイッチ２
のゲートに入力される電圧が異なり、トランスファーゲ
ート１５によって、ハイレベルの時にオン時電圧を、ロ
ーレベルの時にオフ時電圧を印加するようになってい
る。
【００４３】具体的には、入力パルスがハイのときに
は、ハイレベルパルスによって、トランスファーゲート
１５をオンして、オン時電圧入力端子１６からの信号を
オン時電圧を転送スイッチ２に入力する。
【００４４】一方、入力パルスがローのときには、ロー
レベルの信号をＮＯＴゲート１８で反転させ、その反転
後の信号によりトランスファーゲート１５’をオンし
て、オフ時電圧入力端子１７からの信号を、オフ時電圧
を転送スイッチ２に入力する。なお、画素の動作につい
ては、実施形態１と同様であるので説明は省略する。
【００４５】つぎに、検出回路１３について、図６を用
いて説明する。同図において、２０は画素内のフォトダ
イオード１と同一構造を有する接合型トランジスタ、２
１は図７の設定回路１４’の入力端子３１に接続されて
いる検出端子、２２は接合型トランジスタ２０に電流を
流すための抵抗、２３は接合型トランジスタ２０に飽和
電流を流すための電源端子である。
【００４６】ここで、図８は、図６に掲げる接合形トラ
ンジスタ２０のチャネル方向の断面図であり、図中の２
４はＮ形半導体基板、２５は第１領域であるＰ形不純物
ウェル領域、２６は第２領域であるＮ形チャネル領域、
２７は第３領域であるＰ+形高濃度不純物領域、２８及
び２９はＮ+形高濃度不純物領域、３０はＳｉＯ2等の絶
縁膜である。
【００４７】また、Ｐ形不純物ウェル領域２５及びＰ+
形高濃度不純物領域２７はチャネル２６を空乏化させる
ためのゲート、Ｎ形不純物チャネル領域２６は電子のチ
ャネル、Ｎ+形高濃度不純物領域２８と２９はそれぞれ
多数のキャリアを持つソースとドレインとして用いる。
そして、ソースとゲートは構造的に接続されており、共
にアースされている。
【００４８】なお、Ｐ+形高濃度不純物領域２７は、層
の厚さが薄いため不純物の濃度を濃くして用いており、
Ｎ形不純物チャネル領域２６は、所望の光電変換特性を
実現できるような濃度で用いており、また、Ｐ形不純物
ウェル領域２５は、通常用いられるＭＯＳのＰウェルの
濃度で用いている。
【００４９】つぎに、図６に示す検出回路１３’の動作
について説明する。まず、電源端子２３の電圧は、予め
抵抗２２の電圧降下分を考慮した上で、接合型トランジ
スタ２０のドレイン電圧が接合型トランジスタ２０を飽
和領域で動作させる電圧になるように設定する。次に、
上記のように設定した電圧によって、接合型トランジス
タ２０を飽和電流しか流れない飽和領域で動作させる。
このときの飽和電流を検出回路１３’で検出し、電圧と
して検出端子２１から出力する。
【００５０】すなわち、図８に示す接合型トランジスタ
２０のドレイン電圧がある程度大きくなると、チャネル
２６でピンチオフが起こる。ドレイン−ソース間にはド
レイン電圧によらず飽和電流しか流れない。この飽和電
流を、同一構造であるフォトダイオード１の飽和電荷量
とみなせるため、本実施形態における検出回路１３’で
は、上記飽和電流を検出することで、センサ部１０のセ
ンサ出力を検出するとみなしている。
【００５１】つぎに、図７に示す設定回路１４’につい
て説明する。同図において、３１は検出端子２１と接続
されている入力端子、３２は検出結果を演算増幅器３３
に入力するためのソースフォロワ回路、５５及び５１は
ソースフォロワ回路３２の電源端子及び電流を流すため
の定電流源、３３は反転入力端子にソース出力が接続さ
れ、非反転入力端子にＶｒｅｆ出力が接続されている演
算増幅器、３４はリファレンス電圧を印加するＶｒｅｆ
端子、３５及び３６は所望の設定出力を出力するための
値に設計された抵抗、３７はＰＭＯＳソースフォロワ回
路、５６はＰＭＯＳソースフォロワ回路３７に電圧を供
給する電源端子、５２はソースフォロワ回路３７に電流
を流すための定電流源、３８は転送スイッチのオフ時ゲ
ート電圧を出力する出力端子である。
【００５２】設定回路１４’の動作は、図６の検出回路
１３’の検出端子２１からの検出出力をソースフォロワ
回路３２のゲートに接続されている入力端子３１に入力
する。続いて、電源端子５５の印加及び定電流源５１に
より出力されるソース出力が、抵抗３５及び３６、演算
増幅器３３により反転増幅される。さらに、ＰＭＯＳソ
ースフォロワ３７でレベルシフトして、電源端子５６及
び定電流源５２により出力端子３８から図５のオフ時電
圧入力端子１７に入力するための転送スイッチのオフ時
ゲート電圧を出力する。
【００５３】また、フォトダイオード１の飽和電荷量が
所望の飽和電荷量になるように、各素子は適当な値に設
計し、Ｖｒｅｆ端子３４には適当な電圧を印加する。
【００５４】図９は、接合型トランジスタ２０内のＮ形
不純物チャネル領域２６のＮ形不純物濃度をパラメータ
ーにして測定した飽和電荷量と飽和電流の関係であり、
両者の間の関係に線形性が見られる。従って、上記構成
において、抵抗２２を純抵抗とするならば、当然に、検
出端子２１の電圧と飽和電荷量の関係も線形であり、そ
の係数は電圧と電流の関係では負である。
【００５５】したがって、本実施形態の検出回路１３’
及び設定回路１４’を動作させることにより、センサ部
１０のセンサ出力と同様の出力である検出出力を用いる
ことによって、設定回路１４’においてオフ時電圧を設
定でき、さらに、オーバーフロードレイン素子１２を制
御することができる。
【００５６】よって、前記実施形態１または２に掲げる
ように、ＲＯＭ１１にフォトダイオード１の飽和電荷量
に関する情報を書き込む、という工程を削除してもチッ
プ毎に生じる飽和電荷量のばらつきを各チップ内で自動
的に補正することができるため、実施形態１及び２と同
様にフォトダイオード１の飽和電荷量を所望の値に制御
し、固体撮像動作を適切に行うことができる。
【００５７】（実施形態４）図１０は、実施形態４にお
けるフォトダイオード１の飽和電荷量の検出回路１３”
を示す図面である。同図において、２０はフォトダイオ
ード１と同一構造を有する接合型トランジスタ、３３は
接合型トランジスタ２０のドレインが、反転入力端子に
接続され、Ｒｅｆ電圧を供給する電源が非反転入力端子
に接続されている演算増幅器、３９は差動増幅器３３の
非反転入力端子に接続されている例えば０．１Ｖの電
源、４０は演算増幅器３３の入出力間に接続されている
抵抗、４１は検出信号を出力する検出端子である。
【００５８】また、図１２は、上記検出回路１３”の出
力によって転送スイッチ２のオフ時ゲート電圧を出力す
る設定回路１４”を表す図面である。設定回路１４”
は、検出端子４１からの検出出力を入力する入力端子４
２と、レベルシフト用のソースフォロワ回路４３と、オ
フ時ゲート電圧を出力する出力端子４４から構成されて
いる。
【００５９】さらに、本実施形態の検出回路１３”は、
接合形トランジスタ２０を非飽和領域で動作させるため
上記実施形態３と異なり、検出回路１３”の構造が検出
回路１３’と異なっているため、設定回路１４”も設定
回路１４’と異なる構造である。
【００６０】ここで、上記検出回路１３”及び設定回路
１４”の各素子は、上記実施形態３と同様にフォトダイ
オード１の飽和電荷量が所望の飽和電荷量になるよう
に、予め適当な値に設計する。
【００６１】つぎに、検出回路１３”の動作を説明す
る。接合型トランジスタ２０のドレイン電圧は、０．１
Ｖ電源３９と同じ０．１Ｖとなるため、接合型トランジ
スタ２０は非飽和領域で動作する。また、接合型トラン
ジスタ２０のドレイン電流は、抵抗４０を流れるので、
検出端子４１には接合型トランジスタ２０のドレイン電
流を抵抗４０の抵抗値倍した電圧に０．１Ｖ加算された
電圧が出力される。
【００６２】この時のドレイン電流は、図１１に示すよ
うに、接合型トランジスタ２０のＮ形領域のＮ形不純物
濃度をパラメーターにしたときの飽和電荷量との関係が
線形であるので、検出端子４１の電圧と接合型トランジ
スタ２０の飽和電荷量の関係は線形である。なお、上記
電源３９の電源電圧を０．１Ｖとしたことは例示であ
り、接合型トランジスタ２０を非飽和領域で動作させる
ことができる値ならこれに限られない。
【００６３】つぎに、設定回路１４”の動作について説
明する。上記検出端子４１から出力される電圧は、ソー
スフォロワ回路４３の入力端子４２から入力され、ソー
スフォロワ回路４３のゲート電圧となる。そして、電源
端子５７から入力される電源及び定電流源５３により、
ソースフォロワ回路４３のソース部からの電圧が、出力
端子４４から出力される。すなわち、出力端子４４から
出力される出力電圧は、入力端子４２からの入力電圧に
依存したものとなる。つぎに、上記の出力電圧は、オー
バーフロードレイン素子１２に供給され、転送スイッチ
２のオフ時におけるゲート電圧となる。
【００６４】したがって、本実施形態は、０．１Ｖ電源
３９の電圧によって、接合型トランジスタ２０を非飽和
領域で動作させることにより、フォトダイオード１の飽
和電荷量付近まで電子が蓄積することを抑えるように設
定できる。よって、オーバーフロードレイン素子１２の
オーバーフローレベルを空乏化電圧が飽和電圧よりも高
くなることを防止するように設定できるため、適切な撮
像を行うことができる。
【００６５】（実施形態５）図１３は、実施形態５に用
いるフォトダイオード１の飽和電荷量を検出する検出回
路１３'''を示す図面である。同図において、２０はフ
ォトダイオード１と同一構造を有する接合型トランジス
タ、４５は接合型トランジスタ２０を作動させるための
電源、４６は接合型トランジスタ２０に電流を流すため
の定電流源、４７は接合型トランジスタ２０からの出力
を検出する検出端子である。
【００６６】まず、図１３に示す検出回路１３'''の動
作について説明する。電源端子４５には接合型トランジ
スタ２０を飽和領域で動作させる電圧を印加し、定電流
源４６によって電源４５からＧＮＤの方向に微小電流を
接合型トランジスタ２０に流す。このとき、接合型トラ
ンジスタ２０は飽和領域にあるので、前記微小電流は接
合形トランジスタ２０の飽和電流となり、接合型トラン
ジスタ２０の空乏化電圧が電圧検出端子４７に出力され
る。
【００６７】図１４に上記検出回路１３'''の出力によ
って転送スイッチのオフ時のゲート印加電圧を出力する
設定回路１４'''を示す。
【００６８】設定回路１４'''は、検出端子４７からの
出力を入力する入力端子４８と、レベルシフト用のソー
スフォロワ回路４９と、転送スイッチ２のオフ時ゲート
電圧を出力する出力端子５０と、ソースフォロワ回路４
９に電圧を供給する電源端子５８と、ソースフォロワ回
路４９を作動させるための定電流源５４から構成されて
いる。
【００６９】図１３の検出端子４７から出力される出力
電圧は、ソースフォロワ回路４９の入力端子４８から入
力され、フォトダイオード１の飽和電荷量が所望の値に
なるようにソースフォロワ回路４９によってレベルシフ
トして出力端子５０から出力する。従って、出力端子５
０から出力される出力電圧は、検出端子４７からの検出
出力に依存したものとなる。
【００７０】よって、本実施形態は、接合型トランジス
タ２０を非飽和領域で動作させることにより、フォトダ
イオード１と同一構造を有する接合型トランジスタの空
乏化電圧を検出し、設定回路１３'''によってオーバー
フロードレイン素子１２のオーバーフローレベルを適切
に設定できる。そして、フォトダイオード１の飽和電荷
量を制御することができるため、残像やブルーミングの
生じない正常な固体撮像動作を行うことができる。
【００７１】上記各々の実施形態から得られるフォトダ
イオード１の飽和電荷量をオーバーフロードレイン素子
１２により制御するという特徴は、例えば、ＣＣＤにお
いても同様の効果が見込まれ、その効果は絶大である。
【００７２】
【発明の効果】以上説明したように、本発明によれば、
フォトダイオードの飽和電荷量のチップ間のばらつきを
チップ内で補正するため、固体撮像装置を適切に作動さ
せることができ、撮像時に生じる残像等を取り除くこと
ができる。したがって、固体撮像装置の歩留まりを向上
させることができるとともに、オーバーフロードレイン
素子、フォトダイオードの飽和電荷量検出回路、オーバ
ーフロードレインレベル設定回路を同一チップ内に設け
たことにより、上記補正の簡単化及び自動化が実現し
た。
【図面の簡単な説明】
【図１】本発明の実施形態１におけるオーバーフロード
レインレベルを制御するための構成を表したブロック図
である。
【図２】本発明の実施形態１におけるフォトダイオード
に電子がいっぱいまで蓄積している様子及び浮遊拡散領
域に電子を転送した様子を表した図及び本発明の実施形
態における固体撮像装置の画素の等価回路図である。
【図３】本発明の実施形態２におけるオーバーフロード
レインレベルを制御するための構成を表したブロック図
である。
【図４】本発明の実施形態３におけるオーバーフロード
レインレベルを制御するための構成を表したブロック図
である。
【図５】本発明の実施形態におけるオーバーフロードレ
イン素子の等価回路図である。
【図６】本発明の実施形態３における検出回路の等価回
路図である。
【図７】本発明の実施形態３における設定回路の等価回
路図である。
【図８】本発明の実施形態３における検出回路内の接合
型トランジスタのチャネル方向の断面図である。
【図９】本発明の実施形態３における検出回路における
飽和電荷量と飽和電流の関係図である。
【図１０】本発明の実施形態４における検出回路の等価
回路図である。
【図１１】本発明の実施形態４における検出回路におけ
る飽和電荷量と飽和電流の関係図である。
【図１２】本発明の実施形態４における設定回路の等価
回路図である。
【図１３】本発明の実施形態５における検出回路の等価
回路図である。
【図１４】本発明の実施形態５における設定回路の等価
回路図である。
【図１５】従来技術における固体撮像装置の画素の等価
回路図である。
【図１６】従来技術におけるフォトダイオードに電子が
いっぱいまで蓄積している様子及び浮遊拡散領域に電子
を転送した様子を表した図である。
【図１７】従来技術における空乏化電圧が飽和電圧より
も高い場合の浮遊拡散領域に電子を転送した様子を表し
た図である。
【符号の説明】
１ フォトダイオード ２ 転送スイッチ ３ 浮遊拡散領域 ４ ＭＯＳトランジスタ ５ 出力端子 ６ 電源端子 ７ 定電流源 ８ リセットスイッチ ９ センサチップ １０ センサ部 １１ ＲＯＭ １２ オーバーフロードレイン（ＯＦＤ）素子 １３、１３’、１３”、１３''' 検出回路 １４、１４’、１４”、１４''' 設定回路 １５ トランスファーゲート １６ 電圧入力端子 １７ 電圧入力端子 １８ ＮＯＴゲート １９ 切替パルス入力端子 ２０ 接合型トランジスタ ２１、４１、４７ 検出端子 ２２、３５、３６、４０ 抵抗 ２３、４５、５５、５６、５７、５８ 電源端子 ２４ Ｎ形半導体基板 ２５ Ｐ形不純物ウェル領域 ２６ Ｎ形不純物チャネル領域 ２７ Ｐ形高濃度不純物領域 ２８、２９はＮ形高濃度不純物領域 ３０ 絶縁膜 ３１、４２、４８ 入力端子 ３２、４３、４９ ソースフロワ回路 ３３ 演算増幅器 ３４ Ｖｒｅｆ端子 ３７ ＰＭＯＳソースフォロワ回路 ３８、４４、５０ 出力端子 ３９ 電源 ４１ 検出端子 ４６、５１、５２、５３、５４ 定電流源
フロントページの続き (56)参考文献 特開 平３−94585（ＪＰ，Ａ) 特開 平６−153079（ＪＰ，Ａ) 特開 昭56−140773（ＪＰ，Ａ) 実開 平１−91383（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の光電変換素子であるフォトダイオ
    ードと、 前記複数のフォトダイオードの飽和電荷量に関する情報
    を記憶したＲＯＭと、 前記ＲＯＭに記憶された情報に基づいて、前記複数のフ
    ォトダイオードの飽和電荷量に応じた オーバフロードレ
    インレベルが制御されるオーバフロードレイン素子と、 を同一チップ内に設けたことを特徴とする固体撮像装
    置。
  2. 【請求項２】 光電変換素子であるフォトダイオード
    と、光電変換された電荷を転送する転送スイッチと、前
    記電荷の転送先である浮遊拡散領域と、前記浮遊拡散領
    域の電圧を増幅する増幅部とを有する画素を複数有する
    固体撮像装置において、前記複数の画素と同一チップ内に設けられた前記複数の
    画素に含まれるフォトダイオードの飽和電荷量に関する
    情報を記憶したＲＯＭを有し、 前記転送スイッチのゲートは、横型オーバフロードレイ
    ン構造の制御端子であり、 前記転送スイッチのゲートは、前記ＲＯＭに記憶された
    情報に基づいて制御される ことを特徴とする固体撮像装
    置。
  3. 【請求項３】 前記同一チップ内に前記フォトダイオー
    ドの飽和電荷量を検出する検出回路を設けたことを特徴
    とする請求項１又は２記載の固体撮像装置。
JP17764298A 1998-06-24 1998-06-24 固体撮像装置 Expired - Fee Related JP3308904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17764298A JP3308904B2 (ja) 1998-06-24 1998-06-24 固体撮像装置
US09/334,302 US6548798B2 (en) 1998-06-24 1999-06-16 Solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17764298A JP3308904B2 (ja) 1998-06-24 1998-06-24 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2000012820A JP2000012820A (ja) 2000-01-14
JP3308904B2 true JP3308904B2 (ja) 2002-07-29

Family

ID=16034570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17764298A Expired - Fee Related JP3308904B2 (ja) 1998-06-24 1998-06-24 固体撮像装置

Country Status (2)

Country Link
US (1) US6548798B2 (ja)
JP (1) JP3308904B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3554703B2 (ja) 2000-10-12 2004-08-18 リバーベル株式会社 情報端末装置
JP3781672B2 (ja) 2001-12-14 2006-05-31 株式会社東芝 固体撮像装置
JP2006517360A (ja) * 2003-02-07 2006-07-20 リー・ドヨン Ｃｍｏｓアクティブピクセルおよびその駆動方法
TWI229539B (en) * 2003-02-27 2005-03-11 Elecvision Inc Small image sensing device and image sensing element thereof
US7381936B2 (en) * 2004-10-29 2008-06-03 Ess Technology, Inc. Self-calibrating anti-blooming circuit for CMOS image sensor having a spillover protection performance in response to a spillover condition
JP4745677B2 (ja) * 2005-02-10 2011-08-10 キヤノン株式会社 撮像装置
JP4743839B2 (ja) * 2005-02-15 2011-08-10 キヤノン株式会社 撮像装置
JP4794877B2 (ja) * 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
JP2007201710A (ja) * 2006-01-25 2007-08-09 Fujifilm Corp 撮像装置及び固体撮像素子のオーバーフロードレイン電圧決定方法
JP6103859B2 (ja) 2012-09-05 2017-03-29 キヤノン株式会社 光電変換装置
GB2524044B (en) * 2014-03-12 2019-03-27 Teledyne E2V Uk Ltd CMOS Image sensor
JP2022090951A (ja) * 2020-12-08 2022-06-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、調整方法及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839386B2 (ja) * 1978-02-22 1983-08-30 株式会社東芝 電荷転送形イメ−ジセンサ
US4903097A (en) * 1979-03-26 1990-02-20 Hughes Aircraft Company CCD read only memory
JPS603280A (ja) * 1983-06-20 1985-01-09 Canon Inc 撮像装置
JPH0710097B2 (ja) * 1987-10-09 1995-02-01 富士通株式会社 イメージセンサ
US5043571A (en) * 1988-08-01 1991-08-27 Minolta Camera Kabushiki Kaisha CCD photosensor and its application to a spectrophotometer
JPH02113678A (ja) * 1988-10-21 1990-04-25 Nec Corp 固体撮像装置
KR100306088B1 (ko) * 1993-04-09 2001-12-15 이데이 노부유끼 씨씨디(ccd)고체촬상소자및전하결합소자
JPH09232555A (ja) * 1996-02-21 1997-09-05 Sony Corp イメージセンサ

Also Published As

Publication number Publication date
US20020096621A1 (en) 2002-07-25
JP2000012820A (ja) 2000-01-14
US6548798B2 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
US7227208B2 (en) Solid-state image pickup apparatus
JP5016941B2 (ja) 固体撮像装置
JP3412390B2 (ja) 光電変換装置
US8507961B2 (en) Solid-state imaging device
JP3308904B2 (ja) 固体撮像装置
US9362326B2 (en) Image capturing apparatus and control method therefor
US6163024A (en) Photoelectric transducer
KR101465860B1 (ko) 고체 촬상 장치
JP2009117613A (ja) 半導体装置
US6528832B1 (en) Photoelectric conversion device and image sensor
US7271462B2 (en) Solid-state image sensing device
US7034347B2 (en) Charge detecting device
JP2006196789A (ja) 接合型電界効果トランジスタ及びその製造方法、並びに固体撮像素子
JP7482447B2 (ja) フォトディテクタ、フォトディテクタアレイおよび駆動方法
US7859032B2 (en) Solid-state imaging device and method for driving the same
KR20060058584A (ko) 베리드 채널 모스 트랜지스터를 구비한 씨모스 이미지 센서
JP2004221586A (ja) デュアルゲートｐｍｏｓ付きｃｍｏｓ画素
US20020190288A1 (en) CMOS type image sensor
JP3624042B2 (ja) 光電変換装置
JP3781672B2 (ja) 固体撮像装置
JP2016005135A (ja) 固体撮像装置
JP4351667B2 (ja) 電荷検出装置の製造方法
JP4779218B2 (ja) Ｃｍｏｓイメージセンサ
JP2000214202A (ja) 電荷検出装置
JP3649399B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees