JP2674536B2 - チップキャリア半導体装置及びその製造方法 - Google Patents
チップキャリア半導体装置及びその製造方法Info
- Publication number
- JP2674536B2 JP2674536B2 JP6313866A JP31386694A JP2674536B2 JP 2674536 B2 JP2674536 B2 JP 2674536B2 JP 6313866 A JP6313866 A JP 6313866A JP 31386694 A JP31386694 A JP 31386694A JP 2674536 B2 JP2674536 B2 JP 2674536B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- carrier
- semiconductor device
- semiconductor chip
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩチップにテープキ
ャリアを接続したチップキャリア半導体装置及びその製
造方法に関する。
ャリアを接続したチップキャリア半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】従来のＴＡＢ（Ｔａｐｅ Ａｕｔｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）方法でのチップと基板との接続
方法は、テープキャリアのインナーリード先端部でのバ
ンプ電極（もしくは、バンプレス）とチップの電極パッ
ドとのＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ）接続であり、テープキャリアのアウターリードと実
装基板との接続は半田付け接続である。この様な技術
は、例えば日経ＢＰ社、１９９１年３月２７日発行、
「マイクロエレクトロニクス パッケージング ハンド
ブック」Ｐ３２６〜Ｐ３４７において、ＴＡＢテープの
構造，ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ），ＯＬＢ（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ））の接続技術等として説明されている。
ｅｄ Ｂｏｎｄｉｎｇ）方法でのチップと基板との接続
方法は、テープキャリアのインナーリード先端部でのバ
ンプ電極（もしくは、バンプレス）とチップの電極パッ
ドとのＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ）接続であり、テープキャリアのアウターリードと実
装基板との接続は半田付け接続である。この様な技術
は、例えば日経ＢＰ社、１９９１年３月２７日発行、
「マイクロエレクトロニクス パッケージング ハンド
ブック」Ｐ３２６〜Ｐ３４７において、ＴＡＢテープの
構造，ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ），ＯＬＢ（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ））の接続技術等として説明されている。
【０００３】また、チップ接続数を増やすためにＩＣチ
ップの周辺リード接続のほかに内側にも接続端子をつけ
るというＩＢＭのＡＴＡＢ（Ａｒｅａ Ｔａｐｅ Ａｕ
ｔｍａｔｅｄ Ｂｏｎｄｉｎｇ）が公知として知られて
いる。接続ピンの数を増加させるための技術として、特
開平２−５８２４５号公報に記載されているもので、Ｉ
Ｃチップの周辺部に２列に配列されている電極パッドか
らそれぞれ外側と内側にリードを延ばし、チップ接続数
を増やす例がある。その他、ウェッジボンダによるバン
プレスボンディングとしては、特開平３−３２０４０等
に記載されている。
ップの周辺リード接続のほかに内側にも接続端子をつけ
るというＩＢＭのＡＴＡＢ（Ａｒｅａ Ｔａｐｅ Ａｕ
ｔｍａｔｅｄ Ｂｏｎｄｉｎｇ）が公知として知られて
いる。接続ピンの数を増加させるための技術として、特
開平２−５８２４５号公報に記載されているもので、Ｉ
Ｃチップの周辺部に２列に配列されている電極パッドか
らそれぞれ外側と内側にリードを延ばし、チップ接続数
を増やす例がある。その他、ウェッジボンダによるバン
プレスボンディングとしては、特開平３−３２０４０等
に記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来技術は、以下のような問題点を有していた。
ＴＡＢ法において、ＴＡＢテープを実装基板に接続する
ときはアウターリードをそのまま半田付けするので実装
面積がチップ面積の数倍にまで大きくなってしまうとい
う欠点がある。このことはＡＴＡＢや、内側にリードを
延ばすという方法も同様の問題点を抱えている。一方、
フリップチップ実装方法は、以下のような別の問題を抱
えている。フリップチップ接続法は、半導体チップを実
装基板にバンプにより接続した後、封止樹脂でチップを
封止する必要があり、封止後の不良を考えると生産性上
あまり良くないという欠点がある。
ような従来技術は、以下のような問題点を有していた。
ＴＡＢ法において、ＴＡＢテープを実装基板に接続する
ときはアウターリードをそのまま半田付けするので実装
面積がチップ面積の数倍にまで大きくなってしまうとい
う欠点がある。このことはＡＴＡＢや、内側にリードを
延ばすという方法も同様の問題点を抱えている。一方、
フリップチップ実装方法は、以下のような別の問題を抱
えている。フリップチップ接続法は、半導体チップを実
装基板にバンプにより接続した後、封止樹脂でチップを
封止する必要があり、封止後の不良を考えると生産性上
あまり良くないという欠点がある。
【０００５】本発明の主たる目的は、上記のような問題
がないチップキャリア半導体装置を提供することにあ
る。
がないチップキャリア半導体装置を提供することにあ
る。
【０００６】本発明の更なる目的は、実装面積の縮小を
可能にするチップキャリア半導体装置を提供することに
ある。
可能にするチップキャリア半導体装置を提供することに
ある。
【０００７】本発明の他の目的は、生産性の向上を可能
にするチップキャリア半導体装置を提供することにあ
る。
にするチップキャリア半導体装置を提供することにあ
る。
【０００８】本発明の更に他の目的は、多数の接続ピン
の高い精度での接続を可能にするチップキャリア半導体
装置を提供することにある。
の高い精度での接続を可能にするチップキャリア半導体
装置を提供することにある。
【０００９】本発明の別の目的は、上記のような問題が
ないチップキャリア半導体装置の製造方法を提供するこ
とにある。
ないチップキャリア半導体装置の製造方法を提供するこ
とにある。
【００１０】本発明の更に別の目的は、実装面積の縮小
を可能にするチップキャリア半導体装置の製造方法を提
供することにある。
を可能にするチップキャリア半導体装置の製造方法を提
供することにある。
【００１１】本発明のまた別の目的は、生産性の向上を
可能にするチップキャリア半導体装置の製造方法を提供
することにある。
可能にするチップキャリア半導体装置の製造方法を提供
することにある。
【００１２】本発明の更なる別の目的は、多数の接続ピ
ンの高い精度での接続を可能にするチップキャリア半導
体装置の製造方法を提供することにある。
ンの高い精度での接続を可能にするチップキャリア半導
体装置の製造方法を提供することにある。
【００１３】本発明の上記及び他の目的、構成および効
果は以下の記載により明らかになるであろう。
果は以下の記載により明らかになるであろう。
【００１４】
【課題を解決するための手段】本発明に係るチップキャ
リア半導体装置は、複数の電極パッドが設けられた表面
を有する半導体チップと、半導体チップ上に重ねられた
テープキャリアと、テープキャリア上に直接設けられて
半導体チップの上に配置される複数のリードとからな
り、各リードは少なくとも一つのバンプが設けられた内
側端部を有し、且つバンプは前記電極パッドの内側の領
域上に位置するチップキャリア半導体装置において、 前
記テープキャリアは、半導体チップエリアと実質的に同
一サイズのリード保持用テープフレーム部を有し、テー
プキャリアはこのフレームに沿って切断されることを特
徴とする。
リア半導体装置は、複数の電極パッドが設けられた表面
を有する半導体チップと、半導体チップ上に重ねられた
テープキャリアと、テープキャリア上に直接設けられて
半導体チップの上に配置される複数のリードとからな
り、各リードは少なくとも一つのバンプが設けられた内
側端部を有し、且つバンプは前記電極パッドの内側の領
域上に位置するチップキャリア半導体装置において、 前
記テープキャリアは、半導体チップエリアと実質的に同
一サイズのリード保持用テープフレーム部を有し、テー
プキャリアはこのフレームに沿って切断されることを特
徴とする。
【００１５】本発明に係るチップキャリア半導体装置ア
ッセンブリは、実装基板と、複数の電極パッドが設けら
れた表面を有する半導体チップと、半導体チップ上に重
ねられたテープキャリアと、テープキャリア上に直接設
けられて半導体チップの上に配置される複数のリードと
からなり、各リードは少なくとも一つのバンプが設けら
れた内側端部を有し、且つバンプは前記電極パッドの内
側の領域上に位置することにより半導体チップが前記バ
ンプを介して実装基板に接続されるチップキャリア半導
体装置アッセンブリにおいて、 前記テープキャリアは、
半導体チップエリアと実質的に同一サイズのリード保持
用テープフレーム部を有し、テープキャリアはこのフレ
ームに沿って切断されることを特徴とする。
ッセンブリは、実装基板と、複数の電極パッドが設けら
れた表面を有する半導体チップと、半導体チップ上に重
ねられたテープキャリアと、テープキャリア上に直接設
けられて半導体チップの上に配置される複数のリードと
からなり、各リードは少なくとも一つのバンプが設けら
れた内側端部を有し、且つバンプは前記電極パッドの内
側の領域上に位置することにより半導体チップが前記バ
ンプを介して実装基板に接続されるチップキャリア半導
体装置アッセンブリにおいて、 前記テープキャリアは、
半導体チップエリアと実質的に同一サイズのリード保持
用テープフレーム部を有し、テープキャリアはこのフレ
ームに沿って切断されることを特徴とする。
【００１６】
【００１７】本発明に係るチップキャリア半導体装置ア
ッセンブリの製造方法によれば、半導体チップに複数の
電極パッドを設け、テープキャリアに複数の開口部と、
各々のリードが少なくとも一つのバンプが設けられた内
側端部と湾曲部とを有する複数のリードとを設け、前記
複数の開口部の一部を介して、前記リードの湾曲部が前
記電極パッドと接触するようにテープキャリアを半導体
チップ上に重ねることによりテープキャリアと半導体チ
ップとにより画定される空間を形成し、封止樹脂を前記
複数の開口部の一つを介して前記空間に導入することに
より半導体チップの表面を封止し、テストプローブを使
用して半導体チップの電気的性能の試験を行った後、テ
ープキャリアを切断して半導体チップをテープキャリア
から切り離し、その後、半導体チップを前記バンプを介
して実装基板に接続してなるチップキャリア半導体装置
アッセンブリの製造方法において、 半導体チップエリア
と同一サイズのリード保持用テープキャリア部を有し、
このテープフレームに沿ってテープキャリアを切断する
ことにより半導体装置の大きさを半導体チップと同一サ
イズにすることを特徴とする。
ッセンブリの製造方法によれば、半導体チップに複数の
電極パッドを設け、テープキャリアに複数の開口部と、
各々のリードが少なくとも一つのバンプが設けられた内
側端部と湾曲部とを有する複数のリードとを設け、前記
複数の開口部の一部を介して、前記リードの湾曲部が前
記電極パッドと接触するようにテープキャリアを半導体
チップ上に重ねることによりテープキャリアと半導体チ
ップとにより画定される空間を形成し、封止樹脂を前記
複数の開口部の一つを介して前記空間に導入することに
より半導体チップの表面を封止し、テストプローブを使
用して半導体チップの電気的性能の試験を行った後、テ
ープキャリアを切断して半導体チップをテープキャリア
から切り離し、その後、半導体チップを前記バンプを介
して実装基板に接続してなるチップキャリア半導体装置
アッセンブリの製造方法において、 半導体チップエリア
と同一サイズのリード保持用テープキャリア部を有し、
このテープフレームに沿ってテープキャリアを切断する
ことにより半導体装置の大きさを半導体チップと同一サ
イズにすることを特徴とする。
【００１８】
【実施例】本発明の第一の実施例を図１及び図９を参照
して以下詳細に説明する。
して以下詳細に説明する。
【００１９】図９において半導体チップ１はテープキャ
リア２の表面に設けられる。テープキャリア２は、半導
体チップ１の中央部分に対応する位置に設けられた中央
開口部５と、この中央開口部５の周囲を囲むように中央
開口部５から離間した位置に設けられた中間位置開口部
２ｂと、この中間位置開口部２ｂの周囲を囲むように中
間位置開口部２ｂから離間した位置に設けられた周辺位
置開口部２ｃとを有する。中間位置開口部２ｂと周辺位
置開口部２ｃとによって画定されるテープキャリア２の
領域には、テープフレーム２ａが設けられる。テープキ
ャリア２は、このテープフレーム２ａに沿って切断され
る。テープフレーム２ａは、半導体チップ１より僅かに
大きいフレームサイズを有する。さらに、複数のリード
３がテープキャリア２に設けられる。各リード３の内側
端部３ｂは、テープキャリア２に固定される。各リード
の内側端部３ｂにはバンプがランダムに設けられ、この
バンプを介して半導体チップ１が図示されていない実装
基板に取り付けられる。一方、各リード３の外側端部に
は、テストプローブが接触するためのテストパッド７が
設けられる。
リア２の表面に設けられる。テープキャリア２は、半導
体チップ１の中央部分に対応する位置に設けられた中央
開口部５と、この中央開口部５の周囲を囲むように中央
開口部５から離間した位置に設けられた中間位置開口部
２ｂと、この中間位置開口部２ｂの周囲を囲むように中
間位置開口部２ｂから離間した位置に設けられた周辺位
置開口部２ｃとを有する。中間位置開口部２ｂと周辺位
置開口部２ｃとによって画定されるテープキャリア２の
領域には、テープフレーム２ａが設けられる。テープキ
ャリア２は、このテープフレーム２ａに沿って切断され
る。テープフレーム２ａは、半導体チップ１より僅かに
大きいフレームサイズを有する。さらに、複数のリード
３がテープキャリア２に設けられる。各リード３の内側
端部３ｂは、テープキャリア２に固定される。各リード
の内側端部３ｂにはバンプがランダムに設けられ、この
バンプを介して半導体チップ１が図示されていない実装
基板に取り付けられる。一方、各リード３の外側端部に
は、テストプローブが接触するためのテストパッド７が
設けられる。
【００２０】図１において、半導体チップ１には、前記
中間位置開口部２ｂの下の位置に複数の電極パッド１ａ
が設けられる。各リード３は、この電極パッド１ａと接
触する湾曲部３ａを有し、これによりリード３と電極パ
ッド１ａとが電気的に接続される。
中間位置開口部２ｂの下の位置に複数の電極パッド１ａ
が設けられる。各リード３は、この電極パッド１ａと接
触する湾曲部３ａを有し、これによりリード３と電極パ
ッド１ａとが電気的に接続される。
【００２１】電極パッド１ａはＡｌ（アルミニウム）で
形成することができる。実装基板上に、パッドが２００
〜５００μｍ間隔で設けられる。前記バンプをランダム
に配置することにより、実装基板上のパッドの十分な間
隔、パッドの十分なサイズそして十分な高さのバンプを
確保し得る。このことにより、半導体チップ１の実装基
板上への実装を高い精度で行うことができ、かつ接続ピ
ンの数を増やすことができる。テープキャリア２は、ポ
リイミド等で厚さ３０μｍに形成することができる。リ
ード３は、Ｃｕ（銅）で高さ３０μｍ及び幅３０μｍに
形成することができる。バンプ４ａは、金或いは銅のボ
ールバンプ、または径１００μｍ及び高さ８０μｍのＳ
ｎ−Ｐｂ半田等の突起金属のバンプで構成することがで
きる。前記中央開口部５を介して、封止樹脂６をテープ
キャリア２と半導体チップ１とにより画定される空間に
導入することにより半導体チップの表面を封止する。封
止樹脂６はエポキシ樹脂またはシリコン系樹脂により構
成され得る。
形成することができる。実装基板上に、パッドが２００
〜５００μｍ間隔で設けられる。前記バンプをランダム
に配置することにより、実装基板上のパッドの十分な間
隔、パッドの十分なサイズそして十分な高さのバンプを
確保し得る。このことにより、半導体チップ１の実装基
板上への実装を高い精度で行うことができ、かつ接続ピ
ンの数を増やすことができる。テープキャリア２は、ポ
リイミド等で厚さ３０μｍに形成することができる。リ
ード３は、Ｃｕ（銅）で高さ３０μｍ及び幅３０μｍに
形成することができる。バンプ４ａは、金或いは銅のボ
ールバンプ、または径１００μｍ及び高さ８０μｍのＳ
ｎ−Ｐｂ半田等の突起金属のバンプで構成することがで
きる。前記中央開口部５を介して、封止樹脂６をテープ
キャリア２と半導体チップ１とにより画定される空間に
導入することにより半導体チップの表面を封止する。封
止樹脂６はエポキシ樹脂またはシリコン系樹脂により構
成され得る。
【００２２】次に図１の本発明に係るチップキャリア半
導体装置アッセンブリの製造方法を説明する。半導体チ
ップ１に複数の電極パッド１ａを設け、テープキャリア
２には、中央開口部５、中間位置開口部２ｂ及び周辺位
置開口部２ｃ、更に複数のリード３を設ける。リードの
各々には内側端部に複数のバンプ４ａが設けられ、さら
にその外側に湾曲部３ａが設けられる。前記中間位置開
口部２ｂを介して、前記リードの湾曲部３ａが前記電極
パッド１ａと接触するようにテープキャリア２を半導体
チップ１上に重ねることによりテープキャリア２と半導
体チップ１とにより画定される空間を形成し、封止樹脂
６を前記中央開口部５を介して前記空間に導入すること
により半導体チップ１の表面を封止する。その後、テス
トプローブを使用して半導体チップの電気的性能のテス
ト、例えばＥＴ（Ｅｌｅｃｔｒｉｃａｌ Ｔｅｓｔ）／
ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓｔ）等のテストを行った
後、半導体チップ１より僅かに大きいサイズを有するテ
ープフレーム２ａに沿ってテープキャリア２を切断して
半導体チップ１をテープキャリア２から切り離し、その
後、半導体チップ１を前記バンプ４ａを介して実装基板
に接続する。
導体装置アッセンブリの製造方法を説明する。半導体チ
ップ１に複数の電極パッド１ａを設け、テープキャリア
２には、中央開口部５、中間位置開口部２ｂ及び周辺位
置開口部２ｃ、更に複数のリード３を設ける。リードの
各々には内側端部に複数のバンプ４ａが設けられ、さら
にその外側に湾曲部３ａが設けられる。前記中間位置開
口部２ｂを介して、前記リードの湾曲部３ａが前記電極
パッド１ａと接触するようにテープキャリア２を半導体
チップ１上に重ねることによりテープキャリア２と半導
体チップ１とにより画定される空間を形成し、封止樹脂
６を前記中央開口部５を介して前記空間に導入すること
により半導体チップ１の表面を封止する。その後、テス
トプローブを使用して半導体チップの電気的性能のテス
ト、例えばＥＴ（Ｅｌｅｃｔｒｉｃａｌ Ｔｅｓｔ）／
ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓｔ）等のテストを行った
後、半導体チップ１より僅かに大きいサイズを有するテ
ープフレーム２ａに沿ってテープキャリア２を切断して
半導体チップ１をテープキャリア２から切り離し、その
後、半導体チップ１を前記バンプ４ａを介して実装基板
に接続する。
【００２３】前述したように、テープキャリア２は、半
導体チップ１の領域とほぼ同一の領域を半導体チップ１
上に残すよう切断される。このため、実装面積を、ＴＡ
Ｂ方法でのチップと基板との接続に比べ十分縮小でき
る。
導体チップ１の領域とほぼ同一の領域を半導体チップ１
上に残すよう切断される。このため、実装面積を、ＴＡ
Ｂ方法でのチップと基板との接続に比べ十分縮小でき
る。
【００２４】更に、封止した後にＥＴ（Ｅｌｅｃｔｒｉ
ｃａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓ
ｔ）等のテストを行ってから実装できるため生産性の向
上につながる。
ｃａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓ
ｔ）等のテストを行ってから実装できるため生産性の向
上につながる。
【００２５】更にバンプをランダムに配置することによ
りパッドの間隔、パッドのサイズ、バンプの高さを大き
くとることができ、精度の良い接続と接続ピンの数の増
加とが可能となる。
りパッドの間隔、パッドのサイズ、バンプの高さを大き
くとることができ、精度の良い接続と接続ピンの数の増
加とが可能となる。
【００２６】図２は本発明の第２の実施例の断面図で、
図１のテープキャリア２を切断する前のチップ電極外側
のテープフレーム２ａがチップ１のサイズと同じで、且
つそのテープ枠端部付近でリード３及びテープキャリア
２の開口部以外の部分を切断した半導体チップサイズの
薄型チップキャリアを表している。
図１のテープキャリア２を切断する前のチップ電極外側
のテープフレーム２ａがチップ１のサイズと同じで、且
つそのテープ枠端部付近でリード３及びテープキャリア
２の開口部以外の部分を切断した半導体チップサイズの
薄型チップキャリアを表している。
【００２７】半導体チップサイズにテープキャリア２を
切断する前に、テープキャリア２の中央開口部５から封
止樹脂６を流し込んで半導体チップ１を封止し、ＥＴ
（Ｅｌｅｃｔｒｉｃａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ
ｉｎ Ｔｅｓｔ）等のテストを行う。このチップキャ
リアは、バンプ４ａを介して実装基板とフリップチップ
接続される。半導体チップ１の電極パッド１ａのピッチ
よりも大きな実装基板のパット間隔が可能となり、大き
なバンプが形成できるので、接続の確実性が高く、また
実装面積がチップサイズ程度に縮小されるという利点が
ある。
切断する前に、テープキャリア２の中央開口部５から封
止樹脂６を流し込んで半導体チップ１を封止し、ＥＴ
（Ｅｌｅｃｔｒｉｃａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ
ｉｎ Ｔｅｓｔ）等のテストを行う。このチップキャ
リアは、バンプ４ａを介して実装基板とフリップチップ
接続される。半導体チップ１の電極パッド１ａのピッチ
よりも大きな実装基板のパット間隔が可能となり、大き
なバンプが形成できるので、接続の確実性が高く、また
実装面積がチップサイズ程度に縮小されるという利点が
ある。
【００２８】図３は本発明の第３の実施例の断面図で、
実施例１のチップ電極パッド１ａの外側のテープフレー
ム２ａが半導体チップ１のサイズよりも小さく、且つそ
のテープフレーム２ａの端部付近でリード３等をカット
した半導体チップサイズの薄型チップキャリアを表して
いる。この図はテープフレーム２ａの形状の違いを示す
図で簡略化してある。図３には示してないが、テープキ
ャリア２には中央開口部５を設け、これを介して封止樹
脂６を流し込んだ場合は、半導体チップ１上の電極パッ
ド１ａの外側のテープフレーム２ａはテープキャリア２
の中央開口部５から流し込んだ封止樹脂６が半導体チッ
プ１の外に流れ出すのを防ぐ役目もする。また、テープ
フレーム２ａが半導体チップサイズよりも小さいと、チ
ップキャリアを基板にフリップチップ接続させる場合に
基板とチップキャリアの間を樹脂封止する際に封止樹脂
が広がる範囲を縮小するという利点がある。
実施例１のチップ電極パッド１ａの外側のテープフレー
ム２ａが半導体チップ１のサイズよりも小さく、且つそ
のテープフレーム２ａの端部付近でリード３等をカット
した半導体チップサイズの薄型チップキャリアを表して
いる。この図はテープフレーム２ａの形状の違いを示す
図で簡略化してある。図３には示してないが、テープキ
ャリア２には中央開口部５を設け、これを介して封止樹
脂６を流し込んだ場合は、半導体チップ１上の電極パッ
ド１ａの外側のテープフレーム２ａはテープキャリア２
の中央開口部５から流し込んだ封止樹脂６が半導体チッ
プ１の外に流れ出すのを防ぐ役目もする。また、テープ
フレーム２ａが半導体チップサイズよりも小さいと、チ
ップキャリアを基板にフリップチップ接続させる場合に
基板とチップキャリアの間を樹脂封止する際に封止樹脂
が広がる範囲を縮小するという利点がある。
【００２９】図４は本発明の第４の実施例の断面図で、
実施例１のテープフレーム２ａの内側付近のリードを切
断した半導体チップサイズの薄型チップキャリアの簡略
図である。チップキャリアを実装基板にフリップチッフ
接続させる前に実装基板とチップキャリアの間を樹脂封
止する際に、半導体チップ１の底の間隔が大きいため実
施例３よりもさらに樹脂封止が行いやすく、封止樹脂の
広がる範囲を縮小するという効果がある。
実施例１のテープフレーム２ａの内側付近のリードを切
断した半導体チップサイズの薄型チップキャリアの簡略
図である。チップキャリアを実装基板にフリップチッフ
接続させる前に実装基板とチップキャリアの間を樹脂封
止する際に、半導体チップ１の底の間隔が大きいため実
施例３よりもさらに樹脂封止が行いやすく、封止樹脂の
広がる範囲を縮小するという効果がある。
【００３０】図５は本発明の第５の実施例の断面図で、
実施例１のテープフレーム２ａが半導体チップサイズよ
りも大きく、且つそのテープフレーム２ａの端部付近で
リード３等を切断した、又はテープフレーム２ａのさら
に外側にリード３がテープキャリア２上に固定され切断
端を形成するように切断した半導体チップサイズの薄型
チップキャリアである。これにより、チップ電極パッド
１ａより外側の延長リード上にバンプを形成する際バン
プを複数列に形成することも可能となる。
実施例１のテープフレーム２ａが半導体チップサイズよ
りも大きく、且つそのテープフレーム２ａの端部付近で
リード３等を切断した、又はテープフレーム２ａのさら
に外側にリード３がテープキャリア２上に固定され切断
端を形成するように切断した半導体チップサイズの薄型
チップキャリアである。これにより、チップ電極パッド
１ａより外側の延長リード上にバンプを形成する際バン
プを複数列に形成することも可能となる。
【００３１】図６は本発明の第６の実施例の断面図で、
実施例１〜３および５で示すチップキャリアにおいて半
導体チップ１の電極パッド１ａの外側のテープキャリア
２上のリードに突起金属バンプ４ｂを形成している薄型
チップキャリアである。このようにして電極パッド１ａ
の内側と外側の双方にバンプを設けることで、接続ピン
の数の更なる増加が可能となる。また外側のバンプをチ
ェックピンとしても利用できる。
実施例１〜３および５で示すチップキャリアにおいて半
導体チップ１の電極パッド１ａの外側のテープキャリア
２上のリードに突起金属バンプ４ｂを形成している薄型
チップキャリアである。このようにして電極パッド１ａ
の内側と外側の双方にバンプを設けることで、接続ピン
の数の更なる増加が可能となる。また外側のバンプをチ
ェックピンとしても利用できる。
【００３２】図７は本発明の第７の実施例の断面図で、
テープキャリア２の中央開口部５の近傍のバンプ４ａの
形成部の近傍、またはチップ１の電極パッド１ａの外側
付近のテープキヤリア２のチップ１の側の面に、電極パ
ッド１ａと同じ高さ、もしくは封止樹脂６の流し込める
高さ（例えば５０μｍ）を有するスペーサ８を設け、テ
ープキャリア２は、このスペーサ８上に設けられた薄型
チップキャリアの簡略図である。スペーサ８によりテー
プキャリア２の平坦度を向上し、バンプの高さが均一に
なるのを容易にし、精度の良い接続を行うことを可能に
する。
テープキャリア２の中央開口部５の近傍のバンプ４ａの
形成部の近傍、またはチップ１の電極パッド１ａの外側
付近のテープキヤリア２のチップ１の側の面に、電極パ
ッド１ａと同じ高さ、もしくは封止樹脂６の流し込める
高さ（例えば５０μｍ）を有するスペーサ８を設け、テ
ープキャリア２は、このスペーサ８上に設けられた薄型
チップキャリアの簡略図である。スペーサ８によりテー
プキャリア２の平坦度を向上し、バンプの高さが均一に
なるのを容易にし、精度の良い接続を行うことを可能に
する。
【００３３】図８は本発明の第８の実施例の断面図で、
リード３を電極パッド１ａに接続するための中間位置開
口部２ｂの周辺部のテープキャリア２が、半導体チップ
１の電極パット１ａ上に載るよう設けられる。これによ
り、テープキャリア２の高さの制御を行う。
リード３を電極パッド１ａに接続するための中間位置開
口部２ｂの周辺部のテープキャリア２が、半導体チップ
１の電極パット１ａ上に載るよう設けられる。これによ
り、テープキャリア２の高さの制御を行う。
【００３４】
【発明の効果】以上説明したように本発明は、チップサ
イズにテープキャリアを切って実装基板との接続をバン
プ接続にすることにより、ＴＡＢテープよりも実装面積
を小さくできる。封止した後にＥＴ（Ｅｌｅｃｔｒｉｃ
ａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓｔ）
等のテストを行ってから実装できるため、生産性の向上
につながる。バンプをリード上にランダムに配列するこ
とにより、パッドの間隔、パッドのサイズ、及びバンプ
の高さを大きくとることができ、精度の良い接続と接続
ピンの数の増加を可能にする。
イズにテープキャリアを切って実装基板との接続をバン
プ接続にすることにより、ＴＡＢテープよりも実装面積
を小さくできる。封止した後にＥＴ（Ｅｌｅｃｔｒｉｃ
ａｌ Ｔｅｓｔ）／ＢＴ（Ｂａｒｎ ｉｎ Ｔｅｓｔ）
等のテストを行ってから実装できるため、生産性の向上
につながる。バンプをリード上にランダムに配列するこ
とにより、パッドの間隔、パッドのサイズ、及びバンプ
の高さを大きくとることができ、精度の良い接続と接続
ピンの数の増加を可能にする。
【図１】本発明の第一の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図２】本発明の第二の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図３】本発明の第三の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図４】本発明の第四の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図５】本発明の第五の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図６】本発明の第六の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図７】本発明の第七の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図８】本発明の第八の実施例のチップキャリア半導体
装置の断面図である。
装置の断面図である。
【図９】本発明のチップキャリア半導体装置の平面図で
ある。
ある。
１ 半導体チップ １ａ 電極パッド ２ テープキャリア ２ａ テープフレーム ３ リード ４ａ，４ｂ バンプ ５ テープキャリア中央開口部 ６ 封止樹脂 ７ テスト用パッド ８ スペーサ
Claims (25)
- 【請求項１】 実装基板と、複数の電極パッドが設けら
れた表面を有する半導体チップと、半導体チップ上に重
ねられたテープキャリアと、テープキャリア上に直接設
けられて半導体チップの上に配置される複数のリードと
からなるチップキャリア半導体装置アッセンブリであっ
て、各リードは少なくとも一つのバンプが設けられた内
側端部を有し、且つバンプは前記電極パッドの内側の領
域上に位置し、半導体チップがバンプを介して実装基板
に接続されるチップキャリア半導体装置アッセンブリに
おいて、 前記テープキャリアは、半導体チップエリアと実質的に
同一サイズのリード保持用テープフレーム部を有し、テ
ープキャリアはこのフレームに沿って切断されることを
特徴とするチップキャリア半導体装置アッセンブリ。 - 【請求項２】 前記リードの各々は湾曲部を有し、この
湾曲部を介してリードが半導体チップ上の電極パッドと
接触する請求項１記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項３】 前記テープキャリアを半導体チップ上に
重ねることによりテープキャリアと半導体チップとによ
り画定される空間を形成し、封止樹脂を前記複数の開口
部の一つを介して前記空間に導入することにより半導体
チップの表面を封止する請求項２記載のチップキャリア
半導体装置アッセンブリ。 - 【請求項４】 前記バンプが、半導体チップ上に設けら
れた電極パッドの内側のリード部分に複数ランダム状に
設けられる請求項１記載のチップキャリア半導体装置ア
ッセンブリ。 - 【請求項５】 前記テープキャリアは、半導体チップの
端部の近傍に位置するフレームを有する請求項１記載の
チップキャリア半導体装置アッセンブリ。 - 【請求項６】 前記テープキャリアは、半導体チップ上
に設けられたスペーサの上に設けられる請求項１記載の
チップキャリア半導体装置アッセンブリ。 - 【請求項７】 前記スペーサは、電極パッドと同じ高さ
を有する請求項６記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項８】 前記テープキャリアは、半導体チップ上
に設けられた電極パッドの上に設けられる請求項１記載
のチップキャリア半導体装置アッセンブリ。 - 【請求項９】 切断後のテープキャリアが、半導体チッ
プの外側に延在する周辺部を有する請求項１記載のチッ
プキャリア半導体装置アッセンブリ。 - 【請求項１０】 前記リードが、テープキャリアの周辺
部上に延在する請求項９記載のチップキャリア半導体装
置アッセンブリ。 - 【請求項１１】 前記リードの外側端部に付加的に少な
くとも一つのバンプを設けられることにより、バンプが
半導体チップ上に設けられた電極パッドの内側と外側の
双方に設けられる請求項１０記載のチップキャリア半導
体装置アッセンブリ。 - 【請求項１２】 前記テープキャリアが半導体チップの
中心位置に中心開口部を有することで、前記封止樹脂が
この中心開口部を介してテープキャリアと半導体チップ
とにより画定される空間に導入され、半導体チップが封
止される請求項１記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項１３】 複数の電極パッドが設けられた表面を
有する半導体チップと、半導体チップ上に重ねられたテ
ープキャリアと、テープキャリア上に直接設けられて半
導体チップの上に配置される複数のリードとからなるチ
ップキャリア半導体装置であって、各リードは少なくと
も一つのバンプが設けられた内側端部を有し、且つバン
プは前記電極パッドの内側の領域上に位置するチップキ
ャリア半導体装置において、 前記テープキャリアは、半導体チップエリアと実質的に
同一サイズのリード保持用テープフレーム部を有し、テ
ープキャリアはこのフレームに沿って切断されることを
特徴とするチップキャリア半導体装置。 - 【請求項１４】 前記リードの各々は湾曲部を有し、こ
の湾曲部を介してリードが半導体チップ上の電極パッド
と接触する請求項１３記載のチップキャリア半導体装
置。 - 【請求項１５】 前記テープキャリアを半導体チップ上
に重ねることによりテープキャリアと半導体チップとに
より画定される空間を形成し、封止樹脂を前記複数の開
口部の一つを介して前記空間に導入することにより半導
体チップの表面を封止する請求項１４記載のチップキャ
リア半導体装置。 - 【請求項１６】 前記バンプが、半導体チップ上に設け
られた電極パッドの内側のリード部分に複数ランダム状
に設けられる請求項１３記載のチップキャリア半導体装
置。 - 【請求項１７】 前記テープキャリアは、半導体チップ
の端部の近傍に位置するフレームを有する請求項１３記
載のチップキャリア半導体装置。 - 【請求項１８】 前記テープキャリアは、半導体チップ
上に設けられたスペーサの上に設けられる請求項１３記
載のチップキャリア半導体装置。 - 【請求項１９】 前記スペーサは、電極パッドと同じ高
さを有する請求項１８記載のチップキャリア半導体装
置。 - 【請求項２０】 前記テープキャリアは、半導体チップ
上に設けられた電極パッドの上に設けられる請求項１３
記載のチップキャリア半導体装置。 - 【請求項２１】 切断後のテープキャリアが、半導体チ
ップの外側に延在する周辺部を有する請求項１３記載の
チップキャリア半導体装置。 - 【請求項２２】 前記リードが、テープキャリアの周辺
部上に延在する請求項２１記載のチップキャリア半導体
装置。 - 【請求項２３】 前記リードの外側端部に付加的に少な
くとも一つのバンプを設けられることにより、バンプが
半導体チップ上に設けられた電極パッドの内側と外側の
双方に設けられる請求項２２記載のチップキャリア半導
体装置。 - 【請求項２４】 前記テープキャリアが半導体チップの
中心位置に中心開口部を有することで、前記封止樹脂が
この中心開口部を介してテープキャリアと半導体チップ
とにより画定される空間に導入され、半導体チップが封
止される請求項１３記載のチップキャリア半導体装置。 - 【請求項２５】 半導体チップに複数の電極パッドを設
ける工程と、テープキャリアに複数の開口部と、各々の
リードが少なくとも一つのバンプが設けられた内側端部
と湾曲部とを有する複数のリードとを設ける工程と、前
記複数の開口部の一部を介して、前記リードの湾曲部が
前記電極パッドと接触するようにテープキャリアを半導
体チップ上に重ねることによりテープキャリアと半導体
チップとにより画定される空間を形成する工程と、封止
樹脂を前記複数の開口部の一つを介して前記空間に導入
することにより半導体チップの表面を封止する工程と、
テストプローブを使用して半導体チップの電気的性能の
試験を行った後、テープキャリアを切断して半導体チッ
プをテープキャリアから切り離す工程と、半導体チップ
を前記バンプを介して実装基板に接続する工程とからな
るチップキャリア半導体装置アッセンブリの製造方法に
おいて、 半導体チップエリアと同一サイズのリード保持用テープ
キャリア部を有し、このテープフレームに沿ってテープ
キャリアを切断することにより半導体装置の大きさを半
導体チップと同一サイズにする工程をもつチップキャリ
ア半導体装置アッセンブリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6313866A JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31708093 | 1993-12-16 | ||
| JP5-317080 | 1993-12-16 | ||
| JP6313866A JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226418A JPH07226418A (ja) | 1995-08-22 |
| JP2674536B2 true JP2674536B2 (ja) | 1997-11-12 |
Family
ID=26567745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6313866A Expired - Lifetime JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674536B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529507B2 (ja) * | 1995-09-04 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置 |
| AU4322097A (en) | 1996-10-17 | 1998-05-15 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board, and flexible substrate |
| WO1998018161A1 (en) | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
| EP1443555A3 (en) | 1997-01-23 | 2005-02-23 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| JP3564971B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアパッケージ |
| JP2002252304A (ja) * | 2001-02-23 | 2002-09-06 | Toshiba Corp | 半導体装置およびこれに用いられる支持基板 |
| JP4990492B2 (ja) * | 2004-11-19 | 2012-08-01 | 株式会社テラミクロス | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119877A (en) * | 1978-03-09 | 1979-09-18 | Toshiba Corp | Semiconductor device |
| JPS63104435A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置 |
| JPS63306633A (ja) * | 1987-06-08 | 1988-12-14 | Toshiba Corp | フイルムキヤリア |
| JPS6481330A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Film carrier semiconductor device |
| JPH01309341A (ja) * | 1988-06-07 | 1989-12-13 | Nec Corp | 半導体装置の製造方法 |
| JPH05129366A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | 集積回路用ｔａｂ実装構造 |
-
1994
- 1994-12-16 JP JP6313866A patent/JP2674536B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226418A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| KR0153387B1 (ko) | 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법 | |
| KR100209993B1 (ko) | 필름 캐리어 반도체 장치 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| US5917242A (en) | Combination of semiconductor interconnect | |
| US6706557B2 (en) | Method of fabricating stacked die configurations utilizing redistribution bond pads | |
| US6956294B2 (en) | Apparatus for routing die interconnections using intermediate connection elements secured to the die face | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US5612514A (en) | Tab test device for area array interconnected chips | |
| KR20150041029A (ko) | Bva 인터포저 | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| KR940006164B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| US20240096780A1 (en) | Multi-level staggered terminal structure and semiconductor package and assembly using the same | |
| JP3366798B2 (ja) | 基板へのｌｓｉチップの実装構造体 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| KR940010547B1 (ko) | 반도체칩 본딩방법 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |