JPH10256318A - 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 - Google Patents

半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法

Info

Publication number
JPH10256318A
JPH10256318A JP9072616A JP7261697A JPH10256318A JP H10256318 A JPH10256318 A JP H10256318A JP 9072616 A JP9072616 A JP 9072616A JP 7261697 A JP7261697 A JP 7261697A JP H10256318 A JPH10256318 A JP H10256318A
Authority
JP
Japan
Prior art keywords
opening
insulating film
pair
flexible substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9072616A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9072616A priority Critical patent/JPH10256318A/ja
Priority to US09/035,068 priority patent/US5946195A/en
Priority to TW087103278A priority patent/TW366547B/zh
Priority to CNB981060609A priority patent/CN1139984C/zh
Priority to SG1998000520A priority patent/SG71092A1/en
Priority to KR1019980007803A priority patent/KR100313655B1/ko
Publication of JPH10256318A publication Critical patent/JPH10256318A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 容易な実装を可能にする面実装型の半導体装
置、その製造方法及びその実装方法、これを実装した回
路基板並びにフレキシブル基板及びその製造方法を提供
することにある。 【解決手段】 半導体チップ６６と、半導体チップ６６
との接続状態において半導体チップ６６の少なくとも一
部が位置するデバイスホール６２ａ及びデバイスホール
６２ａの周囲に整列して設けられる複数の開口部７０を
有する絶縁フィルム６２と、開口部７０に位置する接続
部７２を端部に有し、絶縁フィルム６２の一方の面側に
おいて形成されて半導体チップ６６に接続される配線パ
ターン６４と、を有し、開口部７０は一対の長辺を有し
て略方形状をなし、一対の長辺はデバイスホール６２ａ
を形成する辺のうち最も近い位置の辺に対して垂直方向
に位置し、接続部７２は、一対の長辺の両側から中心方
向に向かって互い違いとなるように配置される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、面実装型の半導体
装置、その製造方法及びその実装方法、これを実装した
回路基板並びにフレキシブル基板及びその製造方法に関
する。
【０００２】
【発明の背景】半導体装置の小型化を追求するとベアチ
ップ実装が理想的であるが、品質の保証及び取り扱いが
難しいため、パッケージ形態に加工することで対応して
きた。そのパッケージ形態において、特に半導体チップ
のパッド間ピッチをより狭小なものにして実装するファ
インピッチ化や小型化及び量産効率化の要求に応じてＴ
ＡＢ（tape automated bonding）を用いたパッケージで
あるＴＣＰ（tape carrier package）が存在していた。
従来のＴＣＰはＴＡＢの必要箇所を樹脂で覆うことによ
り完成するパッケージである。従来のＴＡＢは、例えば
特公平８−３１５００号公報の第７図に示すように、ア
ウタリードホールを横断してアウターリードが形成され
たものである。このＴＡＢを用いたＴＣＰにおいてアウ
タリードは、パッケージの各側面からー定間隔をもって
ー列に突出している。この状態を保ったままでバッケー
ジサイズをできるだけ小さくしようとすると、またはリ
ード数を増加させようとすると、リード幅及び隣りあう
リード間のピッチを狭くする必要があった。しかしなが
らこの手段では配線の配置に限界があり、他の手段によ
りもっと自由度を高める必要があった。
【０００３】また、自由度を高めるにしても、基板に対
するアウタリードのボンディングを容易に行えるように
することも必要であった。
【０００４】このように従来のＴＡＢを用いたＴＣＰで
は、配線配置の自由度に関する問題やボンディングの容
易性に関する問題等の問題を抱えるものであった。
【０００５】本発明は、この問題点を解決するものであ
り、その目的は、容易な実装を可能にする面実装型の半
導体装置、その製造方法及びその実装方法、これを実装
した回路基板並びにフレキシブル基板及びその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体素子と、前記半導体素子との接続状態におい
て前記半導体素子の少なくとも一部が位置する第１開口
部及び前記第１開口部の周囲に整列して設けられる複数
の第２開口部を有する絶縁フィルムと、前記第２開口部
に位置する接続部を端部に有し、前記絶縁フィルムの一
方の面側において形成されて前記半導体素子に接続され
る配線パターンと、を有し、前記第２開口部は一対の長
辺を有して略方形状をなし、前記一対の長辺は前記第１
開口部を形成する辺のうち最も近い位置の辺に対して垂
直方向に位置し、前記接続部は、前記一対の長辺の両側
から中心方向に向かって互い違いとなるように配置され
る。
【０００７】本発明によれば第２開口部は一対の長辺を
有した略方形状をなし、その一対の長辺が第１開口部の
各辺のうちの最も近い位置の辺に対して垂直方向に位置
しているので、第１開口部の一辺に対応する領域に数多
くの第２開口部を設けることが可能である。また、多く
の第２開口部を設けることができればそれにともない接
続部も多く設定することができる。更に第２開口部内で
接続部が一対の長辺の両側から中心方向に向かって互い
違いとなるように配置されているので、接続部間の距離
を充分に確保できる。また接続部を半導体装置下面（半
導体装置実装領域内）に設けることができ、設計自由度
の向上にもつながる。なお、接続部を長辺の両側から中
心方向に向かって設けるためには、第２開口部間のフィ
ルム部分を利用して配線パターンを引き回す必要があ
る。その際、各々の第２開口部において接続部を互い違
いにするためには配線パターンは長辺を形成する両側の
絶縁フィルムに分けて這わせるようにすることが好まし
い。特に１つの第２開口部を取り巻く配線パターンを分
散化できるため、配線間ピッチを荒くする（広げる）こ
とができテープの製造上の障害がなくなるといった利点
も得られる。
【０００８】上記半導体装置において、前記配線パター
ンの前記端部は、前記絶縁フィルムの面から離れる方向
に屈曲し、前記接続部は、前記第２開口部の内側におい
て前記絶縁フィルムから離れて位置してもよい。
【０００９】こうすることで、接続部が絶縁フィルムか
ら突出して、回路基板への実装が容易になる。すなわち
接続部が絶縁フィルムから突出するため、半導体装置を
被接続体である基板に実装する際に絶縁フィルムと基板
との間に一定距離が得られ、絶縁状態が形成できるた
め、双方の導電及び絶縁領域について厳密に設計する必
要もなくなる。また、本来ならば絶縁フィルムに生じて
いる撓みをこの突出している接続部にて吸収することが
できるので、絶縁フィルムを平坦化する際に極めて有効
である。
【００１０】本発明に係る半導体装置の製造方法は、絶
縁フィルムに半導体素子との接続状態において前記半導
体素子の少なくとも一部が位置する第１開口部及び前記
第１開口部の周囲に整列して設けられる複数の第２開口
部を形成する工程と、前記第２開口部に位置する接続部
を端部に有し、前記絶縁フィルムの一方の面側において
形成されて前記半導体素子に接続される配線パターンを
前記絶縁フィルムの一方の面に形成する工程と、半導体
素子を前記配線パターンに接続して前記絶縁フィルムに
設ける工程と、を含み、前記第２開口部は一対の長辺を
有して略方形状をなし、前記一対の長辺は前記第１開口
部を形成する辺のうち最も近い位置の辺に対して垂直方
向に位置し、前記接続部は、前記一対の長辺の両側から
中心方向に向かって互い違いとなるように配置される。
【００１１】この方法による製造された半導体装置によ
れば、第２開口部を見ながら、回路基板に形成されたパ
ッドに接続部を位置合わせすることができる。
【００１２】本発明に係るフレキシブル基板の製造方法
は、絶縁フィルムに半導体素子との接続状態において前
記半導体素子の少なくとも一部が位置する第１開口部及
び前記第１開口部の周囲に整列して設けられる複数の第
２開口部を形成する工程と、前記第２開口部に位置する
接続部を端部に有し、前記絶縁フィルムの一方の面側に
おいて形成されて前記半導体素子に接続される配線パタ
ーンを前記絶縁フィルムの一方の面に形成する工程と、
を含み、前記第２開口部は一対の長辺を有して略方形状
をなし、前記一対の長辺は前記第１開口部を形成する辺
のうち最も近い位置の辺に対して垂直方向に位置し、前
記接続部は、前記一対の長辺の両側から中心方向に向か
って互い違いとなるように配置される。
【００１３】ここで、それぞれの前記第２開口部の内側
で、対応する全ての前記接続部を電気的に導通させて連
結する連結部を一旦形成してから、その後、前記連結部
を切り離して除去する工程を含んでもよい。なお、連結
部は、電気メッキなどのために形成される。
【００１４】本発明に係るフレキシブル基板は、半導体
素子との接続状態において前記半導体素子の少なくとも
一部が位置する第１開口部及び前記第１開口部の周囲に
整列して設けられる複数の第２開口部を有する絶縁フィ
ルムと、前記第２開口部に位置する接続部を端部に有
し、前記絶縁フィルムの一方の面側において形成されて
前記半導体素子に接続される配線パターンと、を有し、
前記第２開口部は一対の長辺を有して略方形状をなし、
前記一対の長辺は前記第１開口部を形成する辺のうち最
も近い位置の辺に対して垂直方向に位置し、前記接続部
は、前記一対の長辺の両側から中心方向に向かって互い
違いとなるように配置される。
【００１５】ここで、前記第２開口部内に位置し相対向
する一対の前記接続部は、前記第２開口部の短辺と平行
な仮想線を中心として対称位置に設けられてもよい。
【００１６】こうすることで、接続部が互い違いになる
ため、決められた第２開口部内で一つの接続部を大きく
（長く）することができる。また、第２開口部も、接続
部が完全に相対向する場合に比べ小さくできる。たとえ
狭ピッチ化されたときにでも相対向長辺から設けられる
接続部間にギャップが得られる。
【００１７】前記接続部は、前記絶縁フィルムの面上か
ら前記第２開口部の中央方向に向かって、幅が狭くなる
ことが好ましい。
【００１８】こうすることで、接続部は、第２開口部の
内側において細くなっているので、隣り合う接続部間の
間隔を狭くすることができ、その結果、多くの接続部を
設けることができる。
【００１９】また、前記配線パターンは、前記第２開口
部の周囲で近接して形成され、かつ、前記接続部に導通
するテストパッドを有することが好ましい。
【００２０】このように第２開口部に近接させてテスト
パッドを形成すると、接続部を、テストパッドに隣接し
て形成することができ、この接続部におけるハンダ付け
のための面積を増加させることができる。
【００２１】前記第２開口部の長辺の長さは、前記配線
パターンを避けられるように位置に応じて決定されるこ
とが好ましい。
【００２２】特に、前記第２開口部の長辺の長さは、こ
の第２開口部の整列方向に沿って中央から外側に向かう
につれて、前記第１開口部側において短くなることが好
ましい。
【００２３】これによれば、接続部に至る配線を避けて
第２開口部を形成することになるので、高密度配線が可
能となり、より多ピンの集積回路への適用が可能にな
る。
【００２４】また、前記第２開口部の短辺の長さは、隣
り合う前記第２開口部間の間隔よりも短いことが好まし
い。
【００２５】こうすることで、隣り合う前記第２開口部
間に、多数の配線を形成することができる。
【００２６】さらに、いずれかの前記第２開口部に位置
する全ての前記接続部を、この第２開口部の内側で電気
的に導通させて連結する連結部を有することが好まし
い。
【００２７】このようにして接続部を連結して導通させ
れば、安価な電気メッキを簡単に施すことができる。
【００２８】本発明に係る回路基板は、上記半導体装置
と、所望の導電パターンが形成された基板と、を有し、
前記半導体装置の前記接続部が前記導電パターンに接続
されてなる。
【００２９】本発明に係る半導体の実装方法は、回路基
板に導電パターンを形成する工程と、前記導電パターン
にハンダを設ける工程と、上記半導体装置の前記接続部
を、前記導電パターンに予め設けられた前記ハンダを介
して、この導電パターンに接続する工程と、を含む。
【００３０】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【００３１】（第１実施形態）まず、実施形態に係る半
導体装置、フレキシブル基板及び回路基板について説明
する。
【００３２】図１は、第１実施形態に係る半導体装置を
示す図である。この半導体装置６０は、絶縁フィルム６
２の一方の面に形成される配線パターン６４と、この絶
縁フィルム６２に形成されたデバイスホール（第１開口
部）６２ａを利用して設けられた半導体チップ６６と、
を有する。半導体チップ６６は、半導体素子からなり、
絶縁フィルム６２における配線パターン６４の形成面と
は反対側の面から突出するように配置され、かつ、絶縁
フィルム６２のデバイスホール６２ａの方向に能動面６
６ａを向けて配置されている。そして、配線パターン６
４の端部が、デバイスホール６２ａに突出して、形成面
とは反対側の面の方向に屈曲し、半導体チップ６６に接
続されている。半導体チップ６６と絶縁フィルム６２と
は、エポキシ樹脂６８のポッティングによって封止され
ている。
【００３３】デバイスホール６２ａは、半導体チップ６
６の全体又は少なくとも一部が位置するようになってい
る。すなわち、（１）図１に示すように半導体チップ６
６の全体がデバイスホール６６ａの内側に位置するケー
ス（通常ＴＡＢ）、（２）半導体チップの投影面よりも
デバイスホールの開口部が小さく、デバイスホール内に
半導体チップが出っ張るものの半導体チップの一部は開
口部を超える（すなわち、超えた部分は開口部に位置し
ない）ケース（スリムＴＡＢ）、（３）半導体チップの
一方の端部は開口部を超えて、他方の端部は開口部に隙
間が生じるケース（スリムＴＡＢの変形）についての３
種がある。
【００３４】半導体装置６０は、絶縁フィルム６２に開
口部（第２開口部）７０（以下、単に「開口部」と記す
ときは第２開口部を指す）が複数形成され、配線パター
ン６４から設けられた接続部７２が、開口部７０に露出
する点が特徴となっている。開口部７０及び接続部７２
は、回路基板へのボンディングを容易に行うための構成
である。
【００３５】半導体装置６０は、接続部７２（外部端
子）がグリッドアレイ状に並び、ハンダボールが無い、
面実装タイプのグリッドアレイ型半導体装置である。た
だし、他の例として接続部７２（外部端子）上にハンダ
をのせた、いわゆるＢＧＡ（ボールグリッドアレイ）型
半導体装置にしても良い。
【００３６】また、半導体チップ６６は、図１では上を
向いている（裏ＴＡＢ）が、これに限らず半導体チップ
は逆向き（フェースダウン）に実装されても良い（いわ
ゆる表ＴＡＢ）。即ちバンプ形成面側に半導体チップが
位置してもよい。この場合には半導体チップ裏面がマザ
ーボードと接触することが可能となるので、銀ペースト
等の熱伝導接着部材を介してマザーボードに接続されれ
ば、半導体チップの放熱性をあげることができる。また
半導体素子の厚みにより、絶縁フィルムとマザーボード
との間に一定高さが得られることで、例えば隣り合うハ
ンダバンブ間のショート防止にもつながる。
【００３７】図２は、第１実施形態に係る半導体装置の
製造に使用されるフレキシブル基板（以下、「フィルム
キャリアテープ」という）を示す図であり、このフレキ
シブル基板は通常ＴＡＢ実装用の基板として用いられ
る。図３（Ａ）は、フィルムキャリアテープの一部拡大
図である。このフィルムキャリアテープ７４は、切断さ
れて上記絶縁フィルム６２となるもので、スプロケット
ホール７４ａ及び第１開口部であるデバイスホール７４
ｂ（図２参照）を有する。デバイスホール７４ｂは半導
体チップが実装されたときにその少なくともー部が位置
するものであり、略方形状に形成されている。本実施形
態では長さの等しい４辺からなる正方形状をのものを用
いている。また、デバイスホールの各辺はフィルムキャ
リアテープ７４を形成する辺と平行に設けられている。
なお、デバイスホール７４ｂは半導体チップの形状にあ
わせて長方形状でもよい。
【００３８】フィルムキャリアテープ７４の開口部７０
内には、仮配線パターン７６が形成されている。この仮
配線パターン７６は、連結部７６ｂと接続部７２と配線
パターン６４とが一体的に形成されたもので、連結部７
６ｂは開口部７０内を横断するように形成されている。
そして、その横断した連結部７６ｂに各々の接続部７２
（配線パターン６４）が一体的に接続した状態に形成さ
れている。なお、各々の接続部７２と連結部７６ｂとの
接続は距離が近い位置にて接続されている。この仮配線
パターン７６により前述の各接続部７２全てが電気的に
導通しており、電解メッキ処理が施せる状態になってい
る。電解メツキの処理の後に所定の箇所が切断されて上
記配線パターン６４を形成できるようになっている。な
お、ここでは電気メッキ処理の必要な例について説明し
ているが、メッキ処理の必要でない場合や無電解メッキ
を用いる場合には仮配線パターン７６が不要であり、従
って切断する工程自体及びそれに係わるもの全て、例え
ば型等は不要である。デバイスホール７４ｂには配線パ
ターン６４の一部が突出して、図２に二点鎖線で示すよ
うに半導体チップ６６に接続できるようになっている。
【００３９】また、フィルムキャリアテープ７４には、
上述した開口部７０が形成されている。この開口部７０
は、長穴形状をなしており、仮配線パターン７６の一部
が露出するようになっている。詳しくは、開口部７０の
内側では、対向する長手辺から中央方向に向けて複数の
突出片７６ａが露出している。しかも、突出片７６ａ
は、互い違いに対向するように、それぞれの長手辺から
突出している。言い換えると、突出片７６ａは千鳥状に
突出している。また、全ての突出片７６ａは、開口部７
０の中央で連結部７６ｂにて連結されている。
【００４０】そして、このような形状の仮配線パターン
７６から、連結部７６ｂが切断されて除去されること
で、図３（Ｂ）に示すように、開口部７０から接続部７
２が突出する構成が得られる。この接続部７２は、上記
突出片７６ａのうちで連結部７６ｂが除去された後に残
った部分を指すため、上記突出片７６ａと同じく、互い
違い、あるいは千鳥状に、開口部７０の対応する長手辺
から中央方向に突出している。
【００４１】なお、突出片７６ａは、他の配線よりも面
積の大きいパッド部７８から延設されている。具体的に
は他の配線幅よりも幅広なパッド部７８を設け、そのパ
ッド部７８から突出片７６ａは延設されている。パッド
部７８を幅広に設けることで、連結部７６ｂを切断して
から、パッド部７８にプローブ針を当てて、検査を行う
ことができる。また、幅広なパッド部７８は検査に利用
できる一方で、パッド部７８は接続部７２と連続して直
近に設けられているため、接続部の一部にも利用でき
る。従って、外部回路基板との接続を行う際にも接続部
材、例えばハンダの場合に突起（バンプ）を形成できる
だけのハンダ量を設けることができる。
【００４２】こうして加工されたフィルムキャリアテー
プ７４に、半導体チップ６６を取り付け、フィルムキャ
リアテープ７４の所定箇所が切断されて、図１に示す半
導体装置６０が得られる。
【００４３】次に、図４は、第１実施形態に係る半導体
装置が実装された回路基板を示す図である。同図に示す
ように、半導体装置６０の接続部７２が、回路基板８０
の被接続部８２にボンディングされる。なお、被接続部
８２は、回路基板８０に形成された導電パターンの一部
をなすパッドである。
【００４４】図４に示す絶縁フィルム６２には、撓み防
止のために、平面性を有する保持板を設けることが好ま
しい。ただし、この場合に保持板を設ける位置は半導体
チップ６６が突出する側であり、配線パターン６４の形
成された面とは反対側の絶縁フィルム側である。また、
配線パターン６４を覆わないようになる。
【００４５】図５は、第１実施形態に係る半導体装置を
実装するための回路基板の被接続部形状及び配列を示す
図である。なお、同図において、半導体装置と外部とを
結ぶためのいわゆる配線は省略してある。
【００４６】被接続部８２は、ハンダを印刷して形成さ
れるもので、上述した接続部７２の配列に対応させて千
鳥状に配列されている。詳しくは、図３（Ｂ）に示すよ
うに、一つの開口部７０には対向する長手辺のそれぞれ
から接続部７２が露出するので、これに対応して、被接
続部８２は２列で１組をなすように配列されている。ま
た、対向する接続部７２が互い違いになって、全体とし
て千鳥状をなしているので、これに対応して、被接続部
８２も、互い違いで千鳥状をなすように配列されてい
る。なお、図５には、種々の形状の被接続部８２が示さ
れているが、いずれかの形状だけで被接続部８２を形成
してもよい。
【００４７】また、被接続部８２がハンダから形成され
るので、接続部７２にハンダは不要である。
【００４８】本実施形態は、上記のように構成されてお
り、以下その製造方法について説明する。
【００４９】図１に示す半導体装置６０の製造方法は、
絶縁フィルム６２の一方の面に配線パターン６４を形成
し、この絶縁フィルム６２にデバイスホール（第１開口
部）６２ａを形成し、このデバイスホール６２ａを利用
して半導体チップ６６を設ける工程を含む。半導体チッ
プ６６は、絶縁フィルム６２における配線パターン６４
の形成面とは反対側の面から突出するように配置され、
かつ、絶縁フィルム６２のデバイスホール６２ａの方向
に能動面６６ａを向けて配置される。そして、配線パタ
ーン６４の端部を、デバイスホール６２ａに突出させ、
形成面とは反対側の面の方向に屈曲させ、半導体チップ
６６に接続する。そして、半導体チップ６６と絶縁フィ
ルム６２とを、エポキシ樹脂６８のポッティングによっ
て封止する。
【００５０】半導体装置６０は、絶縁フィルム６２に開
口部７０が複数形成され、配線パターン６４から設けら
れた接続部７２が、開口部７０に露出する点が特徴とな
っている。開口部７０及び接続部７２が設けられている
ことで、回路基板へのボンディングが容易になる。
【００５１】また、半導体チップ６６は、図１では上を
向いている（裏ＴＡＢ）が、これに限らず半導体チップ
は逆向き（フェースダウン）に実装されても良い（いわ
ゆる表ＴＡＢ）。即ちバンプ形成面側に半導体チップを
位置させてもよい。この場合には半導体チップ裏面がマ
ザーボードと接触することが可能となるので、銀ペース
ト等の熱伝導接着部材を介してマザーボードに接続すれ
ば、半導体チップの放熱性をあげることができる。また
半導体素子の厚みにより、絶縁フィルムとマザーボード
との間に一定高さが得られることで、例えば隣り合うハ
ンダバンブ間のショート防止にもつながる。
【００５２】図２に示すフィルムキャリアテープ７４
は、スプロケットホール７４ａ及び第１開口部であるデ
バイスホール７４ｂを形成する工程と、開口部７０内に
仮配線パターン７６を形成する工程と、を含む。この仮
配線パターン７６の一部として、開口部７０内を横断す
るように連結部７６ｂが形成されるとともに、その横断
した連結部７６ｂに各々の接続部７２（配線パターン６
４）が一体的に接続した状態で形成される。なお、各々
の接続部７２と連結部７６ｂとは距離が近い位置にて接
続する。各接続部７２全てが電気的に導通しているの
で、電解メツキの処理の後に所定の箇所を切断して上記
配線パターン６４を形成することができる。
【００５３】そして、このような形状の仮配線パターン
７６から、連結部７６ｂを切断して除去することで、図
３（Ｂ）に示すように、開口部７０から接続部７２が突
出する構成を得る。
【００５４】なお、突出片７６ａは、他の配線よりも面
積の大きいパッド部７８から延設されている。具体的に
は他の配線幅よりも幅広なパッド部７８が設けられ、そ
のパッド部７８から突出片７６ａは延設されている。パ
ッド部７８を幅広に設けることで、連結部７６ｂを切断
してから、パッド部７８にプローブ針を当てて、検査を
行うことができる。
【００５５】こうして加工されたフィルムキャリアテー
プ７４に、半導体チップ６６を取り付け、フィルムキャ
リアテープ７４の所定箇所を切断して、図１に示す半導
体装置６０を得ることができる。
【００５６】次に、図６（Ａ）及び図６（Ｂ）は、第１
実施形態に係る半導体装置を回路基板に実装する工程を
示す図である。詳しくは、図６（Ａ）及び図６（Ｂ）
は、図３（Ｂ）に対応する領域、すなわち接続部７２の
周辺を示すである。同図を参照して、上記被接続部８２
を有する回路基板８０に、上記半導体装置６０を実装す
る工程を説明する。
【００５７】まず、図６（Ａ）に示すように、回路基板
８０上に半導体装置６０を位置合わせして載せる。詳し
くは、各被接続部８２と各接続部７２とが重なるように
位置合わせを行う。そして、上述したように、被接続部
８２のランド上にはハンダが印刷されているので、この
状態でリフロー工程を経ることで、図６（Ｂ）に示すよ
うに、被接続部８２が溶融して、接続部７２の外周面を
包むようになる。こうして、図５に示すように、接続部
７２と被接続部８２とが接続される。
【００５８】本実施形態によれば、開口部７０の内側で
ボンディングが行われるので、接続状態の確認、修理又
は電気的テストを容易に行うことができる。また、ボン
ディングに使用されるハンダは、溶融したときに開口部
７０の内部で盛り上がることができるので、横に拡がら
ず、隣接する接続部７２同士が接触して導通しないよう
になっている。これに加えて、本実施形態では、接続部
７２が千鳥状に配置されているので、対向する接続部７
２間の間隔が広くなり、この点からも、隣接する接続部
７２同士の接触が防止される。
【００５９】なお、半導体素子との接合には、配線パタ
ーン側に突起が一体形成されたいわゆるＢ−ＴＡＢ型の
ものを用いても良い。
【００６０】（第２実施形態）図７は、第２実施形態に
係る半導体装置を示す図である。同図に示す半導体装置
９０は、図１に示す半導体装置６０の接続部７２を変形
させたものである。
【００６１】すなわち、半導体装置９０は、配線パター
ン９２を有する絶縁フィルム９４と、半導体チップ９６
と、を有し、絶縁フィルム９４に開口部９８が形成され
ている点で、上記半導体装置６０と同様である。ただ
し、配線パターン９２の一部を絶縁フィルム９４から離
れる方向に曲げて、接続部９９が形成されている点で、
上記半導体装置６０と相違する。
【００６２】こうすることで、接続部９９がバンプの代
わりとなり、実装が容易になる。ここで、配線パターン
９２は極めて薄くなっているので、実装基板に接続する
直前に配線パターン９２の一部を折り曲げて接続部９９
を形成し、直ぐ実装することが好ましい。
【００６３】なお、半導体素子との接合には、配線パタ
ーン側に突起が一体形成されたいわゆるＢ−ＴＡＢ型の
ものを用いても良い。
【００６４】
【図面の簡単な説明】
【図１】図１は、第１実施形態に係る半導体装置を示す
図である。
【図２】図２は、第１実施形態に係る半導体装置の製造
に使用されるフィルムキャリアテープを示す図である。
【図３】図３（Ａ）及び図３（Ｂ）は、フィルムキャリ
アテープの加工工程を示す図である。
【図４】第１実施形態に係る半導体装置が実装された回
路基板を示す図である。
【図５】第１実施形態に係る半導体装置を実装するため
の回路基板の被接続部の形状及び配列を示す図である。
【図６】図６（Ａ）及び図６（Ｂ）は、第１実施形態に
係る半導体装置を回路基板に実装する工程を示す図であ
る。
【図７】図７は、第２実施形態に係る半導体装置を示す
図である。
【符号の説明】
６０ 半導体装置 ６６ 半導体チップ（半導体素子） ７０ 開口部（第２開口部） ７２ 接続部 ７４ フィルムキャリアテープ（フレキシブル基板） ７４ｂ デバイスホール（第１開口部） ８０ 回路基板 ８２ 被接続部

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子との接続状態において前記半導体素子の
    少なくとも一部が位置する第１開口部及び前記第１開口
    部の周囲に整列して設けられる複数の第２開口部を有す
    る絶縁フィルムと、 前記第２開口部に位置する接続部を端部に有し、前記絶
    縁フィルムの一方の面側において形成されて前記半導体
    素子に接続される配線パターンと、 を有し、 前記第２開口部は一対の長辺を有して略方形状をなし、
    前記一対の長辺は前記第１開口部を形成する辺のうち最
    も近い位置の辺に対して垂直方向に位置し、 前記接続部は、前記一対の長辺の両側から中心方向に向
    かって互い違いとなるように配置される半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記配線パターンの前記端部は、前記絶縁フィルムの面
    から離れる方向に屈曲し、 前記接続部は、前記第２開口部の内側において前記絶縁
    フィルムから離れて位置する半導体装置。
  3. 【請求項３】 絶縁フィルムに半導体素子との接続状態
    において前記半導体素子の少なくとも一部が位置する第
    １開口部及び前記第１開口部の周囲に整列して設けられ
    る複数の第２開口部を形成する工程と、 前記第２開口部に位置する接続部を端部に有し、前記絶
    縁フィルムの一方の面側において形成されて前記半導体
    素子に接続される配線パターンを前記絶縁フィルムの一
    方の面に形成する工程と、 半導体素子を前記配線パターンに接続して前記絶縁フィ
    ルムに設ける工程と、を含み、 前記第２開口部は一対の長辺を有して略方形状をなし、
    前記一対の長辺は前記第１開口部を形成する辺のうち最
    も近い位置の辺に対して垂直方向に位置し、 前記接続部は、前記一対の長辺の両側から中心方向に向
    かって互い違いとなるように配置される半導体装置の製
    造方法。
  4. 【請求項４】 絶縁フィルムに半導体素子との接続状態
    において前記半導体素子の少なくとも一部が位置する第
    １開口部及び前記第１開口部の周囲に整列して設けられ
    る複数の第２開口部を形成する工程と、 前記第２開口部に位置する接続部を端部に有し、前記絶
    縁フィルムの一方の面側において形成されて前記半導体
    素子に接続される配線パターンを前記絶縁フィルムの一
    方の面に形成する工程と、 を含み、 前記第２開口部は一対の長辺を有して略方形状をなし、
    前記一対の長辺は前記第１開口部を形成する辺のうち最
    も近い位置の辺に対して垂直方向に位置し、 前記接続部は、前記一対の長辺の両側から中心方向に向
    かって互い違いとなるように配置されるフレキシブル基
    板の製造方法。
  5. 【請求項５】 請求項４記載のフレキシブル基板の製造
    方法において、 それぞれの前記第２開口部の内側で、対応する全ての前
    記接続部を電気的に導通させて連結する連結部を一旦形
    成してから、その後、前記連結部を切り離して除去する
    工程を含むフレキシブル基板の製造方法。
  6. 【請求項６】 半導体素子との接続状態において前記半
    導体素子の少なくとも一部が位置する第１開口部及び前
    記第１開口部の周囲に整列して設けられる複数の第２開
    口部を有する絶縁フィルムと、 前記第２開口部に位置する接続部を端部に有し、前記絶
    縁フィルムの一方の面側において形成されて前記半導体
    素子に接続される配線パターンと、 を有し、 前記第２開口部は一対の長辺を有して略方形状をなし、
    前記一対の長辺は前記第１開口部を形成する辺のうち最
    も近い位置の辺に対して垂直方向に位置し、 前記接続部は、前記一対の長辺の両側から中心方向に向
    かって互い違いとなるように配置されるフレキシブル基
    板。
  7. 【請求項７】 請求項６記載のフレキシブル基板におい
    て、 前記第２開口部内に位置し相対向する一対の前記接続部
    は、前記第２開口部の短辺と平行な仮想線を中心として
    対称位置に設けられてなることを特徴とするフレキシブ
    ル基板。
  8. 【請求項８】 請求項６記載のフレキシブル基板におい
    て、 前記接続部は、前記絶縁フィルムの面上から前記第２開
    口部の中央方向に向かって、幅が狭くなるフレキシブル
    基板。
  9. 【請求項９】 請求項６から請求項８のいずれかに記載
    のフレキシブル基板において、 前記配線パターンは、前記第２開口部の周囲で近接して
    形成され、かつ、前記接続部に導通するテストパッドを
    有するフレキシブル基板。
  10. 【請求項１０】 請求項６から請求項９のいずれかに記
    載のフレキシブル基板において、 前記第２開口部の長辺の長さは、前記配線パターンを避
    けられるように位置に応じて決定されてなるフレキシブ
    ル基板。
  11. 【請求項１１】 請求項１０記載のフレキシブル基板に
    おいて、 前記第２開口部の長辺の長さは、この第２開口部の整列
    方向に沿って中央から外側に向かうにつれて、前記第１
    開口部側において短くなるフレキシブル基板。
  12. 【請求項１２】 請求項６から請求項１１のいずれかに
    記載のフレキシブル基板において、 前記第２開口部の短辺の長さは、隣り合う前記第２開口
    部間の間隔よりも短いフレキシブル基板。
  13. 【請求項１３】 請求項６から請求項１２のいずれかに
    記載のフレキシブル基板において、 いずれかの前記第２開口部に位置する全ての前記接続部
    を、この第２開口部の内側で電気的に導通させて連結す
    る連結部を有するフレキシブル基板。
  14. 【請求項１４】 請求項１又は請求項２に記載の半導体
    装置と、所望の導電パターンが形成された基板と、を有
    し、 前記半導体装置の前記接続部が前記導電パターンに接続
    された回路基板。
  15. 【請求項１５】 回路基板に導電パターンを形成する工
    程と、前記導電パターンにハンダを設ける工程と、請求
    項１又は請求項２に記載の半導体装置の前記接続部を、
    前記導電パターンに予め設けられた前記ハンダを介し
    て、この導電パターンに接続する工程と、を含む半導体
    装置の実装方法。
JP9072616A 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 Withdrawn JPH10256318A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9072616A JPH10256318A (ja) 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US09/035,068 US5946195A (en) 1997-03-10 1998-03-05 Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
TW087103278A TW366547B (en) 1997-03-10 1998-03-06 Semiconductor device, its manufacturing method and method of mounting, circuit substrate having the semiconductor device, flexible substrate and the manufacturing method
CNB981060609A CN1139984C (zh) 1997-03-10 1998-03-09 半导体装置、装配方法、电路基板和柔软基板及制造方法
SG1998000520A SG71092A1 (en) 1997-03-10 1998-03-09 Semiconductor device method of making the same and mounting the same circuit board and flexible substrate with the same mounted thereon and method of making the same
KR1019980007803A KR100313655B1 (ko) 1997-03-10 1998-03-10 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9072616A JPH10256318A (ja) 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10256318A true JPH10256318A (ja) 1998-09-25

Family

ID=13494503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9072616A Withdrawn JPH10256318A (ja) 1997-03-10 1997-03-10 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法

Country Status (6)

Country Link
US (1) US5946195A (ja)
JP (1) JPH10256318A (ja)
KR (1) KR100313655B1 (ja)
CN (1) CN1139984C (ja)
SG (1) SG71092A1 (ja)
TW (1) TW366547B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
KR100899160B1 (ko) * 2002-12-20 2009-05-27 엘지디스플레이 주식회사 액정표시장치
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
US9019710B2 (en) * 2012-10-11 2015-04-28 Apple Inc. Devices having flexible printed circuits with bent stiffeners
CN104079249B (zh) * 2013-03-27 2018-05-04 精工爱普生株式会社 电子器件、电子设备、移动体、电子器件的制造方法
CN115719634B (zh) * 2022-11-22 2023-09-29 深圳市汇健智慧医疗有限公司 一种复合手术室的能源能效规划管理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5345363A (en) * 1993-04-07 1994-09-06 Intel Corporation Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads
US5866941A (en) * 1995-02-23 1999-02-02 Silicon Systems, Inc. Ultra thin, leadless and molded surface mount integrated circuit package

Also Published As

Publication number Publication date
TW366547B (en) 1999-08-11
CN1193188A (zh) 1998-09-16
CN1139984C (zh) 2004-02-25
KR19980080050A (ko) 1998-11-25
KR100313655B1 (ko) 2002-04-06
US5946195A (en) 1999-08-31
SG71092A1 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US20140252613A1 (en) Semiconductor device
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP3927783B2 (ja) 半導体部品
JP2005117036A (ja) テープ配線基板とそれを利用した半導体チップパッケージ
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JPH04233244A (ja) 集積回路アセンブリ
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JP4737995B2 (ja) 半導体装置
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
JPH10154768A (ja) 半導体装置及びその製造方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3739632B2 (ja) 半導体装置およびその製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP3271500B2 (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPH03248543A (ja) フィルムキャリアテープ
JP3923651B2 (ja) テープキャリアパッケージの製造方法
JP3383597B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511