JP2647001B2 - テープキャリアならびに半導体デバイスの実装構造およびその製造方法 - Google Patents

テープキャリアならびに半導体デバイスの実装構造およびその製造方法

Info

Publication number
JP2647001B2
JP2647001B2 JP6118224A JP11822494A JP2647001B2 JP 2647001 B2 JP2647001 B2 JP 2647001B2 JP 6118224 A JP6118224 A JP 6118224A JP 11822494 A JP11822494 A JP 11822494A JP 2647001 B2 JP2647001 B2 JP 2647001B2
Authority
JP
Japan
Prior art keywords
base film
semiconductor device
tape carrier
wiring
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6118224A
Other languages
English (en)
Other versions
JPH07326644A (ja
Inventor
孝行 須山
真一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6118224A priority Critical patent/JP2647001B2/ja
Priority to US08/403,626 priority patent/US5731630A/en
Priority to CA002147318A priority patent/CA2147318C/en
Priority to EP95106738A priority patent/EP0703615A1/en
Publication of JPH07326644A publication Critical patent/JPH07326644A/ja
Application granted granted Critical
Publication of JP2647001B2 publication Critical patent/JP2647001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はテープ・オートメイティ
ッド・ボンディング（ＴＡＢ）で用いられるテープキャ
リアに関する。
【０００２】
【従来の技術】従来のテープキャリアの一例は、特開平
２−１８５０５１号に記載されている。同公報第１図お
よび第２図を参照すると、従来のテープキャリアでは、
フィルム３の中央部にデバイスホール５が設けられる。
フィルム３上には、デバイスホール５に突出したインナ
ーリード７が設けられる。半導体デバイスであるＩＣ素
子９を実装する時、インナーリード７はＩＣ素子９の電
極パッド１０に接続される。このとき、ＩＣ素子９はデ
バイスホール５に挿入される。
【０００３】このような従来のテープキャリアにおい
て、テープキャリアの各領域うち半導体デバイスで被覆
される領域には開口部が設けられるため、この領域を配
線に用いることはできなかった。
【０００４】半導体デバイスで被覆される領域に設けら
れる開口部は、テープキャリアのインナーリードと半導
体デバイスとの接続工程において必要であり、これを廃
止することはできない。この理由を、以下、説明する。
【０００５】テープキャリアのインナーリードと半導体
デバイスとの接続方法の一例は、日刊工業新聞社発行、
「電子技術」１９９１−６月別冊、「’９１年版 プリ
ント配線板のすべて」第１７０および１７１頁に開示さ
れている。同文献第１７１頁図１を参照すると、テープ
キャリアのリードとＩＣチップとを接続するとき、テー
プキャリアの開口部に向けて加熱ツールが突出する。加
熱ツールの加圧によって、テープキャリアのリードとＩ
Ｃチップの金バンプとが熱圧着される。
【０００６】このように、テープキャリアの開口部は、
インナーリードと半導体デバイスとを接続するときに、
加熱ツールを受け入れるために必要である。
【０００７】
【発明が解決しようとする課題】上述した従来のテープ
キャリアでは、半導体デバイスで被覆される領域には開
口部を設けなくてはならないため、この領域を配線に利
用できないという問題点があった。
【０００８】
【課題を解決するための手段】上述の問題点に鑑み、本
発明の目的は、半導体デバイスで被覆される領域に配線
もしくは接続構造を設置可能なテープキャリアを提供す
ることにある。
【０００９】本発明の他の目的は、半導体デバイスで被
覆される領域を利用可能とすると同時に、インナーリー
ドと半導体デバイスとを容易に接続できるテープキャリ
アを提供することにある。より具体的には、インナーリ
ードと半導体デバイスの接続は、熱圧着により行われ
る。
【００１０】本発明の他の目的は、テープキャリア内の
総配線長を短縮することにある。
【００１１】本発明の他の目的は、テープキャリアから
発生する電源のノイズを抑制することにある。この目的
は、電源およびアースのインダクタンスを減少すること
により達成される。
【００１２】
【課題を解決するための手段】 本発明のテープキャリ
アおよび本発明の半導体デバイスの実装構造は、前記半
導体デバイスの周辺に位置する周辺部と前記半導体デバ
イスの下に位置し上面が前記半導体デバイスに対向する
中央部と前記周辺部と前記中央部の間に設けられた開口
部とを有するベースフィルムと、このベースフィルムの
前記中央部から前記開口部上に延出し前記半導体デバイ
スに接続される第１のインナーリードと、前記ベースフ
ィルムの前記中央部の上面に設けられ前記第１のインナ
ーリードに接続された第１の配線と、前記ベースフィル
ムの前記中央部の下面に設けられた第１の接続部と、前
記ベースフィルムの前記中央部に設けられ前記第１の配
線と前記第１の接続部とを接続する第１のスルーホール
とを含む。
【００１３】 本発明の半導体デバイスの実装構造の製
造方法は、ベースフィルムに開口部を設けることにより
前記ベースフィルムに周辺部と中央部とを設ける第１の
工程と、前記ベースフィルムの前記中央部上に前記開口
部に延出するインナーリードを設ける第２の工程と、前
記ベースフィルムの前記中央部の上面に前記インナーリ
ードに接続された配線を設ける第３の工程と、前記ベー
スフィルムの前記中央部の下面に接続部を設ける第４の
工程と、前記ベースフィルムの前記中央部に前記配線と
前記接続部とを接続するスルーホールを設ける第５の工
程と、前記ベースフィルムの前記中央部の上面の上に半
導体デバイスを位置づける第５の工程と、前記ベースフ
ィルムの前記開口部に加熱ツールを挿入して前記インナ
ーリードと前記半導体デバイスとを接続する第６のステ
ップとを含む。
【００１４】
【実施例】次に、本発明の第１の実施例について、図面
を参照して説明する。
【００１５】図１は、本実施例のテープキャリアの概略
を示す図である。図１では、テープキャリア１００に形
成される各構造が誇張して示されている。実際のテープ
キャリアの構造は非常に微細であり、図示し難いためで
ある。各構造の具体的寸法は後述する。
【００１６】図１を参照すると、本発明のテープキャリ
ア１００は、ベースフィルム１上に形成される。ベース
フィルム１上には、ベースフィルム１の長さ方向に、複
数のテープキャリア１００が整列している。スプロケッ
トホール２を利用してベースフィルム１を巻き取ること
により、テープキャリア１００を移動することができ
る。
【００１７】テープキャリア１００には、略長四角形の
４つの開口部３が設けられる。開口部３は矩形を呈する
ように配置されている。開口部３の形成位置は、半導体
デバイスがテープキャリア１００の搭載されたときに、
この半導体デバイスの接続パッドが存在する位置であ
る。開口部３において、インナーリード４と半導体デバ
イスとが接続される。
【００１８】開口部３によって、テープキャリア１００
は、大きく２つの部分に分けられる。第１の部分は開口
部３の外側の領域であり、この領域に位置するベースフ
ィルム１を第１のベースフィルム１９と呼ぶ。第２の部
分は開口部３の内側の領域であり、この領域に位置する
ベースフィルム１を第２のベースフィルム２０と呼ぶ。
第１のベースフィルム１９と第２のベースフィルム２０
とは、接続部２１により接続されている。
【００１９】第１の部分は、半導体デバイスが接続され
たときに、この半導体デバイスの周辺部に位置する部分
である。第２の部分は、半導体デバイスに被覆される領
域に位置する部分である。
【００２０】次に、第１のベースフィルム１９に設けら
れる構造について説明する。
【００２１】第１のベースフィルム１９の周辺部には、
アウターリード７が設けられる。アウターリード７の一
端には、スルーホール５が設けられる。スルーホール５
は、テープキャリア１００の裏面とアウターリード７と
を電気的に接続する接続構造である。スルーホール５の
詳細な構造は後述する。アウターリード７の他端はテー
プキャリア１００の中央部に向けて収束し、インナーリ
ード４に接続する。
【００２２】インナーリード４は開口部３に延出し、開
口部３に架設される。開口部３に架設されたインナーリ
ード４の一端は、第２のベースフィルム２０に取り付け
られる。開口部３によって、テープキャリア１００の裏
面からもインナーリード４に接触できる。
【００２３】次に、第２のベースフィルム２０に設けら
れる構造について説明する。
【００２４】第２のベースフィルム２０上には、配線１
２が設けられる。配線１２の一端には、スルーホール６
が設けられる。スルーホール６は、配線１２とテープキ
ャリア１００の裏面とを電気的に接続するための接続構
造である。スルーホール６の詳細な構造は後述する。配
線１２の他端は第２のベースフィルム２０の周辺部に延
伸し、インナーリード４と接続される。
【００２５】第１のベースフィルム１９から延びるイン
ナーリード４と同様に、第２のベースフィルム２０から
延びるインナーリード４も開口部３に架設される。つま
り、インナーリード４の一端は第１のベースフィルム１
９の取り付けられる。
【００２６】次に、スルーホール５および６の構造につ
いて説明する。
【００２７】図２を参照すると、スルーホール５は、第
１のベースフィルム１９を貫通し、アウターリード７と
テープキャリア１００の裏面とを接続する。スルーホー
ル５のテープキャリア１００裏面側には、パッド１０が
設けられる。パッド１０は、テープキャリア１００と外
部回路とを接続するための構造である。
【００２８】スルーホール６は第２のベースフィルム２
０を貫通し、テープキャリア１００の裏面と配線１２と
を接続する。スルーホール６のテープキャリア１００裏
面側には、パッド１１が設けられる。パッド１１は、配
線１２と外部回路とを接続するための構造である。
【００２９】また、開口部３はテープキャリア１００を
貫通し、インナーリード４に達している。
【００３０】次に、各部分の好適な材料について説明す
る。ベースフィルム１、第１のベースフィルム１９およ
び第２のベースフィルム２０の材料としては、ポリイミ
ド系材料、ガラスエポキシ、及びポリエステルが使用で
きる。このうち、後述のテープキャリア１００の製造工
程でケミカルエッチングを実施する場合は、ポリイミド
系のものが好適である。インナーリード４、アウターリ
ード７、及び配線１２の材料は銅であり、表面には金メ
ッキが施される。パッド１０及び１１は球状のハンダで
ある。ハンダメッキを施した銅もしくは銀の球を用いる
こともできる。
【００３１】次に、各構造の具体的寸法について説明す
る。
【００３２】図３（ａ）を参照すると、本実施例では、
テープキャリア１００の一片の長さＬ１は３８．１ｍｍ
である。開口部３が構成する矩形の一片の長さＬ２は約
１７ｍｍである。開口部３の幅Ｌ３は約０．８ｍｍであ
る。第１のベースフィルム１９および第２のベースフィ
ルム２０の裏面には、パッド１０および１１が設けられ
る。パッド１０および１１は、ピッチ１．２７ｍｍの格
子状に配置されている。パッド１０および１１の直径は
約０．３ｍｍである。スルーホール５及び６の直径はパ
ッド１０及び１１の直径より小さい方が好ましい。
【００３３】図３（ｂ）を参照すると、インナーリード
４の幅Ｌ５は３０μｍである。アウターリード７の幅Ｌ
６及び配線１２の幅Ｌ７は、ともに４０μｍである。
【００３４】テープキャリア１００中心に設けられるパ
ッドを第１列とすると、第１列から第６列までが、第２
のベースフィルム２０上に設けられる。第２のベースフ
ィルム２０に設けられるパッドの総数は、１１×１１＝
１２１個である。第１０列から第１６列までは、第１の
ベースフィルム１９上に設けられる。第１のベースフィ
ルム１９上に設けられるパッドの総数は、（３１×３
１）−（１７×１７）＝６７２個である。結局、テープ
キャリア１００に設けられるパッドの総数は、１２１＋
６７２＝７９３個である。なお、第７列から第９列まで
は、開口部３があるために設けられない。
【００３５】次に、本実施例のテープキャリア１００に
半導体デバイスを実装したときの構造について説明す
る。
【００３６】図４を参照すると、半導体デバイス８は、
第２のベースフィルム２０上に搭載される。半導体デバ
イス８の下面には、金バンプ等のバンプ２２が設けられ
ている。バンプ２２とインナーリード４とは、開口部３
の位置で接続されている。接続方法は熱圧着である。半
導体デバイス８全体は樹脂９で封止されている。
【００３７】半導体デバイス８と外部回路との間には、
２つの接続経路がある。第１は、パッド１０、アウター
リード７、インナーリード４、およびバンプ２２を含む
接続経路である。第２は、パッド１１、配線１２、イン
ナーリード４、およびバンプ２２を含む接続経路であ
る。
【００３８】次に、本実施例のテープキャリア１００の
製造方法について説明する。
【００３９】図５（ａ）を参照すると、第１のステップ
において、ベースフィルム１に開口部３、穴１４、およ
び穴１５が設けられる。形成方法は、金型による打ち抜
きである。打ち抜きの他に、ケミカルエッチングを用い
ることもできる。穴１４及び穴１５は、それぞれ、スル
ーホール５及びスルーホール６を形成するためのもので
ある。
【００４０】図５（ｂ）を参照すると、第２のステップ
において、ベースフィルム１上に銅箔１３が接着され
る。
【００４１】図５（ｃ）を参照すると、第３のステップ
において、銅箔１３をエッチングしてアウターリード
７、インナーリード４、および配線１２を形成する。こ
のとき、テープキャリア１００の裏面にもレジストが塗
布される。開口部３、穴１４、及び穴１５から侵入した
エッチング液によって、銅箔１３がエッチングされない
ためである。
【００４２】図５（ｄ）を参照すると、第４のステップ
において、穴１４及び１５の内壁がメッキされる。これ
によって、スルーホール５及び６が形成される。穴１４
及び１５にハンダを充填して、スルーホール５及び６を
形成することもできる。形成されたスルーホール５及び
６には、パッド１０および１１が、それぞれ設けられ
る。
【００４３】次に、本実施例のテープキャリア１００に
半導体デバイス８を実装する方法について説明する。
【００４４】図６（ａ）を参照すると、第１のステップ
において、ボンディングステージ２３に載置された半導
体デバイス８の位置が調節される。具体的には、半導体
デバイス８の回路面に設けられたバンプ２２が、対応す
るインナーリード４に対向するように位置決めが行われ
る。ただし、対向位置はインナーリード４が開口部３に
架設されている位置に限られる。
【００４５】位置決めの後、開口部３に加熱ツール１６
が挿入される。加熱ツール１６は半導体デバイス８に向
けて突出し、インナーリード４とバンプ２２とを熱圧着
する。開口部３を通して、加熱ツール１６がインナーリ
ード４に直接接触するため、この接続は容易に行える。
【００４６】半導体デバイス８の表面には絶縁膜が形成
されているため、この接続により、半導体デバイス８の
回路面と配線１２とが短絡することはない。必要であれ
ば、予め、配線１２上に絶縁処理を施しておけばよい。
【００４７】図６（ｂ）を参照すると、第２のステップ
において、半導体デバイス８が樹脂９で封止される。樹
脂９は、ディスペンサ１７から供給される。
【００４８】次に、第１の実施例の他の実施態様につい
て説明する。
【００４９】本実施例において、電源及びアースを配線
１２に接続するのが好適である。電源ノイズが減少する
ためである。電源及びアースを配線１２に接続すること
により、電源及びアースと半導体デバイス８との間の接
続長が短縮される。接続長が短縮することにより、イン
ダクタンスが減少する。インダクタンスが減少すること
により、電源ノイズが減少する。
【００５０】第２のベースフィルム２０に設けられる構
造は配線１２に限定されない。半導体デバイス８の動作
に影響を及ぼさない限り、如何なる構造を設けても良
い。
【００５１】開口部３の形状は長四角に限定されない。
同様に、開口部３の配置は矩形状に限定されない。開口
部３の形状及び配置は、半導体デバイス８のバンプ２２
の配置に合わせて決定されるべきである。
【００５２】次に、本実施例の効果について説明する。
【００５３】本実施例では、以下の効果が達成される。
【００５４】第１に、従来は使用できなかった半導体デ
バイス８下の領域に配線１２を設けることができるよう
になった。これは、加熱ツール１６が挿入される開口部
を、開口部３として確保したためである。
【００５５】第２に、半導体デバイス８下の領域を利用
して配線するようにしたので、テープキャリア１００内
の総配線長が短縮する。同時にテープキャリア１００が
小型化する。アウターリード７の総数が減るためであ
る。
【００５６】本実施例のテープキャリア１００の代わり
に、従来のテープキャリアを使用した場合の比較例を挙
げる。この従来のテープキャリアでは、第１のベースフ
ィルム１９に相当する部分に、第１０〜１７列の（３３
×３３）−（１７×１７）＝８００個のパッドを有す
る。つまり、両者ともほぼ同数のパッドを有する。この
テープキャリアでは、外径は４０．６４ｍｍ、最大配線
長は約３３ｍｍである。一方、本実施例のテープキャリ
ア１００では、外径は３８．１ｍｍ、最大配線長は約３
０ｍｍである。つまり、外径で２ｍｍ、最大配線長で３
ｍｍの短縮が実現されている。
【００５７】第３に、電源ノイズが減少する。第２のベ
ースフィルム２０の配線１２に電源及びアースを集中す
ることにより、これらのインダクタンスが減少するため
である。
【００５８】第４に、インナーリード４と半導体デバイ
ス８との接続が容易である。これらの接続は従来通りの
熱圧着によって行われる。熱圧着は、ハンダリフロー等
の接続方法に比べて、接続に要する工数及び時間が少な
い。また、加熱ツール１６を取り替えれば、従来の製造
装置を用いることもできる。
【００５９】次に、本発明の第２の実施例について説明
する。本実施例の特徴は、インナーリード４の構造にあ
る。その他の構造に関しては、第１の実施例のものと同
じである。
【００６０】図７を参照すると、本実施例では、インナ
ーリード４は開口部３に延出している。インナーリード
４の開口部３に延出した端部は自由端となっている。
【００６１】本実施例では、開口部３に延出するインナ
ーリード４の一端を自由端としたので、圧接時にインナ
ーリード４が柔軟に追随する。このため、半導体デバイ
ス８との接続がより容易になる。
【００６２】次に本発明の第３の実施例について説明す
る。本実施例の特徴は、第２のベースフィルム２０上に
設けられる構造にある。具体的には、本実施例の第２の
ベースフィルム２０には、配線１２の代わりに平面配線
１８が設けられる。他の構造に関しては、第１の実施例
のものと同じである。
【００６３】図８を参照すると、本実施例の第２のベー
スフィルム２０には、平面配線１８が設けられる。平面
配線１８は、スルーホール６を介してテープキャリア１
００の裏面と接続される。平面配線１８は、電源もしく
はアースと接続される。
【００６４】本実施例では、電源もしくはアースが平面
配線１８によって供給されるため、電源ノイズが減少す
る。電源もしくはアースと半導体デバイス８とを結ぶ線
路のインダクタンスが減少するためである。また、平面
配線１８は、外部電磁波を遮蔽する働きもある。
【００６５】次に、本発明の他の実施態様について説明
する。
【００６６】本実施例の特徴は、半導体デバイスで被覆
される領域にもベースフィルムを残し、このベースフィ
ルム上に様々な構造を形成するとともに、ベースフィル
ムにあけられた開口部を介して半導体デバイスとインナ
ーリードとを接続する点にある。したがって上述の実施
例の他にも、この特徴の範囲内において、本発明は様々
に実施することができる。例えば、第２のベースフィル
ム２０上に設けられる構造については何等限定はない。
また、各実施例の特徴を組み合わせても良い。例えば、
第２のベースフィルム２０上に配線１２と平面配線１８
とが設けられても構わない。
【００６７】
【発明の効果】以上のように、本発明では、半導体デバ
イスで被覆される領域にもベースフィルムを残し、この
ベースフィルム上に様々な構造を形成するとともに、ベ
ースフィルムにあけられた開口部を介して半導体デバイ
スとインナーリードとを接続するようにした。このた
め、以下のような効果が達成される。
【００６８】第１に、従来は使用できなかった半導体デ
バイス下の領域に、様々な構造を形成することが可能に
なる、という効果が達成される。
【００６９】第２に、半導体デバイスとインナーリード
との接続が従来通りの熱圧着法で行える、という効果が
達成される。
【００７０】第３に、テープキャリアの外径が小型化
し、テープキャリア内の最大配線長も短縮する、という
効果が達成される。
【００７１】第４に、電源ノイズが減少するという効果
が達成される。
【００７２】第５に、外部電磁波を遮蔽できるという効
果が達成される。
【図面の簡単な説明】
【図１】 本発明の第１の実施例のテープキャリア１０
０を示す図。
【図２】 本発明の第１の実施例のテープキャリア１０
０の断面構造を示す図。
【図３】 本発明の第１の実施例のテープキャリア１０
０の各部の寸法を示す図。
【図４】 本発明の第１の実施例のテープキャリア１０
０に半導体デバイス８を実装したときの構造を示す図。
【図５】 本発明の第１の実施例のテープキャリア１０
０の製造方法を示す図。
【図６】 本発明の第１の実施例のテープキャリア１０
０に半導体デバイス８を実装するための方法を示す図。
【図７】 本発明の第２の実施例のテープキャリア１０
０の構造のうち、開口部３付近のインナーリード４の構
造を示す図。
【図８】 本発明の第３の実施例のテープキャリア１０
０の構造を示す図。
【符号の説明】
１ ベースフィルム ２ スプロケットホール ３ 開口部 ４ インナーリード ５ スルーホール ６ スルーホール ７ アウターリード ８ 半導体デバイス ９ 樹脂 １０ パッド １１ パッド １２ 配線 １３ 銅箔 １４ 穴 １５ 穴 １６ 加熱ツール １７ ディスペンサ １８ 平面配線 １９ 第１のベースフィルム ２０ 第２のベースフィルム ２１ 接続部 ２２ バンプ ２３ ボンディングステージ １００ テープキャリア１００
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−81330（ＪＰ，Ａ) 特開 平５−326648（ＪＰ，Ａ) 特開 平６−77284（ＪＰ，Ａ) 特開 平２−82634（ＪＰ，Ａ) 特開 平６−45396（ＪＰ，Ａ) 特開 平７−183333（ＪＰ，Ａ) 米国特許5350947（ＵＳ，Ａ)

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体デバイス（８）が実装されるテー
    プキャリアにおいて、 前記半導体デバイスの周辺に位置する周辺部（１９）
    と、前記半導体デバイスの下に位置し上面が前記半導体
    デバイスに対向する中央部（２０）と、前記周辺部（１
    ９）と前記中央部（２０）の間に設けられた開口部
    （３）とを有するベースフィルムと、 このベースフィルムの前記中央部（２０）から前記開口
    部（３）上に延出し、前記半導体デバイス（８）に接続
    される第１のインナーリード（４）と、 前記ベースフィルムの前記中央部（２０）の上面に設け
    られ、前記第１のインナーリード（４）に接続された第
    １の配線（１２）と、 前記ベースフィルムの前記中央部（２０）の下面に設け
    られた第１の接続部（１１）と、 前記ベースフィルムの前記中央部（２０）に設けられ、
    前記第１の配線（１２）と前記第１の接続部（１１）と
    を接続する第１のスルーホール（６）とを含むことを特
    徴とするテープキャリア。
  2. 【請求項２】 前記ベースフィルムの前記周辺部（１
    ９）から前記開口部（３）上に延出し、前記半導体デバ
    イス（８）に接続される第２のインナーリード（４）
    と、 前記ベースフィルムの前記周辺部（１９）の上面に設け
    られ、前記第２のインナーリード（４）に接続された第
    ２の配線（７）と、 前記ベースフィルムの前記周辺部（１９）の下面に設け
    られた第２の接続部（１０）と、 前記ベースフィルムの前記周辺部（２０）に設けられ、
    前記第２の配線（７）と前記第２の接続部（１０）とを
    接続する第２のスルーホール（５）とを含むことを特徴
    とする請求項１記載のテープキャリア。
  3. 【請求項３】 前記第１の接続部（１１）を複数含み、 これら複数の前記第１の接続部（１１）が格子状に配置
    されたことを特徴とする請求項１記載のテープキャリ
    ア。
  4. 【請求項４】 前記第１の接続部（１１）が、略球状の
    ハンダを含むことを特徴とする請求項１記載のテープキ
    ャリア。
  5. 【請求項５】 前記第１の配線が、電源またはアースに
    接続される平面配線（１８）を含むことを特徴とする請
    求項１記載のテープキャリア。
  6. 【請求項６】 前記第１のインナーリード（４）が、前
    記開口部（３）上に自由端部を有することを特徴とする
    請求項１記載のテープキャリア。
  7. 【請求項７】 前記第１のインナーリード（４）が、前
    記開口部（３）に架設されたことを特徴とする請求項１
    記載のテープキャリア。
  8. 【請求項８】 半導体デバイス（８）と、 この半導体デバイスの周辺に位置する周辺部（１９）
    と、前記半導体デバイスの下に位置し上面が前記半導体
    デバイスに対向する中央部（２０）と、前記周辺部（１
    ９）と前記中央部（２０）の間に設けられた開口部
    （３）とを有するベースフィルムと、 このベースフィルムの前記中央部（２０）から前記開口
    部（３）上に延出し、前記半導体デバイス（８）に接続
    されたインナーリード（４）と、 前記ベースフィルムの前記中央部（２０）の上面に設け
    られ、前記インナーリード（４）に接続された配線（１
    ２）と、 前記ベースフィルムの前記中央部（２０）の下面に設け
    られた接続部（１１）と、 前記ベースフィルムの前記中央部（２０）に設けられ、
    前記配線（１２）と前記接続部（１１）とを接続するス
    ルーホール（６）とを含むことを特徴とする半導体デバ
    イスの実装構造。
  9. 【請求項９】 前記半導体デバイス（８）を封止する樹
    脂（９）を含むことを特徴とする請求項８記載の半導体
    デバイスの実装構造。
JP6118224A 1994-05-31 1994-05-31 テープキャリアならびに半導体デバイスの実装構造およびその製造方法 Expired - Fee Related JP2647001B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6118224A JP2647001B2 (ja) 1994-05-31 1994-05-31 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
US08/403,626 US5731630A (en) 1994-05-31 1995-03-14 Tape carrier for increasing the number of terminals between the tape carrier and a substrate
CA002147318A CA2147318C (en) 1994-05-31 1995-04-19 Tape carrier for increasing the number of terminals between the tape carrier and a substrate
EP95106738A EP0703615A1 (en) 1994-05-31 1995-05-04 Tape carrier for increasing the number of terminals between the tape carrier and a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6118224A JP2647001B2 (ja) 1994-05-31 1994-05-31 テープキャリアならびに半導体デバイスの実装構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07326644A JPH07326644A (ja) 1995-12-12
JP2647001B2 true JP2647001B2 (ja) 1997-08-27

Family

ID=14731300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6118224A Expired - Fee Related JP2647001B2 (ja) 1994-05-31 1994-05-31 テープキャリアならびに半導体デバイスの実装構造およびその製造方法

Country Status (4)

Country Link
US (1) US5731630A (ja)
EP (1) EP0703615A1 (ja)
JP (1) JP2647001B2 (ja)
CA (1) CA2147318C (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316364A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 半導体装置
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
WO1998018161A1 (en) 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
EP1443555A3 (en) 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6177722B1 (en) * 1998-04-21 2001-01-23 Atmel Corporation Leadless array package
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481330A (en) * 1987-09-24 1989-03-27 Nec Corp Film carrier semiconductor device
JPH0258245A (ja) * 1988-08-23 1990-02-27 Nec Corp 半導体装置
JPH0282634A (ja) * 1988-09-20 1990-03-23 Mitsubishi Electric Corp テープキャリア
JPH063821B2 (ja) * 1989-01-12 1994-01-12 日立電線株式会社 両面保護コート型ｔａｂ用テープキャリア
FR2673043B1 (fr) * 1991-02-20 1997-07-04 Telecommunications Sa Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase.
JPH05326648A (ja) * 1992-05-22 1993-12-10 Sony Corp フィルムキャリアとこれを用いた半導体装置の製造方法
JPH0645396A (ja) * 1992-07-22 1994-02-18 Nec Kansai Ltd フィルムキャリア半導体装置
JP3295457B2 (ja) * 1992-08-27 2002-06-24 三菱電機株式会社 半導体装置
JPH06140462A (ja) * 1992-10-26 1994-05-20 Nec Corp 半導体装置のパッケージ
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device

Also Published As

Publication number Publication date
US5731630A (en) 1998-03-24
CA2147318A1 (en) 1995-12-01
JPH07326644A (ja) 1995-12-12
CA2147318C (en) 1999-07-13
EP0703615A1 (en) 1996-03-27

Similar Documents

Publication Publication Date Title
KR100651485B1 (ko) 반도체 디바이스 어셈블리, 반도체 다이, 컨택트 패드와 리드 패드의 접속 방법 및 코일 스프링 형성 방법
JP2647001B2 (ja) テープキャリアならびに半導体デバイスの実装構造およびその製造方法
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH0888245A (ja) 半導体装置
JPH11238831A (ja) テープキャリア及びその製造方法
JP2803656B2 (ja) 半導体装置
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP2001267452A (ja) 半導体装置
JP4010615B2 (ja) 半導体装置
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JPH0955447A (ja) 半導体装置
JPH06112395A (ja) 混成集積回路装置
JPH10321670A (ja) 半導体装置
JP2725621B2 (ja) 半導体装置
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JP3149836B2 (ja) 半導体装置
JP3067364B2 (ja) 金属突起電極付き半導体装置
JP3076302B2 (ja) 半導体装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JP3563846B2 (ja) Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法
JP2000031315A (ja) Ｂｇａパッケージ及びその製造方法
JPH0982752A (ja) 半導体装置
JP2963548B2 (ja) 半導体装置
JP2877122B2 (ja) 半導体装置及びリードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408

LAPS Cancellation because of no payment of annual fees