JP3553535B2 - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法 Download PDFInfo
- Publication number
- JP3553535B2 JP3553535B2 JP2001299816A JP2001299816A JP3553535B2 JP 3553535 B2 JP3553535 B2 JP 3553535B2 JP 2001299816 A JP2001299816 A JP 2001299816A JP 2001299816 A JP2001299816 A JP 2001299816A JP 3553535 B2 JP3553535 B2 JP 3553535B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- lower electrode
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信用の半導体集積回路装置などに用いられる容量素子及びその製造方法に関する。
【０００２】
【従来の技術】
通信用の半導体集積回路装置では、面積が大きい大容量の容量素子が多数用いられる。このため、容量素子の耐圧歩留まりや信頼性を如何にして高めるかが極めて重要である。
【０００３】
通信用の半導体集積回路装置に用いられている従来の容量素子の製造方法について図１４及び図１５を用いて説明する。
【０００４】
まず、基板１００上に、例えばＡｕ（金）膜を堆積してパターニングし、下部電極１０２を形成する（図１４（ａ））。
【０００５】
次いで、下部電極１０２が形成された基板１００上に、配線カバー膜とキャパシタ絶縁膜とを兼ねるシリコン窒化膜１０４を形成する（図１４（ｂ））。
【０００６】
次いで、シリコン窒化膜１０４上に、ベンゾシクロブテン（以下、ＢＣＢともいう）膜やポリイミド（以下、ＰＩともいう）よりなる層間絶縁膜１０６を形成する。
【０００７】
次いで、層間絶縁膜１０６上にシリコン窒化膜１０８を堆積してパターニングする（図１４（ｃ））。
【０００８】
次いで、シリコン窒化膜１０８をマスクとして層間絶縁膜１０６をエッチングし、シリコン窒化膜１０４に達する開口部１１０を形成する（図１５（ａ））。なお、層間絶縁膜１０６のエッチングには、例えば、酸素ガスに微量のフッ素系ガスを添加したガスを用いたプラズマエッチングを用いる。また、プラズマエッチングの後、エッチング時に発生したシリコン残渣の除去処理として、弗酸系の薬液を用いたウェット処理を行う。
【０００９】
次いで、開口部１１０内に露出したシリコン窒化膜１０４上に、層間絶縁膜１０６上に延在して形成された上部電極１１２を形成する（図１５（ｂ））。
【００１０】
こうして、下部電極１０２と、シリコン窒化膜１０４よりなるキャパシタ絶縁膜と、上部電極１１２とを有する容量素子が形成されていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の容量素子の製造方法では、層間絶縁膜１０６をエッチングして開口部１１０を形成する際に、下地のシリコン窒化膜１０４がエッチング雰囲気に曝される。また、層間絶縁膜１０６のエッチングでは膜厚ばらつき等を考慮して所定のオーバーエッチングが行われる。
【００１２】
このため、層間絶縁膜１０６のエッチングの際にシリコン窒化膜１０４がダメージを受けて分布をもった膜べりを生じ、或いは膜自体に損傷を受け、精度及び信頼性の高い容量素子を形成することが困難であった。
【００１３】
本発明の目的は、容量値の制御性及び信頼性の高い容量素子及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された下部電極と、前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に、前記第１の開口部よりも広く、周縁部に前記第１の絶縁膜の上面が露出する第２の開口部を有する第２の絶縁膜と、前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極とを有することを特徴とする容量素子によって達成される。
【００１７】
また、上記の容量素子において、前記第２の開口部が形成された領域の前記第１の絶縁膜の膜厚が、前記第２の絶縁膜下の前記第１の絶縁膜の膜厚よりも薄くなるようにしてもよい。
【００１８】
また、上記目的は、基板上に形成された下部電極と、前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に第２の開口部を有する第２の絶縁膜と、前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極とを有し、前記第１の開口部及び前記第２の開口部は、前記下部電極が形成された領域を包含する領域に形成されており、前記下部電極の側壁部分に、前記第１の絶縁膜と同一の絶縁膜により構成され、前記第１の絶縁膜と離間して形成された側壁絶縁膜を更に有することを特徴とする容量素子によっても達成される。
【００１９】
また、上記の容量素子において、前記第１の絶縁膜は、前記下部電極が形成された領域とは異なる領域の前記基板上に形成された配線又は電極を被覆するカバー絶縁膜であるようにしてもよい。
【００２０】
また、上記目的は、基板上に下部電極を形成する工程と、前記下部電極が形成された前記基板上及び前記下部電極上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達し、前記第２の絶縁膜における開口径が前記第１の絶縁膜における開口径よりも広い開口部を形成する工程と、前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程とを有することを特徴とする容量素子の製造方法によっても達成される。
【００２２】
また、上記の容量素子の製造方法において、前記開口部を形成する工程は、エッチング面に側壁堆積膜が形成される条件で前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜及び前記側壁堆積膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記側壁堆積膜を除去する工程とを有するようにしてもよい。
【００２３】
また、上記の容量素子の製造方法において、前記第２の絶縁膜をエッチングする工程では、炭素含有ガスを含む雰囲気中でエッチングを行うことにより、前記側壁堆積膜を形成するようにしてもよい。
【００２４】
また、上記の容量素子の製造方法において、前記開口部を形成する工程は、前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングすることにより前記第２の絶縁膜における前記開口部の開口径を拡大する工程とを有するようにしてもよい。
【００２６】
また、上記の容量素子の製造方法において、前記側壁堆積膜を除去することにより、前記第１の絶縁膜の横方向への後退量を緩和するようにしてもよい。
【００２７】
また、上記の容量素子の製造方法において、前記第２の絶縁膜を形成する工程の後に、前記下部電極上に開口部を有する第３の絶縁膜を形成する工程を更に有し、前記開口部を形成する工程は、前記第３の絶縁膜をマスクとして前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングする工程と、前記第３の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程とを有するようにしてもよい。
【００２８】
また、上記の容量素子の製造方法において、前記第１の絶縁膜をエッチングする工程では、前記第１の絶縁膜及び前記第３の絶縁膜がエッチングされる条件でエッチングを行い、前記開口部を形成すると同時に前記第３の絶縁膜を除去するようにしてもよい。
【００２９】
また、上記目的は、基板上に下部電極を形成する工程と、前記下部電極が形成された前記基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記下部電極が形成された領域を包含する領域の前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達する開口部を形成する工程と、前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程とを有することを特徴とする容量素子の製造方法によっても達成される。
【００３０】
また、上記の容量素子の製造方法において、前記開口部を形成する工程では、前記開口部の形成と同時に、前記下部電極の側壁部分に前記第１の絶縁膜よりなる側壁絶縁膜を形成するようにしてもよい。
【００３１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による容量素子及びその製造方法について図１乃至図３を用いて説明する。
【００３２】
図１は本実施形態による容量素子の構造を示す概略断面図、図２及び図３は本実施形態による容量素子の製造方法を示す工程断面図である。
【００３３】
はじめに、本実施形態による容量素子の構造について図１を用いて説明する。
【００３４】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２上に開口部２８を有するシリコン窒化膜１４が形成されている。シリコン窒化膜１４上には、開口部２８とほぼ等しい径の開口部２４を有する層間絶縁膜１６が形成されている。開口部２４，２８内に露出した下部電極１２上には、層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【００３５】
このように、本実施形態による容量素子は、開口部２４内のシリコン窒化膜１４が除去されており、下部電極１２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１６上に延在して形成されていることに主たる特徴がある。つまり、本実施形態による容量素子では、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下部電極１２に達する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成する。したがって、開口部２４，２８を形成する過程でキャパシタ絶縁膜３０がダメージを受けることはなく、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【００３６】
次に、本実施形態による容量素子の製造方法について図２及び図３を用いて詳細に説明する。
【００３７】
まず、基板１０上に、例えばスパッタ法により、例えば膜厚３００ｎｍのＡｕ（金）膜を堆積する。なお、本願明細書にいう「基板」とは、半導体ウェーハなどの基板自体のみならず、その上にトランジスタなどの素子や配線層が形成された基板をも含むものである。
【００３８】
次いで、Ａｕ膜をパターニングし、下部電極１２を形成する（図２（ａ））。なお、下部電極１２は、図示しない配線層と同一の導電層により形成される。
【００３９】
次いで、下部電極１２が形成された基板１０上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜１４を堆積する（図２（ｂ））。なお、シリコン窒化膜１４は、図示しない領域において下部電極１２と同時に形成される配線層を覆う配線カバー膜としても機能する。配線カバー膜は、上層に形成する層間絶縁膜１６と配線層との密着性及びエレクトロマイグレーション耐性を高めるための膜である。
【００４０】
次いで、シリコン窒化膜１４上に、例えばスピンコート法により、例えば膜厚２０００ｎｍのベンゾシクロブテン（ＢＣＢ）膜又はポリイミド（ＰＩ）膜よりなる層間絶縁膜１６を形成する。
【００４１】
次いで、層間絶縁膜１６上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン窒化膜１８を堆積する（図２（ｃ））。なお、シリコン窒化膜１８は、後工程で層間絶縁膜１６をパターニングする際にマスクとして用いる膜である。
【００４２】
次いで、フォトリソグラフィーにより、シリコン窒化膜１８上に、下部電極１２上の領域を露出する開口部２０を有するレジストパターン２２を形成する。
【００４３】
次いで、レジストパターン２２をマスクとしてシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する（図２（ｄ））。シリコン窒化膜１８のエッチングには、例えばフッ素系ガスを用いたプラズマエッチングを用いることができる。例えば、フッ素系ガスとしてＳＦ６を用い、ガス流量をＳＦ６／ＣＨＦ３＝２０ｓｃｃｍ／２０ｓｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を１００Ｗとして、シリコン窒化膜１８をエッチングする。
【００４４】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。例えば、ガス流量をＯ２／ＣＨＦ３＝３０ｓｃｃｍ／３ｓｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとして、層間絶縁膜１６をエッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図３（ａ））。
【００４５】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を選択的にエッチングする。これにより、シリコン窒化膜１８が除去されるとともにシリコン窒化膜１４には開口部２８が形成され、開口部２８内には下部電極１２が露出する（図３（ｂ））。
【００４６】
なお、開口部２４，２８の形成と同時に、図示しない領域に形成された配線層に達するビアホールを形成してもよい。
【００４７】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図３（ｃ））。
【００４８】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【００４９】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図３（ｄ））。
【００５０】
なお、上部電極３２の形成と同時に、シリコン窒化膜１４及び層間絶縁膜１６を貫くビアホールを介して下層配線層に接続される配線層（図示せず）を形成してもよい。この場合には、キャパシタ絶縁膜３０の形成後、上部電極の形成前に、ビアホール形成領域のキャパシタ絶縁膜３０を予め除去しておけばよい。
【００５１】
こうして、本実施形態による容量素子を製造することができる。
【００５２】
このように、本実施形態によれば、キャパシタ絶縁膜は、形成後、上部電極の形成前にエッチング雰囲気に曝されることはないので、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【００５３】
［第２実施形態］
本発明の第２実施形態による容量素子及びその製造方法について図４乃至図７を用いて説明する。なお、図１乃至図３に示す第２実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００５４】
図４は第１実施形態による容量素子の製造方法における課題を説明する工程断面図、図５は本実施形態による容量素子の構造を示す概略断面図、図６及び図７は本実施形態による容量素子の製造方法を示す工程断面図である。
【００５５】
第１実施形態による容量素子及びその製造方法では、下部電極１２を露出する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成することで、キャパシタ絶縁膜がダメージを受けることを防止している。
【００５６】
しかしながら、シリコン窒化膜１４をエッチングして開口部２８を形成する過程において、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図４（ａ）に示すように、シリコン窒化膜１４がサイドエッチングされることがある。このような場合、この後にキャパシタ絶縁膜３０を形成すると、サイドエッチング部分でキャパシタ絶縁膜３０のカバレッジが劣化してクラックが発生し、耐圧が低下する虞がある（図４（ｂ））。
【００５７】
本実施形態では、キャパシタ絶縁膜３０のカバレッジ劣化を防止しうる容量素子及びその製造方法を示す。
【００５８】
はじめに、本実施形態による容量素子の構造について図５を用いて説明する。
【００５９】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２上に開口部２８を有するシリコン窒化膜１４が形成されている。シリコン窒化膜１４上には、開口部２８よりも開口径の大きい開口部２４を有する層間絶縁膜１６が形成されている。開口部２８内に露出した下部電極１２上には、シリコン窒化膜１４及び層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【００６０】
このように、本実施形態による容量素子は、層間絶縁膜１６に形成された開口部２４の周縁部にシリコン窒化膜１４が一部露出するように形成されており、開口部２４の周縁部においてキャパシタ絶縁膜３０の実効的な膜厚が厚くなっていることに主たる特徴がある。このようにして容量素子を構成することにより、キャパシタ絶縁膜３０の膜質が劣化しやすい開口部２４の周縁部においてもキャパシタ絶縁膜３０を良好なカバレッジで成膜することができ、また、周縁の膜厚を厚くできるため、クラックの発生を防止してキャパシタ絶縁膜３０の信頼性を向上することができる。
【００６１】
次に、本実施形態による容量素子の製造方法について図６及び図７を用いて説明する。
【００６２】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図６（ａ））。
【００６３】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００６４】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、炭素を含むエッチングガスを用いて層間絶縁膜１６を異方性エッチングし、層間絶縁膜１６にシリコン窒化膜１４に達する開口部２４を形成する。層間絶縁膜１６のエッチングには、例えば酸素ガスに対してトリフルオロメタン（ＣＨＦ３）やオクタフルオロシクロブタン（Ｃ４Ｆ８）などのフルオロカーボン系ガスを５〜２０％添加したガスを用いたプラズマエッチングを適用することができる。
【００６５】
上記条件で層間絶縁膜１６をエッチングすることにより、エッチングの反応過程で副生成物たるポリマが生成され、開口部２４の内壁（層間絶縁膜１６のエッチング面）に付着する。これにより、開口部２４の内壁には、膜厚０．５〜２μｍのポリマよりなる側壁堆積膜２６が形成される（図６（ｂ））。
【００６６】
なお、エッチング時のバイアスパワーを上げ、イオンミリングに近い条件でエッチングすることによっても、開口部２４の内壁に側壁堆積膜２６を形成することができる。
【００６７】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を選択的にエッチングする。これにより、シリコン窒化膜１８が除去されるとともに、シリコン窒化膜１４には開口部２４よりも開口径の狭い開口部２８が形成される（図６（ｃ））。
【００６８】
なお、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図６（ｃ）に示すように、側壁堆積膜２６がシリコン窒化膜１４上に庇状に張り出した構造が形成されることがある。このような場合、シリコン窒化膜１４に形成される開口部２８の開口径が層間絶縁膜１６に形成される開口部２４の開口部よりも狭くなるように、側壁堆積膜２６の膜厚やエッチング条件等を制御することが望ましい。
【００６９】
次いで、例えばポリマ除去剤を用いたエッチングにより、側壁堆積膜２６を選択的に除去する。これにより、開口部２４内には、シリコン窒化膜１４の上面が一部露出する（図７（ａ））。
【００７０】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図７（ｂ））。
【００７１】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【００７２】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図７（ｃ））。
【００７３】
このように、キャパシタ絶縁膜３０は、形成後、上部電極３２の形成前にエッチング雰囲気に曝されるなどのダメージを受けることはない。
【００７４】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【００７５】
なお、上記実施形態では、シリコン窒化膜１４をエッチングして開口部２８を形成する際にサイドエッチングが生じる場合を例に説明したが、サイドエッチングが生じない条件でシリコン窒化膜１４をエッチングする場合においても、本実施形態による容量素子の製造方法を適用することができる。すなわち、本実施形態による製造方法を適用することにより、開口部２８周縁部におけるキャパシタ絶縁膜３０のカバレッジが向上され、信頼性を向上することができる。
【００７６】
［第３実施形態］
本発明の第３実施形態による容量素子の製造方法について図８を用いて説明する。なお、図１乃至図７に示す第１乃至第３実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００７７】
図８は本実施形態による容量素子の製造方法を示す工程断面図である。
【００７８】
本実施形態では、図１に示す容量素子の他の製造方法について説明する。
【００７９】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図８（ａ））。
【００８０】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００８１】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図８（ｂ））。
【００８２】
なお、上記条件で層間絶縁膜１６をエッチングした場合、第２実施形態に記載のような側壁堆積膜２６は形成されない。
【００８３】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４をエッチングする。これにより、シリコン窒化膜１８が除去されるとともに、開口部２４内のシリコン窒化膜１４には開口部２８が形成される（図８（ｃ））。
【００８４】
このとき、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図８（ｃ）に示すように、層間絶縁膜１６がシリコン窒化膜１４上に庇状に張り出した構造が形成される。この場合、開口部２８の開口径は、開口部２４の開口径よりも大きくなる。
【００８５】
次いで、等方的なエッチング成分を有するエッチング法により、層間絶縁膜１６を僅かにエッチングし、開口部２４の開口径が開口部２８の開口径よりも大きくなるようにする。これにより、開口部２４内には、シリコン窒化膜１４の上面が一部露出する（図８（ｄ））。なお、層間絶縁膜１６の等方性エッチングには、酸素ガスに対してフッ素系ガスを微量に添加したガスを用いたプラズマエッチングを適用することができる。例えば、フッ素系ガスとしてＣＨＦ３を用い、ガス流量をＯ２／ＣＨＦ３＝３０ｓｃｃｍ／３ｓｃｃｍ、チャンバ内圧力を２〜４Ｐａ、高周波電力を２００Ｗとして、層間絶縁膜１６をエッチングする。
【００８６】
次いで、例えば図７（ｂ）乃至図７（ｃ）に示す第２実施形態による容量素子の製造方法と同様にして、キャパシタ絶縁膜３０及び上部電極３２を形成する。
【００８７】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【００８８】
［第４実施形態］
本発明の第４実施形態による容量素子の製造方法について図９及び図１０を用いて説明する。なお、図１乃至図８に示す第１乃至第３実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００８９】
図９は本実施形態による容量素子の構造を示す概略断面図、図１０は本実施形態による容量素子の製造方法を示す工程断面図である。
【００９０】
はじめに、本実施形態による容量素子の構造を図９を用いて説明する。
【００９１】
本実施形態による容量素子は、基本的な構造は図１に示す第１実施形態による容量素子と同様である。本実施形態による容量素子の主たる特徴は、開口部２４内部におけるシリコン窒化膜１４の膜厚が、層間絶縁膜１６下のシリコン窒化膜１４の膜厚よりも薄い点にある。このような特徴は、本実施形態による容量素子の製造方法の特徴に基づくものである。
【００９２】
次に、本実施形態による容量素子の製造方法について図１０を用いて説明する。
【００９３】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図１０（ａ））。ただし、本実施形態では、シリコン窒化膜１８の膜厚を、シリコン窒化膜１４の膜厚と同等或いはそれよりも厚くする。例えば、シリコン窒化膜１４，１８の膜厚を、ともに３００ｎｍとする。
【００９４】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００９５】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして層間絶縁膜１６をエッチングし、シリコン窒化膜１４に達する開口部２４を形成する（図１０（ｂ））。この際、層間絶縁膜１６のエッチングには、例えば酸素ガスに対してフッ素系ガスを微量に添加したガスを用いる。これにより、層間絶縁膜１６は若干等方的にもエッチングされ、図１０（ｂ）に示すように、シリコン窒化膜１８が層間絶縁膜１６上に庇状に張り出した構造が形成される。なお、層間絶縁膜１６は、例えば０．５〜２μｍ程度サイドエッチングする。
【００９６】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を異方性エッチングする。これにより、シリコン窒化膜１８が除去されるとともに、開口部２４内のシリコン窒化膜１４には開口部２８が形成される（図１０（ｃ））。
【００９７】
このとき、層間絶縁膜１６の開口部２４はシリコン窒化膜１８の開口部よりも広いため、シリコン窒化膜１８の庇が形成された領域の下部においてもシリコン窒化膜１４のエッチングが僅かに進行する。例えば、膜厚３００ｎｍのシリコン窒化膜１４，１８に対し、３５０ｎｍ相当のエッチングを行うと、シリコン窒化膜１８の庇下には、膜厚約２５０ｎｍのシリコン窒化膜１４が残存する。
【００９８】
次いで、例えば図７（ｂ）乃至図７（ｃ）に示す第２実施形態による容量素子の製造方法と同様にして、キャパシタ絶縁膜３０及び上部電極３２を形成する。
【００９９】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【０１００】
［第５実施形態］
本発明の第５実施形態による容量素子及びその製造方法について図１１乃至図１３を用いて説明する。なお、図１乃至図１０に示す第１乃至第４実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【０１０１】
図１１は本実施形態による容量素子の構造を示す概略断面図、図１２及び図１３は本実施形態による容量素子の製造方法を示す工程断面図である。
【０１０２】
はじめに、本実施形態による容量素子の構造について図１１を用いて説明する。
【０１０３】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２が形成された領域を含む領域に開口部２８を有するシリコン窒化膜１４（シリコン窒化膜１４ａ）が形成されている。シリコン窒化膜１４（シリコン窒化膜１４ｂ）は、下部電極１２の側壁部分にも形成されている。シリコン窒化膜１４ａ上には、開口部２８とほぼ等しい開口径を有する開口部２４を有する層間絶縁膜１６が形成されている。開口部２４，２８内に露出した下部電極１２上には、シリコン窒化膜１４ｂ及び層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【０１０４】
このように、本実施形態による容量素子は、第１実施形態による容量素子と同様に、開口部２４内のシリコン窒化膜１４が除去されており、下部電極１２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１６上に延在して形成されている。つまり、本実施形態による容量素子では、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下部電極１２に達する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成する。したがって、開口部２４，２８を形成する過程でキャパシタ絶縁膜３０がダメージを受けることはなく、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【０１０５】
また、開口部２４，２８は、下部電極１２が形成された領域を含む広い領域に形成されている。したがって、開口部２４の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領域が存在しても、その領域を下部電極１２と上部電極３２から十分に離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。
【０１０６】
次に、本実施形態による容量素子の製造方法について図１２及び図１３を用いて説明する。
【０１０７】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図１２（ａ））。この際、レジストパターンの開口部２０は、下部電極１２が形成された領域を含む領域とする。
【０１０８】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【０１０９】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図１２（ｂ））。
【０１１０】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を異方性エッチングする。これにより、シリコン窒化膜１８が除去され、開口部２４とほぼ等しい開口部２４を有するシリコン窒化膜１４ａが形成され、下部電極１２の側壁部分にはシリコン窒化膜１４ｂが形成される（図１２（ｃ））。
【０１１１】
この際、シリコン窒化膜１４ａは下部電極１２上に位置していないので、このエッチング過程でシリコン窒化膜１４ａサイドエッチングされても、後に形成するキャパシタ絶縁膜３０のカバレッジ劣化がキャパシタ特性に影響することはない。
【０１１２】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図１３（ａ））。
【０１１３】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【０１１４】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図１３（ｂ））。
【０１１５】
このように、本実施形態によれば、キャパシタ絶縁膜は、形成後、上部電極の形成前にエッチング雰囲気に曝されることはないので、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。また、層間絶縁膜１６に形成する開口部２４を、下部電極１２が形成された領域を含む広い領域とするので、開口部２４の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領域が存在してもその領域を下部電極１２と上部電極３２との間から離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【０１１６】
【発明の効果】
以上の通り、本発明によれば、層間絶縁膜に下部電極を露出する開口部を形成した後にキャパシタ絶縁膜を形成するので、キャパシタ絶縁膜がエッチング雰囲気に曝されることを防止することができる。これにより、キャパシタ絶縁膜の膜厚の面内分布やばらつきや膜質の劣化を防止することができる。
【０１１７】
また、層間絶縁膜に形成した開口部の周縁部におけるキャパシタ絶縁膜の膜厚を選択的に厚くするので、キャパシタ絶縁膜のカバレッジに起因する絶縁耐圧やストレス耐性の劣化を抑制することができる。
【０１１８】
また、層間絶縁膜に形成した開口部を、下部電極が形成された領域を包含する広い領域に形成するので、開口部の周縁部にキャパシタ絶縁膜のカバレッジの悪い領域が存在してもその領域を下部電極と上部電極との間から離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による容量素子の構造を示す概略断面図である。
【図２】本発明の第１実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図４】第１実施形態による容量素子の製造方法の課題を説明する図である。
【図５】本発明の第２実施形態による容量素子の構造を示す概略断面図である。
【図６】本発明の第２実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図７】本発明の第２実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図８】本発明の第３実施形態による容量素子の製造方法を示す工程断面図である。
【図９】本発明の第４実施形態による容量素子の構造を示す概略断面図である。
【図１０】本発明の第４実施形態による容量素子の製造方法を示す工程断面図である。
【図１１】本発明の第５実施形態による容量素子の構造を示す概略断面図である。
【図１２】本発明の第５実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図１３】本発明の第５実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図１４】従来の容量素子の製造方法を示す工程断面図（その１）である。
【図１５】従来の容量素子の製造方法を示す工程断面図（その２）である。
【符号の説明】
１０…基板
１２…下部電極
１４，１８…シリコン窒化膜
１６…層間絶縁膜
２０，２４，２８…開口部
２２…レジストパターン
２６…側壁堆積膜
３０…キャパシタ絶縁膜
３２…上部電極
１００…基板
１０２…下部電極
１０４，１０８…シリコン窒化膜
１０６…層間絶縁膜
１１０…開口部
１１２…上部電極
【発明の属する技術分野】
本発明は、通信用の半導体集積回路装置などに用いられる容量素子及びその製造方法に関する。
【０００２】
【従来の技術】
通信用の半導体集積回路装置では、面積が大きい大容量の容量素子が多数用いられる。このため、容量素子の耐圧歩留まりや信頼性を如何にして高めるかが極めて重要である。
【０００３】
通信用の半導体集積回路装置に用いられている従来の容量素子の製造方法について図１４及び図１５を用いて説明する。
【０００４】
まず、基板１００上に、例えばＡｕ（金）膜を堆積してパターニングし、下部電極１０２を形成する（図１４（ａ））。
【０００５】
次いで、下部電極１０２が形成された基板１００上に、配線カバー膜とキャパシタ絶縁膜とを兼ねるシリコン窒化膜１０４を形成する（図１４（ｂ））。
【０００６】
次いで、シリコン窒化膜１０４上に、ベンゾシクロブテン（以下、ＢＣＢともいう）膜やポリイミド（以下、ＰＩともいう）よりなる層間絶縁膜１０６を形成する。
【０００７】
次いで、層間絶縁膜１０６上にシリコン窒化膜１０８を堆積してパターニングする（図１４（ｃ））。
【０００８】
次いで、シリコン窒化膜１０８をマスクとして層間絶縁膜１０６をエッチングし、シリコン窒化膜１０４に達する開口部１１０を形成する（図１５（ａ））。なお、層間絶縁膜１０６のエッチングには、例えば、酸素ガスに微量のフッ素系ガスを添加したガスを用いたプラズマエッチングを用いる。また、プラズマエッチングの後、エッチング時に発生したシリコン残渣の除去処理として、弗酸系の薬液を用いたウェット処理を行う。
【０００９】
次いで、開口部１１０内に露出したシリコン窒化膜１０４上に、層間絶縁膜１０６上に延在して形成された上部電極１１２を形成する（図１５（ｂ））。
【００１０】
こうして、下部電極１０２と、シリコン窒化膜１０４よりなるキャパシタ絶縁膜と、上部電極１１２とを有する容量素子が形成されていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の容量素子の製造方法では、層間絶縁膜１０６をエッチングして開口部１１０を形成する際に、下地のシリコン窒化膜１０４がエッチング雰囲気に曝される。また、層間絶縁膜１０６のエッチングでは膜厚ばらつき等を考慮して所定のオーバーエッチングが行われる。
【００１２】
このため、層間絶縁膜１０６のエッチングの際にシリコン窒化膜１０４がダメージを受けて分布をもった膜べりを生じ、或いは膜自体に損傷を受け、精度及び信頼性の高い容量素子を形成することが困難であった。
【００１３】
本発明の目的は、容量値の制御性及び信頼性の高い容量素子及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成された下部電極と、前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に、前記第１の開口部よりも広く、周縁部に前記第１の絶縁膜の上面が露出する第２の開口部を有する第２の絶縁膜と、前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極とを有することを特徴とする容量素子によって達成される。
【００１７】
また、上記の容量素子において、前記第２の開口部が形成された領域の前記第１の絶縁膜の膜厚が、前記第２の絶縁膜下の前記第１の絶縁膜の膜厚よりも薄くなるようにしてもよい。
【００１８】
また、上記目的は、基板上に形成された下部電極と、前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に第２の開口部を有する第２の絶縁膜と、前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極とを有し、前記第１の開口部及び前記第２の開口部は、前記下部電極が形成された領域を包含する領域に形成されており、前記下部電極の側壁部分に、前記第１の絶縁膜と同一の絶縁膜により構成され、前記第１の絶縁膜と離間して形成された側壁絶縁膜を更に有することを特徴とする容量素子によっても達成される。
【００１９】
また、上記の容量素子において、前記第１の絶縁膜は、前記下部電極が形成された領域とは異なる領域の前記基板上に形成された配線又は電極を被覆するカバー絶縁膜であるようにしてもよい。
【００２０】
また、上記目的は、基板上に下部電極を形成する工程と、前記下部電極が形成された前記基板上及び前記下部電極上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達し、前記第２の絶縁膜における開口径が前記第１の絶縁膜における開口径よりも広い開口部を形成する工程と、前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程とを有することを特徴とする容量素子の製造方法によっても達成される。
【００２２】
また、上記の容量素子の製造方法において、前記開口部を形成する工程は、エッチング面に側壁堆積膜が形成される条件で前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜及び前記側壁堆積膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記側壁堆積膜を除去する工程とを有するようにしてもよい。
【００２３】
また、上記の容量素子の製造方法において、前記第２の絶縁膜をエッチングする工程では、炭素含有ガスを含む雰囲気中でエッチングを行うことにより、前記側壁堆積膜を形成するようにしてもよい。
【００２４】
また、上記の容量素子の製造方法において、前記開口部を形成する工程は、前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングすることにより前記第２の絶縁膜における前記開口部の開口径を拡大する工程とを有するようにしてもよい。
【００２６】
また、上記の容量素子の製造方法において、前記側壁堆積膜を除去することにより、前記第１の絶縁膜の横方向への後退量を緩和するようにしてもよい。
【００２７】
また、上記の容量素子の製造方法において、前記第２の絶縁膜を形成する工程の後に、前記下部電極上に開口部を有する第３の絶縁膜を形成する工程を更に有し、前記開口部を形成する工程は、前記第３の絶縁膜をマスクとして前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングする工程と、前記第３の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程とを有するようにしてもよい。
【００２８】
また、上記の容量素子の製造方法において、前記第１の絶縁膜をエッチングする工程では、前記第１の絶縁膜及び前記第３の絶縁膜がエッチングされる条件でエッチングを行い、前記開口部を形成すると同時に前記第３の絶縁膜を除去するようにしてもよい。
【００２９】
また、上記目的は、基板上に下部電極を形成する工程と、前記下部電極が形成された前記基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記下部電極が形成された領域を包含する領域の前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達する開口部を形成する工程と、前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程とを有することを特徴とする容量素子の製造方法によっても達成される。
【００３０】
また、上記の容量素子の製造方法において、前記開口部を形成する工程では、前記開口部の形成と同時に、前記下部電極の側壁部分に前記第１の絶縁膜よりなる側壁絶縁膜を形成するようにしてもよい。
【００３１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による容量素子及びその製造方法について図１乃至図３を用いて説明する。
【００３２】
図１は本実施形態による容量素子の構造を示す概略断面図、図２及び図３は本実施形態による容量素子の製造方法を示す工程断面図である。
【００３３】
はじめに、本実施形態による容量素子の構造について図１を用いて説明する。
【００３４】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２上に開口部２８を有するシリコン窒化膜１４が形成されている。シリコン窒化膜１４上には、開口部２８とほぼ等しい径の開口部２４を有する層間絶縁膜１６が形成されている。開口部２４，２８内に露出した下部電極１２上には、層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【００３５】
このように、本実施形態による容量素子は、開口部２４内のシリコン窒化膜１４が除去されており、下部電極１２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１６上に延在して形成されていることに主たる特徴がある。つまり、本実施形態による容量素子では、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下部電極１２に達する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成する。したがって、開口部２４，２８を形成する過程でキャパシタ絶縁膜３０がダメージを受けることはなく、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【００３６】
次に、本実施形態による容量素子の製造方法について図２及び図３を用いて詳細に説明する。
【００３７】
まず、基板１０上に、例えばスパッタ法により、例えば膜厚３００ｎｍのＡｕ（金）膜を堆積する。なお、本願明細書にいう「基板」とは、半導体ウェーハなどの基板自体のみならず、その上にトランジスタなどの素子や配線層が形成された基板をも含むものである。
【００３８】
次いで、Ａｕ膜をパターニングし、下部電極１２を形成する（図２（ａ））。なお、下部電極１２は、図示しない配線層と同一の導電層により形成される。
【００３９】
次いで、下部電極１２が形成された基板１０上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜１４を堆積する（図２（ｂ））。なお、シリコン窒化膜１４は、図示しない領域において下部電極１２と同時に形成される配線層を覆う配線カバー膜としても機能する。配線カバー膜は、上層に形成する層間絶縁膜１６と配線層との密着性及びエレクトロマイグレーション耐性を高めるための膜である。
【００４０】
次いで、シリコン窒化膜１４上に、例えばスピンコート法により、例えば膜厚２０００ｎｍのベンゾシクロブテン（ＢＣＢ）膜又はポリイミド（ＰＩ）膜よりなる層間絶縁膜１６を形成する。
【００４１】
次いで、層間絶縁膜１６上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン窒化膜１８を堆積する（図２（ｃ））。なお、シリコン窒化膜１８は、後工程で層間絶縁膜１６をパターニングする際にマスクとして用いる膜である。
【００４２】
次いで、フォトリソグラフィーにより、シリコン窒化膜１８上に、下部電極１２上の領域を露出する開口部２０を有するレジストパターン２２を形成する。
【００４３】
次いで、レジストパターン２２をマスクとしてシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する（図２（ｄ））。シリコン窒化膜１８のエッチングには、例えばフッ素系ガスを用いたプラズマエッチングを用いることができる。例えば、フッ素系ガスとしてＳＦ６を用い、ガス流量をＳＦ６／ＣＨＦ３＝２０ｓｃｃｍ／２０ｓｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を１００Ｗとして、シリコン窒化膜１８をエッチングする。
【００４４】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。例えば、ガス流量をＯ２／ＣＨＦ３＝３０ｓｃｃｍ／３ｓｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとして、層間絶縁膜１６をエッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図３（ａ））。
【００４５】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を選択的にエッチングする。これにより、シリコン窒化膜１８が除去されるとともにシリコン窒化膜１４には開口部２８が形成され、開口部２８内には下部電極１２が露出する（図３（ｂ））。
【００４６】
なお、開口部２４，２８の形成と同時に、図示しない領域に形成された配線層に達するビアホールを形成してもよい。
【００４７】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図３（ｃ））。
【００４８】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【００４９】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図３（ｄ））。
【００５０】
なお、上部電極３２の形成と同時に、シリコン窒化膜１４及び層間絶縁膜１６を貫くビアホールを介して下層配線層に接続される配線層（図示せず）を形成してもよい。この場合には、キャパシタ絶縁膜３０の形成後、上部電極の形成前に、ビアホール形成領域のキャパシタ絶縁膜３０を予め除去しておけばよい。
【００５１】
こうして、本実施形態による容量素子を製造することができる。
【００５２】
このように、本実施形態によれば、キャパシタ絶縁膜は、形成後、上部電極の形成前にエッチング雰囲気に曝されることはないので、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【００５３】
［第２実施形態］
本発明の第２実施形態による容量素子及びその製造方法について図４乃至図７を用いて説明する。なお、図１乃至図３に示す第２実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００５４】
図４は第１実施形態による容量素子の製造方法における課題を説明する工程断面図、図５は本実施形態による容量素子の構造を示す概略断面図、図６及び図７は本実施形態による容量素子の製造方法を示す工程断面図である。
【００５５】
第１実施形態による容量素子及びその製造方法では、下部電極１２を露出する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成することで、キャパシタ絶縁膜がダメージを受けることを防止している。
【００５６】
しかしながら、シリコン窒化膜１４をエッチングして開口部２８を形成する過程において、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図４（ａ）に示すように、シリコン窒化膜１４がサイドエッチングされることがある。このような場合、この後にキャパシタ絶縁膜３０を形成すると、サイドエッチング部分でキャパシタ絶縁膜３０のカバレッジが劣化してクラックが発生し、耐圧が低下する虞がある（図４（ｂ））。
【００５７】
本実施形態では、キャパシタ絶縁膜３０のカバレッジ劣化を防止しうる容量素子及びその製造方法を示す。
【００５８】
はじめに、本実施形態による容量素子の構造について図５を用いて説明する。
【００５９】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２上に開口部２８を有するシリコン窒化膜１４が形成されている。シリコン窒化膜１４上には、開口部２８よりも開口径の大きい開口部２４を有する層間絶縁膜１６が形成されている。開口部２８内に露出した下部電極１２上には、シリコン窒化膜１４及び層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【００６０】
このように、本実施形態による容量素子は、層間絶縁膜１６に形成された開口部２４の周縁部にシリコン窒化膜１４が一部露出するように形成されており、開口部２４の周縁部においてキャパシタ絶縁膜３０の実効的な膜厚が厚くなっていることに主たる特徴がある。このようにして容量素子を構成することにより、キャパシタ絶縁膜３０の膜質が劣化しやすい開口部２４の周縁部においてもキャパシタ絶縁膜３０を良好なカバレッジで成膜することができ、また、周縁の膜厚を厚くできるため、クラックの発生を防止してキャパシタ絶縁膜３０の信頼性を向上することができる。
【００６１】
次に、本実施形態による容量素子の製造方法について図６及び図７を用いて説明する。
【００６２】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図６（ａ））。
【００６３】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００６４】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、炭素を含むエッチングガスを用いて層間絶縁膜１６を異方性エッチングし、層間絶縁膜１６にシリコン窒化膜１４に達する開口部２４を形成する。層間絶縁膜１６のエッチングには、例えば酸素ガスに対してトリフルオロメタン（ＣＨＦ３）やオクタフルオロシクロブタン（Ｃ４Ｆ８）などのフルオロカーボン系ガスを５〜２０％添加したガスを用いたプラズマエッチングを適用することができる。
【００６５】
上記条件で層間絶縁膜１６をエッチングすることにより、エッチングの反応過程で副生成物たるポリマが生成され、開口部２４の内壁（層間絶縁膜１６のエッチング面）に付着する。これにより、開口部２４の内壁には、膜厚０．５〜２μｍのポリマよりなる側壁堆積膜２６が形成される（図６（ｂ））。
【００６６】
なお、エッチング時のバイアスパワーを上げ、イオンミリングに近い条件でエッチングすることによっても、開口部２４の内壁に側壁堆積膜２６を形成することができる。
【００６７】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を選択的にエッチングする。これにより、シリコン窒化膜１８が除去されるとともに、シリコン窒化膜１４には開口部２４よりも開口径の狭い開口部２８が形成される（図６（ｃ））。
【００６８】
なお、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図６（ｃ）に示すように、側壁堆積膜２６がシリコン窒化膜１４上に庇状に張り出した構造が形成されることがある。このような場合、シリコン窒化膜１４に形成される開口部２８の開口径が層間絶縁膜１６に形成される開口部２４の開口部よりも狭くなるように、側壁堆積膜２６の膜厚やエッチング条件等を制御することが望ましい。
【００６９】
次いで、例えばポリマ除去剤を用いたエッチングにより、側壁堆積膜２６を選択的に除去する。これにより、開口部２４内には、シリコン窒化膜１４の上面が一部露出する（図７（ａ））。
【００７０】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図７（ｂ））。
【００７１】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【００７２】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図７（ｃ））。
【００７３】
このように、キャパシタ絶縁膜３０は、形成後、上部電極３２の形成前にエッチング雰囲気に曝されるなどのダメージを受けることはない。
【００７４】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【００７５】
なお、上記実施形態では、シリコン窒化膜１４をエッチングして開口部２８を形成する際にサイドエッチングが生じる場合を例に説明したが、サイドエッチングが生じない条件でシリコン窒化膜１４をエッチングする場合においても、本実施形態による容量素子の製造方法を適用することができる。すなわち、本実施形態による製造方法を適用することにより、開口部２８周縁部におけるキャパシタ絶縁膜３０のカバレッジが向上され、信頼性を向上することができる。
【００７６】
［第３実施形態］
本発明の第３実施形態による容量素子の製造方法について図８を用いて説明する。なお、図１乃至図７に示す第１乃至第３実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００７７】
図８は本実施形態による容量素子の製造方法を示す工程断面図である。
【００７８】
本実施形態では、図１に示す容量素子の他の製造方法について説明する。
【００７９】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図８（ａ））。
【００８０】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００８１】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図８（ｂ））。
【００８２】
なお、上記条件で層間絶縁膜１６をエッチングした場合、第２実施形態に記載のような側壁堆積膜２６は形成されない。
【００８３】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４をエッチングする。これにより、シリコン窒化膜１８が除去されるとともに、開口部２４内のシリコン窒化膜１４には開口部２８が形成される（図８（ｃ））。
【００８４】
このとき、エッチング条件によってはシリコン窒化膜１４は等方的にもエッチングされ、図８（ｃ）に示すように、層間絶縁膜１６がシリコン窒化膜１４上に庇状に張り出した構造が形成される。この場合、開口部２８の開口径は、開口部２４の開口径よりも大きくなる。
【００８５】
次いで、等方的なエッチング成分を有するエッチング法により、層間絶縁膜１６を僅かにエッチングし、開口部２４の開口径が開口部２８の開口径よりも大きくなるようにする。これにより、開口部２４内には、シリコン窒化膜１４の上面が一部露出する（図８（ｄ））。なお、層間絶縁膜１６の等方性エッチングには、酸素ガスに対してフッ素系ガスを微量に添加したガスを用いたプラズマエッチングを適用することができる。例えば、フッ素系ガスとしてＣＨＦ３を用い、ガス流量をＯ２／ＣＨＦ３＝３０ｓｃｃｍ／３ｓｃｃｍ、チャンバ内圧力を２〜４Ｐａ、高周波電力を２００Ｗとして、層間絶縁膜１６をエッチングする。
【００８６】
次いで、例えば図７（ｂ）乃至図７（ｃ）に示す第２実施形態による容量素子の製造方法と同様にして、キャパシタ絶縁膜３０及び上部電極３２を形成する。
【００８７】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【００８８】
［第４実施形態］
本発明の第４実施形態による容量素子の製造方法について図９及び図１０を用いて説明する。なお、図１乃至図８に示す第１乃至第３実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【００８９】
図９は本実施形態による容量素子の構造を示す概略断面図、図１０は本実施形態による容量素子の製造方法を示す工程断面図である。
【００９０】
はじめに、本実施形態による容量素子の構造を図９を用いて説明する。
【００９１】
本実施形態による容量素子は、基本的な構造は図１に示す第１実施形態による容量素子と同様である。本実施形態による容量素子の主たる特徴は、開口部２４内部におけるシリコン窒化膜１４の膜厚が、層間絶縁膜１６下のシリコン窒化膜１４の膜厚よりも薄い点にある。このような特徴は、本実施形態による容量素子の製造方法の特徴に基づくものである。
【００９２】
次に、本実施形態による容量素子の製造方法について図１０を用いて説明する。
【００９３】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図１０（ａ））。ただし、本実施形態では、シリコン窒化膜１８の膜厚を、シリコン窒化膜１４の膜厚と同等或いはそれよりも厚くする。例えば、シリコン窒化膜１４，１８の膜厚を、ともに３００ｎｍとする。
【００９４】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【００９５】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして層間絶縁膜１６をエッチングし、シリコン窒化膜１４に達する開口部２４を形成する（図１０（ｂ））。この際、層間絶縁膜１６のエッチングには、例えば酸素ガスに対してフッ素系ガスを微量に添加したガスを用いる。これにより、層間絶縁膜１６は若干等方的にもエッチングされ、図１０（ｂ）に示すように、シリコン窒化膜１８が層間絶縁膜１６上に庇状に張り出した構造が形成される。なお、層間絶縁膜１６は、例えば０．５〜２μｍ程度サイドエッチングする。
【００９６】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を異方性エッチングする。これにより、シリコン窒化膜１８が除去されるとともに、開口部２４内のシリコン窒化膜１４には開口部２８が形成される（図１０（ｃ））。
【００９７】
このとき、層間絶縁膜１６の開口部２４はシリコン窒化膜１８の開口部よりも広いため、シリコン窒化膜１８の庇が形成された領域の下部においてもシリコン窒化膜１４のエッチングが僅かに進行する。例えば、膜厚３００ｎｍのシリコン窒化膜１４，１８に対し、３５０ｎｍ相当のエッチングを行うと、シリコン窒化膜１８の庇下には、膜厚約２５０ｎｍのシリコン窒化膜１４が残存する。
【００９８】
次いで、例えば図７（ｂ）乃至図７（ｃ）に示す第２実施形態による容量素子の製造方法と同様にして、キャパシタ絶縁膜３０及び上部電極３２を形成する。
【００９９】
このように、本実施形態によれば、開口部の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くできるので、膜質が劣化しやすい開口部の周縁部においてもクラックが発生することはない。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【０１００】
［第５実施形態］
本発明の第５実施形態による容量素子及びその製造方法について図１１乃至図１３を用いて説明する。なお、図１乃至図１０に示す第１乃至第４実施形態による容量素子及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
【０１０１】
図１１は本実施形態による容量素子の構造を示す概略断面図、図１２及び図１３は本実施形態による容量素子の製造方法を示す工程断面図である。
【０１０２】
はじめに、本実施形態による容量素子の構造について図１１を用いて説明する。
【０１０３】
基板１０上には、下部電極１２が形成されている。下部電極１２が形成された基板１０上には、下部電極１２が形成された領域を含む領域に開口部２８を有するシリコン窒化膜１４（シリコン窒化膜１４ａ）が形成されている。シリコン窒化膜１４（シリコン窒化膜１４ｂ）は、下部電極１２の側壁部分にも形成されている。シリコン窒化膜１４ａ上には、開口部２８とほぼ等しい開口径を有する開口部２４を有する層間絶縁膜１６が形成されている。開口部２４，２８内に露出した下部電極１２上には、シリコン窒化膜１４ｂ及び層間絶縁膜１６上に延在するようにキャパシタ絶縁膜３０が形成されている。キャパシタ絶縁膜３０上には、上部電極３２が形成されている。
【０１０４】
このように、本実施形態による容量素子は、第１実施形態による容量素子と同様に、開口部２４内のシリコン窒化膜１４が除去されており、下部電極１２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１６上に延在して形成されている。つまり、本実施形態による容量素子では、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下部電極１２に達する開口部２４，２８を形成した後にキャパシタ絶縁膜３０を形成する。したがって、開口部２４，２８を形成する過程でキャパシタ絶縁膜３０がダメージを受けることはなく、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。
【０１０５】
また、開口部２４，２８は、下部電極１２が形成された領域を含む広い領域に形成されている。したがって、開口部２４の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領域が存在しても、その領域を下部電極１２と上部電極３２から十分に離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。
【０１０６】
次に、本実施形態による容量素子の製造方法について図１２及び図１３を用いて説明する。
【０１０７】
まず、例えば図２（ａ）乃至図２（ｄ）に示す第１実施形態による容量素子の製造方法と同様にして、基板１０上に、下部電極１２、シリコン窒化膜１４、層間絶縁膜１６、シリコン窒化膜１８、レジストパターン２２を形成する（図１２（ａ））。この際、レジストパターンの開口部２０は、下部電極１２が形成された領域を含む領域とする。
【０１０８】
次いで、レジストパターン２２をマスクとして、例えばフッ素系ガスを用いたプラズマエッチングによりシリコン窒化膜１８を異方性エッチングし、開口部２０内のシリコン窒化膜１８を除去する。
【０１０９】
次いで、レジストパターン２２を除去した後、パターニングされたシリコン窒化膜１８をマスクとして、例えば酸素ガスを用いたプラズマエッチングにより、層間絶縁膜１６を異方性エッチングする。これにより、層間絶縁膜１６に、シリコン窒化膜１４に達する開口部２４を形成する（図１２（ｂ））。
【０１１０】
次いで、例えばフッ素系ガスを用いたプラズマエッチングにより、シリコン窒化膜１８及び開口部２４内に露出しているシリコン窒化膜１４を異方性エッチングする。これにより、シリコン窒化膜１８が除去され、開口部２４とほぼ等しい開口部２４を有するシリコン窒化膜１４ａが形成され、下部電極１２の側壁部分にはシリコン窒化膜１４ｂが形成される（図１２（ｃ））。
【０１１１】
この際、シリコン窒化膜１４ａは下部電極１２上に位置していないので、このエッチング過程でシリコン窒化膜１４ａサイドエッチングされても、後に形成するキャパシタ絶縁膜３０のカバレッジ劣化がキャパシタ特性に影響することはない。
【０１１２】
次いで、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成する（図１３（ａ））。
【０１１３】
次いで、キャパシタ絶縁膜３０上に、例えばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜を堆積する。
【０１１４】
次いで、Ａｕ膜をパターニングし、上部電極３２を形成する（図１３（ｂ））。
【０１１５】
このように、本実施形態によれば、キャパシタ絶縁膜は、形成後、上部電極の形成前にエッチング雰囲気に曝されることはないので、膜厚の面内分布やばらつき、膜質の劣化を防止することができる。また、層間絶縁膜１６に形成する開口部２４を、下部電極１２が形成された領域を含む広い領域とするので、開口部２４の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領域が存在してもその領域を下部電極１２と上部電極３２との間から離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。また、キャパシタ絶縁膜の形成後、上部電極の形成前に、キャパシタ絶縁膜がエッチング雰囲気に曝されるなどのダメージを受けることはないので、膜厚ばらつきを抑えるとともに信頼性を向上することができる。
【０１１６】
【発明の効果】
以上の通り、本発明によれば、層間絶縁膜に下部電極を露出する開口部を形成した後にキャパシタ絶縁膜を形成するので、キャパシタ絶縁膜がエッチング雰囲気に曝されることを防止することができる。これにより、キャパシタ絶縁膜の膜厚の面内分布やばらつきや膜質の劣化を防止することができる。
【０１１７】
また、層間絶縁膜に形成した開口部の周縁部におけるキャパシタ絶縁膜の膜厚を選択的に厚くするので、キャパシタ絶縁膜のカバレッジに起因する絶縁耐圧やストレス耐性の劣化を抑制することができる。
【０１１８】
また、層間絶縁膜に形成した開口部を、下部電極が形成された領域を包含する広い領域に形成するので、開口部の周縁部にキャパシタ絶縁膜のカバレッジの悪い領域が存在してもその領域を下部電極と上部電極との間から離間することができる。したがって、絶縁耐圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による容量素子の構造を示す概略断面図である。
【図２】本発明の第１実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図４】第１実施形態による容量素子の製造方法の課題を説明する図である。
【図５】本発明の第２実施形態による容量素子の構造を示す概略断面図である。
【図６】本発明の第２実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図７】本発明の第２実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図８】本発明の第３実施形態による容量素子の製造方法を示す工程断面図である。
【図９】本発明の第４実施形態による容量素子の構造を示す概略断面図である。
【図１０】本発明の第４実施形態による容量素子の製造方法を示す工程断面図である。
【図１１】本発明の第５実施形態による容量素子の構造を示す概略断面図である。
【図１２】本発明の第５実施形態による容量素子の製造方法を示す工程断面図（その１）である。
【図１３】本発明の第５実施形態による容量素子の製造方法を示す工程断面図（その２）である。
【図１４】従来の容量素子の製造方法を示す工程断面図（その１）である。
【図１５】従来の容量素子の製造方法を示す工程断面図（その２）である。
【符号の説明】
１０…基板
１２…下部電極
１４，１８…シリコン窒化膜
１６…層間絶縁膜
２０，２４，２８…開口部
２２…レジストパターン
２６…側壁堆積膜
３０…キャパシタ絶縁膜
３２…上部電極
１００…基板
１０２…下部電極
１０４，１０８…シリコン窒化膜
１０６…層間絶縁膜
１１０…開口部
１１２…上部電極
Claims (12)
- 基板上に形成された下部電極と、
前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に、前記第１の開口部よりも広く、周縁部に前記第１の絶縁膜の上面が露出する第２の開口部を有する第２の絶縁膜と、
前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極と
を有することを特徴とする容量素子。 - 請求項１記載の容量素子において、
前記第２の開口部が形成された領域の前記第１の絶縁膜の膜厚が、前記第２の絶縁膜下の前記第１の絶縁膜の膜厚よりも薄い
ことを特徴とする容量素子。 - 基板上に形成された下部電極と、
前記下部電極が形成された前記基板上に形成され、前記下部電極上に第１の開口部を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記第１の開口部が形成された領域に第２の開口部を有する第２の絶縁膜と、
前記第１の開口部内の前記下部電極上に形成され、前記第２の絶縁膜上に延在するキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上に形成され、前記第２の絶縁膜が形成された領域上に延在する上部電極とを有し、
前記第１の開口部及び前記第２の開口部は、前記下部電極が形成された領域を包含する領域に形成されており、前記下部電極の側壁部分に、前記第１の絶縁膜と同一の絶縁膜により構成され、前記第１の絶縁膜と離間して形成された側壁絶縁膜を更に有する
ことを特徴とする容量素子。 - 請求項１乃至３のいずれか１項に記載の容量素子において、
前記第１の絶縁膜は、前記下部電極が形成された領域とは異なる領域の前記基板上に形成された配線又は電極を被覆するカバー絶縁膜である
ことを特徴とする容量素子。 - 基板上に下部電極を形成する工程と、
前記下部電極が形成された前記基板上及び前記下部電極上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達し、前記第２の絶縁膜における開口径が前記第１の絶縁膜における開口径よりも広い開口部を形成する工程と、
前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、
前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程と
を有することを特徴とする容量素子の製造方法。 - 請求項５記載の容量素子の製造方法において、
前記開口部を形成する工程は、エッチング面に側壁堆積膜が形成される条件で前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜及び前記側壁堆積膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記側壁堆積膜を除去する工程とを有する
ことを特徴とする容量素子の製造方法。 - 請求項６記載の容量素子の製造方法において、
前記第２の絶縁膜をエッチングする工程では、炭素含有ガスを含む雰囲気中でエッチングを行うことにより、前記側壁堆積膜を形成する
ことを特徴とする容量素子の製造方法。 - 請求項５記載の容量素子の製造方法において、
前記開口部を形成する工程は、前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程と、前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングすることにより前記第２の絶縁膜における前記開口部の開口径を拡大する工程とを有する
ことを特徴とする容量素子の製造方法。 - 請求項５記載の容量素子の製造方法において、
前記第２の絶縁膜を形成する工程の後に、前記下部電極上に開口部を有する第３の絶縁膜を形成する工程を更に有し、
前記開口部を形成する工程は、前記第３の絶縁膜をマスクとして前記第２の絶縁膜を等方的なエッチング成分を含む条件でエッチングする工程と、前記第３の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程とを有する
ことを特徴とする容量素子の製造方法。 - 請求項９記載の容量素子の製造方法において、
前記第１の絶縁膜をエッチングする工程では、前記第１の絶縁膜及び前記第３の絶縁膜がエッチングされる条件でエッチングを行い、前記開口部を形成すると同時に前記第３の絶縁膜を除去する
ことを特徴とする容量素子の製造方法。 - 基板上に下部電極を形成する工程と、
前記下部電極が形成された前記基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記下部電極が形成された領域を包含する領域の前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電極に達する開口部を形成する工程と、
前記下部電極上に、前記第２の絶縁膜上に延在するようにキャパシタ絶縁膜を形成する工程と、
前記第２の絶縁膜が形成された領域を含む前記キャパシタ絶縁膜上に上部電極を形成する工程と
を有することを特徴とする容量素子の製造方法。 - 請求項１１記載の容量素子の製造方法において、
前記開口部を形成する工程では、前記開口部の形成と同時に、前記下部電極の側壁部分に前記第１の絶縁膜よりなる側壁絶縁膜を形成する
ことを特徴とする容量素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299816A JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
| US10/254,836 US6788521B2 (en) | 2001-09-28 | 2002-09-26 | Capacitor and method for fabricating the same |
| TW091122406A TW565930B (en) | 2001-09-28 | 2002-09-27 | Capacitor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299816A JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110023A JP2003110023A (ja) | 2003-04-11 |
| JP3553535B2 true JP3553535B2 (ja) | 2004-08-11 |
Family
ID=19120501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299816A Expired - Fee Related JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6788521B2 (ja) |
| JP (1) | JP3553535B2 (ja) |
| TW (1) | TW565930B (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US7312616B2 (en) | 2006-01-20 | 2007-12-25 | Cypress Semiconductor Corporation | Successive approximate capacitance measurement circuit |
| US20070176903A1 (en) * | 2006-01-31 | 2007-08-02 | Dahlin Jeffrey J | Capacitive touch sensor button activation |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
| US7721609B2 (en) | 2006-03-31 | 2010-05-25 | Cypress Semiconductor Corporation | Method and apparatus for sensing the force with which a button is pressed |
| US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
| US8089472B2 (en) * | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
| US8537121B2 (en) | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
| JP4972349B2 (ja) * | 2006-06-29 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US8040321B2 (en) | 2006-07-10 | 2011-10-18 | Cypress Semiconductor Corporation | Touch-sensor with shared capacitive sensors |
| US9507465B2 (en) * | 2006-07-25 | 2016-11-29 | Cypress Semiconductor Corporation | Technique for increasing the sensitivity of capacitive sensor arrays |
| US9766738B1 (en) | 2006-08-23 | 2017-09-19 | Cypress Semiconductor Corporation | Position and usage based prioritization for capacitance sense interface |
| US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
| US8089288B1 (en) | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
| US8058937B2 (en) | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
| US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
| US8169238B1 (en) | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
| WO2009006556A1 (en) | 2007-07-03 | 2009-01-08 | Cypress Semiconductor Corporation | Normalizing capacitive sensor array signals |
| US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
| US8487912B1 (en) | 2008-02-01 | 2013-07-16 | Cypress Semiconductor Corporation | Capacitive sense touch device with hysteresis threshold |
| US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
| US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
| US8487639B1 (en) | 2008-11-21 | 2013-07-16 | Cypress Semiconductor Corporation | Receive demodulator for capacitive sensing |
| US8866500B2 (en) | 2009-03-26 | 2014-10-21 | Cypress Semiconductor Corporation | Multi-functional capacitance sensing circuit with a current conveyor |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
| JP5636879B2 (ja) | 2010-10-29 | 2014-12-10 | 住友電気工業株式会社 | 電子回路 |
| US9268441B2 (en) | 2011-04-05 | 2016-02-23 | Parade Technologies, Ltd. | Active integrator for a capacitive sense array |
| US8906773B2 (en) * | 2012-12-12 | 2014-12-09 | Freescale Semiconductor, Inc. | Integrated circuits including integrated passive devices and methods of manufacture thereof |
| CN110945643B (zh) | 2017-07-25 | 2024-01-05 | 株式会社村田制作所 | 电容器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349999B1 (ko) * | 1990-04-24 | 2002-12-11 | 세이코 엡슨 가부시키가이샤 | 강유전체를구비한반도체장치및그제조방법 |
| JP3163761B2 (ja) | 1992-06-10 | 2001-05-08 | ヤマハ株式会社 | 集積回路装置 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JPH08181282A (ja) | 1994-12-21 | 1996-07-12 | Sony Corp | 半導体装置製造方法 |
| JP3023298B2 (ja) | 1995-10-25 | 2000-03-21 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
| KR100280288B1 (ko) | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
-
2001
- 2001-09-28 JP JP2001299816A patent/JP3553535B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-26 US US10/254,836 patent/US6788521B2/en not_active Expired - Fee Related
- 2002-09-27 TW TW091122406A patent/TW565930B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030063428A1 (en) | 2003-04-03 |
| JP2003110023A (ja) | 2003-04-11 |
| US6788521B2 (en) | 2004-09-07 |
| TW565930B (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553535B2 (ja) | 容量素子及びその製造方法 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| JP4226699B2 (ja) | 半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| KR20060050475A (ko) | 반도체장치 및 그 제조방법 | |
| US6784067B2 (en) | Method of manufacturing semiconductor device | |
| JPH05326385A (ja) | 半導体装置の製造方法 | |
| JP2003158190A (ja) | 半導体装置およびその製造方法 | |
| JP2003179139A (ja) | ポリマー内でのビア形成 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| US6514872B1 (en) | Method of manufacturing a semiconductor device | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JP4130778B2 (ja) | デュアルダマシン構造の形成方法、および半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH06295906A (ja) | 半導体装置の製造方法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP2000357743A (ja) | 半導体装置およびその製造方法 | |
| JPH1117108A (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに高周波集積回路 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |