TW565930B - Capacitor and method for fabricating the same - Google Patents
Capacitor and method for fabricating the same Download PDFInfo
- Publication number
- TW565930B TW565930B TW091122406A TW91122406A TW565930B TW 565930 B TW565930 B TW 565930B TW 091122406 A TW091122406 A TW 091122406A TW 91122406 A TW91122406 A TW 91122406A TW 565930 B TW565930 B TW 565930B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- opening
- film
- capacitor
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
565930 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圏式簡單說明) I:發明戶斤屬之技術領域3 【先前技術1 發明背景 5 本發明係有關一種使用於通訊等等用半導體積體 電路裝置之電容器,以及一種製造該電容器的方法。 通訊用半導體積體電路裝置係包括大量具有大區 域與大電容的電容器。因此,重要的是,如何增加崩 潰電壓產率與電容器之可靠度。 10 以下將參照第14A至14C圖以及第15A至15B圖 解說習知用於製造使用於通訊用半導體積體電路裝置 之電容器的方法。 舉例而言,一 Au(金)薄膜係沈積在一基材1〇〇上 並形成圖案,以形成一下部電極1〇2(第14A圖)。 15 隨後,一作為互連覆蓋薄膜與電容器介電薄膜功 能之氮化矽薄膜104係形成在其上形成有下部電極 102之基材1〇〇上(第14B圖)。 接者,一笨並環丁烯(其後亦稱為BCB)或聚醯亞 胺(其後稱為PI)之内層絕緣薄膜觸係形成在該氮化 20 矽薄膜104上。 接著 氮化矽薄膜1〇8係沈積在該内層絕緣薄 膜106上並形成圖案(第14C圖)。 隨後’以該氮切薄膜⑽料罩模,該内層絕 5 565930 玖、發明說明 緣薄膜106係被钱刻,以形成一到達氮化咳薄膜 之開口 110(第15A圖)。該内層絕緣薄膜ι〇6之蝕刻, 舉例而言,係使用添加以氟為主氣體來源之氧氣的電 漿蝕刻。電漿蝕刻後,係進行使用以氫氟酸溶液為主 5的濕式姓刻’作為用於去除钱刻所產生之殘餘碎的處 理。 接著’一上部電極112係形成在曝露於開口 u〇 内之氮化矽薄膜104上,延伸於内層絕緣薄膜1〇6上 方(第15B圖)。 10 如此製得一包含下部電極102、氮化矽薄膜104之 電谷器介電薄膜以及上部電極112的電容器。 在上述用於製造習知電容器的方法中,在蝕刻内 層絕緣薄膜106以形成開口 11〇時,下部氮化矽薄膜 104係曝露至姓刻氣氛。考量薄膜厚度之變動等等, 15於钱刻内層絕緣薄膜1〇6時,係進行前述過蝕刻。 因此,氮化矽薄膜104係在蝕刻内層絕緣薄膜1〇6 時又到損害。結果,因氮化矽薄膜丨〇4的損害而無法 形成高精確度與可靠度之電容器。 I[發^明内容^ 2〇 發明概1 本發明之一目的在於提供一種具有高電容值可控 制度與可靠度的電容器,以及一種製造該電容器的方 法。 6 玖、發明說明 一 A f本t明之—面,係、提供—種電容器,其包含 <下部電極,其係形成在一基材上;一絕緣薄膜,其係 =成在其上形成有該下部電極之該基材上 ,並在該下 4電極上具有一開口;-電容器介電薄膜,其係形成在 位於該開口内之該下部電極上,並在該開口之周圍部 、有比4開口之中心部為大的薄膜厚度;以及-上部電 極,其係形成在該電容器介電薄膜上。 入據本發明之另_面,係提供—種電容器,其包 s•下部電極,其係形成在-基材上;-第-絕緣薄膜 係t成在其上形成有該下部電極之基材上,並在 5亥下部電極上具有一第一開口;一第二絕緣薄膜,其係 开:成在4第—絕緣相上,並在該第-開α形成之區 或八有帛_開口;一電容器介電薄膜,其係形成在位 於該開口内之下部電極上,並延伸於該第二絕緣薄膜 ’及上σ卩電極,其係形成在該電容器介電薄膜 上0 、根據本發明之另一面,係提供一種製造電容器的 方法丨包含下列步驟:將_下部電極形成在—基材上; :第、邑緣薄膜形成在其上形成有該下部電極之該 土材上’將帛一絕緣薄膜形成於該第一絕緣薄膜上;形 成一開口 ’其係到達在該第:絕緣薄膜與第二絕緣薄 膜内之訂4電極;將一電容器介電薄膜形成於該下部 電極上並延伸於邊第二絕緣薄膜上方;以及將一上部 565930 玖、發明說明 電極形成在該電容器介電薄膜上。 如上所述,根據本發明,電容器介電薄膜係在用 於曝露下部電極之開口形成於内層絕緣薄膜16内後形 成,藉此,可避免電容器介電薄膜曝露於蝕刻氣氛。 5因此,可防止電容器介電薄膜之薄膜厚度内分佈與變 動,以及薄膜品質的降低。 電容器介電薄膜係選擇性在形成於内層絕緣薄膜 内之開口的周圍部較厚,藉此,可抑制因電容器介電 薄膜之覆蓋所導致之崩潰電壓、壓力阻抗等等的降低 10 〇 開口係形成於内層絕緣薄膜内之一包含用於形成下 部電極之區域的大區域内,藉此,即使當開口之周圍 部具有電容器介電薄膜之不良覆蓋部份,該等部分係 遠離於下部電極與上部電極之間。因此,電容器介電 15薄膜在崩潰電壓、壓力阻抗等等可為高可靠度。 第1圖係根據本發明第-實施例之電容器的概略截 面圖,其顯示該電容器之一結構; 第2A-2D圖以及3A-3D圖係根據本發明第一實施 例之在製造方法之步驟中之電容器的截面圖,其係顯 20 示方法; '' ^ 第4A.4B圖係用於解說製造根據本發明第-實施例 之電谷為之方法的問題; 第 5圖係根據本發明第 二實施例之電容器的概略截 8 565930 玖、發明說明 面圖,其顯示該電容器之一結構; 第6A-6C圖以及7A_7C圖係根據本發明第二實施 例之在製造方法之步驟中之電容器的截面圖,其係顯 示方法; 5 第8A-8D圖係根據本發明第三實施例之在製造方 法之步驟中之電容器的截面圖,其係顯示方法; 第9圖係根據本發明第四實施例之電容器的概略截 面圖,其顯示該電容器之一結構; 第10A-10C圖係根據本發明第四實施例之在製造方 10法之步驟中之電容器的截面圖,其係顯示方法; 第11圖係根據本發明第五實施例之電容器的概略 載面圖,其顯示該電容器之一結構; 第12A-12C圖以及13A-13B圖係根據本發明第五 實施例之在製造方法之步驟中之電容器的截面圖,其 15 係顯示方法; 第14A-14C圖以及15A-15B圖係習知在製造方法 之步驟中之電容器的截面圖,其係顯示方法。 C實施方式3 發明詳細說明 20 [第一實施例] 以下將參照第1、2A_2D以及3A-3D圖解說根據 本發明第一實施例之電容器及其製造方法。 第1圖係根據本發明第一實施例之電容器的概略 9 565930 玖、發明說明 截面圖,其顯示該電容器之一結構。第2A_2D圖以及 3A-3D圖係根據本發明第一實施例之在製造方法之步 驟中之電容器的截面圖,其係顯示方法。 首先,將參照第1圖解說根據本實施例之電容器 5 的結構。 一下部電極12係形成於一基材1〇上。一在該下 口ί5電極12上具有開口 28之氮化石夕薄膜14係形成在其 上形成有下部電極12之基材1〇上。一具有開口 24之 内層絕緣薄膜16係形成在該氮化㈣膜14上,該開 1〇 口 24具有實質上與開口 28相同的直徑。一電容器介 電薄膜30係形成在曝露於開口 24、内之下部電極 12上,並延伸於該内層絕緣薄膜16上方。一上部電 極32係形成於該電容器介電薄膜3〇上。 是在於,在開口 24 形成在下部電極12 士上所述,根據本實施例之電容器的主要特徵乃 口 24内之氮化矽薄膜14係被去除,而
〜一』τ又刿谓,吾,籍此,不會發生薄膜 旱度之内分佈與變動,故可防止薄膜品質的降低。 以及3A-3D圖解說用於製
其次’將參照第2A-2D 10 玖、發明說明 造根據本實施例之電容器的方法。 首先,一諸如300 nm厚之Au(金)薄膜係藉由如濺 鑛法而沈積於-基材1〇 i。在本案之說明書中,"基 材"係不僅指基材本身,且意指具有諸如電晶體以及形 成於其上之互連層等構件的基材。 *接著,Au薄膜係被形成圖案,以形成下部電極 12(第2A圖)。下部電極12可由形成互連層(未示出)之 相同傳導層而形成。 接著,一諸如200 nm厚之氮化矽薄膜14係藉由 諸士 CVD法而形成在其上形成有下部電極a之基材 10上(第2B圖)。氮化石夕薄膜14亦作為用於互連層之 互連覆蓋薄膜,該互連層係形成於未與形成下部電極 12同時顯示之區域内。該互連覆蓋薄膜係、—用於使互 連層與欲形成於互連層上方之内層絕緣薄膜16間產生 良子黏著,以及使互連層具高電子遷移阻抗的薄膜。 接著,一諸如2000 11瓜厚之苯並環丁烯(BCB)薄膜 或聚醯亞胺剛膜係藉由諸如旋轉塗佈法而形成於該 氮化矽薄膜14上。 上隨後’ 一諸如300 nm厚之氮化石夕薄膜18係藉由 諸如CVD法而沈積於該内層絕緣薄膜16上(第^圖) 。該氮化碎薄膜18係為用於作為在後續步驟中將内層 絕緣薄膜16形成圖案之罩模。 接著,一具有用於曝露下部電極12上方區域之開 565930 玖、發明說明 口 20的光阻圖案22係藉由光微影而形成於該氮化矽 薄膜18上。 接著,在光阻圖案22作為罩模下,將該氮化矽薄 膜18各向異性蝕刻,以去除在開口 2〇内之氮化矽薄 5膜第2D圖)。該氮化矽薄膜18可藉由使用以氟為 主之氣體的電漿蝕刻而加以蝕刻。舉例而言,該氮化 矽薄膜18係藉由使用SF6作為以氟為主之氣體,而在 SF6/CHF3 = 20 SCCm/20 sccm 之氣體流率、! Pa 室内壓 力以及100 W射頻電功率下加以蝕刻。 10 隨後,該光阻圖案22係被去除,而後,在該經圖 案化之氮化矽薄膜18作為罩模下,藉由使用諸如氧氣 之電漿蝕刻而將内層絕緣薄膜16各向異性地蝕刻。舉 例而言,該内層絕緣薄膜16係在〇2/CHF3 = 3〇 sccm/3 seem之氣體流率、1 pa室内壓力以及2〇〇 w射頻電功 15率下加以蝕刻。因此,到達氮化矽薄膜14之開口 24 係形成於該内層絕緣薄膜16内(第3A圖)。 接著,該氮化矽薄膜18,以及曝露於開口 24内之 氮化矽薄膜14係選擇性藉由使用諸如以氟為主之氣體 的電漿蝕刻加以蝕刻。因此,氮化矽薄膜18係被去除 20 ,同時開口 28係形成於氮化矽薄膜14内,且下部電 極12係曝露於開口 28内(第3B圖)。 在形成開口 24、28圖同時,可形成一到達形成於 未示出區域内之互連層的介層洞。 12 565930 玖、發明說明 隨後,一諸如200 nm厚之氮化矽薄膜係藉由諸如 CVD法而加以沈積。因此,形成氮化石夕薄膜之電容 介電薄膜30(第3C圖)。 接著,一諸如1000 nm厚之Au薄膜係沈積在該電 5 容器介電薄膜30上。 隨後,該Au薄膜係被形成圖案,以形成上部電極 32(第 3D 圖)。 在形成上部電極32同時,可形成一互連層(未示出 )’經由形成穿越氮化矽薄膜14與内層絕緣薄膜16之 1〇介層洞而連接至下部互連層。在此情況下,在形成電 容器介電薄膜3G後且形成上部電極前,在形成介層洞 區域内之電容器介電薄膜30係事先被去除。 因此,可製付根據本實施例之電容器。 如上所述,根據本實施例,在形成電容器介電薄 膜後’電容器介電薄膜在形成上部電極前係未曾曝露 至触刻氣氛,藉此,可防止薄膜厚度之内分佈與變動 ’以及薄膜品質的降低。 [第二實施例] 以下將參照第4A-4B、5、6A_6C以及I%圖解 魏據本發明第三實施敎電㈣及其f造方法。本 貫施例與顯示於第1至3 圖之根據第一實施例之電 谷器及其製造方法相同 N ^構件係以不重覆之相同的參 考表號表示,或者簡化其等之解說。 13 20 565930 玖、發明說明 第4A與4B圖係電容器之截面圖,其解說用於製 造根據第一實施例之電容器之方法的問題。第5圖係 根據本實施例之電容器的概略截面圖,其顯示該電容 器之一結構。第6A-6C以及7A-7C圖係根據本實施例 5之在製造方法之步驟中之電容器的截面圖,其係顯示 方法。 在根據第一實施例之電容器及其製造方法中,電 容器介電薄膜30係在用於曝露下部電極12之開口 24 28形成後而形成,藉此,防止電容器介電薄膜受到 10損害。 d而,在姓刻氮化石夕薄膜以形成開口 的步驟中 ,隨著蝕刻的條件,氮化矽薄膜14係亦等向性蝕刻, 以最終如第4A圖所示之側蝕刻。在此其情況下,當 15 電容器介電薄膜3G在該㈣後形成,電容器介電薄膜 30之覆蓋係在側蝕刻部分受到破壞,因而有可能降低 崩潰電壓的風險(第4B圖)。 在+本實施例中,將解說可防止電容器介電薄膜3〇 之覆蓋破壞的電容器及其製造方法。 首先,將參照第5圖解說根據本實施例之電容器 的結構。 ° 一具有在該 係形成在其 一具有開口 一下部電極12係形成一基材10上。 下部電極12上之開口 28的氮化矽薄膜14 上形成有下部電極12之該基材1〇上。 14 565930 玖、發明說明 24之内層絕緣薄膜16係形成在該氮化矽薄膜14上。 開口 24之直徑係比開口 28之直徑為大。一電容器介 電薄膜30係形成在曝露於開口 28内之下部電極12上 ,延伸於該氮化矽薄膜14與内層絕緣薄膜16上方。 5 一上部電極32係形成於該電容器介電薄膜3〇上方。 如上所述,根據本實施例之電容器的主要特徵係 在於氮化矽薄膜14係部分曝露於形成在内層絕緣薄膜 16内之開口 24的周圍部分内,使得電容器介電薄膜 3〇在開口 24的周圍部分上具有較大的有效薄膜厚度 10 。電谷器係如此被建構,藉此即使開口 24之周圍部分 的薄膜品質趨於降低,可形成具有良好覆蓋之電容器 介電薄膜30。在周圍部分之電容器介電薄膜3〇可為 較厚,藉此,可防止破裂的產生,且電容器介電薄膜 3〇可具有高可靠度。 15 接著,將參照第6A_6C以及7A-7C圖解說製造根 據本實施例之電容器的方法。 首先’以相同於諸如顯示在第2A至2D圖之製造 根據第一實施例之電容器之方法的方式,將下部電極 12、氮化矽薄膜14、内層絕緣薄膜16、氮化矽薄膜 2〇 18以及光阻圖案22形成於該基材10上(第6八圖)。
Ik後,在光阻圖案22作為罩模下,氮化石夕薄膜i 8 係藉由使用諸如以氟為主之氣體的電漿蝕刻而被各向 異性地姓刻,以去除在開口 20内之氮化矽薄膜18。 15 565930 坎、發明說明 接著,光阻圖案22係被去除,而後在圖案化之氮 化矽薄膜18作為罩模下,内層絕緣薄膜16係以含碳 飯刻氣體而各向異性地蝕刻,以形成到達在内層絕緣 薄膜16内之氮化矽薄膜14的開口 24。内層絕緣薄膜 5 16可藉由使用諸如氧氣與添加5 _ 20%之諸如三氟甲 烷(CHF3)、八氟環丁烷(c^Fs)或其他類似之物的以氟為 主氣體的電漿:韻刻而加以|虫刻。 内層絕緣薄膜16係在上述條件下加以钱刻,藉此 ’一為產生於發生蝕刻之反應内之副產物的一聚合物 1〇係黏著至開口 24的内壁(内層絕緣薄膜16之蝕刻表面 )。因此,係形成〇·5至2 μιη厚聚合物之側壁沈積薄 膜26(第6Β圖)。 側壁沈積薄膜26亦可藉由增加用於姓刻之偏壓功 率來執行在近似離子研磨之條件下的蝕刻,而形成於 15 開口 24的内壁上。 接著’曝露於開口 24内之氮化矽薄膜18以及氮 化石夕薄膜14係藉由使用諸如以氟為主之氣體的電漿蝕 刻而被選擇性地蝕刻。因此,氮化矽薄膜18係被去除 ’而具有開口直徑比開口 24小之開口 28係形成於氮 20化矽薄膜14内(第6C圖)。 依據姓刻的條件,氮化矽薄膜14亦被等向性蝕刻 ’而側壁沈積薄膜26係如同屋簷延伸於氮化矽薄膜 14上方之結構係常常形成如第6C圖所示。在此情況 16 565930 玖、發明說明 下,較佳係控制侧壁沈積薄膜26之薄膜厚度、餘刻的 條件等等,使得欲形成於氮化矽薄膜14内之開口 28 可具有欲形成於内層絕緣薄膜16内之開口 24為小的 開口直徑。 5 隨後’ _側壁沈積薄膜26⑽由使用-聚合物去 除劑之蝕刻而被選擇性地去除。因此,氮化矽薄膜14 之上表面的一部分係曝露於開口 24内(第7人圖)。 接著,藉由諸如CVD方法沈積一諸如2〇〇 nm厚 之氮化石夕薄膜。因此,形成氮化石夕薄膜之電容器介電 10 薄膜30(第7B圖)。 接著,藉由諸如濺鍍法將一諸如1〇〇〇 nm厚之Au 薄膜沈積於該電容器介電薄膜3〇上。 隨後,該Au薄膜係被形成圖案,以形成上部電極 32(第 7C 圖)。 15 如上所述,在形成電容器介電薄膜30後,在形成 上部電極32前,電容器介電薄膜3〇係未曝露至蝕刻 氣氛或受到損害。 如上所述,根據本實施例,電容器介電薄膜可在 開口的周圍部分具有較大有效的厚度,藉此,即使在 2 〇薄膜品質傾向降低之開口的周圍部分内亦不會產生破 4。因此’電容器介電薄膜在崩潰電壓、壓力阻抗等 等可具有高可靠度。在形成電容器介電薄膜3〇後,在 形成上部電極32前,電容器介電薄膜3G係未曝露至 17 565930 玖、發明說明 蝕刻礼氛及文到㈣,藉此,可抑制薄膜厚度的不均 一性’且電容器介電薄膜3G係具有較高的可靠度。 在本實施例中,側蝕刻係發生於蝕刻氮化矽薄膜 14,形成開口28。然而,根據本實施例之製造電容器 5的方法係適用於當氮切薄膜14係在不產生側韻刻之 條件下的情況。亦即,藉由使用根據本實施例之製造 去了改良在開口 28周圍部分之電容器介電薄膜 3〇的覆蓋且因此可改良可靠度。 [第三實施例] 以下將參照第8A至8D圖解說製造根據本發明第 二實施例之電容器的方法。與顯示於第丨至7C圖之根 據第一至第三實施例之電容器及其製造方法相同的構 件係以不重覆之相同的參考表號表示,或者簡化其等 之解說。 15 第8A-8D圖係根據本發明第三實施例之在製造方 法之步驟中之電容器的截面圖,其係顯示方法。 在本實施例中,將解說用於製造顯示於第1圖之 電谷器的另一方法。 首先,以相同於如製造根據顯示於第2A至2D圖 20 之第一實施例之電容器之方法的方式,形成下部電極 12、氮化矽薄膜14、内層絕緣薄膜16、氮化矽薄膜 18以及光阻圖案22(第8A圖)。 接著,以光阻圖案22作為罩模,藉由使用諸如以 18 565930 玖、發明說明 氟為主之氣體的電漿蝕刻而將氮化矽薄膜18各向異性 地钱刻’以去除在開口 2〇内之氮化碎薄膜1 $。
Ik後’在去除光阻圖案22後,内層絕緣薄膜j 6 係以形成圖案之氮化矽薄膜18作為罩模,而藉由使用 5諸如氧氣之電漿蝕刻而各向異性地蝕刻。藉此,形成 在内層絕緣薄膜16内之到達氮化矽薄膜14的開口 24( 第8B圖)。 當内層絕緣薄膜16在上述條件下蝕刻時,並未形 成在第二實施例所描述之側壁沈積薄膜26。 1〇 隨後,氮化矽薄膜18以及曝露於開口 24内之氮 化矽薄膜14係藉由使用諸如以氟為主之氣體的電漿蝕 刻而加以蝕刻。藉此,氮化矽薄膜18係被去除,且開 口 28係形成於在開口 24内之氮化矽薄膜14内(第 圖)。 15 隨著蝕刻條件的不同,氮化矽薄膜14亦可等向性 蝕刻,而内層絕緣薄膜16係如同屋簷延伸於氮化矽薄 膜14上方之結構係常常形成如第8C圖所示。在此情 況下,開口 28係具有比開口 24為大之開口直徑。 接著,内層絕緣薄膜16係藉由具有等向性蝕刻構 20件之蝕刻而稍為地蝕刻,以使開口 24之開口直彳⑤大於 開口 28之開口直徑。因此,氮化矽薄膜14之上表面 的一部分係曝露於開口 24内(第8D圖)。為了等向性 地蝕刻内層絕緣薄膜16,可使用以添加以氟為主之氣 19 565930 玖、發明說明 體之來源之氧氣之氣體的電漿姓刻。舉例而言,内層 絕緣薄膜16係以CHR作為以氟為主之氣體,^ 〇2/CHF3=3〇 sccm/3 SCCm 之氣體流率、2 _ 4 pa 之腔室 内壓以及200 W射頻電功率下加以蝕刻。 至 5 接著,以相同於如製造顯示於帛%與7C圖之根 據本發明第二實施例之電容器之方法的方式,形成電 容器介電薄膜30與上部電極32。 如上所述,根據本實施例,電容器介電薄膜可在 開口之周圍部分具有較大的薄膜厚度,藉此,在薄膜 10品質傾向降低之開口的周圍部分係不會發生破裂。因 =’電容器介電薄膜在崩潰電壓與壓力阻抗係為高可 A度。在形成電容器介電薄膜後,電容器介電薄膜在 T成上部電極前係不再曝露錢職氛與受到損害, ^ 可抑制薄膜厚度的不均一性,其使電容器介電 15薄膜具有較高的可靠度。 [第四實施例] 以下將參照第9以及第1〇A至1〇圖解說根據本發 明第四實施例之電容器及其製造方法。本實施例與顯 丁於第1至8D圖之根據第一至第三實施例之電容器 及其製造方法相同的構件係以不重覆之相同的參考表 號表示,或者簡化其等之解說。 第9圖係根據本實施例之電容器的概略截面圖,其 頁不°亥電谷器之一結構。第10A-10C圖係根據本實施 20 565930 玖、發明說明 例之在製造方法之步驟中之電容器的截面圖,其係顯 示方法。 首先將多照第9圖解說根據本實施例之電容器的 結構。 5 根據本實施例之電容器在基本結構上係與根據第一 實施例之電容器相同。根據本實施例之電容器的主要 特徵在於,氮切_ M在開π %内具有比内層絕 緣薄膜16下方為小的薄膜厚度。此特徵係、基於製造根 據本實施例之電容器之方法的特徵。 1〇 隨後,將參照第1〇Α至10圖解說製造根據本實施 例之電容器的方法。 首先,以相同於如製造顯示於第2Α至2D圖之根 據第-實施例之電容器之方法的方式,將下部電極η 、氮化矽薄膜14、内層絕緣薄膜16、氮化矽薄膜 15以及光阻圖案22形成於一基材10上(第10A圖)。然而 ’在本實施例中,氮化㈣膜18之薄膜厚度係相等於 或大於氮化石夕薄膜14的薄臈厚度。舉例而言,氮化石夕 薄臈14與氮化矽薄膜18兩者係具有3〇〇11111的厚度。 接著,以光阻圖案22作為一罩模,藉由使用諸如 以氟為主之氣體的電漿蝕刻而將氮化矽薄膜18各向異 性地蝕刻,以去除在開口 2〇内之氮化矽薄膜Μ。 隨後,光阻圖案22係被去除,而後以形成圖案之 氮化矽薄膜18作為一罩模,將内層絕緣薄膜16加以 21 玖、發明說明 J以形成到達氮化石夕薄膜14之開口 24(第1 〇B圖) 在此時,内層絕緣薄膜16係以添加有以氟為主之氣 體來源之氧氣的氣體加以蝕刻。藉此,内層絕緣薄膜 16係被稍為等向性地蝕刻,以形成如第1〇B圖所示之 5氮化矽薄膜18係如同屋簷延伸於内層絕緣薄膜16上 方之結構。舉例而言,内層絕緣薄膜16係被側钱刻約 〇·5 - 2 μηι 〇 接著,氮化矽薄膜18,以及曝露於開口 24内之氮 化石夕薄膜14係藉由使用諸如以氟為主之氣體的電聚触 10刻而各向異性地關。藉此,氮㈣薄膜18係被去除 ,而開口 28係形成於開口 24内之氮化矽薄膜14内(第 10C 圖)。 在此時,由於在内層絕緣薄膜16内之開口 24係比 在氮化石夕薄m 18内者為大,氮化石夕薄膜14係亦在形 15成氮切薄膜18之屋J的區域内被稍為地關。舉例 而言,當300 nm厚之氮化石夕薄膜14、18被蚀刻約35〇 nm時’ 6亥氮化石夕薄膜14在該氮化石夕薄膜j 8之屋層下 方仍留有約250 nm的厚度。 接著,以相同於如製造顯示於第7B以及7c圖之 根據第二實施例之電容器之方法的方式,形成電容器 介電薄膜30以及上部電極32。 如上所述,根據本實施例,電容器介電薄膜在開口 的周圍部分可具有較大有效的厚度,藉此,即使在薄 22 565930 玖、發明說明 膜品質傾向降低之開口的周圍部分亦不會發生破裂。 因此,電容器介電薄膜在崩潰電壓與壓力阻抗可為高 可靠的。在形成電容器介電薄膜3G後,在形成上部= 極32前,電容器介電薄膜3〇係不再曝露至蚀刻氣氛 5與受到損害,藉此,可抑制薄膜厚度的不均一性,而 使電容器介電薄膜30具有較高的可靠度。 [苐五實施例] 以下將參照第11、12A至12C以及13A至13B圖 解說根據本發明第五實施例之電容器及其製造方法。 10本實施例與顯示於第1至i〇c圖之根據第一至第四實 施例之電容器及其製造方法相同的構件係以不重覆之 相同的參考表號表示,或者簡化其等之解說。 第11圖係根據本實施例之電容器的概略截面圖, 其顯不其一結構。第12A_12C圖以及13A-13B圖係根 15據本實施例之在製造方法之步驟中之電容器的截面圖 ’其係顯示方法。 首先,將參照第11圖解說根據本實施例之電容器 的結構。 一下部電極12係形成於一基材1〇上。一具有在 2〇含有形成下部電極12之區域内之開口 28的氮化石夕薄 膜14(氮化矽薄膜14a)係形成在其上形成有下部電極 12之基材10上。氮化矽薄膜14(氮化矽薄膜14b)係亦 形成於下部電極12之側壁上。具有與開口 28之開口 23 565930 玖、發明說明 直梭實質相同之開Π 24的内層絕緣薄膜16係形成於 該氮切薄膜Ua上。在曝露於開口 24、28内之下部 電極12上,係形成一電容器介電薄膜30,其係延伸 於該氮化石夕薄膜14b與内層絕緣薄膜16上方。一上部 5電極32係形成於該電容器介電薄膜30上。 如上所述,在根據本實施例之電容器以及根據第 =實施例之電容器中,在開D 24内之氮切薄膜14 係被去除,卿成於該下部電極12 ±所形成之電容器 介電薄膜3G’延伸於該内層絕緣薄膜16上方。亦即 1〇 ,在根據本實施例之電容器中,形成開口 24、28,以 經由内層絕緣薄冑16以及氮化石夕薄膜14料下部電 極12’而後形成電容器介電薄膜3〇。因此,在形成開 口 24、28之步驟時,電容器介電薄膜3〇係不會受到 損害,藉此,可防止薄膜厚度之内面分佈與變動,以 15 及薄膜品質的降低。 再者,開口 24、28係形成於含有形成下部電極12 之區域的寬區域内。因此,即使當開口 24的周圍部分 包含電容器介電薄膜3G之覆蓋為差的區域時,該等區 域可充分地與下部電極12以及上部電極32分離開來 20 。因此,電容器介電薄膜在崩潰電壓、壓力阻抗等等 上可為局可靠的。 接著,將參照第12Α至12C以及13Α至13Β圖解 說製造根據本實施例之電容器的方法。 24 玖、發明說明 首先,以相同於如製造根據顯示於第2A至2D圖 之第-實施例之電容器之方法的方式,將下部電極二 、氮化矽薄膜14、内層絕緣薄臈16、氮化矽薄膜18 以及光阻圖案22形成於基材1G上(第12A圖)。在此 時,光阻圖案之開口 20係具有—包含使下部電極Η 形成於其内之區域的區域。 隨後,以該光阻圖案22作為_罩模,氮化石夕薄膜 18係糟由使用諸如以氟為主之氣體的電㈣刻而被各 向異性地_,以去除在開口 20内之氮化石夕薄膜18 〇 接著在去除光阻圖案22後,而後以圖案化之氮 化石夕薄膜18作為—罩模,該㈣絕緣薄膜16係藉由 使用諸,氧氣之電聚钱刻而被各向異性地姓刻。因此 i達氮化⑨14之開口 24係形成於劾層絕緣薄膜 15 16 内(第 12B 圖)。 接著氮化石夕薄膜18,以及曝露於開口 ^内之氮 化石夕薄膜14係藉由使用諸如以氟為主之氣體的電㈣ Γ以㈣。^此’氮切薄膜18係被去除,具有實 20 友田/開口 24之開口 28的氮化石夕薄膜14a,以及 見化夕薄膜14b係形成於該下部電極12之側壁上(第 12C 圖)。 在此姓刻中,gp伯扣 I7使鼠化矽薄膜14a應該被側蝕刻 電容器介電薄膣 、0之覆蓋減少將不會影響電容器特 25 565930 玖、發明說明 性,此乃由於氮化矽薄膜14a並未位於該下部電極12 上。 接著,藉由諸如CVD方法而沈積一諸如2〇〇 nm 厚之氮化矽薄膜。藉此,形成氮化矽薄膜之電容器介 5 電薄膜30(第13A圖)。 隨後,藉由諸如濺鍍法而將諸如1〇〇〇 nm厚之Au 薄膜沈積於該電容器介電薄膜3()上。 隨後,該Au薄膜係被形成圖案,以形成上部電極 32(第 13B 圖)。 如上所述,根據本實施例,在形成電容器介電薄 膜後,電容器介電薄膜在形成上部電極前係不再曝露 至钱刻氣氛,藉此,可防止薄膜厚度的内分佈與變動 。形成於内層絕緣薄膜16之開口 24係具有一含有使 下部電極形成於其内之區域的大區域,藉此,即使當 ::’ 24之周圍部分具有電容器介電薄膜30之不良覆 蓋的一分,遠等部分可被遠離於下部電極12與上部電 & 32之間。因此’電容器介電薄臈在崩潰電壓、壓力 阻抗等等可為高可靠的。 【圖式簡單說明】 2〇 第1圖係根據本發明第—實施例之電容器的概略截 面圖’其顯示該電容器之一結構; 第2A-2D圖以及3A_3D圖係根據本發明第一實施 例之在製造方法之步驟中之電容器的截面圖,其係顯 26 565930 玖、發明說明 示方法; 第4A-4B圖係用於解說製造根據本發明第一實施例 之電容器之方法的問題; 第5圖係根據本發明第二實施例之電容器的概略截 5面圖,其顯示該電容器之一結構; 第6A-6C圖以及7a-7C圖係根據本發明第二實施 例之在製造方法之步驟中之電容器的截面圖,其係顯 示方法; 第8A-8D圖係根據本發明第三實施例之在製造方 1〇法之步驟中之電容器的截面圖,其係顯示方法; 第9圖係根據本發明第四實施例之電容器的概略截 面圖,其顯示該電容器之一結構; 第10A-10C圖係根據本發明第四實施例之在製造方 法之步驟中之電容器的截面圖,其係顯示方法; 15 第11圖係根據本發明第五實施例之電容器的概略 截面圖,其顯示該電容器之一結構; 第12A-12C圖以及13A-13B圖係根據本發明第五 實施例之在製造方法之步驟中之電容器的截面圖,其 係顯示方法; 20 第14A-14C圖以及15A-15B圖係習知在製造方法 之步驟中之電容器的截面圖,其係顯示方法。 27 565930 玖、發明說明 【囷式之主要元件代表符號表】 10… 基材 108 · •氮化石夕薄膜 12 下部電極 110 ♦ ♦開口 14 * 氮化碎薄膜 112 * *上部電極 16 * 内層絕緣薄膜 18 ♦ 氮化砍薄膜 20 ♦ 開口 22* * 光阻圖案 24 * 開口 26 * 側壁沈積薄膜 28 * 開口 30… 電容器介電薄膜 32* * 上部電極 100 級 102 * 下部電極 104 · 氮化砍薄膜 106 内層絕緣薄膜 28
Claims (1)
- 565930 拾、申請專利範圍 i 一種電容器,其包含: 一下部電極,其係形成在一基材上; ;'絕緣賴’其_成在其上形成有該下部電 極之-亥基材上,並在該下部電極上具有一開口; 5 + 一電容器介電薄膜,其係形成在位於該開口内 之°亥下°卩電極上’並在該開口之周圍部具有比該開 口之中心部為大的薄膜厚度;以及 上部電極,其係形成在該電容器介電薄膜上 〇 10 2· 一種電容器,其包含: 一下部電極,其係形成在一基材上; A 一第-絕緣賴’其係形成在其上形成有該下 4電極之基材上,並在該下部電極上具有—第 〇 ; 币 一第二絕緣薄膜,其係形成在該第一絕緣薄膜 上’並在該第一開口形成之區域具有一第二開口. -電容器介電薄膜,其係形成在位於該開口内 之下部電極上,並延伸於該第二絕緣薄膜上方;以 及 , 0 一上部電極,其係形成在該電容器介電薄膜上 〇 如申睛專利範圍第2項之電容器,其中, 该第二開口係比該第一開口為大,且該第一絕 緣薄膜之一上表面係曝露在該第二開口之周圍部分 29 3 565930 10 15 20 拾、申請專利範圍 4·如申請專利範圍第3項之電容器,其中, *在形成該第二開口之區域内之該第—絕緣薄膜 的薄膜厚度係比該第二絕緣薄膜下方之區域内者為 薄。 5·如申請專利範圍第2項之電容器,其中, 。亥第^ 口與第二開口係形成在含有形成下部 電極之區域的區域内;且其進一步包含: 一形成在該下部電極之側壁上的側壁絕緣薄膜 ,該側壁絕緣薄膜係由與該第一絕緣薄膜相同之絕 緣缚膜所形成且與該第一絕緣薄膜分離開來。 6·如申請專利範圍第1項之電容器,其中, 該第-絕緣薄膜係為一覆蓋絕緣薄膜,其係覆 盍形成在該基材上而不同與形成下部電極之區域的 區域内的互連或電極。 8. …"亥第-絕緣薄膜係為_覆蓋絕緣薄膜,其係覆 =成在該基材上而不同與形成下部電極之區域的 區域内的互連或電極 種製造電容㈣方法,其包含下列步驟: 將一下部電極形成在一基材上; 將一第-絕緣薄膜形成在其上形成有 冰上; 电 極之該基材上; 一絕緣薄膜上; 將一第二絕緣薄膜形成於該第 30 拾、申請專利範圍 I成% σ ’其係到達在該第_絕緣薄膜與第 絕緣薄膜内之該下部電極; 將-電容器介電薄膜形成於該下部電極上,並 延伸於該第二絕緣薄臈上方;以及 將-上部電極形成在該電容器介電薄膜上。 睛寻利範圍第8項之方法,其中, ”在形成該開口的步驟中,該開口係在該第二絕 緣薄臈内形成比在第_絕緣薄膜内之開口直徑為大 的開口直徑。 10 10·如申請專利範圍帛9項之方法,其中, ★ 7成4開Π的步驟係包含在用於將—側壁沈積 薄膜形成在該钱刻表面的條件下㈣該第二絕緣薄 膜的步驟,以该第二絕緣薄膜與該側壁沈積薄膜作 15 為罩板㈣4第—絕緣薄膜的步驟;以及去除該側 2沈積薄膜的步驟。 [1 •如申請專利範圍第1〇項之方法,其中, ★在㈣該第二絕緣薄膜的步驟中,該側壁沈積 ★膜係藉由執#在含有碳成份氣體之氣氛内的银刻 而形成。 20 9. 12·如申請專利範圍第9項之方法,其中, 形成忒開口的步驟係包含蝕刻該第二絕緣薄膜 的二邊’以4第二絕緣薄膜作為罩模#刻該第-絕 薄膜的步驟;以及在含有等向姓刻構成之條件下 J °亥第一絕緣薄膜,藉此增加在該第二絕緣薄膜 31 5 拾、申請專利範圍 内之開口開口直徑的步驟。 3·如申請專利範圍第10項之方法,其中, 在蝕刻該第一絕緣薄膜的步驟中,該第一絕緣 蓴膜係在第一絕緣薄膜之钱刻亦側向進行的條件下 進行蝕刻,藉此側向後移該第一絕緣薄膜。 4·如申請專利範圍第12項之方法,其中, 10 ^在蝕刻該第一絕緣薄膜的步驟中,該第一絕緣 薄膜係在第-絕緣薄膜之㈣亦側向進行的條件下 進仃蝕刻,藉此側向後移該第一絕緣薄膜。 汝申a月專利範圍第13項之方法,其中, 該側壁沈積薄膜係被去除,藉此緩和該第一絕 緣薄膜之側向後移量。 16·如申請專利範圍第14項之方法,其中, 15 該側壁沈積薄膜係被去除,藉此緩和該第一絕 緣薄膜之側向後移量。 •如申請專利範圍第9項之方法, η 々其進-步包含,在 形成該第二絕緣薄膜的步驟後,形成 下部電極上方之開口之第一 @ μ # ,、有在该 其中, 之第二絕緣薄膜的步驟;且 20 薄膜作為罩疒之二’匕含在含有以該第三絕緣 相作為#之4向_構成的條件下 絕緣薄膜的步驟;以及以該第丄亥第一 钮刻該第-絕緣薄膜的步驟。…緣相作為罩模 18·如申請專利範圍第17項之方法,其中, 32 拾、申請專利範圍 用於峨第-絕緣薄膜=步驟中,職刻係在 執行,藉此%❹Πα Ί二料_的條件下 1…請專利範二 兮=形成開口的步驟中’開口係形成在—含有使 忒下邛電極形成於其内之區域的區域内。 2〇.如申請專利範圍第19項之方法,其中, 10 在形成開口的步驟中,開口係被形成,同時該 第一絕緣薄膜之側壁絕緣薄膜係形成在該下部電極 之側壁上。 33
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001299816A JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW565930B true TW565930B (en) | 2003-12-11 |
Family
ID=19120501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091122406A TW565930B (en) | 2001-09-28 | 2002-09-27 | Capacitor and method for fabricating the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US6788521B2 (zh) |
JP (1) | JP3553535B2 (zh) |
TW (1) | TW565930B (zh) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US7312616B2 (en) | 2006-01-20 | 2007-12-25 | Cypress Semiconductor Corporation | Successive approximate capacitance measurement circuit |
US20070176903A1 (en) * | 2006-01-31 | 2007-08-02 | Dahlin Jeffrey J | Capacitive touch sensor button activation |
US8067948B2 (en) * | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
US7721609B2 (en) | 2006-03-31 | 2010-05-25 | Cypress Semiconductor Corporation | Method and apparatus for sensing the force with which a button is pressed |
US8537121B2 (en) | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
US8089472B2 (en) * | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
JP4972349B2 (ja) * | 2006-06-29 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
US8040321B2 (en) | 2006-07-10 | 2011-10-18 | Cypress Semiconductor Corporation | Touch-sensor with shared capacitive sensors |
US9507465B2 (en) * | 2006-07-25 | 2016-11-29 | Cypress Semiconductor Corporation | Technique for increasing the sensitivity of capacitive sensor arrays |
US9766738B1 (en) | 2006-08-23 | 2017-09-19 | Cypress Semiconductor Corporation | Position and usage based prioritization for capacitance sense interface |
US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US8089288B1 (en) | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
US8058937B2 (en) | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
WO2009006556A1 (en) | 2007-07-03 | 2009-01-08 | Cypress Semiconductor Corporation | Normalizing capacitive sensor array signals |
US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8169238B1 (en) * | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
US8487912B1 (en) | 2008-02-01 | 2013-07-16 | Cypress Semiconductor Corporation | Capacitive sense touch device with hysteresis threshold |
US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
US8487639B1 (en) | 2008-11-21 | 2013-07-16 | Cypress Semiconductor Corporation | Receive demodulator for capacitive sensing |
US8866500B2 (en) | 2009-03-26 | 2014-10-21 | Cypress Semiconductor Corporation | Multi-functional capacitance sensing circuit with a current conveyor |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
JP5636879B2 (ja) | 2010-10-29 | 2014-12-10 | 住友電気工業株式会社 | 電子回路 |
US9268441B2 (en) | 2011-04-05 | 2016-02-23 | Parade Technologies, Ltd. | Active integrator for a capacitive sense array |
US8906773B2 (en) * | 2012-12-12 | 2014-12-09 | Freescale Semiconductor, Inc. | Integrated circuits including integrated passive devices and methods of manufacture thereof |
DE112018000336T5 (de) | 2017-07-25 | 2019-09-19 | Murata Manufacturing Co., Ltd. | Kondensator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100349999B1 (ko) * | 1990-04-24 | 2002-12-11 | 세이코 엡슨 가부시키가이샤 | 강유전체를구비한반도체장치및그제조방법 |
JP3163761B2 (ja) | 1992-06-10 | 2001-05-08 | ヤマハ株式会社 | 集積回路装置 |
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
JPH08181282A (ja) | 1994-12-21 | 1996-07-12 | Sony Corp | 半導体装置製造方法 |
JP3023298B2 (ja) | 1995-10-25 | 2000-03-21 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
KR100280288B1 (ko) | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
-
2001
- 2001-09-28 JP JP2001299816A patent/JP3553535B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-26 US US10/254,836 patent/US6788521B2/en not_active Expired - Fee Related
- 2002-09-27 TW TW091122406A patent/TW565930B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20030063428A1 (en) | 2003-04-03 |
US6788521B2 (en) | 2004-09-07 |
JP2003110023A (ja) | 2003-04-11 |
JP3553535B2 (ja) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW565930B (en) | Capacitor and method for fabricating the same | |
JP6089374B2 (ja) | 半導体装置の作製方法 | |
KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
US6884736B2 (en) | Method of forming contact plug on silicide structure | |
JP2003142576A (ja) | 半導体装置およびその製造方法 | |
JP3202657B2 (ja) | 半導体装置の製造方法 | |
JP2004022551A (ja) | 半導体素子の製造方法 | |
JP4209477B2 (ja) | 半導体装置の作製方法 | |
US20090160022A1 (en) | Method of fabricating mim structure capacitor | |
KR100300046B1 (ko) | 반도체소자의제조방법 | |
JP3775771B2 (ja) | 半導体装置の製造方法 | |
JP4209822B2 (ja) | 液晶表示装置の作製方法及びel表示装置の作製方法 | |
KR100964116B1 (ko) | 반도체소자의 제조방법 | |
KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
TW200421418A (en) | Method for manufacturing semiconductor device | |
JPH0448644A (ja) | 半導体装置の製造方法 | |
KR100971325B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 | |
WO2006061875A1 (ja) | 半導体装置の製造方法 | |
JP2000082740A (ja) | 半導体装置の製造方法 | |
KR20020045261A (ko) | 커패시터 제조 방법 | |
JPH09237832A (ja) | 半導体装置の製造方法 | |
KR20050009643A (ko) | 반도체 소자의 제조 방법 | |
JPH11204526A (ja) | 半導体装置及びその製造方法 | |
JP2001257215A (ja) | 電界効果トランジスタ及びゲート電極の形成方法 | |
KR20030056118A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |