JPH06295906A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06295906A JPH06295906A JP5106199A JP10619993A JPH06295906A JP H06295906 A JPH06295906 A JP H06295906A JP 5106199 A JP5106199 A JP 5106199A JP 10619993 A JP10619993 A JP 10619993A JP H06295906 A JPH06295906 A JP H06295906A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- via hole
- opening
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
るヴィアホールは、開口端を等方性エッチングによりラ
ウンド状に或いはホールの側壁全体にテーパーをつけ
る。このため前者では、ヴィアホールの開口面積の増
加、高温Al 埋め込み時のAl の流れの悪さ、或いは後
者では下層配線表面の開口面積の減少という課題があ
る。 【構成】ヴィアホールに対応する開口パターンを持つ第
1レジストをマスクに、層間絶縁膜をエッチングし、下
層配線に垂直に達する開口部を形成する。第1レジスト
を残し、第2レジストを塗布後、エッチバックして開口
部を埋める第2レジストの高さを層間絶縁膜と同じ高さ
にする。テーパーRIEにより、第1レジストの後退を
利用し開口部の途中までテーパーをつけた後、残ったレ
ジストを除去し、上部はテーパー、下部は垂直の側壁を
持つヴィアホールを得る。
Description
に関するもので、特にLSI等において、層間絶縁膜を
挟んで形成される下層配線と上層配線とを、電気的に接
続するためのヴィアホール(Via hole スルーホールと
同じ)形成工程に使用される。
層配線とを電気的に接続するために、層間絶縁膜に下層
配線に達するヴィアホールと呼ばれる開口部を設け、上
層配線形成時に、該開口部に導電部材を埋め込んで、上
層配線と下層配線との接続をしている。半導体装置の高
集積化、微細化が進むに伴い、ヴィアホールの占める面
積の縮小化が要求されているが、アスペクト比の増大と
共にヴィアホールの開口端に鋭い段差があると、上層配
線の段切れ等が発生しやすくなる。これを防止するた
め、一般にヴィアホールの開口端にラウンドやテーパー
をつけることが行われている。このような従来技術につ
いて図面を参照して説明する。
程を示す断面図である。図6(a)に示すように、半導
体基板14上に絶縁膜13を介して、所定のパターンを
有する下層配線11を形成する。次に層間絶縁膜12を
堆積し、レジストエッチバック法で平坦化する。次に同
図(b)に示すように、通常のフォトリソグラフィ技術
で、層間絶縁膜12上に、下層配線に接続される個々の
ヴィアホールに対応した開口を有するレジストパターン
(マスク)15を形成する。
を用い、ウェットエッチング技術(NH4 FとHF)に
より、層間絶縁膜12の上部を等方性エッチングを行な
い、凹状で内周壁がラウンド形状のラウンド開口部16
a(ウェットエッチングされた部分)を形成する。次
に、図7(d)に示すように、レジストマスク15をマ
スクにして、通常のRIE(Reactive ion etching)法
により、残りの層間絶縁膜を垂直にエッチングし、垂直
開口部16bを形成する。 図8(e)に示すように、
引き続きレジストマスク15を通常のレジスト剥離方法
で除去してヴィアホール16が得られる。
るラウンド開口部16aを拡大した断面図である。等方
性エッチングのため、垂直方向と横方向(サイド方向)
のエッチング量がほぼ等しく、図9に示すθ1 はほぼ45
°になる。
造工程を示す断面図である。
4上に絶縁膜23を介して、下層配線21を形成する。
次に層間絶縁膜22を堆積し、レジストエッチバック法
で平坦化する。次に同図(b)に示すように、通常のフ
ォトリソグラフィ技術で、層間絶縁膜22上に下層配線
に接続される個々のヴィアホールに対応した開口を有す
るレジストマスク25を形成する。
マスク25をマスクにして、通常のテーパードリアクテ
ィブイオンエッチング(テーパーRIE)で、ヴィアホ
ール26を開口する。次に同図(d)に示すように、通
常のレジスト剥離法で、レジストマスク25を除去し
て、ヴィアホール26が得られる。
まれた領域の拡大断面図で、同図に示すように、側壁
が、基板主面に対し、θ2 =約75°のテーパーを有する
ヴィアホール26が得られる。
ィアホールの開口端側壁をラウンド形状にするため、等
方性のウェットエッチング或いはケミカルドライエッチ
ング(CDE)等により形成するので、レジストマスク
の開口端より横方向へサイドエッチングされ、層間絶縁
膜12の表面の開口面積が大きくなる。例えば、厚さ1.
5μmの層間絶縁膜に、開口部の断面が( 3× 3)μm
2 のレジストマスクで、ヴィアホールを形成するとき、
ラウンド開口部のエッチング深さを 0.6μm とすると、
ヴィアホール開口面は( 3+ 0.6× 2)×( 3+ 0.6×
2)μm 2 となる。隣り合うヴィアホールの開口端と開
口端との間に 3μm の間隔を取ると、隣り合う下層配線
間の間隔は 4.2μm とする必要があり、微細化に対応で
きなくなる。
において、ラウンド形状の側壁にAl がたまり、流れに
くくなり、埋め込み不足にもなる。
に、ヴィアホールの側壁がテーパーを持ち、Al がたま
ることもなく、また開口部上端の寸法は下層配線と同寸
法とするので、微細化にも対応できる。しかしヴィアホ
ールの底面、すなわち下層配線表面の開口面積が小さく
なるので、Al を埋め込んだときのヴィアホール抵抗が
大きくなり、高速化に対応できず、またエレクトロマイ
グレーション耐性も低下する。
例では、配線の段切れ等を防止するため、ヴィアホール
の上部にラウンド開口部を設けるが、等方性エッチング
によるため、開口面の径(断面が長方形のときは一辺の
長さ)がエッチング量だけ増加し、微細化に対応できな
い。また高温Al 埋め込みにおいては、ラウンド側壁で
Al の流れが悪く、Al の埋め込み不足となる場合があ
る。
一様なテーパーを持ちAl 埋め込み不足は改善され、テ
ーパーRIEで形成するので、開口面の径はエッチング
によってほとんど増加せず、微細化に対応できる。しか
し下層配線表面の開口面積が減少し、ヴィアホール抵抗
が増大し、エレクトロマイグレーション耐性も低下す
る。
程の第1及び第2従来例の問題点に鑑みなされたもの
で、第1従来例で起こるヴィアホール開口面の径の増大
及びAl 埋め込み不足を防止できると共に、第2従来例
に見られるヴィアホール抵抗増を抑え、これにより微細
化に対応できかつ歩留まりや信頼性を向上できる半導体
装置の製造方法を提供することを目的とする。
造方法は、半導体基板上に層間絶縁膜を挟んで形成され
る下層配線と上層配線とを電気的に接続するためのヴィ
アホールを形成する半導体装置の製造方法において、
(a)前記下層配線上に層間絶縁膜を形成する工程と、
(b)層間絶縁膜上に、前記ヴィアホールに対応する開
口を有する第1のレジストマスクを形成する工程と、
(c)第1のレジストマスクを用い、層間絶縁膜を異方
性エッチングし、下層配線に達する開口部を形成する工
程と、(d)第1のレジストマスクを残し、前記開口部
を充填すると共に第1のレジストマスクを覆う第2のレ
ジストを塗布する工程と、(e)開口部を埋める第2の
レジストが層間絶縁膜と同じ高さになるまで第2のレジ
ストをエッチバックする工程と、(f)テーパードリア
クティブイオンエッチングにより、開口部側壁の上部に
テーパーをつける工程と、(g)第1レジストマスクと
第2レジストとを剥離する工程とを具備することを特徴
とするものである。
ヴィアホール上部(例えば開口部の深さの40%位)の側
壁には、第2従来例とほぼ同様のテーパーをつけ、残り
の下方部分(例えば開口部の深さの60%位)を垂直に形
成する。
1ないし図4に例示するように、ヴィアホールに対応す
る開口を有する第1レジストマスク35を用いて、下層
配線31に達する開口部36cを垂直に形成する(図2
(c)参照)。次にレジストを剥離せず、第1レジスト
マスク35aを残した状態で、新たに第2レジスト37
を塗布し、低温でべーキングし溶剤等を蒸発させるが、
露光や現像は行なわない。このためレジスト37のエッ
チングレートは、残した第1レジストマスク35aのエ
ッチングレートに比し速くなる(図2(d)参照)。次
に第2レジスト37をエッチバックし、開口部に埋め込
んでいる第2レジストの表面を、層間絶縁膜32と同一
面にする(図3(e))。次に従来例2とほぼ同様のテ
ーパーRIEにより、開口部に露出する第1レジストマ
スク面と第2レジスト面とを後退させながらヴィアホー
ル上部にテーパーをつけるこの方法で形成されたヴィア
ホールは、上部開口面の径の増加は極めて少なく、テー
パーを有するためAL 埋め込み不足は改善される。また
下層配線表面におけるヴィアホールの開口面積は、該下
層配線幅と等しく、ヴィアホール抵抗は増大せず、これ
らにより歩留まりや信頼性の低下を防止できる。
板34上に絶縁膜33を介して、スパッタリングまたは
蒸着により、所定のパターンを有するAl 系金属からな
る下層配線31が形成される。その上にプラズマCVD
法により、層間絶縁膜(SiO2 等)32が堆積され
る。さらにエッチングレートが層間絶縁膜とほぼ等しい
レジストを全面に塗布した後、エッチバックして層間絶
縁膜32を平坦にする。
上に通常のフォトリソグラフィ法で、所定位置(設計で
決められた位置)で下層配線31と連結するヴィアホー
ルに対応した開口を有する第1レジストパターン(以下
第1レジストマスクと呼ぶ)を形成する。この実施例で
は、開口は、辺の長さが約( 1.5〜 2)μm の正方形
で、ポジ型レジストを使用する。
スク35をマスクとし、層間絶縁膜32を、通常のRI
E法で異方性エッチングして、基板34に垂直に下層配
線31に達する開口部36cを形成する。
トマスク35aを残したまま、新しく第2のレジスト
(ポジ)37を通常のスピンコート法により塗布し、開
口部36cを充填すると共に第1レジストマスク35a
を覆うようにする。なお第1レジストマスクは露光、現
像及びプラズマ照射により、塗布したときのレジストに
対し変質しているので、符号35を35aとする。第2
レジスト37を塗布後、90℃〜 100℃の低温でベーク
し、レジスト中の溶剤等を蒸発させる。この状態では、
第2レジスト37のエッチングレートは、第1レジスト
マスク35aのそれより速い。
ク法(圧力 1.7Torr 〜 2Torr 、反応ガスO2 、CH
F3 、CF4 等の混合ガス)により、開口部36を埋め
ている第2レジスト37の高さ(表面)を、層間絶縁膜
32と同じ高さ(同一面)にする。
退法のテーパーRIEで、ヴィアホール上部にテーパー
をつける。本実施例では、第2従来例で使用したテーパ
ーコントロールができる市販のRIE装置を使用し、層
間絶縁膜32の厚さの上方40%位までの部分に65°〜75
°のテーパーをつける。またレジスト後退法は、周知の
ようにエッチング中に第1レジストマスク35a及び第
2レジスト37もエッチングされるような条件下で処理
をすることである。
ガス等を利用する灰化法により、残った第1レジストマ
スク35a及び第2レジスト37を除去し、ヴィアホー
ル36が得られる。
ィアホール36の拡大断面図である。ヴィアホールの深
さt1 =約 1.5μm 、上部テーパーθ3 =65°〜75°、
ヴィアホールの断面D2 =( 1.5〜 2)2 μm 2 、
t2 :t3 = 4: 6である。
により、全面にAl 膜を堆積すると共に約 400℃の高温
とし、ヴィアホール内へAl が流れ込むようにする。次
に通常のフォトリソグラフィ法によりAl 膜をパターニ
ングして、上層配線を形成する。
できた。
に、65°〜75°のテーパーをつけた。ラウンド開口部を
有する第1従来例に比較して、高温Al 埋め込みにおい
て、ヴィアホール内へAL が流れやすくなり、Al の埋
め込み不足は防止できた。
ングのラウンド開口部に比し、横方向のエッチング量は
微少であって、エッチングによる開口径の増加は、極め
て少なく、第1従来例に比し配線間隔も狭くできる。従
って微細化、高集積化に対応できるし、チップ面積の縮
小もできるので、コストの低減につながる。
垂直にしてヴィアホール底面の径を下層配線の寸法
(幅)と同じにしたので、側壁すべてにテーパーを有す
る第2従来例に比べて、下層配線表面の開口面積が広く
かつ垂直であるので、ヴィアホール抵抗の増大を防止で
き、デバイスの高速化に対応できる。
ーション耐性の低下を防止でき、信頼性を向上できる。
第1の従来例で起こるヴィアホール開口面の径の増大、
及びAl の埋め込み不足を防止できると共に、第2従来
例に見られるヴィアホール抵抗増を抑え、これらにより
微細化に対応でき、かつ歩留まりや信頼性を向上できる
半導体装置の製造方法を提供することができた。
の製造方法における製造工程を示す断面図である。
を示す断面図である。
造工程を示す断面図である。
す断面図である。
である。
装置の製造方法における製造工程を示す断面図である。
造工程を示す断面図である。
す断面図である。
である。
体装置の製造方法における製造工程を示す断面図であ
る。
く製造工程を示す断面図である。
拡大断面図である。
Claims (1)
- 【請求項1】半導体基板上に層間絶縁膜を挟んで形成さ
れる下層配線と上層配線とを電気的に接続するためのヴ
ィアホールを形成する半導体装置の製造方法において、
前記下層配線上に層間絶縁膜を形成する工程と、層間絶
縁膜上に、前記ヴィアホールに対応する開口を有する第
1のレジストマスクを形成する工程と、第1のレジスト
マスクを用い、層間絶縁膜を異方性エッチングし、下層
配線に達する開口部を形成する工程と、第1のレジスト
マスクを残し、前記開口部を充填すると共に第1のレジ
ストマスクを覆う第2のレジストを塗布する工程と、開
口部を埋める第2のレジストが層間絶縁膜と同じ高さに
なるまで第2のレジストをエッチバックする工程と、テ
ーパードリアクティブイオンエッチングにより、開口部
側壁の上部にテーパーをつける工程と、第1レジストマ
スクと第2レジストとを剥離する工程とを具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5106199A JPH06295906A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5106199A JPH06295906A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06295906A true JPH06295906A (ja) | 1994-10-21 |
Family
ID=14427504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5106199A Pending JPH06295906A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06295906A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100351445B1 (ko) * | 1999-12-20 | 2002-09-09 | 주식회사 하이닉스반도체 | 유기물질을 이용한 콘택홀 형성방법 |
CN101958308A (zh) * | 2009-07-14 | 2011-01-26 | 瑞萨电子株式会社 | 半导体器件 |
CN103594416A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成双镶嵌结构的方法 |
-
1993
- 1993-04-08 JP JP5106199A patent/JPH06295906A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100351445B1 (ko) * | 1999-12-20 | 2002-09-09 | 주식회사 하이닉스반도체 | 유기물질을 이용한 콘택홀 형성방법 |
CN101958308A (zh) * | 2009-07-14 | 2011-01-26 | 瑞萨电子株式会社 | 半导体器件 |
CN103594416A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成双镶嵌结构的方法 |
CN103594416B (zh) * | 2012-08-13 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种形成双镶嵌结构的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
JP3553535B2 (ja) | 容量素子及びその製造方法 | |
US5904569A (en) | Method for forming self-aligned vias in multi-metal integrated circuits | |
JP3309783B2 (ja) | 半導体装置の製造方法 | |
JP2505961B2 (ja) | 半導体構造用のスタッドを形成する方法および半導体デバイス | |
JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
JPH0821581B2 (ja) | 半導体装置の製造方法 | |
US5593921A (en) | Method of forming vias | |
JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
KR19980081534A (ko) | 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법 | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
US6228755B1 (en) | Semiconductor device, and manufacturing method therefor | |
JPH0563940B2 (ja) | ||
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
JP2000307001A (ja) | 半導体装置の製造方法 | |
US5423939A (en) | Method for forming contact plugs in integrated circuits | |
JP3312604B2 (ja) | 半導体装置の製造方法 | |
US5427982A (en) | Method for fabricating a semiconductor device | |
JPH06295906A (ja) | 半導体装置の製造方法 | |
JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
US6340844B1 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
JP3367490B2 (ja) | 半導体装置の製造方法 | |
JP2000216242A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20071008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20131008 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |