JP3532325B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3532325B2 JP3532325B2 JP26263395A JP26263395A JP3532325B2 JP 3532325 B2 JP3532325 B2 JP 3532325B2 JP 26263395 A JP26263395 A JP 26263395A JP 26263395 A JP26263395 A JP 26263395A JP 3532325 B2 JP3532325 B2 JP 3532325B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- contact plug
- bit line
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＤＲＡＭセルに関し
て、特にビット線を先に形成し、後からメモリセルキャ
パシタをビット線より上部に形成するＣＯＢ（Capacito
r Over Bit-line ）型メモリセルの製造方法に関する
て、特にビット線を先に形成し、後からメモリセルキャ
パシタをビット線より上部に形成するＣＯＢ（Capacito
r Over Bit-line ）型メモリセルの製造方法に関する
【０００２】
【従来の技術】半導体記憶装置、特にダイナミックＲＡ
Ｍは年々大規模集積化が進んでいる。それに伴って単位
記憶素子の占める面積がますます縮小傾向にあり、リー
ド・ライトに十分なメモリセルキャパシタ容量（２０ｆ
Ｆ以上）を得るためにセルの３次元化は必須であり、ト
レンチ型キャパシタ及びスタック型キャパシタを用いた
セル構造が一般化している。従来のスタック型キャパシ
タの製造方法として、例えば、M.Sakao et al.,"A CAPA
CITOR-OVER-BIT-LINE(COB) CELL WITH A HEMISPHERICAL
-GRAIN STORAGE NODEFOR 64Mb DRAMs",IEDM Technical
Digest,pp.655-658,1990 に記載のＣＯＢ(Capacitor Ov
er Bit-Line) 型メモリセルが提案されている。
Ｍは年々大規模集積化が進んでいる。それに伴って単位
記憶素子の占める面積がますます縮小傾向にあり、リー
ド・ライトに十分なメモリセルキャパシタ容量（２０ｆ
Ｆ以上）を得るためにセルの３次元化は必須であり、ト
レンチ型キャパシタ及びスタック型キャパシタを用いた
セル構造が一般化している。従来のスタック型キャパシ
タの製造方法として、例えば、M.Sakao et al.,"A CAPA
CITOR-OVER-BIT-LINE(COB) CELL WITH A HEMISPHERICAL
-GRAIN STORAGE NODEFOR 64Mb DRAMs",IEDM Technical
Digest,pp.655-658,1990 に記載のＣＯＢ(Capacitor Ov
er Bit-Line) 型メモリセルが提案されている。
【０００３】以下、図面を用いて詳細に説明する。図２
７にＣＯＢ型メモリセルの平面図を、図２８に図２７の
メモリセルの斜め上方からの俯瞰図を、図２９、３０、
３２にＣＯＢ型メモリセル製造の各工程における図２７
の切断線Ａ−Ａ’に沿う断面図を、図３１にＣＯＢ型メ
モリセル製造の一工程における図２７の切断線Ｂ−Ｂ’
に沿う断面図をそれぞれ示す。
７にＣＯＢ型メモリセルの平面図を、図２８に図２７の
メモリセルの斜め上方からの俯瞰図を、図２９、３０、
３２にＣＯＢ型メモリセル製造の各工程における図２７
の切断線Ａ−Ａ’に沿う断面図を、図３１にＣＯＢ型メ
モリセル製造の一工程における図２７の切断線Ｂ−Ｂ’
に沿う断面図をそれぞれ示す。
【０００４】まず、シリコン基板１１上にＬＯＣＯＳ法
を用いて素子分離酸化膜１３を形成し、同時に素子領域
１４が形成される。次に、ゲート酸化膜（図示せず）を
形成し、このゲート酸化膜上に上部及び側壁が酸化シリ
コン膜で覆われたポリシリコンゲート電極１９を形成す
る。次に、素子領域１４上に、ゲート電極１９に対して
自己整合的にコンタクトホールを開口し、ポリシリコン
膜を堆積してインターコネクト５０を形成する（図２
９）。
を用いて素子分離酸化膜１３を形成し、同時に素子領域
１４が形成される。次に、ゲート酸化膜（図示せず）を
形成し、このゲート酸化膜上に上部及び側壁が酸化シリ
コン膜で覆われたポリシリコンゲート電極１９を形成す
る。次に、素子領域１４上に、ゲート電極１９に対して
自己整合的にコンタクトホールを開口し、ポリシリコン
膜を堆積してインターコネクト５０を形成する（図２
９）。
【０００５】次に、第１の層間絶縁膜５１を全面に堆積
し、ビット線コンタクトパタン５２を用いて第１の層間
絶縁膜５１をパターニングしてビット線コンタクトホー
ル５３を形成し、ビット線コンタクトホール５３内部に
不純物を導入したポリシリコン５４を充填する。次に、
タングステンポリサイドを用いてビット線５５を形成す
る（図３０）。
し、ビット線コンタクトパタン５２を用いて第１の層間
絶縁膜５１をパターニングしてビット線コンタクトホー
ル５３を形成し、ビット線コンタクトホール５３内部に
不純物を導入したポリシリコン５４を充填する。次に、
タングステンポリサイドを用いてビット線５５を形成す
る（図３０）。
【０００６】次に、ビット線５５上の全面に第２の層間
絶縁膜５６を堆積し、平滑化する。次に、ストレージノ
ードコンタクト５７を開口し、インターコネクト５０と
接続するＨＳＧ(HemiSpherical-Grain) ストレージノー
ド５８を形成する（図３１）。
絶縁膜５６を堆積し、平滑化する。次に、ストレージノ
ードコンタクト５７を開口し、インターコネクト５０と
接続するＨＳＧ(HemiSpherical-Grain) ストレージノー
ド５８を形成する（図３１）。
【０００７】次に、全面に酸化シリコン薄膜及び窒化シ
リコン薄膜からなるキャパシタ絶縁膜（図示せず）を形
成し、次にポリシリコンを堆積してプレート電極５９を
形成する。次に、全面に第３の層間絶縁膜６０を堆積
し、メタル配線６１を形成する（図３２）。
リコン薄膜からなるキャパシタ絶縁膜（図示せず）を形
成し、次にポリシリコンを堆積してプレート電極５９を
形成する。次に、全面に第３の層間絶縁膜６０を堆積
し、メタル配線６１を形成する（図３２）。
【０００８】
【発明が解決しようとする課題】従来技術を用いたＤＲ
ＡＭメモリセルにおいて、以下の５つの問題点が上げら
れる。 (1) インターコネクト５０をビット線５５の下部に挿入
することによりビット線コンタクト５２の高さが増大
し、アスペクト比が増大する。
ＡＭメモリセルにおいて、以下の５つの問題点が上げら
れる。 (1) インターコネクト５０をビット線５５の下部に挿入
することによりビット線コンタクト５２の高さが増大
し、アスペクト比が増大する。
【０００９】(2) ビット線コンタクト５２がビット線か
ら拡散層まで達しており、そのためにビット線コンタク
トのアスペクト比が増大する。 (3) インターコネクト５０は隣接する素子領域のビット
線コンタクト６２と近接して形成されており、合わせズ
レによってインターコネクト５０とビット線コンタクト
内部のポリシリコン５４がショートする可能性がある。
ら拡散層まで達しており、そのためにビット線コンタク
トのアスペクト比が増大する。 (3) インターコネクト５０は隣接する素子領域のビット
線コンタクト６２と近接して形成されており、合わせズ
レによってインターコネクト５０とビット線コンタクト
内部のポリシリコン５４がショートする可能性がある。
【００１０】(4) ビット線コンタクト５２をゲート電極
１９に対して自己整合的に形成しておらず、ビット線と
ゲート電極のショートを引き起こす可能性がある。 (5) インターコネクト５０を形成するための新たなリソ
グラフィー工程を必要とし、工程数増加に結びつく。
１９に対して自己整合的に形成しておらず、ビット線と
ゲート電極のショートを引き起こす可能性がある。 (5) インターコネクト５０を形成するための新たなリソ
グラフィー工程を必要とし、工程数増加に結びつく。
【００１１】本発明の目的は、以上のような従来技術の
問題点をふまえて、ＣＯＢ型ＤＲＡＭセルの形成に際し
てキャパシタコンタクト及びビット線コンタクトのアス
ペクト比を低減でき、かつ、合わせズレの影響を受けに
くく、かつ、余分な工程数の増加を招かないメモリセル
の構造及び製造方法を提供することにある。
問題点をふまえて、ＣＯＢ型ＤＲＡＭセルの形成に際し
てキャパシタコンタクト及びビット線コンタクトのアス
ペクト比を低減でき、かつ、合わせズレの影響を受けに
くく、かつ、余分な工程数の増加を招かないメモリセル
の構造及び製造方法を提供することにある。
【００１２】
【課題を解決するための手段】以上のような目的を達成
するための本発明によるＣＯＢ型ＤＲＡＭセルは、半導
体基板と、半導体基板上に形成された素子領域を区画す
る素子分離酸化膜と、素子領域上に形成され、ゲート電
極がワード線に接続したデータ転送用のＭＯＳＦＥＴ
と、素子分離酸化膜及びＭＯＳＦＥＴを覆う第１の層間
絶縁膜と、素子領域及び素子分離酸化膜上に延在し、Ｍ
ＯＳＦＥＴの一方のソース／ドレイン拡散層に達する第
１のコンタクトホールと、素子領域上でＭＯＳＦＥＴの
他方のソース／ドレイン拡散層に達する第２のコンタク
トホールと、第１のコンタクトホールを充填する第１の
導電体プラグと、第２のコンタクトホールを充填する第
２の導電体プラグと、第１の層間絶縁膜と第１の導電体
プラグと第２の導電体プラグを覆う第２の層間絶縁膜
と、第２の層間絶縁膜に形成され、素子分離酸化膜の上
方で第１の導電体プラグに達するビット線コンタクトホ
ールと、ビット線コンタクトホールを充填する第３の導
電体プラグと、第２の層間絶縁膜及び第３の導電体プラ
グ上に形成されるビット線と、第２の層間絶縁膜及びビ
ット線上に形成された第３の層間絶縁膜と、第３の層間
絶縁膜及び第２の層間絶縁膜を貫通して形成され、第２
の導電体プラグに達するストレージノードコンタクト
と、第３の層間絶縁膜及びストレージノードコンタクト
上に順次形成されたストレージノード電極と、キャパシ
タ絶縁膜と、プレート電極とを具備するものである。
するための本発明によるＣＯＢ型ＤＲＡＭセルは、半導
体基板と、半導体基板上に形成された素子領域を区画す
る素子分離酸化膜と、素子領域上に形成され、ゲート電
極がワード線に接続したデータ転送用のＭＯＳＦＥＴ
と、素子分離酸化膜及びＭＯＳＦＥＴを覆う第１の層間
絶縁膜と、素子領域及び素子分離酸化膜上に延在し、Ｍ
ＯＳＦＥＴの一方のソース／ドレイン拡散層に達する第
１のコンタクトホールと、素子領域上でＭＯＳＦＥＴの
他方のソース／ドレイン拡散層に達する第２のコンタク
トホールと、第１のコンタクトホールを充填する第１の
導電体プラグと、第２のコンタクトホールを充填する第
２の導電体プラグと、第１の層間絶縁膜と第１の導電体
プラグと第２の導電体プラグを覆う第２の層間絶縁膜
と、第２の層間絶縁膜に形成され、素子分離酸化膜の上
方で第１の導電体プラグに達するビット線コンタクトホ
ールと、ビット線コンタクトホールを充填する第３の導
電体プラグと、第２の層間絶縁膜及び第３の導電体プラ
グ上に形成されるビット線と、第２の層間絶縁膜及びビ
ット線上に形成された第３の層間絶縁膜と、第３の層間
絶縁膜及び第２の層間絶縁膜を貫通して形成され、第２
の導電体プラグに達するストレージノードコンタクト
と、第３の層間絶縁膜及びストレージノードコンタクト
上に順次形成されたストレージノード電極と、キャパシ
タ絶縁膜と、プレート電極とを具備するものである。
【００１３】更に、本発明のＣＯＢ型ＤＲＡＭセルの製
造方法としては、半導体基板上に素子分離酸化膜を形成
する工程と、素子分離酸化膜によって区画された素子領
域上に、ゲート電極がワード線に接続したデータ転送用
のＭＯＳＦＥＴを形成する工程と、ＭＯＳＦＥＴ及び素
子分離酸化膜上に第１の層間絶縁膜を形成する工程と、
素子領域及び素子分離酸化膜上に延在し、ＭＯＳＦＥＴ
の一方のソース／ドレイン拡散層に達する第１のコンタ
クトホール及び素子領域上でＭＯＳＦＥＴの他方のソー
ス／ドレイン拡散層に達する第２のコンタクトホール
を、第１の層間絶縁膜に同時に形成する工程と、第１の
コンタクトホールを充填する第１の導電体プラグを形成
する工程と、第２のコンタクトホールを充填する第２の
導電体プラグを形成する工程と、第１の層間絶縁膜及び
第１の導電体プラグ及び第２の導電体プラグ上に第２の
層間絶縁膜を形成する工程と、第２の層間絶縁膜に、素
子分離酸化膜の上方で第１の導電体プラグに達するビッ
ト線コンタクトホールを形成する工程と、ビット線コン
タクトホールを第３の導電体プラグで充填する工程と、
第２の層間絶縁膜及び第３の導電体プラグ上にビット線
を形成する工程と、第２の層間絶縁膜及びビット線上に
第３の層間絶縁膜を形成する工程と、第３の層間絶縁膜
及び第２の層間絶縁膜を貫通して、第２の導電体プラグ
に達するストレージノードコンタクトを形成する工程
と、第３の層間絶縁膜及びストレージノードコンタクト
上にストレージノード電極、キャパシタ絶縁膜、プレー
ト電極を順次形成してキャパシタを形成する工程とを具
備することを特徴としている。
造方法としては、半導体基板上に素子分離酸化膜を形成
する工程と、素子分離酸化膜によって区画された素子領
域上に、ゲート電極がワード線に接続したデータ転送用
のＭＯＳＦＥＴを形成する工程と、ＭＯＳＦＥＴ及び素
子分離酸化膜上に第１の層間絶縁膜を形成する工程と、
素子領域及び素子分離酸化膜上に延在し、ＭＯＳＦＥＴ
の一方のソース／ドレイン拡散層に達する第１のコンタ
クトホール及び素子領域上でＭＯＳＦＥＴの他方のソー
ス／ドレイン拡散層に達する第２のコンタクトホール
を、第１の層間絶縁膜に同時に形成する工程と、第１の
コンタクトホールを充填する第１の導電体プラグを形成
する工程と、第２のコンタクトホールを充填する第２の
導電体プラグを形成する工程と、第１の層間絶縁膜及び
第１の導電体プラグ及び第２の導電体プラグ上に第２の
層間絶縁膜を形成する工程と、第２の層間絶縁膜に、素
子分離酸化膜の上方で第１の導電体プラグに達するビッ
ト線コンタクトホールを形成する工程と、ビット線コン
タクトホールを第３の導電体プラグで充填する工程と、
第２の層間絶縁膜及び第３の導電体プラグ上にビット線
を形成する工程と、第２の層間絶縁膜及びビット線上に
第３の層間絶縁膜を形成する工程と、第３の層間絶縁膜
及び第２の層間絶縁膜を貫通して、第２の導電体プラグ
に達するストレージノードコンタクトを形成する工程
と、第３の層間絶縁膜及びストレージノードコンタクト
上にストレージノード電極、キャパシタ絶縁膜、プレー
ト電極を順次形成してキャパシタを形成する工程とを具
備することを特徴としている。
【００１４】上述のごとく、ＣＯＢ型ＤＲＡＭセルにお
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
【００１５】更に、本発明のポリシリコンプラグはゲー
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。更に、本発明の
ポリシリコンプラグの形成は独立したリソグラフィー工
程を必要とせず、工程数を削減するという効果がある。
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。更に、本発明の
ポリシリコンプラグの形成は独立したリソグラフィー工
程を必要とせず、工程数を削減するという効果がある。
【００１６】
【発明の実施の形態】つづいて、本発明の最良の実施形
態を図１〜図２６を参照して説明する。図１は本発明の
半導体記憶装置の平面図である。すなわち、半導体基板
１１上に素子領域１４が素子分離酸化膜１３により区画
されている。複数のＭＯＳトランジスタのゲート電極に
相当するワード線１９は図中縦方向に延在しており、ビ
ット線３３は図中横方向に延在している。ビット線３３
よりさらに上の層には、ストレージキャパシタ４１が形
成されている。ビット線３３とＭＯＳトランジスタのソ
ース・ドレインとはプラグ２８にて接続されており、ス
トレージキャパシタ４１とＭＯＳトランジスタのソー
ス、ドレインとはプラグ２８と同層のプラグ（図示せ
ず）およびそのプラグに達するプラグ３６により接続さ
れている。
態を図１〜図２６を参照して説明する。図１は本発明の
半導体記憶装置の平面図である。すなわち、半導体基板
１１上に素子領域１４が素子分離酸化膜１３により区画
されている。複数のＭＯＳトランジスタのゲート電極に
相当するワード線１９は図中縦方向に延在しており、ビ
ット線３３は図中横方向に延在している。ビット線３３
よりさらに上の層には、ストレージキャパシタ４１が形
成されている。ビット線３３とＭＯＳトランジスタのソ
ース・ドレインとはプラグ２８にて接続されており、ス
トレージキャパシタ４１とＭＯＳトランジスタのソー
ス、ドレインとはプラグ２８と同層のプラグ（図示せ
ず）およびそのプラグに達するプラグ３６により接続さ
れている。
【００１７】続いて、本発明の製造工程を示す。半導体
基板１１上に、ＳＴＩ（Shallow Trench Isolation）技
術を用いて、図２の素子領域パタン１２を用いて素子分
離酸化膜１３を形成し、素子分離酸化膜１３によって区
画される素子領域１４が形成される。なお、図３、図４
はそれぞれ図２における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿
う断面図である。
基板１１上に、ＳＴＩ（Shallow Trench Isolation）技
術を用いて、図２の素子領域パタン１２を用いて素子分
離酸化膜１３を形成し、素子分離酸化膜１３によって区
画される素子領域１４が形成される。なお、図３、図４
はそれぞれ図２における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿
う断面図である。
【００１８】次に、素子領域１４上に６ｎｍ程度のゲー
ト酸化膜（図示せず）を形成し、５０ｎｍ程度のＰのド
ープされた第１のポリシリコン膜１５、１００ｎｍ程度
のタングステンシリサイド膜１６、１００ｎｍ程度の第
１の窒化シリコン膜１７を順次堆積する。次に図５に示
したゲート電極パタン１８を用いて第１の窒化シリコン
膜１７、タングステンシリサイド膜１６、Ｐのドープさ
れた第１のポリシリコン膜１５をパターニングし、ＭＯ
ＳＦＥＴのゲート電極１９を形成する。次に、Ａｓを例
えば20keV 、5E13cm-2程度イオン注入し、ソース・ドレ
イン拡散層領域２０を形成する。次に、３０ｎｍ程度の
第２の窒化シリコン膜２１を全面に堆積し、エッチバッ
ク法を用いて、ゲート電極１９の側壁部にサイドウォー
ルを形成する。なお、図６、図７はそれぞれ図５におけ
る切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う断面図である。
ト酸化膜（図示せず）を形成し、５０ｎｍ程度のＰのド
ープされた第１のポリシリコン膜１５、１００ｎｍ程度
のタングステンシリサイド膜１６、１００ｎｍ程度の第
１の窒化シリコン膜１７を順次堆積する。次に図５に示
したゲート電極パタン１８を用いて第１の窒化シリコン
膜１７、タングステンシリサイド膜１６、Ｐのドープさ
れた第１のポリシリコン膜１５をパターニングし、ＭＯ
ＳＦＥＴのゲート電極１９を形成する。次に、Ａｓを例
えば20keV 、5E13cm-2程度イオン注入し、ソース・ドレ
イン拡散層領域２０を形成する。次に、３０ｎｍ程度の
第２の窒化シリコン膜２１を全面に堆積し、エッチバッ
ク法を用いて、ゲート電極１９の側壁部にサイドウォー
ルを形成する。なお、図６、図７はそれぞれ図５におけ
る切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う断面図である。
【００１９】次に、図８、図９に示すように、全面に２
５０ｎｍ程度の第１のＢＰＳＧ膜２２を堆積し、第１の
窒化シリコン膜１７をストッパーとして、ＣＭＰ（Chem
icalMechanical Polishing ）法を用いて表面を平坦化
する。
５０ｎｍ程度の第１のＢＰＳＧ膜２２を堆積し、第１の
窒化シリコン膜１７をストッパーとして、ＣＭＰ（Chem
icalMechanical Polishing ）法を用いて表面を平坦化
する。
【００２０】次に、図１０のプラグパタン２４を用い
て、全面にフォトレジストマスク２３を形成した後、Ｂ
ＰＳＧ／ＳｉＮのエッチングレート比が２０以上の選択
ＲＩＥ(Reactive Ion Etching)技術を用いて、ゲート電
極に対して自己整合的に、第１のＢＰＳＧ膜２２をパタ
ーニングする。なお、図１１、図１２はそれぞれ図１０
における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う断面図であ
る。
て、全面にフォトレジストマスク２３を形成した後、Ｂ
ＰＳＧ／ＳｉＮのエッチングレート比が２０以上の選択
ＲＩＥ(Reactive Ion Etching)技術を用いて、ゲート電
極に対して自己整合的に、第１のＢＰＳＧ膜２２をパタ
ーニングする。なお、図１１、図１２はそれぞれ図１０
における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う断面図であ
る。
【００２１】次に、図１３、図１４に示すように、フォ
トレジストマスク２３を除去し、全面に２５０ｎｍ程度
のＰをドープした第２のポリシリコン膜２５を堆積し、
第１の窒化シリコン膜１７及び第１のＢＰＳＧ膜２２を
ストッパーとして、ＣＭＰ法を用いて表面を平坦化す
る。
トレジストマスク２３を除去し、全面に２５０ｎｍ程度
のＰをドープした第２のポリシリコン膜２５を堆積し、
第１の窒化シリコン膜１７及び第１のＢＰＳＧ膜２２を
ストッパーとして、ＣＭＰ法を用いて表面を平坦化す
る。
【００２２】次に、全面に１５０ｎｍ程度の第２のＢＰ
ＳＧ膜２６を堆積し、図１５に示すビット線コンタクト
パタン２７を用いて第２のＢＰＳＧ膜２６をパターニン
グし、ＣＶＤ法を用いて第２のＢＰＳＧ膜２６の開口部
に露出した第２のポリシリコン膜２５上に２００ｎｍ程
度の第１のタングステン膜２８を選択成長させる。次
に、第２のＢＰＳＧ膜２６をストッパーとして、ＣＭＰ
法を用いて第１のタングステン膜２８と第２のＢＰＳＧ
膜２６の上端が同じ高さになるまで平坦化する。なお、
図１６、図１７はそれぞれ図１５における切断線Ｂ−
Ｂ' 、Ｃ−Ｃ' に沿う断面図である。
ＳＧ膜２６を堆積し、図１５に示すビット線コンタクト
パタン２７を用いて第２のＢＰＳＧ膜２６をパターニン
グし、ＣＶＤ法を用いて第２のＢＰＳＧ膜２６の開口部
に露出した第２のポリシリコン膜２５上に２００ｎｍ程
度の第１のタングステン膜２８を選択成長させる。次
に、第２のＢＰＳＧ膜２６をストッパーとして、ＣＭＰ
法を用いて第１のタングステン膜２８と第２のＢＰＳＧ
膜２６の上端が同じ高さになるまで平坦化する。なお、
図１６、図１７はそれぞれ図１５における切断線Ｂ−
Ｂ' 、Ｃ−Ｃ' に沿う断面図である。
【００２３】次に、全面に２０ｎｍ程度のバリアメタル
（図示せず）、１００ｎｍ程度の第２のタングステン膜
２９、１５０ｎｍ程度の第３の窒化シリコン膜３０を順
次堆積し、図１８に示すビット線パタン３１を用いて、
第３の窒化シリコン膜３０、第２のタングステン膜２９
をパターニングし、ビット線３３を形成する。次に、全
面に３０ｎｍ程度の第４の窒化シリコン膜３２を堆積
し、エッチバック法を用いてビット線３３の側壁部にサ
イドウォールを形成する。なお、図１９、図２０はそれ
ぞれ図１８における切断線Ｂ−Ｂ' 、Ｃ−Ｃ' に沿う断
面図である。
（図示せず）、１００ｎｍ程度の第２のタングステン膜
２９、１５０ｎｍ程度の第３の窒化シリコン膜３０を順
次堆積し、図１８に示すビット線パタン３１を用いて、
第３の窒化シリコン膜３０、第２のタングステン膜２９
をパターニングし、ビット線３３を形成する。次に、全
面に３０ｎｍ程度の第４の窒化シリコン膜３２を堆積
し、エッチバック法を用いてビット線３３の側壁部にサ
イドウォールを形成する。なお、図１９、図２０はそれ
ぞれ図１８における切断線Ｂ−Ｂ' 、Ｃ−Ｃ' に沿う断
面図である。
【００２４】次に、４００ｎｍ程度の第３のＢＰＳＧ膜
３４を全面に堆積し、ＣＭＰ法を用いてビット線３３上
の第３のＢＰＳＧ膜３４が１５０ｎｍ程度の厚さになる
ように平坦化を行う。次に、ＢＰＳＧ／ＳｉＮのエッチ
ングレート比が２０以上の選択ＲＩＥ(Reactive Ion Et
ching)技術を用いて、図２１に示すストレージノードコ
ンタクトパタン３５を用いて、ビット線３３に対して自
己整合的に、第３のＢＰＳＧ膜３４、第２のＢＰＳＧ膜
２６をパターニングし、第３のＢＰＳＧ膜３４、第２の
ＢＰＳＧ膜２６の開口部に露出した第２のポリシリコン
膜２５上に、ＣＶＤ法を用いて５５０ｎｍ程度の第３の
タングステン膜３６を選択成長させる。次に、第３のＢ
ＰＳＧ膜３４をストッパーとして、ＣＭＰ法を用いて第
３のタングステン膜３６と第３のＢＰＳＧ膜３４が同じ
高さになるまで平坦化する。なお、図２２、図２３はそ
れぞれ図２１における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う
断面図である。
３４を全面に堆積し、ＣＭＰ法を用いてビット線３３上
の第３のＢＰＳＧ膜３４が１５０ｎｍ程度の厚さになる
ように平坦化を行う。次に、ＢＰＳＧ／ＳｉＮのエッチ
ングレート比が２０以上の選択ＲＩＥ(Reactive Ion Et
ching)技術を用いて、図２１に示すストレージノードコ
ンタクトパタン３５を用いて、ビット線３３に対して自
己整合的に、第３のＢＰＳＧ膜３４、第２のＢＰＳＧ膜
２６をパターニングし、第３のＢＰＳＧ膜３４、第２の
ＢＰＳＧ膜２６の開口部に露出した第２のポリシリコン
膜２５上に、ＣＶＤ法を用いて５５０ｎｍ程度の第３の
タングステン膜３６を選択成長させる。次に、第３のＢ
ＰＳＧ膜３４をストッパーとして、ＣＭＰ法を用いて第
３のタングステン膜３６と第３のＢＰＳＧ膜３４が同じ
高さになるまで平坦化する。なお、図２２、図２３はそ
れぞれ図２１における切断線Ａ−Ａ' 、Ｃ−Ｃ' に沿う
断面図である。
【００２５】次に、全面に２００ｎｍ程度の第１の窒化
タングステン膜３７を堆積し、図２４に示すストレージ
ノードパタン３８を用いてパターニングする。次に酸化
膜換算で０．４ｎｍ程度のＢＳＴＯ膜３９、１００ｎｍ
程度の第２の窒化タングステン膜４０を全面に順次堆積
し、ストレージキャパシタ４１が完成する。なお、図２
５、図２６はそれぞれ図２４における切断線Ａ−Ａ' 、
Ｃ−Ｃ' に沿う断面図である。
タングステン膜３７を堆積し、図２４に示すストレージ
ノードパタン３８を用いてパターニングする。次に酸化
膜換算で０．４ｎｍ程度のＢＳＴＯ膜３９、１００ｎｍ
程度の第２の窒化タングステン膜４０を全面に順次堆積
し、ストレージキャパシタ４１が完成する。なお、図２
５、図２６はそれぞれ図２４における切断線Ａ−Ａ' 、
Ｃ−Ｃ' に沿う断面図である。
【００２６】次に、本発明の第２の実施例を以下に示
す。第２の実施例におけるビット線形成後のＣ−Ｃ' に
沿う断面図を図３３に示す。図３３は本発明の第１の実
施例における図２０に対応している。この構造は図１０
のプラグパタン２４の代わりに図３４に示すプラグパタ
ン４２を用いて、ゲート電極に対して自己整合的に第１
のＢＰＳＧ膜２２をパターンニングする。従って、第１
の実施例よりも小さなポリシリコンプラグを形成するこ
とができる。これによって、ビット線容量を低減するこ
とができる。また、コンタクトホールのパターンニング
に際し、開口部に露出したＳＴＩ素子分離酸化膜を例え
ば５０ｎｍ程度オーバーエッチングする。従って、ポリ
シリコンプラグと半導体基板は、基板表面のみならず、
基板側面でもコンタクトしているため、小さなプラグを
用いてもコンタクト抵抗を低減することができる。それ
以外の工程は、本発明の第１の実施例と同じであるの
で、ここでは省略する。
す。第２の実施例におけるビット線形成後のＣ−Ｃ' に
沿う断面図を図３３に示す。図３３は本発明の第１の実
施例における図２０に対応している。この構造は図１０
のプラグパタン２４の代わりに図３４に示すプラグパタ
ン４２を用いて、ゲート電極に対して自己整合的に第１
のＢＰＳＧ膜２２をパターンニングする。従って、第１
の実施例よりも小さなポリシリコンプラグを形成するこ
とができる。これによって、ビット線容量を低減するこ
とができる。また、コンタクトホールのパターンニング
に際し、開口部に露出したＳＴＩ素子分離酸化膜を例え
ば５０ｎｍ程度オーバーエッチングする。従って、ポリ
シリコンプラグと半導体基板は、基板表面のみならず、
基板側面でもコンタクトしているため、小さなプラグを
用いてもコンタクト抵抗を低減することができる。それ
以外の工程は、本発明の第１の実施例と同じであるの
で、ここでは省略する。
【００２７】次に、本発明の第３の実施例を以下に示
す。第３の実施例におけるビット線形成後のＣ−Ｃ' に
沿う断面図を図３５に示す。この図は本発明の第１の実
施例における図２０に対応している。ポリシリコンプラ
グを形成する第２のポリシリコン膜２５が、素子領域に
隣接した位置で素子分離酸化膜の一部を除去してそこに
埋め込まれている。この構造はＳＴＩ形成時にこの凹部
を形成し、その後、図１０のプラグパタンの代わりに図
３４に示すプラグパタン４２を用いることによって得ら
れる。なお、この凹部はＳＴＩ形成時に、特別な工程を
必要とせずに形成することができる。それ以外の工程は
本発明の第１の実施例と同じであるので、ここでは省略
する。
す。第３の実施例におけるビット線形成後のＣ−Ｃ' に
沿う断面図を図３５に示す。この図は本発明の第１の実
施例における図２０に対応している。ポリシリコンプラ
グを形成する第２のポリシリコン膜２５が、素子領域に
隣接した位置で素子分離酸化膜の一部を除去してそこに
埋め込まれている。この構造はＳＴＩ形成時にこの凹部
を形成し、その後、図１０のプラグパタンの代わりに図
３４に示すプラグパタン４２を用いることによって得ら
れる。なお、この凹部はＳＴＩ形成時に、特別な工程を
必要とせずに形成することができる。それ以外の工程は
本発明の第１の実施例と同じであるので、ここでは省略
する。
【００２８】上述のごとく、ＣＯＢ型ＤＲＡＭセルにお
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
【００２９】更に、本発明のポリシリコンプラグはゲー
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。
【００３０】更に、本発明のポリシリコンプラグの形成
は独立したリソグラフィー工程を必要とせず、工程数を
削減するという効果がある。また、第２の実施例及び第
３の実施例を用いることによって、ビット線と素子領域
を接続するポリシリコンプラグを短くすることができ、
その分だけビット線容量を低減できるという効果があ
る。更に、ポリシリコンプラグと基板表面でコンタクト
しているため、コンタクト抵抗を下げることができる。
は独立したリソグラフィー工程を必要とせず、工程数を
削減するという効果がある。また、第２の実施例及び第
３の実施例を用いることによって、ビット線と素子領域
を接続するポリシリコンプラグを短くすることができ、
その分だけビット線容量を低減できるという効果があ
る。更に、ポリシリコンプラグと基板表面でコンタクト
しているため、コンタクト抵抗を下げることができる。
【００３１】更に、第３の実施例を用いることによっ
て、コンタクト低部において、素子領域との境界のみに
ポリシリコンプラグが埋め込まれ、それ以外の素子分離
領域には埋め込まれていないため、第２の実施例より更
にビット線容量を低減することができる。
て、コンタクト低部において、素子領域との境界のみに
ポリシリコンプラグが埋め込まれ、それ以外の素子分離
領域には埋め込まれていないため、第２の実施例より更
にビット線容量を低減することができる。
【００３２】
【発明の効果】本発明を用いることにより、ＣＯＢ型Ｄ
ＲＡＭセルの形成に際してキャパシタコンタクト及びビ
ット線コンタクトのアスペクト比を低減でき、かつ、合
わせズレの影響を受けにくく、かつ、余分な工程数の増
加を招かないメモリセルの構造及び製造方法を提供する
ことができる。
ＲＡＭセルの形成に際してキャパシタコンタクト及びビ
ット線コンタクトのアスペクト比を低減でき、かつ、合
わせズレの影響を受けにくく、かつ、余分な工程数の増
加を招かないメモリセルの構造及び製造方法を提供する
ことができる。
【図１】本発明の実施例を示す平面図である。
【図２】本発明の実施例の製造工程中の平面図である。
【図３】本発明の実施例の製造工程中の断面図である。
【図４】本発明の実施例の製造工程中の断面図である。
【図５】本発明の実施例の製造工程中の平面図である。
【図６】本発明の実施例の製造工程中の断面図である。
【図７】本発明の実施例の製造工程中の断面図である。
【図８】本発明の実施例の製造工程中の断面図である。
【図９】本発明の実施例の製造工程中の断面図である。
【図１０】本発明の実施例の製造工程中の平面図であ
る。
る。
【図１１】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１２】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１３】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１４】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１５】本発明の実施例の製造工程中の平面図であ
る。
る。
【図１６】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１７】本発明の実施例の製造工程中の断面図であ
る。
る。
【図１８】本発明の実施例の製造工程中の平面図であ
る。
る。
【図１９】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２０】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２１】本発明の実施例の製造工程中の平面図であ
る。
る。
【図２２】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２３】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２４】本発明の実施例の製造工程中の平面図であ
る。
る。
【図２５】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２６】本発明の実施例の製造工程中の断面図であ
る。
る。
【図２７】従来のＣＯＢセルの平面図である。
【図２８】従来のＣＯＢセルの斜視図である。
【図２９】従来のＣＯＢセルの製造工程中の断面図であ
る。
る。
【図３０】従来のＣＯＢセルの製造工程中の断面図であ
る。
る。
【図３１】従来のＣＯＢセルの製造工程中の断面図であ
る。
る。
【図３２】従来のＣＯＢセルの製造工程中の断面図であ
る。
る。
【図３３】本発明の実施例の製造工程中の断面図であ
る。
る。
【図３４】本発明の実施例の製造工程中の平面図であ
る。
る。
【図３５】本発明の実施例の製造工程中の断面図であ
る。
る。
１１・・・・・・半導体基板
１２・・・・・・素子領域パタン
１３・・・・・・素子分離酸化膜
１４・・・・・・素子領域
１５・・・・・・第１のポリシリコン膜
１６・・・・・・タングステンシリサイド膜
１７・・・・・・第１の窒化シリコン膜
１８・・・・・・ゲート電極パタン
１９・・・・・・ゲート電極
２０・・・・・・ソース・ドレイン拡散層領域
２１・・・・・・第２の窒化シリコン膜
２２・・・・・・第１のＢＰＳＧ膜
２３・・・・・・フォトレジストマスク
２４・・・・・・プラグパタン
２５・・・・・・第２のポリシリコン膜
２６・・・・・・第２のＢＰＳＧ膜
２７・・・・・・ビット線コンタクトパタン
２８・・・・・・第１のタングステン膜
２９・・・・・・第２のタングステン膜
３０・・・・・・第３の窒化シリコン膜
３１・・・・・・ビット線パタン
３２・・・・・・第４の窒化シリコン膜
３３・・・・・・ビット線
３４・・・・・・第３のＢＰＳＧ膜
３５・・・・・・ストレージノードコンタクトパタン
３６・・・・・・第３のタングステン膜
３７・・・・・・第１の窒化タングステン膜
３８・・・・・・ストレージノードパタン
３９・・・・・・ＢＳＴＯ膜
４０・・・・・・第２の窒化タングステン膜
４１・・・・・・ストレージキャパシタ
４２・・・・・・プラグパタン
５０・・・・・・インターコネクト
５１・・・・・・第１の層間絶縁膜
５２・・・・・・ビット線コンタクト
５３・・・・・・ビット線コンタクトホール
５４・・・・・・不純物を導入したポリシリコン
５５・・・・・・ビット線
５６・・・・・・第２の層間絶縁膜
５７・・・・・・ストレージノードコンタクト
５８・・・・・・ＨＳＧストレージノード
５９・・・・・・プレート電極
６０・・・・・・第３の層間絶縁膜
６１・・・・・・メタル配線
６２・・・・・・隣接する素子領域のビット線コンタクト
フロントページの続き
(56)参考文献 特開 平３−174766（ＪＰ，Ａ)
特開 平４−307968（ＪＰ，Ａ)
特開 平５−136082（ＪＰ，Ａ)
特開 平３−278583（ＪＰ，Ａ)
特開 平５−259475（ＪＰ，Ａ)
特開 平３−283468（ＪＰ，Ａ)
特開 平７−94610（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/108
H01L 21/8242
H01L 27/04
H01L 21/822
Claims (32)
- 【請求項１】半導体基板の表面に形成され、素子領域を
区画する素子分離領域と、 前記素子領域に形成され、ゲート電極とソース／ドレイ
ン領域を有するトランジスタと、 前記素子分離領域の上に形成された第１層間絶縁膜と、 前記ソース／ドレイン領域の一方上及び前記素子分離領
域の一部上に渡って形成され、かつ前記第 1 層間絶縁膜
内に開口して形成された第１のコンタクトプラグと、 前記第１層間絶縁膜、前記ゲート電極及び前記第１のコ
ンタクトプラグの上に形成された第２層間絶縁膜と、 前記素子分離領域の上方で前記第１のコンタクトプラグ
に接続されるように前記第２層間絶縁膜内に開口して形
成されたビット線コンタクトと、 前記第２層間絶縁膜上に形成され、前記ビット線コンタ
クトを介して前記第１のコンタクトプラグと電気的に接
続されたビット線と、 を具備し、 前記第１のコンタクトプラグが、前記半導体基板の表面
及び側面に接していることを特徴とする半導体記憶装
置。 - 【請求項２】前記ゲート電極は素子領域上に形成され、
前記素子分離領域上まで延在していることを特徴とする
請求項１記載の半導体記憶装置。 - 【請求項３】前記第１層間絶縁膜内に開口して形成さ
れ、前記ソース／ドレイン領域の他方に接続された第２
のコンタクトプラグを更に具備することを特徴とする請
求項１又は２記載の半導体記憶装置。 - 【請求項４】前記第２層間絶縁膜及び前記ビット線の上
に形成された第３層間絶縁膜と、 前記第２層間絶縁膜及び前記第３層間絶縁膜内に形成さ
れ、前記第２のコンタクトプラグに接続されたストレー
ジノードコンタクトと、 前記第３層間絶縁膜上に形成され、前記ストレージノー
ドコンタクトを介して前記第２のコンタクトプラグに接
続されたストレージ電極と、 を更に具備することを特徴とする請求項３記載の半導体
記憶装置。 - 【請求項５】前記ストレージ電極の表面に形成されたキ
ャパシタ絶縁膜と、 前記キャパシタ絶縁膜の表面に形成されたプレート電極
と、 を更に具備することを特徴とする請求項４記載の半導体
記憶装置。 - 【請求項６】前記第１のコンタクトプラグ及び前記第２
のコンタクトプラグは、同一層により形成されているこ
とを特徴とする請求項３乃至５記載の半導体記憶装置。 - 【請求項７】前記ゲート電極は、前記素子領域上に形成
されたゲート絶縁膜と、前記ゲート絶縁膜上に延在して
形成されたゲート導電層と、前記ゲート導電層の上面及
び側面に形成された絶縁膜と、からなることを特徴とす
る請求項１乃至６記載の半導体記憶装置。 - 【請求項８】前記素子分離領域は、前記半導体基板に形
成されたトレンチ内に埋め込まれた酸化膜からなること
を特徴とする請求項１乃至７記載の半導体記憶装置。 - 【請求項９】前記第１のコンタクトプラグの前記ゲート
電極に沿う方向の寸法が、前記素子領域の前記ゲート電
極に沿う方向の寸法とほぼ等しいことを特徴とする請求
項１乃至８記載の半導体記憶装置。 - 【請求項１０】前記第１のコンタクトプラグが、前記素
子分離領域と前記素子領域との境界近傍においてのみ、
前記素子分離領域上で基板表面より深い位置まで延在し
ていることを特徴とする請求項１乃至９記載の半導体記
憶装置。 - 【請求項１１】前記ゲート電極の側面及び上面を覆うゲ
ート保護膜と、 を更に具備し、 前記ゲート保護膜と前記第１層間絶縁膜とは異なる材料
を具備することを特徴とする請求項１に記載の半導体記
憶装置。 - 【請求項１２】前記ゲート保護膜はＳｉＮからなり、前
記第１層間絶縁膜はＢＰＳＧからなることを特徴とする
請求項１１に記載の半導体記憶装置。 - 【請求項１３】半導体基板の表面に形成され、素子領域
を区画する素子分離域と、 前記素子領域に形成され、ゲート電極とソース／ドレイ
ン領域を有するトランジスタと、 素子分離領域の上に形成された第１層間絶縁膜と、 前記ソース／ドレイン領域の一方上及び前記素子分離領
域の一部上に渡って形成され、かつ前記第 1 層間絶縁膜
内に開口して形成された第１のコンタクトプラグと、 前記第１層間絶縁膜、前記ゲート電極及び前記第１のコ
ンタクトプラグの上に形成された第２層間絶縁膜と、 前記素子分離領域の上方で前記第１のコンタクトプラグ
に接続されるように前記第２層間絶縁膜内に開口して形
成されたビット線コンタクトと、 前記第２層間絶縁膜上に形成され、前記ビット線コンタ
クトを介して前記第１のコンタクトプラグと電気的に接
続されたビット線と、 を具備し、 前記第１のコンタクトプラグの側面は、前記トランジス
タのゲート電極に沿って形成されており、 前記ビット線コンタクトが、前記第１のコンタクトプラ
グの上面及び側面に接していることを特徴とする半導体
記憶装置。 - 【請求項１４】前記ゲート電極は素子領域上に形成さ
れ、前記素子分離領域上まで延在していることを特徴と
する請求項１３記載の半導体記憶装置。 - 【請求項１５】前記第１層間絶縁膜内に開口して形成さ
れ、前記ソース／ドレイン領域の他方に接続された第２
のコンタクトプラグを更に具備することを特徴とする請
求項１３又は１４記載の半導体記憶装置。 - 【請求項１６】前記第２層間絶縁膜及び前記ビット線の
上に形成された第３層間絶縁膜と、 前記第２層間絶縁膜及び前記第３層間絶縁膜内に形成さ
れ、前記第２のコンタクトプラグに接続されたストレー
ジノードコンタクトと、 前記第３層間絶縁膜上に形成され、前記ストレージノー
ドコンタクトを介して前記第２のコンタクトプラグに接
続されたストレージ電極と、を更に具備することを特徴
とする請求項１５記載の半導体記憶装置。 - 【請求項１７】前記ストレージ電極の表面に形成された
キャパシタ絶縁膜と、 前記キャパシタ絶縁膜の表面に形成されたプレート電極
と、 を更に具備することを特徴とする請求項１６記載の半導
体記憶装置。 - 【請求項１８】前記第１のコンタクトプラグ及び前記第
２のコンタクトプラグは、同一層により形成されている
ことを特徴とする請求項１５乃至１７記載の半導体記憶
装置。 - 【請求項１９】前記ゲート電極は、前記素子領域上に形
成されたゲート絶縁膜と、前記ゲート絶縁膜上に延在し
て形成されたゲート導電層と、前記ゲート導電層の上面
及び側面に形成された絶縁膜と、からなることを特徴と
する請求項１３乃至１８記載の半導体記憶装置。 - 【請求項２０】前記素子分離領域は、前記半導体基板に
形成されたトレンチ内に埋め込まれた酸化膜からなるこ
とを特徴とする請求項１３乃至１９記載の半導体記憶装
置。 - 【請求項２１】前記ゲート電極の側面及び上面を覆うゲ
ート保護膜と、 を更に具備し、 前記ゲート保護膜と前記第１層間絶縁膜とは異なる材料
を具備することを特徴とする請求項１３に記載の半導体
記憶装置。 - 【請求項２２】前記ゲート保護膜はＳｉＮからなり、前
記第１層間絶縁膜はＢＰＳＧからなることを特徴とする
請求項２１に記載の半導体記憶装置。 - 【請求項２３】半導体基板の表面に形成され、素子領域
を区画する素子分離領域と、 前記素子領域に形成され、行方向に延在したゲート電極
とソース／ドレイン領域を有するトランジスタと、 前記素子分離領域の上に形成された第１層間絶縁膜と、 前記ソース／ドレイン領域の一方上及び前記素子分離領
域の一部上に渡って形成され、 かつ前記第 1 層間絶縁膜
内に開口して形成された第１のコンタクトプラグと、 前記第１層間絶縁膜、前記第１のコンタクトプラグ及び
前記ゲート電極の上に形成された第２層間絶縁膜と、 前記素子分離領域の上方で前記第１のコンタクトプラグ
に接続されるように前記第２層間絶縁膜内に開口して形
成されたビット線コンタクトと、 前記第２層間絶縁膜上に形成され、前記ビット線コンタ
クトを介して前記第１のコンタクトプラグと電気的に接
続されたビット線と、 を具備する半導体素子が行列状に配置され、 前記ビット線は第２層間絶縁膜上に列方向に延在して形
成されており、 前記ビット線コンタクトの前記ゲート電極延在方向の寸
法が、前記第１のコンタクトプラグの前記ゲート電極延
在方向の寸法より短く、 前記第１のコンタクトプラグが、前記半導体基板の表面
及び側面に接していることを特徴とする半導体記憶装
置。 - 【請求項２４】前記第１のコンタクトプラグの前記ゲー
ト電極延在方向の寸法が、前記素子領域の前記ゲート電
極延在方向の寸法とほぼ等しいことを特徴とする請求項
２３記載の半導体記憶装置。 - 【請求項２５】前記第１のコンタクトプラグが、前記素
子分離領域と前記素子領域との境界近傍においてのみ、
前記素子分離領域上で基板表面より深い位置まで延在し
ていることを特徴とする請求項２３乃至２４記載の半導
体記憶装置。 - 【請求項２６】前記ゲート電極の側面及び上面を覆うゲ
ート保護膜と、 を更に具備し、 前記ゲート保護膜と前記第１層間絶縁膜とは異なる材料
を具備することを特徴とする請求項２３に記載の半導体
記憶装置。 - 【請求項２７】前記ゲート保護膜はＳｉＮからなり、前
記第１層間絶縁膜はＢＰＳＧからなることを特徴とする
請求項２６に記載の半導体記憶装置。 - 【請求項２８】半導体基板の表面に形成され、素子領域
を区画する素子分離領域と、 前記素子領域に形成され、行方向に延在したゲート電極
とソース／ドレイン領域を有するトランジスタと、 前記素子分離領域の上に形成された第１層間絶縁膜と、 前記ソース／ドレイン領域の一方上及び前記素子分離領
域の一部上に渡って形成され、かつ前記第 1 層間絶縁膜
内に開口して形成された第１のコンタクトプラグと、 前記第１層間絶縁膜、前記第１のコンタクトプラグ及び
前記ゲート電極の上に形成された第２層間絶縁膜と、 前記素子分離領域の上方で前記第１のコンタクトプラグ
に接続されるように前記第２層間絶縁膜内に開口して形
成されたビット線コンタクトと、 前記第２層間絶縁膜上に形成され、前記ビット線コンタ
クトを介して前記第１のコンタクトプラグと電気的に接
続されたビット線と、 を具備する半導体素子が行列状に配置され、 前記ビット線は第２層間絶縁膜上に列方向に延在して形
成されており、 前記ビット線コンタクトの前記ゲート電極延在方向の寸
法が、前記第１のコンタクトプラグの前記ゲート電極延
在方向の寸法より短く、 前記ビット線コンタクトが、前記第１のコンタクトプラ
グの上面及び側面に接していることを特徴とする半導体
記憶装置。 - 【請求項２９】前記第１のコンタクトプラグの前記ゲー
ト電極延在方向の寸法が、前記素子領域の前記ゲート電
極延在方向の寸法とほぼ等しいことを特徴とする請求項
２８記載の半導体記憶装置。 - 【請求項３０】前記第１のコンタクトプラグが、前記素
子分離領域と前記素子領域との境界近傍においてのみ、
前記素子分離領域上で基板表面より深い位置まで延在し
ていることを特徴とする請求項２８乃至２９記載の半導
体記憶装置。 - 【請求項３１】前記ゲート電極の側面及び上面を覆うゲ
ート保護膜と、 を更に具備し、 前記ゲート保護膜と前記第１層間絶縁膜とは異なる材料
を具備することを特徴とする請求項２８に記載の半導体
記憶装置。 - 【請求項３２】前記ゲート保護膜はＳｉＮからなり、前
記第１層間絶縁膜はＢＰＳＧからなることを特徴とする
請求項３１に記載の半導体記憶装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26263395A JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
| TW085108372A TW308726B (ja) | 1995-07-21 | 1996-07-10 | |
| US08/684,059 US5977583A (en) | 1995-07-21 | 1996-07-19 | Semiconductor memory device including memory cells having a capacitor on bit line structure |
| KR1019960029464A KR100263720B1 (ko) | 1995-07-21 | 1996-07-20 | 반도체 기억 장치 및 그 제조 방법 |
| US09/388,937 US6333538B1 (en) | 1995-07-21 | 1999-09-02 | COB DRAM having contact extending over element-isolating film |
| KR1020000008126A KR100384801B1 (ko) | 1995-07-21 | 2000-02-21 | 반도체 기억 장치의 제조 방법 |
| US09/909,779 US20010045587A1 (en) | 1995-07-21 | 2001-07-23 | Semiconductor memory device and fabrication method thereof |
| US09/909,790 US6593202B2 (en) | 1995-07-21 | 2001-07-23 | Semiconductor memory device and fabrication method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-185257 | 1995-07-21 | ||
| JP18525795 | 1995-07-21 | ||
| JP26263395A JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004032462A Division JP2004186703A (ja) | 1995-07-21 | 2004-02-09 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997882A JPH0997882A (ja) | 1997-04-08 |
| JP3532325B2 true JP3532325B2 (ja) | 2004-05-31 |
Family
ID=26502998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26263395A Expired - Lifetime JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US5977583A (ja) |
| JP (1) | JP3532325B2 (ja) |
| KR (2) | KR100263720B1 (ja) |
| TW (1) | TW308726B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| JP2006245625A (ja) * | 1997-06-20 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| TW454339B (en) | 1997-06-20 | 2001-09-11 | Hitachi Ltd | Semiconductor integrated circuit apparatus and its fabricating method |
| JPH11111942A (ja) * | 1997-09-30 | 1999-04-23 | Oki Electric Ind Co Ltd | 多結晶シリコンプラグを用いたコンタクトホールの形成方法 |
| JPH11121716A (ja) * | 1997-10-20 | 1999-04-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6682970B1 (en) | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US6150706A (en) | 1998-02-27 | 2000-11-21 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US7034353B2 (en) | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
| US6844600B2 (en) | 1998-09-03 | 2005-01-18 | Micron Technology, Inc. | ESD/EOS protection structure for integrated circuit devices |
| JP2000114481A (ja) | 1998-10-05 | 2000-04-21 | Nec Corp | 半導体記憶装置の製造方法 |
| KR100546122B1 (ko) * | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2000223569A (ja) * | 1999-02-03 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6391801B1 (en) | 1999-09-01 | 2002-05-21 | Micron Technology, Inc. | Method of forming a layer comprising tungsten oxide |
| JP2001102550A (ja) * | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
| JP2001148472A (ja) * | 1999-09-07 | 2001-05-29 | Nec Corp | 半導体装置及びその製造方法 |
| US6255160B1 (en) * | 1999-10-29 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Cell design and process for making dynamic random access memory (DRAM) having one or more Gigabits of memory cells |
| JP4142228B2 (ja) * | 2000-02-01 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| FR2816110B1 (fr) | 2000-10-27 | 2003-03-21 | St Microelectronics Sa | Lignes de bit en memoire dram |
| US6642584B2 (en) * | 2001-01-30 | 2003-11-04 | International Business Machines Corporation | Dual work function semiconductor structure with borderless contact and method of fabricating the same |
| US6723655B2 (en) * | 2001-06-29 | 2004-04-20 | Hynix Semiconductor Inc. | Methods for fabricating a semiconductor device |
| FR2828766B1 (fr) | 2001-08-16 | 2004-01-16 | St Microelectronics Sa | Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication |
| JP4060572B2 (ja) * | 2001-11-06 | 2008-03-12 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US6723623B1 (en) * | 2002-12-20 | 2004-04-20 | Micron Technology, Inc. | Methods of forming implant regions relative to transistor gates |
| KR100518233B1 (ko) * | 2003-10-31 | 2005-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100570060B1 (ko) * | 2003-12-29 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 랜딩플러그콘택 형성 방법 |
| KR100670706B1 (ko) * | 2004-06-08 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US7075155B1 (en) * | 2004-06-14 | 2006-07-11 | Advanced Micro Devices, Inc. | Structure for protecting a semiconductor circuit from electrostatic discharge and a method for forming the structure |
| JP4498088B2 (ja) | 2004-10-07 | 2010-07-07 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| TWI281231B (en) * | 2004-12-20 | 2007-05-11 | Hynix Semiconductor Inc | Method for forming storage node of capacitor in semiconductor device |
| US20070042509A1 (en) * | 2005-08-18 | 2007-02-22 | Texas Instruments Inc. | Detecting endpoint using luminescence in the fabrication of a microelectronics device |
| DE102005051973B3 (de) * | 2005-10-31 | 2007-06-28 | Infineon Technologies Ag | Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren |
| US20070202677A1 (en) | 2006-02-27 | 2007-08-30 | Micron Technology, Inc. | Contact formation |
| KR100819645B1 (ko) * | 2007-04-06 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 |
| KR101406888B1 (ko) * | 2007-12-13 | 2014-06-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116167A (ja) * | 1983-11-29 | 1985-06-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2755591B2 (ja) * | 1988-03-25 | 1998-05-20 | 株式会社東芝 | 半導体記憶装置 |
| US5235199A (en) * | 1988-03-25 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor memory with pad electrode and bit line under stacked capacitor |
| US5459346A (en) * | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
| JP3199717B2 (ja) * | 1989-09-08 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5248628A (en) | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
| JP2528731B2 (ja) * | 1990-01-26 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JP2524862B2 (ja) * | 1990-05-01 | 1996-08-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5030587A (en) * | 1990-06-05 | 1991-07-09 | Micron Technology, Inc. | Method of forming substantially planar digit lines |
| US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
| KR960008526B1 (en) * | 1992-04-22 | 1996-06-26 | Lg Semicon Co Ltd | Manufacturing method of capacitor |
| JPH06120423A (ja) * | 1992-10-06 | 1994-04-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2925416B2 (ja) * | 1992-11-09 | 1999-07-28 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| JPH0738068A (ja) * | 1993-06-28 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5494841A (en) * | 1993-10-15 | 1996-02-27 | Micron Semiconductor, Inc. | Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells |
| JPH07142597A (ja) * | 1993-11-12 | 1995-06-02 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US5426324A (en) * | 1994-08-11 | 1995-06-20 | International Business Machines Corporation | High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates |
| US5488011A (en) * | 1994-11-08 | 1996-01-30 | Micron Technology, Inc. | Method of forming contact areas between vertical conductors |
| JP2759631B2 (ja) * | 1995-09-04 | 1998-05-28 | エルジイ・セミコン・カンパニイ・リミテッド | 半導体メモリセル及びその製造方法 |
-
1995
- 1995-10-11 JP JP26263395A patent/JP3532325B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-10 TW TW085108372A patent/TW308726B/zh not_active IP Right Cessation
- 1996-07-19 US US08/684,059 patent/US5977583A/en not_active Expired - Lifetime
- 1996-07-20 KR KR1019960029464A patent/KR100263720B1/ko not_active IP Right Cessation
-
1999
- 1999-09-02 US US09/388,937 patent/US6333538B1/en not_active Expired - Lifetime
-
2000
- 2000-02-21 KR KR1020000008126A patent/KR100384801B1/ko not_active IP Right Cessation
-
2001
- 2001-07-23 US US09/909,790 patent/US6593202B2/en not_active Expired - Fee Related
- 2001-07-23 US US09/909,779 patent/US20010045587A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100263720B1 (ko) | 2000-08-01 |
| US5977583A (en) | 1999-11-02 |
| US6593202B2 (en) | 2003-07-15 |
| US20010049185A1 (en) | 2001-12-06 |
| KR970008611A (ko) | 1997-02-24 |
| KR100384801B1 (ko) | 2003-05-22 |
| US20010045587A1 (en) | 2001-11-29 |
| JPH0997882A (ja) | 1997-04-08 |
| TW308726B (ja) | 1997-06-21 |
| US6333538B1 (en) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532325B2 (ja) | 半導体記憶装置 | |
| US6376304B1 (en) | Semiconductor memory device and a method for fabricating the same | |
| US6074918A (en) | Methods of fabrication DRAM transistor cells with a self-aligned storage electrode contact | |
| US5262662A (en) | Storage node capacitor having tungsten and etched tin storage node capacitor plate | |
| US6770527B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US7214572B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US6573551B1 (en) | Semiconductor memory device having self-aligned contact and fabricating method thereof | |
| US6373090B1 (en) | Scheme of capacitor and bit-line at same level and its fabrication method for 8F2 DRAM cell with minimum bit-line coupling noise | |
| JPH05267614A (ja) | パラレル環状リングとの間の電気的連絡に有効なセンターフィンから成る記憶ノードキャパシタプレートを具備する縦型平行セルキャパシタの製法 | |
| KR20010020983A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US5748521A (en) | Metal plug capacitor structures for integrated circuit devices and related methods | |
| KR100325472B1 (ko) | 디램 메모리 셀의 제조 방법 | |
| US5409855A (en) | Process for forming a semiconductor device having a capacitor | |
| KR100273987B1 (ko) | 디램 장치 및 제조 방법 | |
| US5920777A (en) | Semiconductor memory device and method of manufacturing the same | |
| US6198122B1 (en) | Semiconductor memory and method of fabricating the same | |
| JPH10163452A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3355511B2 (ja) | 半導体装置の製造方法 | |
| US6680502B2 (en) | Buried digit spacer separated capacitor array | |
| JP3251777B2 (ja) | 半導体記憶装置 | |
| JP3382005B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3651130B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2004186703A (ja) | 半導体記憶装置の製造方法 | |
| JPH09252097A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0582752A (ja) | 高集積半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |