JPH0997882A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JPH0997882A JPH0997882A JP7262633A JP26263395A JPH0997882A JP H0997882 A JPH0997882 A JP H0997882A JP 7262633 A JP7262633 A JP 7262633A JP 26263395 A JP26263395 A JP 26263395A JP H0997882 A JPH0997882 A JP H0997882A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
シタコンタクト及びビット線コンタクトのアスペクト比
を低減でき、かつ、合わせズレの影響を受けにくく、か
つ、余分な工程数の増加を招かないメモリセルの構造及
び製造方法を提供すること。 【解決手段】 COB型DRAMセルにおいて、MOS
トランジスタのソース・ドレインの一方上及び素子分離
用絶縁膜上に渡って層間絶縁膜に開口して形成された第
1のプラグと、ソース・ドレインの他方上に層間絶縁膜
に開口して形成された、第1のプラグと同一層にて形成
された第2のプラグと、層間絶縁膜上に形成され、第1
のプラグに接続されたビット線と、ビット線よりさらに
上に形成され、第2のプラグに接続された容量素子とを
具備する。
Description
て、特にビット線を先に形成し、後からメモリセルキャ
パシタをビット線より上部に形成するCOB(Capacito
r Over Bit-line )型メモリセルの製造方法に関する
Mは年々大規模集積化が進んでいる。それに伴って単位
記憶素子の占める面積がますます縮小傾向にあり、リー
ド・ライトに十分なメモリセルキャパシタ容量(20f
F以上)を得るためにセルの3次元化は必須であり、ト
レンチ型キャパシタ及びスタック型キャパシタを用いた
セル構造が一般化している。従来のスタック型キャパシ
タの製造方法として、例えば、M.Sakao et al.,"A CAPA
CITOR-OVER-BIT-LINE(COB) CELL WITH A HEMISPHERICAL
-GRAIN STORAGE NODEFOR 64Mb DRAMs",IEDM Technical
Digest,pp.655-658,1990 に記載のCOB(Capacitor Ov
er Bit-Line) 型メモリセルが提案されている。
7にCOB型メモリセルの平面図を、図28に図27の
メモリセルの斜め上方からの俯瞰図を、図29、30、
32にCOB型メモリセル製造の各工程における図27
の切断線A−A’に沿う断面図を、図31にCOB型メ
モリセル製造の一工程における図27の切断線B−B’
に沿う断面図をそれぞれ示す。
を用いて素子分離酸化膜13を形成し、同時に素子領域
14が形成される。次に、ゲート酸化膜(図示せず)を
形成し、このゲート酸化膜上に上部及び側壁が酸化シリ
コン膜で覆われたポリシリコンゲート電極19を形成す
る。次に、素子領域14上に、ゲート電極19に対して
自己整合的にコンタクトホールを開口し、ポリシリコン
膜を堆積してインターコネクト50を形成する(図2
9)。
し、ビット線コンタクトパタン52を用いて第1の層間
絶縁膜51をパターニングしてビット線コンタクトホー
ル53を形成し、ビット線コンタクトホール53内部に
不純物を導入したポリシリコン54を充填する。次に、
タングステンポリサイドを用いてビット線55を形成す
る(図30)。
絶縁膜56を堆積し、平滑化する。次に、ストレージノ
ードコンタクト57を開口し、インターコネクト50と
接続するHSG(HemiSpherical-Grain) ストレージノー
ド58を形成する(図31)。
リコン薄膜からなるキャパシタ絶縁膜(図示せず)を形
成し、次にポリシリコンを堆積してプレート電極59を
形成する。次に、全面に第3の層間絶縁膜60を堆積
し、メタル配線61を形成する(図32)。
AMメモリセルにおいて、以下の5つの問題点が上げら
れる。 (1) インターコネクト50をビット線55の下部に挿入
することによりビット線コンタクト52の高さが増大
し、アスペクト比が増大する。
ら拡散層まで達しており、そのためにビット線コンタク
トのアスペクト比が増大する。 (3) インターコネクト50は隣接する素子領域のビット
線コンタクト62と近接して形成されており、合わせズ
レによってインターコネクト50とビット線コンタクト
内部のポリシリコン54がショートする可能性がある。
19に対して自己整合的に形成しておらず、ビット線と
ゲート電極のショートを引き起こす可能性がある。 (5) インターコネクト50を形成するための新たなリソ
グラフィー工程を必要とし、工程数増加に結びつく。
問題点をふまえて、COB型DRAMセルの形成に際し
てキャパシタコンタクト及びビット線コンタクトのアス
ペクト比を低減でき、かつ、合わせズレの影響を受けに
くく、かつ、余分な工程数の増加を招かないメモリセル
の構造及び製造方法を提供することにある。
するための本発明によるCOB型DRAMセルは、半導
体基板と、半導体基板上に形成された素子領域を区画す
る素子分離酸化膜と、素子領域上に形成され、ゲート電
極がワード線に接続したデータ転送用のMOSFET
と、素子分離酸化膜及びMOSFETを覆う第1の層間
絶縁膜と、素子領域及び素子分離酸化膜上に延在し、M
OSFETの一方のソース/ドレイン拡散層に達する第
1のコンタクトホールと、素子領域上でMOSFETの
他方のソース/ドレイン拡散層に達する第2のコンタク
トホールと、第1のコンタクトホールを充填する第1の
導電体プラグと、第2のコンタクトホールを充填する第
2の導電体プラグと、第1の層間絶縁膜と第1の導電体
プラグと第2の導電体プラグを覆う第2の層間絶縁膜
と、第2の層間絶縁膜に形成され、素子分離酸化膜の上
方で第1の導電体プラグに達するビット線コンタクトホ
ールと、ビット線コンタクトホールを充填する第3の導
電体プラグと、第2の層間絶縁膜及び第3の導電体プラ
グ上に形成されるビット線と、第2の層間絶縁膜及びビ
ット線上に形成された第3の層間絶縁膜と、第3の層間
絶縁膜及び第2の層間絶縁膜を貫通して形成され、第2
の導電体プラグに達するストレージノードコンタクト
と、第3の層間絶縁膜及びストレージノードコンタクト
上に順次形成されたストレージノード電極と、キャパシ
タ絶縁膜と、プレート電極とを具備するものである。
造方法としては、半導体基板上に素子分離酸化膜を形成
する工程と、素子分離酸化膜によって区画された素子領
域上に、ゲート電極がワード線に接続したデータ転送用
のMOSFETを形成する工程と、MOSFET及び素
子分離酸化膜上に第1の層間絶縁膜を形成する工程と、
素子領域及び素子分離酸化膜上に延在し、MOSFET
の一方のソース/ドレイン拡散層に達する第1のコンタ
クトホール及び素子領域上でMOSFETの他方のソー
ス/ドレイン拡散層に達する第2のコンタクトホール
を、第1の層間絶縁膜に同時に形成する工程と、第1の
コンタクトホールを充填する第1の導電体プラグを形成
する工程と、第2のコンタクトホールを充填する第2の
導電体プラグを形成する工程と、第1の層間絶縁膜及び
第1の導電体プラグ及び第2の導電体プラグ上に第2の
層間絶縁膜を形成する工程と、第2の層間絶縁膜に、素
子分離酸化膜の上方で第1の導電体プラグに達するビッ
ト線コンタクトホールを形成する工程と、ビット線コン
タクトホールを第3の導電体プラグで充填する工程と、
第2の層間絶縁膜及び第3の導電体プラグ上にビット線
を形成する工程と、第2の層間絶縁膜及びビット線上に
第3の層間絶縁膜を形成する工程と、第3の層間絶縁膜
及び第2の層間絶縁膜を貫通して、第2の導電体プラグ
に達するストレージノードコンタクトを形成する工程
と、第3の層間絶縁膜及びストレージノードコンタクト
上にストレージノード電極、キャパシタ絶縁膜、プレー
ト電極を順次形成してキャパシタを形成する工程とを具
備することを特徴としている。
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。更に、本発明の
ポリシリコンプラグの形成は独立したリソグラフィー工
程を必要とせず、工程数を削減するという効果がある。
態を図1〜図26を参照して説明する。図1は本発明の
半導体記憶装置の平面図である。すなわち、半導体基板
11上に素子領域14が素子分離酸化膜13により区画
されている。複数のMOSトランジスタのゲート電極に
相当するワード線19は図中縦方向に延在しており、ビ
ット線33は図中横方向に延在している。ビット線33
よりさらに上の層には、ストレージキャパシタ41が形
成されている。ビット線33とMOSトランジスタのソ
ース・ドレインとはプラグ28にて接続されており、ス
トレージキャパシタ41とMOSトランジスタのソー
ス、ドレインとはプラグ28と同層のプラグ(図示せ
ず)およびそのプラグに達するプラグ36により接続さ
れている。
基板11上に、STI(Shallow Trench Isolation)技
術を用いて、図2の素子領域パタン12を用いて素子分
離酸化膜13を形成し、素子分離酸化膜13によって区
画される素子領域14が形成される。なお、図3、図4
はそれぞれ図2における切断線A−A' 、C−C' に沿
う断面図である。
ト酸化膜(図示せず)を形成し、50nm程度のPのド
ープされた第1のポリシリコン膜15、100nm程度
のタングステンシリサイド膜16、100nm程度の第
1の窒化シリコン膜17を順次堆積する。次に図5に示
したゲート電極パタン18を用いて第1の窒化シリコン
膜17、タングステンシリサイド膜16、Pのドープさ
れた第1のポリシリコン膜15をパターニングし、MO
SFETのゲート電極19を形成する。次に、Asを例
えば20keV 、5E13cm-2程度イオン注入し、ソース・ドレ
イン拡散層領域20を形成する。次に、30nm程度の
第2の窒化シリコン膜21を全面に堆積し、エッチバッ
ク法を用いて、ゲート電極19の側壁部にサイドウォー
ルを形成する。なお、図6、図7はそれぞれ図5におけ
る切断線A−A' 、C−C' に沿う断面図である。
50nm程度の第1のBPSG膜22を堆積し、第1の
窒化シリコン膜17をストッパーとして、CMP(Chem
icalMechanical Polishing )法を用いて表面を平坦化
する。
て、全面にフォトレジストマスク23を形成した後、B
PSG/SiNのエッチングレート比が20以上の選択
RIE(Reactive Ion Etching)技術を用いて、ゲート電
極に対して自己整合的に、第1のBPSG膜22をパタ
ーニングする。なお、図11、図12はそれぞれ図10
における切断線A−A' 、C−C' に沿う断面図であ
る。
トレジストマスク23を除去し、全面に250nm程度
のPをドープした第2のポリシリコン膜25を堆積し、
第1の窒化シリコン膜17及び第1のBPSG膜22を
ストッパーとして、CMP法を用いて表面を平坦化す
る。
SG膜26を堆積し、図15に示すビット線コンタクト
パタン27を用いて第2のBPSG膜26をパターニン
グし、CVD法を用いて第2のBPSG膜26の開口部
に露出した第2のポリシリコン膜25上に200nm程
度の第1のタングステン膜28を選択成長させる。次
に、第2のBPSG膜26をストッパーとして、CMP
法を用いて第1のタングステン膜28と第2のBPSG
膜26の上端が同じ高さになるまで平坦化する。なお、
図16、図17はそれぞれ図15における切断線B−
B' 、C−C' に沿う断面図である。
(図示せず)、100nm程度の第2のタングステン膜
29、150nm程度の第3の窒化シリコン膜30を順
次堆積し、図18に示すビット線パタン31を用いて、
第3の窒化シリコン膜30、第2のタングステン膜29
をパターニングし、ビット線33を形成する。次に、全
面に30nm程度の第4の窒化シリコン膜32を堆積
し、エッチバック法を用いてビット線33の側壁部にサ
イドウォールを形成する。なお、図19、図20はそれ
ぞれ図18における切断線B−B' 、C−C' に沿う断
面図である。
34を全面に堆積し、CMP法を用いてビット線33上
の第3のBPSG膜34が150nm程度の厚さになる
ように平坦化を行う。次に、BPSG/SiNのエッチ
ングレート比が20以上の選択RIE(Reactive Ion Et
ching)技術を用いて、図21に示すストレージノードコ
ンタクトパタン35を用いて、ビット線33に対して自
己整合的に、第3のBPSG膜34、第2のBPSG膜
26をパターニングし、第3のBPSG膜34、第2の
BPSG膜26の開口部に露出した第2のポリシリコン
膜25上に、CVD法を用いて550nm程度の第3の
タングステン膜36を選択成長させる。次に、第3のB
PSG膜34をストッパーとして、CMP法を用いて第
3のタングステン膜36と第3のBPSG膜34が同じ
高さになるまで平坦化する。なお、図22、図23はそ
れぞれ図21における切断線A−A' 、C−C' に沿う
断面図である。
タングステン膜37を堆積し、図24に示すストレージ
ノードパタン38を用いてパターニングする。次に酸化
膜換算で0.4nm程度のBSTO膜39、100nm
程度の第2の窒化タングステン膜40を全面に順次堆積
し、ストレージキャパシタ41が完成する。なお、図2
5、図26はそれぞれ図24における切断線A−A' 、
C−C' に沿う断面図である。
す。第2の実施例におけるビット線形成後のC−C' に
沿う断面図を図33に示す。図33は本発明の第1の実
施例における図20に対応している。この構造は図10
のプラグパタン24の代わりに図34に示すプラグパタ
ン42を用いて、ゲート電極に対して自己整合的に第1
のBPSG膜22をパターンニングする。従って、第1
の実施例よりも小さなポリシリコンプラグを形成するこ
とができる。これによって、ビット線容量を低減するこ
とができる。また、コンタクトホールのパターンニング
に際し、開口部に露出したSTI素子分離酸化膜を例え
ば50nm程度オーバーエッチングする。従って、ポリ
シリコンプラグと半導体基板は、基板表面のみならず、
基板側面でもコンタクトしているため、小さなプラグを
用いてもコンタクト抵抗を低減することができる。それ
以外の工程は、本発明の第1の実施例と同じであるの
で、ここでは省略する。
す。第3の実施例におけるビット線形成後のC−C' に
沿う断面図を図35に示す。この図は本発明の第1の実
施例における図20に対応している。ポリシリコンプラ
グを形成する第2のポリシリコン膜25が、素子領域に
隣接した位置で素子分離酸化膜の一部を除去してそこに
埋め込まれている。この構造はSTI形成時にこの凹部
を形成し、その後、図10のプラグパタンの代わりに図
34に示すプラグパタン42を用いることによって得ら
れる。なお、この凹部はSTI形成時に、特別な工程を
必要とせずに形成することができる。それ以外の工程は
本発明の第1の実施例と同じであるので、ここでは省略
する。
いて本発明を用いることにより、ソース及びドレイン上
に自己整合的にポリシリコンプラグを形成できる。この
ポリシリコンプラグ上にビット線コンタクト及びストレ
ージ電極コンタクトを形成することにより、両者のアス
ペクト比を共に低減させることができる。
ト電極に対して自己整合的に形成されており、隣接する
素子領域上のコンタクトとショートしたり、ソース及び
ドレインのプラグ同士がショートするといったことは起
こり得ず、合わせズレに強いと言える。
は独立したリソグラフィー工程を必要とせず、工程数を
削減するという効果がある。また、第2の実施例及び第
3の実施例を用いることによって、ビット線と素子領域
を接続するポリシリコンプラグを短くすることができ、
その分だけビット線容量を低減できるという効果があ
る。更に、ポリシリコンプラグと基板表面でコンタクト
しているため、コンタクト抵抗を下げることができる。
て、コンタクト低部において、素子領域との境界のみに
ポリシリコンプラグが埋め込まれ、それ以外の素子分離
領域には埋め込まれていないため、第2の実施例より更
にビット線容量を低減することができる。
RAMセルの形成に際してキャパシタコンタクト及びビ
ット線コンタクトのアスペクト比を低減でき、かつ、合
わせズレの影響を受けにくく、かつ、余分な工程数の増
加を招かないメモリセルの構造及び製造方法を提供する
ことができる。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
る。
Claims (21)
- 【請求項1】半導体基板と、 前記半導体基板に形成された、素子領域を区画する素子
分離酸化膜と、 前記素子領域及び前記素子分離酸化膜上に形成された第
1の層間絶縁膜と、 前記第1の層間絶縁膜に形成され、前記素子領域及び前
記素子分離酸化膜上に延在し、前記半導体基板に達する
第1のコンタクトホールと、 前記素子領域と接続し、前記第1のコンタクトホールを
充填する第1の導電体膜と、 を具備することを特徴とする半導体記憶装置。 - 【請求項2】前記第1の層間絶縁膜及び第1の導電体膜
上に形成された第2の層間絶縁膜と、 前記第2の層間絶縁膜に形成され、前記素子分離酸化膜
の上方で前記第1の導電体膜に達する第2のコンタクト
ホールと、 前記第2のコンタクトホールを介して前記第1の導電体
膜と接続する配線層と、 を具備することを特徴とする請求項1記載の半導体記憶
装置。 - 【請求項3】前記第1の層間絶縁膜に形成され、前記素
子領域上で前記半導体基板に達する第3のコンタクトホ
ールと、 前記第3のコンタクトホールを充填する第2の導電体膜
と、 を具備することを特徴とする請求項2記載の半導体記憶
装置。 - 【請求項4】前記第1のコンタクトホールと前記第3の
コンタクトホールの間の前記素子領域上に形成されたゲ
ート絶縁膜と、前記ゲート絶縁膜及び前記素子分離酸化
膜上に延在するゲート電極と、 を具備することを特徴とする請求項3記載の半導体記憶
装置。 - 【請求項5】前記第2の層間絶縁膜及び前記配線層上に
形成された第3の層間絶縁膜と、 前記第3の層間絶縁膜及び第2の層間絶縁膜を貫通して
形成され、前記第2の導電体膜に達する第4のコンタク
トホールと、 前記第3の層間絶縁膜上に形成され、前記第4のコンタ
クトホールを介して前記第2の導電体膜と接続する第1
の電極と、 を具備することを特徴とする請求項4記載の半導体記憶
装置。 - 【請求項6】前記第1の電極上に形成されたキャパシタ
絶縁膜と、 前記キャパシタ絶縁膜上に形成された第2の電極と、 を具備することを特徴とする請求項5記載の半導体記憶
装置。 - 【請求項7】半導体基板と、 前記半導体基板上に形成された素子領域を区画する素子
分離酸化膜と、 前記素子領域上に形成され、ゲート電極がワード線に接
続したデータ転送用のMOSFETと、 前記素子分離酸化膜及び前記MOSFETを覆う第1の
層間絶縁膜と、 前記第1の層間絶縁膜に形成され、前記素子領域及び前
記素子分離酸化膜上に延在し、前記MOSFETの一方
のソース/ドレイン拡散層に達する第1のコンタクトホ
ールと、 前記第1の層間絶縁膜に形成され、前記素子領域上で前
記MOSFETの他方のソース/ドレイン拡散層に達す
る第2のコンタクトホールと、 前記第1のコンタクトホールを充填する第1の導電体プ
ラグと、 前記第2のコンタクトホールを充填する第2の導電体プ
ラグと、 前記第1の層間絶縁膜と前記第1の導電体プラグと前記
第2の導電体プラグを覆う第2の層間絶縁膜と、 前記第2の層間絶縁膜に形成され、前記素子分離酸化膜
の上方で前記第1の導電体プラグに達するビット線コン
タクトホールと、 前記ビット線コンタクトホールを充填する第3の導電体
プラグと、 前記第2の層間絶縁膜及び前記第3の導電体プラグ上に
形成されるビット線と、 前記第2の層間絶縁膜及び前記ビット線上に形成された
第3の層間絶縁膜と、 前記第3の層間絶縁膜及び前記第2の層間絶縁膜を貫通
して形成され、前記第2の導電体プラグに達するストレ
ージノードコンタクトと、 前記第3の層間絶縁膜及び前記ストレージノードコンタ
クト上に順次形成されたストレージノード電極と、キャ
パシタ絶縁膜と、プレート電極と、 を具備することを特徴とする半導体記憶装置。 - 【請求項8】半導体基板上に素子領域を区画する素子分
離酸化膜を形成する工程と、 前記素子領域及び前記素子分離酸化膜上に第1の層間絶
縁膜を形成する工程と、 前記第1の層間絶縁膜に、前記素子領域及び前記素子分
離酸化膜上に延在し、前記半導体基板に達する第1のコ
ンタクトホールを形成する工程と、 前記第1のコンタクトホール内部に第1の導電体膜を充
填する工程と、 を具備することを特徴とする半導体記憶装置の製造方
法。 - 【請求項9】前記第1の層間絶縁膜及び第1の導電体膜
上に、第2の層間絶縁膜を形成する工程と、 前記第2の層間絶縁膜に、前記素子分離酸化膜の上方で
前記第1の導電体膜に達する第2のコンタクトホールを
形成する工程と、 前記第2の層間絶縁膜上に、前記第2のコンタクトホー
ルを介して第1の導電体膜と接続する配線層を形成する
工程と、 を具備することを特徴とする請求項8記載の半導体記憶
装置の製造方法。 - 【請求項10】前記第1のコンタクトホールを形成する
際に、前記素子領域上で前記半導体基板に達する第3の
コンタクトホールを、同時に前記第1の層間絶縁膜に形
成する工程と、 前記第1のコンタクトホール内部を前記第1の導電体膜
で充填する際に、前記第3のコンタクトホール内部を前
記第2の導電体膜で同時に充填する工程と、 を具備することを特徴とする請求項9記載の半導体記憶
装置の製造方法。 - 【請求項11】前記第1のコンタクトホールと前記第3
のコンタクトホールの間の前記素子領域上にゲート絶縁
膜を形成する工程と、 前記ゲート絶縁膜及び前記素子分離酸化膜上に延在する
ゲート電極を形成する工程を具備し、 前記第1のコンタクトホール及び前記第3のコンタクト
ホールは、前記ゲート電極に対して自己整合的に形成さ
れることを特徴とする請求項10記載の半導体記憶装置
の製造方法。 - 【請求項12】前記第2の層間絶縁膜及び前記配線層上
に第3の層間絶縁膜を形成する工程と、 前記第3の層間絶縁膜及び前記第2の層間絶縁膜を貫通
し、前記第2の導電体膜に達する第3のコンタクトホー
ルを、前記配線層に対して自己整合的に形成する工程
と、 前記第3の層間絶縁膜上に、前記第3のコンタクトホー
ルを介して第2の導電体膜と接続する第1の電極を形成
する工程と、 を具備することを特徴とする請求項11記載の半導体記
憶装置の製造方法。 - 【請求項13】前記第1の電極上にキャパシタ絶縁膜を
形成する工程と、 前記キャパシタ絶縁膜上に第2の電極を形成する工程
と、を具備することを特徴とする請求項12記載の半導
体記憶装置の製造方法。 - 【請求項14】半導体基板上に素子分離酸化膜を形成す
る工程と、 前記素子分離酸化膜によって区画された素子領域上に、
ゲート電極がワード線に接続したデータ転送用のMOS
FETを形成する工程と、 前記MOSFET及び前記素子分離酸化膜上に第1の層
間絶縁膜を形成する工程と、 前記素子領域及び前記素子分離酸化膜上に延在し、前記
MOSFETの一方のソース/ドレイン拡散層に達する
第1のコンタクトホール及び前記素子領域上で前記MO
SFETの他方のソース/ドレイン拡散層に達する第2
のコンタクトホールを、前記第1の層間絶縁膜に同時に
形成する工程と、 前記第1のコンタクトホールを充填する第1の導電体プ
ラグを形成する工程と、前記第2のコンタクトホールを
充填する第2の導電体プラグを形成する工程と、 前記第1の層間絶縁膜及び前記第1の導電体プラグ及び
前記第2の導電体プラグ上に第2の層間絶縁膜を形成す
る工程と、 前記第2の層間絶縁膜に、前記素子分離酸化膜の上方で
前記第1の導電体プラグに達するビット線コンタクトホ
ールを形成する工程と、 前記ビット線コンタクトホールを充填する第3の導電体
プラグを形成する工程と、 前記第2の層間絶縁膜及び前記第3の導電体プラグ上に
ビット線を形成する工程と、 前記第2の層間絶縁膜及び前記ビット線上に第3の層間
絶縁膜を形成する工程と、 前記第3の層間絶縁膜及び前記第2の層間絶縁膜を貫通
して、前記第2の導電体プラグに達するストレージノー
ドコンタクトを形成する工程と、 前記第3の層間絶縁膜及び前記ストレージノードコンタ
クト上にストレージノード電極、キャパシタ絶縁膜、プ
レート電極を順次形成してキャパシタを形成する工程
と、を具備することを特徴とする半導体記憶装置の製造
方法。 - 【請求項15】前記第1の導電体プラグ及び第2の導電
体プラグを形成する工程は、導電体膜を全面に堆積する
工程と、導電体膜をケミカルメカニカルポリッシング法
を用いてエッチングする工程を含むことを特徴とする請
求項14記載の半導体記憶装置の製造方法。 - 【請求項16】前記導電体膜をケミカルメカニカルポリ
ッシング法を用いてエッチングする際に、ケミカルメカ
ニカルポリッシングのストッパーとなる絶縁膜を前記ゲ
ート電極の上部および側壁に形成する工程を具備するこ
とを特徴とした請求項15記載の半導体記憶装置の製造
方法。 - 【請求項17】半導体基板と、 前記半導体基板表面に形成され、複数の素子領域を区画
する素子分離用絶縁膜と、 前記素子領域内に形成されたMOSトランジスタと、 前記MOSトランジスタ上に形成された第1の層間絶縁
膜と、 前記MOSトランジスタのソース・ドレインの一方上及
び前記素子分離用絶縁膜上に渡って前記第1の層間絶縁
膜に開口して形成された第1のプラグと、 前記MOSトランジスタのソース・ドレインの他方上に
前記第1の層間絶縁膜に開口して形成された、前記第1
のプラグと同一層にて形成された第2のプラグと、 前記第1の層間絶縁膜上に形成され、第1のプラグに接
続されたビット線と、 前記ビット線及び前記第1の層間絶縁膜上に形成された
第2の層間絶縁膜と、 前記第2の層間絶縁膜上に形成され、前記第2の層間絶
縁膜に形成された開口を介して前記第2のプラグに接続
された容量素子とから構成されるメモリセルを有するこ
とを特徴とする半導体記憶装置。 - 【請求項18】前記半導体基板と前記第1の導電体プラ
グが、前記半導体基板の表面及び側面で接していること
を特徴とする請求項7記載の半導体記憶装置。 - 【請求項19】前記第3の導電体プラグと前記第1の導
電体プラグが、前記第1の導電体プラグの上面及び側面
で接していることを特徴とする請求項18記載の半導体
記憶装置。 - 【請求項20】前記第1の導電体プラグの前記ゲート電
極に沿う方向の寸法が、前記素子領域の前記ゲート電極
に沿う方向の寸法とほぼ等しいことを特徴とする請求項
18記載の半導体記憶装置。 - 【請求項21】前記第1の導電体プラグが、素子分離領
域と前記素子領域との境界近傍においてのみ、前記素子
分離領域上で基板表面より深い位置まで延在しているこ
とを特徴とする請求項18記載の半導体記憶装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26263395A JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
TW085108372A TW308726B (ja) | 1995-07-21 | 1996-07-10 | |
US08/684,059 US5977583A (en) | 1995-07-21 | 1996-07-19 | Semiconductor memory device including memory cells having a capacitor on bit line structure |
KR1019960029464A KR100263720B1 (ko) | 1995-07-21 | 1996-07-20 | 반도체 기억 장치 및 그 제조 방법 |
US09/388,937 US6333538B1 (en) | 1995-07-21 | 1999-09-02 | COB DRAM having contact extending over element-isolating film |
KR1020000008126A KR100384801B1 (ko) | 1995-07-21 | 2000-02-21 | 반도체 기억 장치의 제조 방법 |
US09/909,790 US6593202B2 (en) | 1995-07-21 | 2001-07-23 | Semiconductor memory device and fabrication method thereof |
US09/909,779 US20010045587A1 (en) | 1995-07-21 | 2001-07-23 | Semiconductor memory device and fabrication method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-185257 | 1995-07-21 | ||
JP18525795 | 1995-07-21 | ||
JP26263395A JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004032462A Division JP2004186703A (ja) | 1995-07-21 | 2004-02-09 | 半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0997882A true JPH0997882A (ja) | 1997-04-08 |
JP3532325B2 JP3532325B2 (ja) | 2004-05-31 |
Family
ID=26502998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26263395A Expired - Lifetime JP3532325B2 (ja) | 1995-07-21 | 1995-10-11 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (4) | US5977583A (ja) |
JP (1) | JP3532325B2 (ja) |
KR (2) | KR100263720B1 (ja) |
TW (1) | TW308726B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998059372A1 (fr) * | 1997-06-20 | 1998-12-30 | Hitachi, Ltd. | Circuit integre a semiconducteur et son procede de fabrication |
JPH11111942A (ja) * | 1997-09-30 | 1999-04-23 | Oki Electric Ind Co Ltd | 多結晶シリコンプラグを用いたコンタクトホールの形成方法 |
US6251723B1 (en) | 1998-10-05 | 2001-06-26 | Nec Corporation | Method for manufacturing semiconductor memory device capable of improving isolation characteristics |
KR100546122B1 (ko) * | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
JP2006245625A (ja) * | 1997-06-20 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2006261708A (ja) * | 1999-09-02 | 2006-09-28 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
US7528452B2 (en) | 2004-10-07 | 2009-05-05 | Kabushiki Kaisha Toshiba | Semiconductor memory |
JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
JPH11121716A (ja) * | 1997-10-20 | 1999-04-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6682970B1 (en) | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
US6150706A (en) | 1998-02-27 | 2000-11-21 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
US7034353B2 (en) | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
US6844600B2 (en) | 1998-09-03 | 2005-01-18 | Micron Technology, Inc. | ESD/EOS protection structure for integrated circuit devices |
JP2000223569A (ja) * | 1999-02-03 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6391801B1 (en) | 1999-09-01 | 2002-05-21 | Micron Technology, Inc. | Method of forming a layer comprising tungsten oxide |
JP2001148472A (ja) * | 1999-09-07 | 2001-05-29 | Nec Corp | 半導体装置及びその製造方法 |
US6255160B1 (en) * | 1999-10-29 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Cell design and process for making dynamic random access memory (DRAM) having one or more Gigabits of memory cells |
JP4142228B2 (ja) * | 2000-02-01 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
FR2816110B1 (fr) | 2000-10-27 | 2003-03-21 | St Microelectronics Sa | Lignes de bit en memoire dram |
US6642584B2 (en) * | 2001-01-30 | 2003-11-04 | International Business Machines Corporation | Dual work function semiconductor structure with borderless contact and method of fabricating the same |
US6723655B2 (en) * | 2001-06-29 | 2004-04-20 | Hynix Semiconductor Inc. | Methods for fabricating a semiconductor device |
FR2828766B1 (fr) * | 2001-08-16 | 2004-01-16 | St Microelectronics Sa | Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication |
JP4060572B2 (ja) * | 2001-11-06 | 2008-03-12 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US6723623B1 (en) * | 2002-12-20 | 2004-04-20 | Micron Technology, Inc. | Methods of forming implant regions relative to transistor gates |
KR100518233B1 (ko) * | 2003-10-31 | 2005-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100570060B1 (ko) * | 2003-12-29 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 랜딩플러그콘택 형성 방법 |
KR100670706B1 (ko) * | 2004-06-08 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
US7075155B1 (en) * | 2004-06-14 | 2006-07-11 | Advanced Micro Devices, Inc. | Structure for protecting a semiconductor circuit from electrostatic discharge and a method for forming the structure |
TWI281231B (en) * | 2004-12-20 | 2007-05-11 | Hynix Semiconductor Inc | Method for forming storage node of capacitor in semiconductor device |
US20070042509A1 (en) * | 2005-08-18 | 2007-02-22 | Texas Instruments Inc. | Detecting endpoint using luminescence in the fabrication of a microelectronics device |
DE102005051973B3 (de) * | 2005-10-31 | 2007-06-28 | Infineon Technologies Ag | Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren |
US20070202677A1 (en) | 2006-02-27 | 2007-08-30 | Micron Technology, Inc. | Contact formation |
KR100819645B1 (ko) * | 2007-04-06 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 |
KR101406888B1 (ko) * | 2007-12-13 | 2014-06-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60116167A (ja) * | 1983-11-29 | 1985-06-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2755591B2 (ja) * | 1988-03-25 | 1998-05-20 | 株式会社東芝 | 半導体記憶装置 |
US5235199A (en) * | 1988-03-25 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor memory with pad electrode and bit line under stacked capacitor |
US5459346A (en) * | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
US5248628A (en) | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
JP3199717B2 (ja) * | 1989-09-08 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2528731B2 (ja) * | 1990-01-26 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP2524862B2 (ja) * | 1990-05-01 | 1996-08-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
US5030587A (en) * | 1990-06-05 | 1991-07-09 | Micron Technology, Inc. | Method of forming substantially planar digit lines |
US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
KR960008526B1 (en) * | 1992-04-22 | 1996-06-26 | Lg Semicon Co Ltd | Manufacturing method of capacitor |
JPH06120423A (ja) * | 1992-10-06 | 1994-04-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2925416B2 (ja) * | 1992-11-09 | 1999-07-28 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
JPH0738068A (ja) * | 1993-06-28 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5494841A (en) * | 1993-10-15 | 1996-02-27 | Micron Semiconductor, Inc. | Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells |
JPH07142597A (ja) * | 1993-11-12 | 1995-06-02 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
US5426324A (en) * | 1994-08-11 | 1995-06-20 | International Business Machines Corporation | High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates |
US5488011A (en) * | 1994-11-08 | 1996-01-30 | Micron Technology, Inc. | Method of forming contact areas between vertical conductors |
JP2759631B2 (ja) * | 1995-09-04 | 1998-05-28 | エルジイ・セミコン・カンパニイ・リミテッド | 半導体メモリセル及びその製造方法 |
-
1995
- 1995-10-11 JP JP26263395A patent/JP3532325B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-10 TW TW085108372A patent/TW308726B/zh not_active IP Right Cessation
- 1996-07-19 US US08/684,059 patent/US5977583A/en not_active Expired - Lifetime
- 1996-07-20 KR KR1019960029464A patent/KR100263720B1/ko not_active IP Right Cessation
-
1999
- 1999-09-02 US US09/388,937 patent/US6333538B1/en not_active Expired - Lifetime
-
2000
- 2000-02-21 KR KR1020000008126A patent/KR100384801B1/ko not_active IP Right Cessation
-
2001
- 2001-07-23 US US09/909,779 patent/US20010045587A1/en not_active Abandoned
- 2001-07-23 US US09/909,790 patent/US6593202B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245625A (ja) * | 1997-06-20 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6483136B1 (en) * | 1997-06-20 | 2002-11-19 | Hitachi, Ltd. | Semiconductor integrated circuit and method of fabricating the same |
US6649956B2 (en) | 1997-06-20 | 2003-11-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
US7042038B2 (en) | 1997-06-20 | 2006-05-09 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
WO1998059372A1 (fr) * | 1997-06-20 | 1998-12-30 | Hitachi, Ltd. | Circuit integre a semiconducteur et son procede de fabrication |
JPH11111942A (ja) * | 1997-09-30 | 1999-04-23 | Oki Electric Ind Co Ltd | 多結晶シリコンプラグを用いたコンタクトホールの形成方法 |
US6251723B1 (en) | 1998-10-05 | 2001-06-26 | Nec Corporation | Method for manufacturing semiconductor memory device capable of improving isolation characteristics |
KR100546122B1 (ko) * | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
JP2006261708A (ja) * | 1999-09-02 | 2006-09-28 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
US7528452B2 (en) | 2004-10-07 | 2009-05-05 | Kabushiki Kaisha Toshiba | Semiconductor memory |
US7847363B2 (en) | 2004-10-07 | 2010-12-07 | Kabushiki Kaisha Toshiba | Semiconductor memory |
US8093662B2 (en) | 2004-10-07 | 2012-01-10 | Kabushiki Kaisha Toshiba | Semiconductor memory |
US8742529B2 (en) | 2004-10-07 | 2014-06-03 | Kabushiki Kaisha Toshiba | Semiconductor memory |
JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6593202B2 (en) | 2003-07-15 |
US6333538B1 (en) | 2001-12-25 |
KR970008611A (ko) | 1997-02-24 |
US20010045587A1 (en) | 2001-11-29 |
US5977583A (en) | 1999-11-02 |
TW308726B (ja) | 1997-06-21 |
KR100263720B1 (ko) | 2000-08-01 |
KR100384801B1 (ko) | 2003-05-22 |
US20010049185A1 (en) | 2001-12-06 |
JP3532325B2 (ja) | 2004-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3532325B2 (ja) | 半導体記憶装置 | |
US5150276A (en) | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings | |
US6074918A (en) | Methods of fabrication DRAM transistor cells with a self-aligned storage electrode contact | |
US6376304B1 (en) | Semiconductor memory device and a method for fabricating the same | |
US6191442B1 (en) | DRAM memory with TFT superposed on a trench capacitor | |
US6162676A (en) | Method of making a semiconductor device with an etching stopper | |
JP4036837B2 (ja) | Dramデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法 | |
US20020153548A1 (en) | Semiconductor device and method of manufacturing the same | |
US7214572B2 (en) | Semiconductor memory device and manufacturing method thereof | |
US6573551B1 (en) | Semiconductor memory device having self-aligned contact and fabricating method thereof | |
US20030127677A1 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
US6373090B1 (en) | Scheme of capacitor and bit-line at same level and its fabrication method for 8F2 DRAM cell with minimum bit-line coupling noise | |
KR100327123B1 (ko) | 디램셀캐패시터의제조방법 | |
KR100325472B1 (ko) | 디램 메모리 셀의 제조 방법 | |
US5409855A (en) | Process for forming a semiconductor device having a capacitor | |
US5858833A (en) | Methods for manufacturing integrated circuit memory devices including trench buried bit lines | |
US6198122B1 (en) | Semiconductor memory and method of fabricating the same | |
KR19990035652A (ko) | 디램 장치의 제조 방법 | |
US6071773A (en) | Process for fabricating a DRAM metal capacitor structure for use in an integrated circuit | |
US6559494B1 (en) | Semiconductor device and a method for fabricating the same | |
JP2917912B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP3355511B2 (ja) | 半導体装置の製造方法 | |
US6316306B1 (en) | Memory cell array in a dynamic random access memory and method for fabricating the same | |
JP3651130B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2000228502A (ja) | Cob構造のdram及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |