JP3487628B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
特に、待機状態における消費電力を低減する技術に関す
るものである。

【０００２】

【従来の技術】液晶表示装置は、ＣＲＴ等と比較して薄
く軽量であって、かつ、消費電力が小いためにバッテリ
−の供給電力で動作する携帯型の情報機器等に幅広く用
いられている。

【０００３】しかし、このような携帯型情報機器の、バ
ッテリ−による動作可能時間の長時間化が望まれてい
る。また、一方では、携帯型情報機器の、よりいっそう
の小型化がのぞまれており、このためにはバッテリ−も
小型化する必要がある。

【０００４】そして、このような命題を実現する上で
は、情報機器に用いられる液晶表示装置の低消費電力化
を図ることが望ましい。

【０００５】ここで、液晶表示装置の低消費電力化を図
る従来の技術としては、たとえばパ−ソナルコンピュ−
タでキ−ボ−ド等を長時間操作しないとき、すなわち、
待機状態にある場合に、装置の電源を遮断する技術が知
られている。

【０００６】また、液晶表示装置に関するものではない
が、NIKKEI ELECTRONICS NO590号 (1993年9月13日 発
行）に記載されているように、ＣＲＴを用いた表示装置
において、待機状態にある場合に、偏向回路や高圧回路
への電力の供給を遮断して装置の低消費電力化を図る技
術が知られている。

【０００７】

【発明が解決しようとする課題】前記待機の消費電力の
低減を図る各技術によれば、待機状態時には、表示装置
の表示が行われなくなるので、その時点における情報機
器の状態を視認できないという問題点ある。

【０００８】そこで、本発明は、待機状態にある場合に
低消費電力で、表示を行うことのできる液晶表示装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】前記目的達成のために、
本発明は、待機を指示された期間中、表示制御部におい
て、非待機状態とは異なる画素データおよびタイミング
信号を発生させ、前記画素データおよびタイミング信号
を出力することを特徴とする液晶表示装置の消費電力の
低減技術を提供する。

【００１０】また、前記目的達成のために、本発明は、
待機を指示された期間中、電圧制御部において、非待機
状態に発生させる階調電圧の数より少ない階調電圧を発
生させることを特徴とする液晶表示装置の消費電力低減
技術を提供する。

【００１１】

【作用】本発明に係る消費電力低減方法によれば、液晶
マトリクスパネルに印加する信号電圧の変化周期を長く
したり、信号電圧の電圧レベルを小さくすることにより
液晶マトリクスパネルへ流出入する電流を低減すること
により、消費電力を低減する。また、このように、信号
電圧の変化周期を長くしたり、信号電圧の電圧レベルを
小さくしても、利用者が視認可能な程度の表示は確保さ
れるので、利用者は、この表示より情報機器の状態を視
認できる。なお、このようにすると、表示の品質は、待
機状態期間において劣化するが、待機状態は、利用者が
利用していない期間であるので、使用上問題が生じるこ
とはない。

【００１２】

【実施例】以下、本発明に係る情報機器の実施例につい
て説明する。

【００１３】まず、以下に提示する各実施例について共
通する情報機器、液晶表示装置の構成および動作につい
て説明する。

【００１４】図１に、本実施例に係る情報機器の外観を
示す。

【００１５】図中、１０００は情報機器、２は液晶表示
装置の表示部、３０００はフロッピディスクドライバの
フロッピ−ディスク挿入口、４０００は入力ペン、５０
００はキ−スイッチ群、６０００はパワ−セ−ブスイッ
チ、７０００はパワ−スイッチである。図示するよう
に、液晶表示装置は情報機器１０００内に組み込まれて
いる。

【００１６】図２に、情報機器１の内部構成を示す。

【００１７】図中、１００１はＣＰＵ、１００２はＣＰ
Ｕ１が実行するプログラムを記憶したＲＯＭ、１００３
はプログラムの実行に用いるＲＡＭ、１００４はバッテ
リ−、１０は液晶表示装置、１００５は液晶表示装置の
表示を制御する液晶表示装置、１００６は表示装置に表
示する表示内容を規定するデータを格納するＶ−ＲＡ
Ｍ、１００７はパワ−セ−ブスイッチ６０００やキ−ス
イッチ群５０００等との間のインタフェ−ス回路、１０
０８はフロッピ−ディスクドライブとの間のインタフェ
−ス回路、１００９は表示制御装置１０との間の制御信
号２００３のインタフェ−ス回路、１０１０は入力ペン
４０００との間のインタフェ−ス回路である。

【００１８】また、液晶表示装置１０は、表示部２と光
源４と駆動制御回路２００５とを備えている。

【００１９】さて、このような構成において、入力ペン
４０００は、表示部２上に置かれたときに、表示部２上
の座標を、たとえば、表示部２に印加される電圧を検知
すること等により検出する。

【００２０】また、ＣＰＵ１００１は、入力ペン４００
０の検出した座標やキ−スイッチ群５０００のキ−の入
力に応じてプログラムを実行し、その実行結果に応じて
液晶表示装置１０の表示部２に表示する内容を決定し、
表示内容を規定する画像データをＶ−ＲＡＭ１００６に
書き込む。表示制御装置１００５は、Ｖ−ＲＡＭ１００
６に格納され画像データ２００２を、液晶表示装置１０
における表示に必要な同期信号群２００１と共に、液晶
表示装置１０に送る。

【００２１】また、ＣＰＵ１００１は、インタフェ−ス
回路１００７を介してパワ−セ−ブスイッチ６がオンさ
れたことを検出した場合や、一定期間以上、入力ペン４
の座標の検出やキ−スイッチ群５０００のキ−の入力が
無かったことを検出した場合に、パワ−セ−ブモ−ドへ
の移行を指示するパワ−セ−ブ制御信号２００３をイン
タフェ−ス回路１００９を介して、液晶表示装置１０に
送る。

【００２２】さて、バッテリ１００４はパワ−スイッチ
がオンにセットされると液晶表示装置１０を含む情報機
器１０００の各部に所定の電圧の電力を供給する。

【００２３】次に、図３に、液晶表示装置１０の内部構
成を示す。

【００２４】図示するように、信号駆動回路１、走査駆
動回路３、表示制御回路５、電圧制御回路６、光源４、
インタ−フェイス回路７、表示部２で構成されている。
信号駆動回路１、走査駆動回路３、表示制御回路５、電
圧制御回路６、インタ−フェイス回路７が、図２に示し
た駆動制御回路２００５に相当する。

【００２５】ここで、本実施例では、表示部２として液
晶マトリクスパネルを想定する。液晶マトリクスパネル
２は、図４に示するように、１画素がＴＦＴ（薄膜トラ
ンジスタ−）１３と液晶１４とで構成される。また、Ｔ
ＦＴ１３のゲ−ト電極には、走査線１２ａ〜１２ｄが接
続され、ドレイン電極には、信号線１１ａ〜１１ｃが接
続される。

【００２６】さて、インタフェ−ス回路７には、表示制
御装置１００５より、表示部２に表示する画像データ２
００２が入力される。また、同期信号群２００１に含ま
れる同期信号として、垂直同期信号、水平同期信号、画
像データ２００２に同期したクロック信号が入力され、
パワ−セ−ブ制御信号２００３がインタフェ−ス回路１
００９を介してＣＰＵ１００１より入力される。ここ
で、画像データ２００２は、ラスタスキャン方式に従っ
た順番で入力される。垂直同期信号は、表示する画像の
１フレ−ム周期毎に出力されるパルス信号であり、水平
同期信号は１ライン走査期間毎に出力されるパルス信号
である。

【００２７】インタフェ−ス回路７は、これらの信号
を、表示制御回路５に渡す。

【００２８】表示制御回路５は、画像データ２００２、
同期信号２００１、パワ−セ−ブ制御信号２００３よ
り、これらに相当する装置内部用の信号である画像デー
タＤＡＴＡ、垂直同期信号ＶＳＹＮＣ、水平同期信号Ｈ
ＳＹＮＣ、パワ−セ−ブ制御信号ＰＳを生成し、信号駆
動回路１に、生成した垂直同期信号ＶＳＹＮＣ、水平同
期信号ＨＳＹＮＣ、クロック信号ＤＣＬＫ、画像データ
ＤＡＴＡを送り、走査駆動回路３に、水平同期信号ＨＳ
ＹＮＣ、垂直同期信号ＶＳＹＮＣを送り、電圧制御回路
６に、後述する極性反転駆動法の実現に必要となる同期
信号（ＶＳＹＮＣ、ＨＳＹＮＣの一方または両方）とク
ロック信号ＤＣＬＫを送り、電圧制御回路６、信号駆動
回路１、走査駆動回路３、光源４にパワ−制御信号ＰＳ
を送る。

【００２９】ただし、以下に示す実施例によっては、一
部の信号を送る必要のない場合もある。

【００３０】ここで、図５に、通常モ−ド時（非パワ−
セ−ブ動作モ−ド時）の垂直同期信号ＶＳＹＮＣ、水平
同期信号ＨＳＹＮＣ、クロック信号ＤＣＬＫ、画像デー
タＤＡＴＡのタイミング（図５ａ）と、これによって規
定される表示画面（図５ｂ）の対応を示しておく。図５
ａに示すタイミングは、インタフェ−ス回路７に入力す
る垂直同期信号、水平同期信号、クロック信号、画像デ
ータのタイミングに一致する。

【００３１】さて、電圧制御回路６は、バッテリ１００
４より供給される電源を用いて、走査駆動用電圧を発生
し走査駆動回路３に送る。また、信号駆動用電圧を発生
し信号駆動回路１に送る。

【００３２】走査駆動回路３は、図６に示すように、水
平同期信号ＨＳＹＮＣに同期して、順次、その並びの順
に異なる走査線１２ａ〜１２ｄに、電圧制御回路６から
送られた走査駆動用電圧に応じた走査電圧Ｖｇ１〜Ｖｇ
ｎを印加する。また、垂直同期信号ＶＳＹＮＣが入力す
る毎に、初めの走査線１２ａより以上の動作を繰り返
す。すなわち、走査電圧は、ライン毎に、順次、値Ｖｇ
ｈになりＴＦＴは１ライン毎にオン状態になる。

【００３３】一方、信号駆動回路１は、１ライン分の画
像データを格納可能なラッチ群を２群備えている。ま
た、信号線１１ａ〜１１ｃに、それぞれ接続した、１ラ
イン分の画像データ数と同数の出力回路を備えている。
初めのラッチ群は、画像データＤＡＴＡをクロック信号
ＤＣＬＫに同期して順次１ライン分ラッチし、水平同期
信号ＨＳＹＮＣに同期して、ラッチした１ライン分の画
像データＤＡＴＡを第２のラッチ群に１ライン分並列に
転送し、転送された１ライン分の画像データを次のライ
ンの画像データの転送を受けるまでの間保持し、それぞ
れ異なる出力回路に並列に出力する。この間、第１のラ
ッチ群は、次のラインの画像データを、前のラインと同
様に順次取り込む。結果、図６に示すように、信号電圧
Ｖｄ１〜Ｖｄｍが印加される。

【００３４】各出力回路は、受け取った画像データの値
と、電圧制御回路６から送られた信号駆動用電圧に応じ
て、信号電圧Ｖｄ１〜Ｖｄｍを接続した信号線に印加す
る。

【００３５】以上、本実施例で提示する各実施例につい
て共通する情報機器、液晶表示装置の構成および動作に
ついて説明した。以下、このような構成の液晶表示装置
１０において、表示を確保しながら、消費電力を低減す
るための各実施例について説明する。

【００３６】まず、第１の実施例について説明する。

【００３７】本第１実施例では、表示制御装置５は、イ
ンタフェ−ス回路７よりパワ−セ−ブ信号を受けとる
と、出力する水平同期信号ＨＳＹＮＣの周期を通常モ−
ド時の２倍とすると共に、パワ−セ−ブ信号ＰＳにより
パワ−セ−ブ動作モ−ドを走査駆動回路３と信号駆動回
路１に指示する。なお、このような水平同期信号ＨＳＹ
ＮＣの周期の変更は、後述するように表示制御回路８
に、パワ−セ−ブ信号ＰＳがオンを示す場合に、出力す
る水平同期信号ＨＳＹＮＣの周波数を、インタフェ−ス
回路７より入力する水平同期信号の周波数の１／２に分
周する分周回路を設けることにより実現することができ
る。または、パワ−セ−ブ信号ＰＳがオンを示す場合
に、インタフェ−ス回路７より入力する水平同期信号に
位相同期して、これの１／２の周波数の信号を水平同期
信号ＨＳＹＮＣとして出力する発振器を備えるようにし
てもよい。

【００３８】走査駆動回路３は、図７に示すように、表
示制御回路３の出力する水平同期信号ＨＳＹＮＣの周期
毎に、順次、Ｖｇ１とＶｇ２、Ｖｇ３とＶｇ４といった
ように、２本の走査信号づつ走査電圧値Ｖｇｈを印加す
る。このような２本の走査信号毎の走査電圧の印加は、
たとえば、走査駆動回路３に、それぞれが異なる走査信
号線に接続した走査信号本数分の出力回路と、ＨＳＹＮ
Ｃを計数し、ＶＳＹＮＣによってリセットされるカウン
タと、カウンタのカウント値を、パワ−セ−ブ信号ＰＳ
の値に応じてデコ−ドするデコ−ダとを備え、デコ−ダ
のデコ−ド値に従い、出力回路を順番に有効化すること
等により実現することができる。ここで出力回路は、有
効化された場合に、電圧制御回路６より供給される走査
電圧を対応する走査信号線に出力する回路である。

【００３９】さて、一方、信号駆動回路１では、第１の
ラッチ群が奇数番目のラインの画像データを取り込むこ
とにより満杯の状態になると、入力する偶数番目のライ
ンの画像データを廃棄する動作を繰り返す。第１のラッ
チ群に取り込まれた奇数番目のラインの画像データは、
次の偶数番目のラインの画像データの入力の終了時に入
力する水平同期信号ＨＳＹＮＣによって第２のラッチ群
に取り込まれ、次の水平同期信号ＨＳＹＮＣ入力まで保
持され、出力回路に出力される。結果、各信号線に印加
される電圧は、通常モ−ドの２倍の周期で更新されるこ
とになる。

【００４０】このようにすることにより、液晶マトリク
ス２のＴＦＴをオン状態にする期間が２倍になる。ま
た、これに合わせて信号電圧Ｖｄ１〜Ｖｄｍのレベルが
変化する周期も２倍になる。したがい、液晶マトリクス
２、信号駆動回路、電圧制御回路６等の消費電力を低減
することができる。

【００４１】一方、液晶マトリクス２に表示される画像
の解像度は、垂直方向について通常モ−ド時の１／２と
なるが、パワ−セ−ブモ−ド時は、利用者が作業を行っ
ていない期間であるので実用上問題となることはない。

【００４２】なお、表示制御回路８は、垂直同期信号Ｖ
ＳＹＮＣ、動作クロックＤＣＬＫ、画像データＤＡＴＡ
については、インタフェ−ス回路７から入力信号を、そ
のまま出力する。

【００４３】ところで、図８に示すように、パワ−セ−
ブモ−ド時にも、走査電圧Ｖｇ１、Ｖｇ２．．は通常モ
−ドと同様に印加し、表示制御回路５が、信号駆動回路
１に与える水平同期信号ＨＳＹＮＣの周期のみを２倍に
することにより、信号電圧のみを２ライン毎にレベルが
変化させるようにしてもよい。このようにしても、信号
電圧のレベルが変化する周期を２倍化でき、第１の実施
例と、ほぼ同様の効果を達することができる。

【００４４】なお、さらに、クロック信号ＤＣＬＫの周
期を２倍とし、信号駆動回路１において、１画素データ
おきに画像データを第１のラッチ群に取り込み、第１の
ラッチ群のｎ番目のラッチから第２のラッチ群の２ｎ−
１番目と、２ｎ番目のラッチに並列にデータを、水平同
期信号ＨＳＹＮＣに同期して転送するようにしてもよ
い。このようなクロック信号ＤＣＬＫの周期の周期の変
更は、表示制御回路８に、パワ−セ−ブ信号ＰＳがオン
を示す場合に、出力するクロック信号ＤＣＬＫの周波数
を、インタフェ−ス回路７より入力する動作クロック信
号の周波数の１／２に分周する分周回路を設けることに
より実現することができる。もちろん、インタフェ−ス
回路７より入力する動作クロック信号の周波数の１／２
の周波数のクロックを、インタフェ−ス回路７より入力
する動作クロック信号に位相同期して生成する発振器を
備えるようにしてもよい。

【００４５】このようにすると、表示の水平方向の解像
度も１／２となるが、前述したようにパワ−セ−ブモ−
ド時は、利用者が作業を行っていない期間であるので実
用上問題となることはない。また、信号駆動回路１の第
１のラッチ群の動作周波数が、通常モ−ド時の１／２と
なるので消費電力を低減することができる。

【００４６】なお、本実施例では、パワ−セ−ブモ−ド
時、走査駆動回路３、信号駆動回路１の駆動／動作周波
数を１／２に変更したが、これは、１／４等の他の比率
とするようにしてもよい。

【００４７】以下、第２の実施例について説明する。

【００４８】前記第１の実施例では、走査駆動回路３、
信号駆動回路１の駆動／動作周波数を落し、インタフェ
−ス回路７に入力した画像データによって表示される画
像の解像度を落して表示することにより消費電力を低減
した。本実施例では、パワ−セ−ブモ−ド時、インタフ
ェ−ス回路７に入力した画像データを用いずに、内蔵し
たパタ−ンジェネレ−タによって所定の画像を生成し、
これを表示する。

【００４９】図９に、本第２実施例に係る表示制御回路
５の構成を示す。

【００５０】図示するように、本第２実施例では、表示
制御回路５に、選択回路１９ａ〜１９ｄからなる選択回
路群１９、発振回路２２、パタ−ンジェネレ−タ２０、
コントロ−ル回路２１を備える。

【００５１】コントロ−ル回路２１は、発振回路２２の
出力する基本クロックを用いて、インタフェ−ス回路か
ら入力する直同期信号、水平同期信号、動作クロックの
周波数比と、周波数比が等しい３つの信号ＶＳＹＮＣ
（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）を生
成する。パタ−ンジェネレ−タ２０は、実際には、画像
データを記憶したメモリであり、ＤＣＬＫ（ＩＮ）に同
期して、たとえば、図１０に示すような所定の画像パタ
−ンを示す画像データを出力する。

【００５２】選択回路１９ａ〜１９ｄは、通常モ−ド
時、インタフェ−ス回路７から入力する垂直同期信号、
水平同期信号、動作クロック、画像データを、そのま
ま、ＶＳＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫ、ＤＡＴＡとし
て出力し、パワ−セ−ブモ−ド時には、コントロ−ル回
路２１から入力するタイミング信号ＶＳＹＮＣ（Ｉ
Ｎ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（ＩＮ）を、ＶＳ
ＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫとして出力し、パタ−ン
ジェネレ−タ２０から入力するＤＡＴＡ（ＩＮ）をＤＡ
ＴＡとして出力する。

【００５３】ここで、コントロ−ル回路２１の出力する
ＶＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ
（ＩＮ）の周波数は、インタフェ−ス回路から入力する
直同期信号、水平同期信号、動作クロックの周波数よ
り、液晶マトリクス２の表示の視認性を大きく損なわな
い程度に小さい周波数を用いることができる。したが
い、各部の駆動／動作周波数を通常モ−ド時に比べ小さ
くすることができるので、消費電力を低減することがで
きる。

【００５４】なお、コントロ−ル回路２１の出力するＶ
ＳＹＮＣ（ＩＮ）、ＨＳＹＮＣ（ＩＮ）、ＤＣＬＫ（Ｉ
Ｎ）のうち、ＨＳＹＮＣ（ＩＮ）とＤＣＬＫ（ＩＮ）の
インタフェ−ス回路７から入力する水平同期信号、動作
クロックに対する周波数比を、ＶＳＹＮＣ（ＩＮ）のイ
ンタフェ−ス回路７から入力する垂直同期信号に対する
周波数比の、たとえば１／２とし、走査駆動回路３で前
記第１実施例（図７参照）と同様に２走査信号線づつ駆
動するようにすれば、垂直方向の解像度は通常モ−ド時
に比べ１／２となるが、図７に示したものと同様に、走
査駆動回路３、信号駆動回路１の駆動／動作周波数をさ
らに遅くすることができ、さらに消費電力を低減でき
る。なお、この場合は、パタ−ンジェネレ−タ２０に
は、あらかじめ表示する画像を垂直方向について１／２
に縮小した画像データを記憶しておくようにする。

【００５５】または、パワ−セ−ブモ−ド時に、信号駆
動回路１に与えるＨＳＹＮＣ（ＩＮ）とＤＣＬＫ（Ｉ
Ｎ）のインタフェ−ス回路７から入力する水平同期信
号、動作クロックに対する周波数比を、ＶＳＹＮＣ（Ｉ
Ｎ）のインタフェ−ス回路７から入力する垂直同期信号
に対する周波数比の、たとえば１／２とすれば、前記第
１実施例において図８に示したものと同様に、信号駆動
回路１の駆動／動作周波数を遅くすることができ、さら
に消費電力を低減できる。この場合も、パタ−ンジェネ
レ−タ２０には、あらかじめ表示する画像を垂直方向に
ついて１／２も縮小した画像データを記憶しておくよう
にする。

【００５６】また、さらに、ＤＣＬＫ（ＩＮ）のインタ
フェ−ス回路７から入力する動作クロックに対する周波
数比を、ＨＳＹＮＣ（ＩＮ）のインタフェ−ス回路７か
ら入力する水平同期信号に対する周波数比の、たとえば
１／２とし、先に説明したように信号駆動回路１におい
て、１画素データおきに画像データを第１のラッチ群に
取り込み、第１のラッチ群のｎ番目のラッチから第２の
ラッチ群の２ｎ−１番目と、２ｎ番目のラッチに並列に
データを、水平同期信号ＨＳＹＮＣ（ＩＮ）に同期して
転送するようにすれば、水平方向も解像度も通常モ−ド
時の１／２となるが、信号駆動回路１の駆動／動作周波
数を、さらに遅くすることができ、さらに消費電力を低
減できる。この場合は、パタ−ンジェネレ−タ２０に
は、あらかじめ表示する画像を垂水平方向についても１
／２に縮小した画像データを記憶しておくようにする。

【００５７】さて、以上のように、本第２実施例では、
パワ−セ−ブ動作モ−ド時には、図１０に示したような
所定の画像パタ−ンを表示するが、パタ−ンジェネレ−
タ２０よりの画像パタ−ンの読み出しタイミングに対す
る、タイミング信号ＨＳＹＮＣ（ＩＮ）、ＶＳＹＮＣ
（ＩＮ）、ＤＣＬＫ（ＩＮ）の発生タイミングを逐次ず
らしていくことによって、画像パタ−ンが表示画面上を
移動するようにしてもよい、このようにすることによ
り、利用者が、パワ−セ−ブ状態をたやすく認識でき
る。また、同一位置に長時間に渡り表示することによっ
て引き起こされるＴＦＴを構成する膜の特性変化や液晶
材料の特性変化に起因する明るさの変化、残像等の画質
の劣化を低減できる。

【００５８】なお、本第２実施例では、図９に示した表
示制御回路において、通常モ−ド時とパワ−セ−ブ動作
モ−ド時のＶＳＹＮＣ、ＨＳＹＮＣ、ＤＣＬＫの切り替
えを、発振器とコントロ−ル回路２１と選択回路群１９
を設けることにより実現したが、これは、図１１に示す
ように通常モ−ド時に分周を行わずに、パワ−セ−ブモ
−ド時に、インタフェ−ス回路７から入力する水平同期
信号、動作クロックを、それぞれ、あらかじめ定めた分
周比で分周する分周回路２３ａ、２３ｂ、２３ｃよりな
る分周回路群２３を設けることにより実現するようにし
てもよい。

【００５９】以下、液晶表示装置の第３の実施例につい
て説明する。

【００６０】本第３実施例では、液晶マトリクスパネル
２を、ライン毎極性反転駆動法によっての駆動する。す
なわち、図１２に示すように、水平ライン毎に、信号電
圧の極性を反転して液晶マトリクスパネルの画素に印加
する。このような信号電圧の印加は、電圧制御回路６に
おいて、入力するＨＳＹＮＣ、ＤＣＬＫを用いて、信号
駆動回路に供給する電圧の極性を水平ライン毎に反転す
ることにより実現する。

【００６１】また、本第３実施例では、液晶マトリクス
パネル２として、階調表示可能なものを用いる。各画素
の表示階調は、信号駆動回路１より与えられる信号電圧
の値によって制御される。液晶マトリクスパネル２の構
成は、図４に示したものと同様である。

【００６２】図１３には、ライン毎極性反転駆動法によ
って信号線に印加される各階調に対応する信号電圧Ｖｄ
と、共通電極に印加される電圧Ｖｃｏｍの波形を示した
ものである。図示するように、共通電極に印加される電
圧Ｖｃｏｍは、ラインごとに極性が反転し、信号電圧Ｖ
ｄも、電圧Ｖｃｏｍとの間の電圧差の絶対値を保よう
に、極性が反転する。なお、走査電圧のＯＦＦ電圧は、
共通電圧Ｖｃｏｍと同相で同一振幅値である。また、黒
から白へ到る５階調に対応する信号電圧は、中間調２を
境として極性が反転する。

【００６３】さて、図４に示した液晶マトリクスパネル
２では、信号電極（ドレイン電極）と共通電極間の電位
差が最小、信号電極と走査電極（ゲ−ト電極）間の電位
差が最小で、さらに、共通電極と信号電極の電位差が最
小になる３つの条件を満足した場合に最も消費電力が低
くなる。これは、各電極間に寄生容量があるためにこの
寄生容量を介して過渡電流が流れるためである。

【００６４】ここで、図１３より理解されるように、こ
のような過渡電流が最小になるのは白表示の場合であ
る。したがい、パワ−セ−ブ動作モ−ド時には画面の全
面を白表示にするのが望ましい。しかし、これでは、装
置の動作状態を視認できなくなってしまう。そこで、本
実施例では、パワ−セ−ブ動作モ−ド時には図１４に示
すように、所定のパタ−ンを表示する。そして、その上
で、背景の明るさを白色もしくは白に近い中間調表示、
パタ−ン部は背景部より暗い階調の中間調表示にするよ
うにする。このようなパタ−ンの表示は、前記第２実施
例と同様にして行うことができる。

【００６５】なお、このようにすると、背景が明るく見
えるために、光源４に与える電圧を低減、あるいは、光
源を流れる電流を制限し輝度を低くするようにしてもよ
い。これによって、表示装置の消費電力をさらに低減す
ることがきる。また、特に、液晶マトリクスパネル２が
反射型、透過型兼用の場合は、光源４の電源を遮断して
しまうようにしても良い。

【００６６】また、本第３実施例は、液晶に電圧が印加
されていない時に最も明るくなるノ−マリホワイトモ−
ドの液晶マトリクスパネル２についてのものであるが、
液晶に電圧が印加されていない時に最も暗くなるノ−マ
リブラックモ−ドの液晶マトリクスパネル２を用いる場
合は、逆に背景の明るさを黒色もしくは黒に近い中間調
表示、パタ−ン部は背景部より明るい階調の中間調表示
にするようにすればよい。

【００６７】また、カラ−表示可能な液晶マトリクスパ
ネル２を用いる場合は、パタ−ンはＲＧＢ３色のうちの
１色についての背景部より明るい中間調表示にするよう
にしてもよい。

【００６８】また、本第３実施例は、ライン毎極性反転
駆動法のみならず、図１５に示したような画素毎に極性
を反転する駆動法、図１６に示したような極性を反転
し、さらにライン毎に極性を反転する駆動法、フレ−ム
毎に極性を反転する駆動法、もしくは、これらを組み合
わせた駆動法についても同様に適用することができる。
また、液晶マトリクスパネル２の階調数は５階調でなく
とも、同様に適用することができる。

【００６９】以下、本発明の第４の実施例について説明
する。

【００７０】本第４実施例では、前記第３実施例と同様
に、液晶マトリクスパネル２として、階調表示可能なも
のを用いる。

【００７１】図１７に、本実施例に係る電圧制御回路６
の構成を示す、図示するように、電圧制御回路６は、選
択回路２４、２５、階調回路２６を備えている。

【００７２】パワ−セ−ブモ−ド動作時、選択回路２４
は、表示制御回路５よりパワ−セ−ブ制御信号ＰＳが入
力されると、階調回路２６へ供給する電源ＶＤＲの電源
電圧をＶＮ１からＶＳ１に切り替える。同様に、選択回
路２５は、信号駆動回路１へ供給する電源をＶＮ２から
ＶＳ２にきり替える。電源電圧の大小の関係は、ＶＮ１
＞ＶＳ１，ＶＮ２＞ＶＳ２である。すなわち、パワ−セ
−ブモ−ド動作時は、階調回路２６及び信号駆動回路１
に与える電圧を低下させる。なお、階調回路２６及び信
号回路１の電源を同時に低下させないで何れか一方のみ
を低下させるようにしても良い。

【００７３】階調回路２６は、選択回路より与えられた
電源電圧を所定の比率で分圧し、電圧Ｖ１〜Ｖｋを出力
する。ＶＮ１＞ＶＳ１であるから、電圧Ｖ１〜Ｖｋは、
パワ−セ−ブモ−ド動作時、ＶＳ１／ＶＮ１の比率で小
さくなることになる。なお、階調電圧Ｖ１〜Ｖｋは、前
述した液晶マトリクスパネル２の駆動法（ライン毎極性
反転駆動法、画素毎極性反転駆動法、フレ−ム毎極性反
転駆動法）に合わせて、一定周期毎に極性が反転するよ
うにしてもよい。

【００７４】次に、図１８に、本第４実施例に係る信号
回路１の構成を示す。

【００７５】図示するように、信号回路１は、前述した
ように、画像データＤＡＴＡをクロック信号ＤＣＬＫに
同期して順次１ライン分ラッチするラッチ群と、転送さ
れた１ライン分の画像データを次のラインの画像データ
の転送を受けるまでの間保持し、出力回路２８に並列に
出力する第２のラッチ群を含んだ論理回路部２７と、出
力回路２８を有している。

【００７６】また、図１９（ａ）に示すように、各出力
回路２８は、論理回路部２７からおくられた画像データ
の値をデコ−ドするデコ−ダ２８１０と、デコ−ド値に
応じて、階調回路２６より送られた電圧Ｖ１〜Ｖｋの、
いずれかを選択するアナログセレクタを備えたセレクタ
部２８００と、アナログセレクタ２８００で選択された
電圧を、選択回路２４より供給された電源電圧ＶＤＲ
（ＶＮ２またはＶＳ２）用いて増幅し、対応する信号電
極に与えるドライバ回路２８０１を有している。

【００７７】なお、信号回路１の出力回路２８のセレク
タ部は、図１９（ｂ）に示すように、論理回路部２７か
らおくられた画像データの値をデコ−ドするデコ−ダ２
８１０と、デコ−ド値に応じて、階調回路２６より送ら
れた電圧Ｖ１〜Ｖｋを分圧する分圧回路２８９０と、分
圧された電圧の、いずれかを選択するアナログセレクタ
２８００を備えた構成としてもよい。

【００７８】また、出力回路２８は、さまざまな構成法
が可能であり、図１９（ｃ）に示すように論理回路部２
７からおくられた画像データの値をデコ−ドするデコ−
ダ２８１０と、デコ−ド値に応じて、毎クロック信号Ｄ
ＣＬＫのタイミングで電源電圧ＶＤＲをホ−ルドするサ
ンプルホ−ルド回路２８２０と、ホ−ルドした電源電圧
ＶＤＲを制御入力（たとえば、ゲ−ト電圧）として、階
調回路２６より送られた電圧Ｖ１〜Ｖｋの、いずれかを
選択出力するトランジスタ（たとえば、ＦＥＴ）２８３
０などによって構成することもできる。

【００７９】いずれの場合も、画像データ値が同じであ
れば、出力回路２８の出力電圧は、階調回路２６より送
られた電圧Ｖ１〜Ｖｋと電源電圧ＶＤＲによって決定さ
れることになる。

【００８０】さて、以上のような構成によって、信号電
極に印加される信号電圧Ｖｄと信号回路１に与えられる
電源電圧ＶＤＲの波形は、非パワ−セ−ブ動作モ−ド時
と、パワ−セ−ブ動作モ−ド時で、図２０に示すように
変化する。

【００８１】図中、（ａ）が非パワ−セ−ブ動作モ−ド
時を、（ｂ）がパワ−セ−ブ動作モ−ド時を表してい
る。

【００８２】図示するように、パワ−セ−ブ動作モ−ド
時は、非パワ−セ−ブ動作モ−ド時に比べ低下させられ
た、階調電圧Ｖ１〜Ｖｋ、電源電圧ＶＤＲの影響で、低
い信号電圧が信号電極に与えられる。したがい、消費電
力も非パワ−セ−ブ動作モ−ド時に比べ低下する。

【００８３】なお、この場合には、パワ−セ−ブ動作モ
−ド時は、非パワ−セ−ブ動作モ−ド時に比べ輝度が低
いもしくは高い表示が行なわれることになるが、パワ−
セ−ブ動作モ−ド時は、利用者が作業を行なっていない
期間であるので問題となることはない。

【００８４】なお、通常、走査駆動回路３は走査線を順
次、供給された電源を用いて駆動するドライバ回路を備
えているので、パワ−セ−ブモ−ド動作時は、このドラ
イバ回路に供給する電源電圧を低下させるようにして
も、本第４実施例と同様に消費電力の低減を図ることが
できる。

【００８５】以下、本発明に係る液晶表示装置の第５の
実施例について説明する。

【００８６】図１７に、本第５実施例に係る電圧制御回
路６の構成を示す、図示するように、電圧制御回路６
は、階調回路２６を備え、階調回路２６は階調電圧発生
回路２６ａから２６ｅを備えている。

【００８７】各階調電圧発生回路２６ａ〜２６ｅは、非
パワ−セ−ブ動作モ−ド時、図２２（ａ）に示すＶ１〜
Ｖｋの階調電圧を発生する。また、パワ−セ−ブ動作モ
−ド時には図２２（ｂ）に示すＶ１〜Ｖ２の階調電圧を
発生する。

【００８８】すなわち、Ｖ１とＶ２のみを変化させ、他
の出力電圧は、変化しないように一定電圧（Ｖｃ）とす
る。

【００８９】なお、図には、ライン毎極性反転駆動法に
よって、水平走査時間ｔａ毎に電圧の極性を変化する場
合について示した。

【００９０】また、本第５実施例では、図９に示した、
パタ−ンジェネレ−タ２０を備えた表示制御回路５によ
って、液晶マトリクスパネルに所定のパタ−ンを表示す
る。

【００９１】そして、たとえば図１９（ａ）に示した出
力回路２８において、パタ−ンを表示する部分は、Ｖ
１、Ｖ２の電圧が選択され、その他の部分は、Ｖ３〜Ｖ
ｋの何れかの電圧が選択されるように、あらかじめパタ
−ンジェネレ−タ２０の出力する画像データの値を与え
ておく。

【００９２】これによって、図２３に示すパタ−ンを表
示すると、図２４に示すように、背景部２３００は、一
定電圧のレベルで駆動され、パタ−ンを表示する部分２
３０１は、Ｖ１とＶ２の電圧で駆動される。

【００９３】なお、本第５実施例に係る電圧制御回路６
は、図２５に示すように構成してもよい。

【００９４】図示するように、電圧制御回路６は、階調
回路２６、階調回路４１、階調制御回路４２、スイッチ
回路３５を備えている。

【００９５】階調回路２６は、供給される電源電圧と水
平同期信号ＨＳＹＮＣより図２２（ａ）に示す、水平走
査期間毎に極性の反転するＶ１〜Ｖｋの階調電圧を発生
し、階調回路４１は、供給される電源電圧と水平同期信
号ＨＳＹＮＣより図２２（ｂ）に示す水平走査期間毎に
極性の反転するＶ１〜Ｖｋの階調電圧を発生する。

【００９６】階調制御回路４２は、スイッチ回路３５を
制御し、非パワ−セ−ブモ−ド動作時には、階調回路２
６の出力電圧を選択して信号駆動回路１に与え、パワ−
セ−ブモ−ド動作時には、階調回路４１の出力電圧を選
択して信号駆動回路１に与える。

【００９７】また、階調制御回路４２は、非パワ−セ−
ブモ−ド動作時には、階調回路４１の動作を停止し、パ
ワ−セ−ブモ−ド動作時には、階調回路２６の動作を停
止する。動作の停止は、たとえば、電源の供給の停止も
しくは、生成する電圧の極性の反転に用いている水平同
期信号ＨＳＹＮＣやクロック信号ＤＣＬＫの供給の停止
等により行なうことができる。

【００９８】なお、本第５実施例において、Ｖ１とＶ２
のみを変化させ、他の出力電圧はＶ１とＶ２より小さな
振幅の電圧とするようにしてもよい。

【００９９】また、Ｖ１のみを変化させ、他の出力電圧
は一定、もしくはＶ１より小さな振幅の電圧とし、単純
に文字などをＶ１で駆動され、背景をその他の電圧で駆
動するようにしてもよい。

【０１００】このようにすることにより、一般的に差動
増幅器や抵抗及びコンデンサ−などで構成される階調回
路の消費電力を低減できる。さらに、信号駆動回路１に
入力する電圧を一定にもしくは振幅を小さくすることに
よって、信号駆動回路１や液晶マトリクスパネル２にお
ける浮遊容量等による電流を低減でき消費電力を低減で
きる。

【０１０１】以上のように本発明に係る液晶表示装置の
各実施例によれば、一定の表示を行ないがらパワ−セ−
ブ動作モ−ド時の消費電力を低減することができる。

【０１０２】なお、以上の実施例では、デジタルデータ
である画像データに応じて信号駆動回路１が液晶マトリ
クスパネルを駆動する液晶表示装置について示したが、
直接アナログ画像信号に応じて信号駆動回路１が液晶マ
トリクスパネルを駆動するような装置においては、第４
実施例における信号駆動回路１を、図２６に示すように
構成してもよい。

【０１０３】すなわち、入力するアナログ画像信号２８
５０を、データクロックに相当するサンプルクロック信
号２８０４に同期してサンプルホ−ルドする信号電極数
分のサンプルホ−ルド回路２８０３と、サンプルクロッ
ク信号に基づいて、順次循環的に各サンプルホ−ルド回
路２８０３のサンプリング動作許可信号を与える論理回
路部２８０５と、それぞれサンプルホ−ルド回路毎に設
けられ、サンプルホ−ルドされた電圧を選択回路２４よ
り供給された電源電圧（ＶＮ２またはＶＳ２）用いて増
幅し、対応する信号電極に与えるドライバ回路２８０１
より構成するようにしてもよい。なお、このように直接
アナログ画像信号に応じて信号駆動回路１が液晶マトリ
クスパネルを駆動する場合において、ライン毎やフレ−
ム毎に極性を反転して駆動する場合には、この極性の反
転のタイミングに同期して、駆動法信号駆動回路１に与
えるアナログ画像信号の極性を反転すると共にアナログ
画像信号電圧を共通電圧相当分シフトする回路を設ける
ようにすればよい。

【０１０４】また、前記第６実施例において、図２６に
示した信号駆動回路１を用いて直接アナログ画像信号に
応じて信号駆動回路１が液晶マトリクスパネルを駆動す
る場合は、図２４に示した信号電圧を信号駆動回路１が
出力するような、アナログ画像信号を生成するようにパ
タ−ンジェネレ−タ２０を構成すればよい。

【０１０５】なお、以上の実施例では、液晶表示装置１
０は、ＣＰＵ１００１よりパワ−セ−ブ制御信号２００
３を受け取ったとき、パワ−セ−ブ動作モ−ドに移行し
たが、液晶表示装置自身が、情報機器１０００の利用状
況を判断して、自動的にパワ−セ−ブ動作モ−ドに移行
するようにしてもよい。これは、たとえば、液晶表示装
置１０内に画像データを１フレ−ム分格納するフレ−ム
バッファを設け、フレ−ムバッファの画像データと入力
する画像データの一致判定をすることにより、連続する
２フレ−ム間の変化を逐次求めていき、所定のフレ−ム
数変化がない場合には、現在利用者によって利用されて
いないものと判断して自動的にパワ−セ−ブ動作モ−ド
に移行するようにすること等により実現できる。また、
パワ−スイッチの状態を直接読み込んでパワ−セ−ブ動
作モ−ドに移行するようにしてもよい。

【０１０６】

【発明の効果】以上のように、本発明によれば、本発明
は、待機状態にある場合に低消費電力で、表示を行うこ
とのできる液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る情報機器の外観を示す図
である。

【図２】本発明の実施例に係る情報機器の構成を示すブ
ロック図である。

【図３】本発明の実施例に係る液晶表示装置の構成を示
すブロック図である。

【図４】液晶マトリクスパネルの構成を示すブロック図
である。

【図５】本発明の実施例に係る液晶表示装置の通常モ−
ド時の動作を示す図である。

【図６】本発明の実施例に係る液晶表示装置の通常モ−
ド時の駆動電圧波形を示すタイミング図である。

【図７】本発明の実施例に係る液晶表示装置のパワ−セ
−ブモ−ド時の第１の駆動電圧波形を示すタイミング図
である。

【図８】本発明の第１実施例に係る液晶表示装置のパワ
−セ−ブモ−ド時の第２の駆動電圧波形を示すタイミン
グ図である。

【図９】本発明の第２実施例に係る第１の表示制御回路
の構成を示すブロック図である。

【図１０】本発明の第２実施例に係るパワ−セ−ブモ−
ド時のパタ−ン表示のようすを示した図である。

【図１１】本発明の第２実施例に係る第２の表示制御回
路の構成を示すブロック図である。

【図１２】ライン毎極性反転駆動法によって画素に印加
される電圧の極性を示す図である。

【図１３】ライン毎極性反転駆動法によって信号線に印
加される各階調に対応する信号電圧を示すタイミング図
である。

【図１４】本発明の第３実施例に係るパワ−セ−ブモ−
ド時のパタ−ン表示のようすを示した図である。

【図１５】画素毎極性反転駆動法によって画素に印加さ
れる電圧の極性を示す図である。

【図１６】画素毎極性反転駆動法とライン毎極性反転駆
動法を組み合わせた駆動法によって画素に印加される電
圧の極性を示す図である。

【図１７】本発明の第４実施例に係る電圧制御回路の構
成を示すブロック図である。

【図１８】本発明の第４実施例に係る信号駆動回路の構
成を示すブロック図である。

【図１９】本発明の第４実施例に係る出力回路の構成を
示すブロック図である。

【図２０】本発明の第４実施例に係る信号駆動電圧波形
を示すタイミング図である。

【図２１】本発明の第５実施例に係る電圧制御回路の第
１の構成を示すブロック図である。

【図２２】本発明の第５実施例に係る電圧制御回路の出
力電圧波形を示すタイミング図である。

【図２３】本発明の第５実施例に係るパワ−セ−ブモ−
ド時のパタ−ン表示のようすを示した図である。

【図２４】本発明の第５実施例に係る液晶表示装置のパ
ワ−セ−ブモ−ド時の駆動電圧波形を示すタイミング図
である。

【図２５】本発明の第５実施例に係る電圧制御回路の第
２の構成を示すブロック図である。

【図２６】本発明の実施例に係る出力回路の他の構成を
示すブロック図である。

【符号の説明】

１ 信号駆動回路 ２ 液晶マトリクスパネル ３ 走査駆動回路 ４ 光源 ５ 表示制御回路 ６ 電圧制御回路 ７ インタフェ−ス回路

フロントページの続き (72)発明者 葛貫 壮四郎 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平５−145872（ＪＰ，Ａ) 特開 平３−221984（ＪＰ，Ａ) 特開 平５−344371（ＪＰ，Ａ) 特開 昭63−261229（ＪＰ，Ａ) 特開 平３−182793（ＪＰ，Ａ) 特開 平７−84238（ＪＰ，Ａ) 特開 平４−32383（ＪＰ，Ａ) 特開 平４−284490（ＪＰ，Ａ) 特開 昭61−92952（ＪＰ，Ａ) 実開 平３−8349（ＪＰ，Ｕ) 実開 昭63−45587（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 - 3/36 G09G 3/18 G02F 1/13 - 1/141

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】薄膜トランジスタが夫々設けられた複数の
   画素を水平方向及びこれに交差する垂直方向に備えた液
   晶マトリクスパネルと、 前記複数の画素の前記垂直方向に並ぶ夫々の群に設けら
   れた前記薄膜トランジスタに、画素データを送る信号駆
   動部と、 前記複数の画素の前記水平方向に並ぶ夫々の群に設けら
   れた前記薄膜トランジスタの走査電極に、走査電圧を印
   加する走査駆動部と、 前記画素データ、および、該画素データを前記信号駆動
   部に取り込み又は該信号駆動部から前記液晶マトリクス
   パネルに出力させるタイミング信号を、外部回路から受
   けるインタフェースと、 前記インタフェースの後段に設けられる表示制御部とを
   備え、 前記表示制御部は、前記インタフェースから受ける前記
   画素データとは別の画素データを発生させるパターン・
   ジェネレータと、 前記前記インタフェースから受ける前記タイミング信号
   とは別のタイミング信号を発生させるコントロール回路
   と、 外部からの信号により、前記信号駆動部に送られる画素
   データおよびタイミング信号を、前記インタフェースか
   ら受ける画素データおよびタイミング信号、または、前
   記パターン・ジェネレータで発生される画素データおよ
   びコントロール回路で発生させるタイミング信号のいず
   れかに設定する選択回路とを有し、 前記タイミング信号にはクロック信号を含み、前記コン
   トロール回路で発生される前記クロック信号は、前記イ
   ンタフェースから受けるクロック信号に比べて低い周波
   数を示すことを特徴とする液晶表示装置。
2. 【請求項２】前記パターン・ジェネレータで発生される
   画素データは、前記インタフェースから受ける画素デー
   タより低い解像度であることを特徴とする請求項１に記
   載の液晶表示装置。
3. 【請求項３】前記外部からの信号は、前記液晶表示装置
   に待機期間を指示する信号であることを特徴とする請求
   項１乃至２のいずれかに記載の液晶表示装置。