WO2011108166A1

WO2011108166A1 - 表示装置およびその駆動方法、ならびに液晶表示装置

Info

Publication number: WO2011108166A1
Application number: PCT/JP2010/072383
Authority: WO
Inventors: 俊洋柳; 浩二齊藤; 正実尾崎
Original assignee: シャープ株式会社
Priority date: 2010-03-03
Filing date: 2010-12-13
Publication date: 2011-09-09
Also published as: US9076405B2; US20130009935A1; EP2544169A1; JP5734951B2; CN102792358A; CN102792358B; JPWO2011108166A1; EP2544169A4

Abstract

　本発明の表示装置は、定常電流が流れるアナログアンプが設けられた信号線駆動回路を備えている。さらに、１水平期間において、データ信号線Ｓ（ｉ）に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間（非走査期間）、アナログアンプの動作を休止させる制御信号出力部を備えている。制御信号出力部は、非走査期間において、アナログアンプを制御するＡＭＰ＿Ｅｎａｂｌｅ信号をＬ値（低値）に保つ。結果、アナログアンプを流れる定常電流が非走査期間においてカットされる。これにより、フリッカを発生させることなく動画を表示しつつ、なおかつ消費電力を低減することができる。

Description

表示装置およびその駆動方法、ならびに液晶表示装置

　本発明は、消費電力を低減できる表示装置およびその駆動方法、ならびに液晶表示装置に関する。

　近年、液晶表示装置に代表される薄型、軽量、および低消費電力の表示装置が盛んに活用されている。こうした表示装置は、例えば携帯電話、スマートフォン、またはラップトップ型パーソナルコンピュータへの搭載が顕著である。また、今後はより薄型の表示装置である電子ペーパーの開発および普及も急速に進むことが期待されている。このような状況の中、現在、各種の表示装置において消費電力を低下させることが共通の課題となっている。

　特許文献１には、画面を１回走査する走査期間よりも長い非走査期間であって、全走査信号線を非走査状態とする休止期間を設けることによって、低消費電力を実現する表示装置の駆動方法が開示されている。

日本国公開特許公報「特開２００１－３１２２５３号公報（公開日：２００１年１１月９日）」

　しかしながら、特許文献１に記載の技術においては、以下のような問題がある。特許文献１の技術においては、走査期間よりも長い非走査期間すなわち休止期間を設けることによって、低消費電力を実現する。すなわち、１垂直期間において、走査期間よりも長い非走査期間を設ける必要があるため、単位時間あたりに画面を書き換える回数が少なくなる。したがって、各画素のリフレッシュレートが低くなる。リフレッシュレートが低くなると、表示パネルの特性によっては、画面上におけるフリッカ（ちらつき）を生じ易くなる。また、リフレッシュレートが低くなることは、１秒間に表示できる画像枚数が減ることと同義であるため、動画を滑らかに表示することができない。例えば、通常はリフレッシュレート＝６０Ｈｚに設定して、１秒間に６０枚の画像を書き換えている。ここで特許文献１に記載の技術を使用して、走査期間を1フレーム、休止期間を２フレームとすると、リフレッシュレートは上記通常の場合の３分の１の２０Ｈｚとなる。つまり１秒間に２０枚の画像しか書き換えられないため、コマ落ちした動画表示となってしまう。このため、特許文献１に記載の技術においては、特に動画を表示することは困難である。

　本発明は、前記の問題に鑑みてなされたものであり、その目的は、フリッカを発生させることなく動画を表示でき、なおかつ消費電力を低減できる表示装置その駆動方法、ならびに液晶表示装置を提供することにある。

　本発明に係る表示装置は、前記の課題を解決するために、
　定常電流が流れる回路が設けられた信号線駆動回路を備えている表示装置であって、
　１水平期間において、データ信号線に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間、前記定常電流が流れる回路の能力を低下させる能力制御手段をさらに備えていることを特徴としている。

　前記の構成によれば、１水平期間における前記開始時点から前記終了時点までの間（以下、非走査期間と称する）、前記定常電流が流れる回路が低能力状態になり、その結果、前記定常電流が流れる回路に流れる定常電流をカットできる。結果、信号線駆動回路の平均消費電流が、従来の信号線駆動回路に比べて小さくなる。したがって表示装置では、従来の表示装置に比べて消費電力を低減できる。

　表示装置では、定常電流が流れる回路の能力を低下せる期間は、１水平期間内において完結する。具体的には、１水平期間ごとに必ず定常電流が流れる回路を通常状態（動作状態）にして、データ信号線に対して表示に必要な電圧を出力する。これにより、各画素のリフレッシュ期間は１フレーム期間に等しくなり、言い換えると、全てのフレーム期間において画像が表示される。

　したがって本発明の表示装置は、フリッカを発生させることなく動画を表示でき、なおかつ消費電力を低減できる効果を奏する。

　本発明に係る表示装置の駆動方法は、前記の課題を解決するために、
　定常電流が流れる回路が設けられた信号線駆動回路を備えている表示装置の駆動方法であって、
　１水平期間において、データ信号線に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間、前記定常電流が流れる回路の能力を低下させる能力制御工程をさらに備えていることを特徴としている。

　前記の構成によれば、本発明に係る表示装置と同様の作用効果を奏する。

　前記能力制御手段は、前記開始時点から前記終了時点の間、前記定常電流が流れる回路を休止させることが好ましい。

　上記の構成によれば、消費電力をより一層低減できる。

　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。

　本発明に係る表示装置は、フリッカを発生させることなく動画を表示でき、なおかつ消費電力を低減できるという効果を奏する。

本発明の一実施形態に係る表示装置の表示パネルを駆動する際の各種信号波形を示す図である。表示装置の全体構成を示す図である。（ａ）は、信号線駆動回路の内部構成、特に出力部分を示す図であり、（ｂ）は、ＡＭＰ＿Ｅｎａｂｌｅ信号の波形を示す図である。表示パネルの回路構造を簡略的に示す図である。階調数のアナログアンプを備えた表示装置の構成を部分的に示す図である。（ａ）は、非走査期間においてデータ信号線が電気的に浮いている状態を示す図であり、（ｂ）は、非走査期間においてデータ信号線が共通の電圧源に接続されている状態を示す図である。非走査期間においてデータ信号線が共通の電圧源に接続されている場合における、各種信号波形を示す図である。（ａ）は、アナログアンプを非動作状態から動作状態に復帰させるタイミングと、ＴＦＴのゲートをオンにするタイミングとが同一である場合における、各種信号波形を示す図である。（ｂ）は、アナログアンプを非動作状態から動作状態に復帰させるタイミングよりも、ＴＦＴのゲートをオンにするタイミングの方が遅い場合における、各種信号波形を示す図である。（ａ）は、複数のアナログアンプからなる第１のアナログアンプ群と、複数のアナログアンプからなる第２のアナログアンプ群とを備えた信号線駆動回路の構成を示す図である。（ｂ）は、複数のアナログアンプからなる第１のアナログアンプ群を備えた第１の信号線駆動回路の構成と、複数のアナログアンプからなる第２のアナログアンプ群を備えた第２の信号線駆動回路の構成とを示す図である。（ａ）は、全アナログアンプに同時に非動作状態から動作状態に切り替える場合における、各種信号波形を示す図である。（ｂ）は、全アナログアンプのうち一部を非動作状態から動作状態に切り替えるタイミングと、残りの一部を非動作状態から動作状態に切り替えるタイミングとを異ならせる場合における、各種信号波形を示す図である。従来の表示装置が表示パネルを駆動する際の信号波形を示す図である。

　本発明に係る一実施形態について、図１～図１１を参照して以下に説明する。

　（表示装置１の構成）
　まず、本実施形態に係る表示装置（液晶表示装置）１の構成について、図２を参照して説明する。図２は、表示装置１の全体構成を示す図である。この図に示すように、表示装置１は、表示パネル２、走査線駆動回路（ゲートドライバ）４、信号線駆動回路（ソースドライバ）６、共通電極駆動回路８、タイミングコントローラ１０、および電源生成回路１３を備えている。タイミングコントローラ１０はさらに制御信号出力部（能力制御手段）１２を備えている。

　表示パネル２は、マトリクス状に配置された複数の画素からなる画面と、前記画面を線順次に選択して走査するためのＮ本（Ｎは任意の整数）の走査信号線Ｇ（ゲートライン）と、選択されたラインに含まれる一行分の画素にデータ信号を供給するＭ本（Ｍは任意の整数）のデータ信号線Ｓ（ソースライン）とを備えている。走査信号線Ｇとデータ信号線Ｓとは互いに直交している。

　図１に示すＧ（ｎ）はｎ本目（ｎは任意の整数）の走査信号線Ｇを表す。たとえばＧ（１）、Ｇ（２）およびＧ（３）は、それぞれ１本目、２本目および３本目の走査信号線Ｇを表す。一方、Ｓ（ｉ）はｉ本目（ｉは任意の整数）のデータ信号線Ｓを表す。たとえば、Ｓ（１）、Ｓ（２）およびＳ（３）は、それぞれ１本目、２本目および３本目のデータ信号線Ｓを表す。

　走査線駆動回路４は、各走査信号線Ｇを画面の上から下に向かって線順次走査する。その際、各走査信号線Ｇに対して、画素に備えられ画素電極に接続されるスイッチング素子（ＴＦＴ）をオン状態にさせるための矩形波を出力する。これにより、画面内の１行分の画素を選択状態にする。

　信号線駆動回路６には、入力された映像信号（矢印Ａ）から、選択された１行分の各画素に出力すべき電圧の値を算出し、その値の電圧を各データ信号線Ｓに出力する。結果、選択された走査信号線Ｇ上にある各画素に対して画像データを供給する。

　表示装置１は、画面内の各画素に対して設けられる共通電極（不図示）を備えている。共通電極駆動回路８は、タイミングコントローラ１０から入力される信号（矢印Ｂ）に基づき、共通電極を駆動するための所定の共通電圧を共通電極に出力する。

　タイミングコントローラ１０は、入力された水平同期信号Ｈｓｙｎｃ（矢印Ｄ）に基づき、各回路が同期して動作するための基準となる信号を各回路に対して出力する。具体的には、走査線駆動回路４にはゲートスタートパルス信号およびゲートクロック信号を出力する（矢印Ｅ）。信号線駆動回路６にはソーススタートパルス信号、ソースラッチストローブ信号、およびソースクロック信号を出力する（矢印Ｆ）。

　走査線駆動回路４は、タイミングコントローラ１０から受け取ったゲートスタートパルス信号を合図に表示パネル２の走査を開始し、ゲートクロック信号に従って各走査信号線Ｇに順次選択電圧を印加していく。信号線駆動回路６は、タイミングコントローラ１０から受け取ったソーススタートパルス信号を基に、入力された各画素の画像データをソースクロック信号に従ってレジスタに蓄え、次のソースラッチストローブ信号に従って表示パネル２の各データ信号線Ｓに画像データを書き込む。

　電源生成回路１３は、表示装置１内の各回路が動作するために必要な電圧であるＶｄｄ、Ｖｄｄ２、Ｖｃｃ、Ｖｇｈ、およびＶｇｌを生成する。そして、Ｖｃｃ、Ｖｇｈ、Ｖｇｌを走査線駆動回路４に出力し、ＶｄｄおよびＶｃｃを信号線駆動回路６に出力し、Ｖｃｃをタイミングコントローラ１０に出力し、Ｖｄｄ２を共通電極駆動回路８に出力する。

　（従来の表示装置における消費電力）
　従来の表示装置における消費電力の問題について説明する。一般的な解像度ＷＳＶＧＡ（１０２４ＲＧＢ×６００）を有する表示装置を例に挙げる。このような表示装置は、信号線駆動回路に１０２４×３（ＲＧＢ）＝３０７２個のアナログアンプを必要とする。各アナログアンプは、データ信号線にデータ信号を出力する素子である。個々のアナログアンプには、出力能力を確保するために、０．０１ｍＡ程度の常時定常電流が流れている。

　したがって、３０７２個のアナログアンプでは常時定常電流の総計は約３０．７ｍＡとなる。信号線駆動回路に供給される電圧源（Ｖｄｄ）は通常１０Ｖ程度であるため、１０Ｖ×３０．７ｍＡ＝３０７ｍＷの電力を信号線駆動回路が消費する。この値は表示装置全体の消費電力に対して相当量を占めており、表示装置の低消費電力化を妨げる１つの大きな原因となっている。

　（表示装置１における消費電力）
　本実施形態の表示装置１は、前記した従来の表示装置に比べてより少ない電力で動作する。この点について、図３を参照して説明する。

　図３中の（ａ）は、信号線駆動回路６の内部構成、特に出力部分を示す図である。図３に示すように、信号線駆動回路６は複数のアナログアンプ１４を備えている。各アナログアンプ１４は、データ信号線Ｓごとに設けられる。したがって、本実施形態に係る信号線駆動回路６はＭ個のアナログアンプ１４を備えている。すなわちアナログアンプ１４の数とデータ信号線Ｓの数とは互いに等しい。

　信号線駆動回路６は、各アナログアンプ１４にＡＭＰ＿Ｅｎａｂｌｅ信号を入力するためのＡＭＰ＿Ｅｎａｂｌｅ信号線をさらに備えている。この信号線は、タイミングコントローラ１０の制御信号出力部１２に接続されている。また、信号線駆動回路６の内部においては、各アナログアンプ１４に並列に接続されている。

　上述したように、Ｖｄｄは表示装置１内の電源生成回路１３から供給される電圧源であり、信号線駆動回路６を含め表示装置１内の各回路を動作させるために用いられる。各アナログアンプ１４もＶｄｄの供給を受けて動作する。

　タイミングコントローラ１０の制御信号出力部１２は、各アナログアンプ１４の動作状態を規定する制御信号であるＡＭＰ＿Ｅｎａｂｌｅ信号を、予め定められたタイミングで信号線駆動回路６の各アナログアンプ１４に出力する。具体的には、図３中の（ｂ）に示すように、制御信号出力部１２は、ある水平同期信号Ｈｓｙｎｃが出力されるタイミングに合わせて、ＡＭＰ＿Ｅｎａｂｌｅ信号の電圧をＨ値（高値）にし、その後、次の水平同期信号ＨｓｙｎｃがＨになるまでの間に、当該ＡＭＰ＿Ｅｎａｂｌｅ信号の電圧をＬ値（低い値）にする。アナログアンプ１４は、ＡＭＰ＿Ｅｎａｂｌｅ信号がＨ値のときには動作し、Ｌ値のときには休止する。

　（走査期間と非走査期間）
　表示装置１は、１秒間に６０フレームの画像を表示パネル２に表示する。したがって、１フレーム期間は約１６．７ｍｓである。表示装置１の解像度は１０２４×６００画素であるため、１フレーム期間中に６００本の走査信号線Ｇを走査する。また、垂直帰線期間を5水平期間分とすると、１水平期間は約２７．５usである。

　表示装置１は、表示パネル２を駆動する際、１水平期間を走査期間と非走査期間とに分割する。そして、走査期間においてはＡＭＰ＿Ｅｎａｂｌｅ信号をＨ値にしてアナログアンプ１４を動作させる。さらに、走査信号をＶｇｈにしてＴＦＴのゲートをオンにする。走査期間は、表示に必要な電圧が画素電極に書き込まれるのに必要な時間に等しい。本実施形態では、走査期間は１水平期間の約３分の１を占める。

　表示装置１は、非走査期間においては、ＡＭＰ＿Ｅｎａｂｌｅ信号をＬ値にしてアナログアンプ１４を休止させる。さらに、走査信号をＶｇｌにしてＴＦＴのゲートをオフにする。非走査期間は１水平期間における走査期間以外の期間であるため、本実施形態では１水平期間の約３分の２を占める。

　（信号波形）
　表示パネル２を駆動する際の各種信号の波形について、その詳細を説明する。説明の簡便のため、図４に示す等価回路を対象にした駆動を例にする。図４は、表示パネル２の回路構造を簡略的に示す図である。この図に示すように、表示パネル２内の各画素にはＴＦＴが設けられており、ＴＦＴのドレインは図示しない画素電極に接続されている。また表示パネル２には、画素電極に対向して液晶層を挟む形で共通電極（ＣＯＭ）が設けられている。

　図１は、本発明の一実施形態に係る表示装置１の表示パネル２を駆動する際の各種信号波形を示す図である。表示装置１では、Ｈｓｙｎｃが１水平期間ごとに入力される。このＨｓｙｎｃに同期させて、まず、ＡＭＰ＿Ｅｎａｂｌｅ信号の電圧をＨ値からＬ値に変化させる。これにより、信号線駆動回路６が備えるアナログアンプ１４が、非動作状態から動作状態（通常状態）へと切り替わる。ＡＭＰ＿Ｅｎａｂｌｅ信号は、表示に必要な電圧がデータ信号線Ｓ（ｉ）に印加され続ける間、Ｈ値を維持する。

　次に、Ｈｓｙｎｃに同期させて、１本目の走査信号線Ｇに印加される電圧を、Ｖｇｌ（Ｌ値）からＶｇｈ（Ｈ値）に変化させる。これにより、走査信号線Ｇ（１）に接続された画素のＴＦＴのゲートがオン状態になる。

　次に、Ｈｓｙｎｃに同期させて、データ信号線Ｓごとに、当該データ信号線Ｓ（ｉ）に接続されたアナログアンプ１４からデータ信号を出力する。これにより、表示に必要な電圧が各データ信号線Ｓに供給され、ＴＦＴを通じて画素電極に書き込まれる。

　表示に必要な電圧の印加が完了した後、１水平期間内において、ＡＭＰ＿Ｅｎａｂｌｅ信号をＨ値からＬ値に変化させる。この結果、アナログアンプ１４が非動作状態になる。このときアナログアンプ１４の出力とデータ信号線Ｓ（ｉ）との接続が切られる。詳しくは後述するが、データ信号線Ｓ（ｉ）は電気的に浮いた状態にしてもよく、Ｖｄｄ等に接続させた状態にしてもよい。その際の状態に応じてデータ信号線Ｓ（ｉ）の電圧波形が決まるので、図１では確定した波形を示す実線ではなく、確定しない波形を示す点線で示す。表示に必要な電圧はすでに画素電極に印加された後であるので、表示に大きな影響は生じない。

　表示に必要な電圧の印加が完了するまで要する時間は、主にはＴＦＴの特性に応じて決まる。したがって、ＴＦＴの設計値等に基づき当該時間を算出し、表示装置１内に記憶させて利用すればよい。本実施形態では、当該時間は１水平期間の３分の１である。

　ＡＭＰ＿Ｅｎａｂｌｅ信号をＨ値からＬ値に変化させるタイミングにおいて、ゲート電圧をＶｇｈからＶｇｌに変化させる。これにより、ＴＦＴのゲートはオン状態からオフ状態に戻る。

　最初の１水平期間が経過したら、次のＨｓｙｎｃが入力される。２本目以降の走査信号線Ｇに接続された１行分の画素は、１本目の走査信号線Ｇに接続された１行分の画素と同様の手順によって駆動される。ただし、表示装置１は表示パネル２を極性反転駆動するので、走査対象の走査信号線Ｇが変化するたびに、データ信号線Ｓ（ｉ）に印加される電圧の極性は反転する。たとえば、図１では１本目の走査信号線Ｇ（１）を走査したときには、負極から正極に変化するデータ信号をデータ信号線Ｓ（ｉ）に印加し、２本目の走査信号線Ｇ（２）を走査したときには、正極から負極に変化するデータ信号をデータ信号線Ｓ（ｉ）に印加する。

　（作用効果）
　以上のように、表示装置１は、定常電流が流れる回路（アナログアンプ１４）が設けられた信号線駆動回路６を備えている表示装置であって、１水平期間において、データ信号線Ｓ（ｉ）に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間、アナログアンプ１４の動作を休止させる制御信号出力部１２をさらに備えている。

　前記の構成によれば、非走査期間における前記開始時点から前記終了時点までの間（すなわち非走査期間である）、アナログアンプ１４の定常電流がカットされている。結果、平均消費電流は図１の矢印Ｐに示す値となり、この値は従来の表示装置における平均消費電流（図１１の矢印Ｐ’）に比べて著しく小さい。したがって表示装置１では、従来の表示装置に比べて消費電力を低減する効果を奏する。

　表示装置１では、アナログアンプ１４を停止させる期間は、１水平期間内において完結する。具体的には、１水平期間ごとに必ずアナログアンプ１４を動作状態にして、各データ信号線Ｓ（ｉ）に対して表示に必要な電圧を出力する。これにより、各画素のリフレッシュ期間は１フレーム期間に等しくなり、言い換えると、全てのフレーム期間において画像がリフレッシュされる。結果、画像のリフレッシュ周波数を低くすることが無いため、滑らかな動画を表示できる。

　比較のため、従来の信号線駆動回路における平均消費電流について説明する。図１１は、従来の表示装置が表示パネルを駆動する際の信号波形を示す図である。この図に示すように、従来の表示装置では各アナログアンプは１水平期間中、動作状態を維持する。また、ゲート電圧は１水平期間中、Ｈ値を維持する（ゲートオン状態を維持）。

　従来の表示装置では、アナログアンプには１水平期間において常時定常電流が流れている。すなわち１水平期間内の特定期間において定常電流をカットする制御を行っていない。結果、平均消費電流は図１１の矢印Ｐ’に示す値となり、この値は本発明の表示装置１における平均消費電流（図１の矢印Ｐ）に比べて著しく大きい。このように従来の表示装置では、本発明の表示装置１とは異なり消費電力を低減する効果を奏しない。

　（階調アンプを備える場合）
　本発明では、アナログアンプ１４の数と、データ信号線Ｓの数とは必ずしも同一である必要はない。たとえばアナログアンプ１４を階調毎に構成する方式にすると、その数をデータ信号線Ｓの数よりも少なくできる。本例について、図５を参照して以下に説明する。

　図５は、階調数のアナログアンプ１４を備えた表示装置１ａの構成を部分的に示す図である。本例では、表示装置１ａの信号線駆動回路６は、２５６個のアナログアンプ（階調）１４を備えている。各アナログアンプ１４は、０～２５５のいずれかの階調を表示するための電圧であるＶ０～Ｖ２５５を、データ信号線Ｓ（ｉ）に出力する。出力する電圧はアナログアンプ１４ごとに予め定まっており、同じ電圧を出力するアナログアンプ１４は１つしかない。

　各アナログアンプ１４の出力は、表示パネル２内の全てのデータ信号線Ｓに接続されうる。したがって、１つのアナログアンプ１４から、任意の数のデータ信号線Ｓに同じ電圧を出力することができる。表示パネル２の駆動時には、選択された走査信号線Ｇ上の画素に接続されたデータ信号線Ｓ（ｉ）を、当該画素が表示する階調に応じた電圧を出力するアナログアンプ１４に接続させる。

　各アナログアンプ１４には、上述したＡＭＰ＿Ｅｎａｂｌｅ信号が入力可能になっている。したがって、図１を参照して説明した駆動方法を、図５に示す表示装置１も実行できる。すなわち、１水平期間内の非走査期間において、２５６個のアナログアンプ１４がいずれも非動作状態になるので、非走査期間における定常電流を削減でき、結果、消費電力を低減できる。

　（非走査期間におけるデータ信号線の接続先）
　非走査期間において、データ信号線Ｓ（ｉ）の接続先は不定であってもよく、または任意の電源であってもよい。これらの点について、図６を参照して説明する。

　図６中の（ａ）は、非走査期間においてデータ信号線Ｓ（ｉ）が電気的に浮いている状態を示す図である。この図の例では、非走査期間（ＡＭＰ＿Ｅｎａｂｌｅ信号がＬ値になっている期間）において、アナログアンプ１４とデータ信号線Ｓ（ｉ）との接続は切れており、データ信号線Ｓ（ｉ）の接続先は不定である。すなわち、データ信号線Ｓ（ｉ）は電気的に浮いている。

　図６中の（ｂ）は、非走査期間においてデータ信号線Ｓ（ｉ）が共通のＶｄｄに接続されている状態を示す図である。図７は、非走査期間においてデータ信号線Ｓ（ｉ）が共通の圧力電源に接続されている場合における、各種信号波形を示す図である。これらの図の例では、非走査期間において、アナログアンプ１４とデータ信号線Ｓ（ｉ）との接続は切れており、かつ、いずれのデータ信号線Ｓ（ｉ）も、共通の電圧力源（Ｖｄｄ）に接続されている。これにより、データ信号線Ｓ（ｉ）に出力された電圧は、走査期間の終了後、すなわちＡＭＰ＿Ｅｎａｂｌｅ信号がＨ値からＬ値に変化した後、ピークの値から一定値だけ減少し、その値を安定して保つ（図７の矢印Ｑ）。結果、非走査期間において、データ信号線Ｓに出力された電圧が安定するので、安定した表示を維持することができる。

　なお、非走査期間におけるデータ信号線Ｓ（ｉ）の接続先は、任意の電圧源（Ｖｄｄ）に限らず、グラウンド（ＧＮＤ）または共通のノードであってもよい。いずれの場合も、非走査期間における、データ信号線Ｓに出力された電圧を安定化できる効果が得られる。

　（タイミングをずらす例）
　図８中の（ａ）は、アナログアンプ１４を非動作状態から動作状態に復帰させるタイミングと、ＴＦＴのゲートをオンにするタイミングとが同一である場合における、各種信号波形を示す図である。図８中の（ｂ）は、アナログアンプ１４を非動作状態から動作状態に復帰させるタイミングよりも、ＴＦＴのゲートをオンにするタイミングの方が遅い場合における、各種信号波形を示す図である。

　表示装置１では、アナログアンプ１４を非動作状態から動作状態に復帰させた場合、アナログアンプ１４の正常な動作が可能となるまでに、ある程度の時間が必要になる。そのため、アナログアンプ１４を復帰させるタイミングと、ＴＦＴのゲートをオンにするタイミングとを同じにした場合、図８中の（ａ）の期間Ｋにおいて、アナログアンプ１４からデータ信号線Ｓに出力する信号の状態が、図８中の（ａ）の３０に示すように安定しなくなってしまう。これにより、本来は意図しない電圧を画素に印加してしまう可能性が生じる。

　そこで、表示装置１では、アナログアンプ１４を非動作状態から動作状態に復帰させるタイミングよりも、ＴＦＴのゲートをオンにする（すなわち走査信号をＶｇｌからＶｇｈに変化させる）タイミングの方を遅らせることが好ましい。具体的には、図８中の（ｂ）の期間Ｔ０、すなわちＡＭＰ＿Ｅｎａｂｌｅ信号をＬ値からＨ値に変化させる時点から、走査信号をＶｇｌからＶｇｈに変化させる時点までの間の時間を、０ｕｓよりも大きい値に設定する。これにより、アナログアンプ１４が非動作状態から復帰して安定するまでの時間が経過した後に、ＴＦＴのゲートがオンされる。結果、正常な電圧を画素に印加できる。

　（全アナログアンプ１４の分割）
　本発明では、全てのアナログアンプ１４を複数のアナログアンプ群に分割し、当該アナログアンプ群ごとに異なるタイミングで非動作状態から動作状態に切り換えてもよい。この例について、図９および図１０を参照して説明する。

　図９中の（ａ）は、複数のアナログアンプ１４からなるアナログアンプ群２０と、複数のアナログアンプ１４からなるアナログアンプ群２１とを備えた信号線駆動回路６ａの構成を示す図である。図９中の（ｂ）は、複数のアナログアンプ１４からなるアナログアンプ群２０を備えた信号線駆動回路６ｂの構成と、複数のアナログアンプ１４からなるアナログアンプ群２１を備えた信号線駆動回路６ｃの構成とを示す図である。

　図９中の（ａ）の例では、表示装置１は１つの信号線駆動回路６ａを備える。信号線駆動回路６ａの内部において、全てのアナログアンプ１４は２つのアナログアンプ群２０，２１に分かれている。図９中の（ｂ）の例では、表示装置１は２つの信号線駆動回路６ｂ，６ｃを備える。信号線駆動回路６ｂの内部において、複数のアナログアンプ１４は１つのアナログアンプ群２０を形成する。一方、信号線駆動回路６ｃの内部において、複数のアナログアンプ１４は１つのアナログアンプ群２１を形成する。

　図９中の（ａ）および図９中の（ｂ）のいずれの構成においても、アナログアンプ群２０はＡＭＰ＿Ｅｎａｂｌｅ１信号によって制御を受け、アナログアンプ群２１はＡＭＰ＿Ｅｎａｂｌｅ２信号によって制御を受ける。

　図１０中の（ａ）は、全アナログアンプ１４に同時に非動作状態から動作状態に切り替える場合における、各種信号波形を示す図である。図１０中の（ｂ）は、全アナログアンプ１４のうち一部を非動作状態から動作状態に切り替えるタイミングと、残りの一部を非動作状態から動作状態に切り替えるタイミングとを異ならせる場合における、各種信号波形を示す図である。

　表示装置１では、アナログアンプ１４を非動作状態から動作状態に切り替えると、アナログアンプ１４の電源ラインには突入電流が流れる。全アナログアンプ１４を同時に動作状態に切り替えると、当該突入電流がアナログアンプ１４の数だけ倍増されるので、図１０中の（ａ）に示すように、電源ラインに対して大きな突入電流が流れてしまい、その結果として電源がドロップする可能性がある。

　一方、図９中の（ａ）および図９中の（ｂ）に示す構成では、図１０中の（ｂ）に示す制御が可能になる。図１０中の（ｂ）の例では、ＡＭＰ＿Ｅｎａｂｌｅ１信号をＬ値からＨ値に切り替えた後、期間Ｔ１が経過してから、ＡＭＰ＿Ｅｎａｂｌｅ２信号をＬ値からＨ値に切り替える。その後、期間Ｔ２が経過してから、走査信号をＶｇｌからＶｇｈに切り替える。これにより、アナログアンプ群２０に突入電流が流れるタイミングは、アナログアンプ群２１に突入電流が流れるタイミングよりも早くなる。したがって、電源ラインに流れる突入電流のピーク値を、図１０中の（ａ）の場合よりも小さくすることができる。

　（付記事項）
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　非走査期間においては、信号線駆動回路６内の全てのアナログアンプ１４のうち、少なくとも１つを休止させれば、動画表示を可能にしつつ、消費電力を削減できる効果が得られる。全てのアナログアンプ１４を動作させれば、消費電力を最も多く削減できるので望ましい。

　非走査期間の開始時点は、表示に必要な電圧の印加が終了した直後に限らず、終了時点の少しあとでもよい。一方、非走査期間の終了時点は、１水平期間が終了する時点に限らず、その少し前でも限らない。すなわち、走査期間が終了した時点から１水平同期期間が終了する時点までの間における任意の長さの期間が、非走査期間となりうる。

　非走査期間においては動作休止の対象とするのは、アナログアンプ１４に限られない。すなわち、アナログアンプ１４を含む、定常電流が流れる何らかの回路群（素子群）の能力を低下させてもよい。このような回路群の例として、たとえば階調毎の電圧を決定するＤＡＣ（Digital-Analogue-Converter）回路部、およびＶｄｄ生成回路部がある。

　表示装置１では、上述のように非走査期間にアナログアンプ１４の能力（駆動能力）を低下させることによって低消費電力化を図ることができる。しかし、アナログアンプ１４は完全に休止（Ｏｆｆ）させることによって、低消費電力化の効果を最も高くすることが可能である。従って表示装置１では、非走査期間において「アナログアンプ１４の駆動能力を低下させる」代わりに「アナログアンプ１４を休止させる」ことによっても、本発明の効果を奏することができる。なお、アナログアンプ１４の能力を最も低下させた状態が、アナログアンプ１４を休止させた状態に相当する。

　（本発明の総括）
　前記定常電流が流れる回路は、前記データ信号線にデータ信号電圧を出力する複数のアナログアンプであり、
　前記能力制御手段は、前記開始時点から前記終了時点の間、前記複数のアナログアンプのうち少なくともいずれかの能力を低下させることが好ましい。

　前記の構成によれば、アナログアンプを流れる常時定常電流を、非走査期間において低減できる。

　前記能力制御手段は、前記開始時点から前記終了時点の間、全ての前記アナログアンプの能力を低下させることが好ましい。

　前記の構成によれば、非走査期間において、全てのアナログアンプを低能力状態にするので、消費電力を最大限低減できる。

　表示装置は、前記開始時点において、画素電極に接続されたスイッチング素子のゲートをオフにする信号を出力する走査線駆動回路をさらに備えていることが好ましい。

　前記の構成によれば、非走査期間において、データ信号線に出力された電圧の変動を防止できる。したがって、表示を安定化させられる。

　前記複数のアナログアンプは、それぞれが複数のアナログアンプからなる複数のアナログアンプ群に分かれており、
　前記能力制御手段は、前記アナログアンプ群ごとに異なるタイミングにおいて、当該アナログアンプに含まれる前記複数のアナログアンプを能力が低下した状態から通常状態に復帰させることが好ましい。

　前記の構成によれば、アナログアンプが通常状態に復帰するときに生じる突入電流のピーク値を低減させることができる。

　前記開始時点は、前記表示に必要な電圧の印加が終了した直後であることが好ましい。

　前記の構成によれば、消費電力をより多く削減できる。

　前記終了時点は、前記１水平期間が終了する時点であることが好ましい。

　前記の構成によれば、消費電力をより多く削減できる。

　前記能力制御手段は、前記終了時点において、前記定常電流が流れる回路を通常状態に復帰させ、
　前記終了時点よりも後において、画素電極に接続されたスイッチング素子のゲートをオンにする信号を出力する走査線駆動回路をさらに備えていることが好ましい。

　前記の構成によれば、前記定常電流が流れる回路が低能力状態から復帰して安定するまでの時間が経過した後に、スイッチング素子のゲートがオンされる。結果、正常な電圧を画素に印加できる。

　前記能力制御手段は、前記開始時点から前記終了時点の間、前記データ信号線の接続先を前記アナログアンプから任意の電圧源に変更することが好ましい。

　前記の構成によれば、非走査期間において、データ信号線に出力された電圧が安定するので、安定した表示を維持することができる。

　前記表示装置は、液晶表示装置であることを特徴としている。

　前記の構成によれば、フリッカを発生させることなく動画を表示でき、なおかつ消費電力を低減できる液晶表示装置が実現される。

　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。

　本発明に係る表示装置は、液晶表示装置、有機ＥＬ表示装置、および電子ペーパーなどの各種の表示装置として広く利用できる。

　１　　　　表示装置
　１ａ　　　表示装置
　２　　　　表示パネル
　４　　　　走査線駆動回路
　６　　　　信号線駆動回路
　８　　　　共通電極駆動回路
　１０　　　タイミングコントローラ
　１２　　　制御信号出力部（能力制御手段）
　１４　　　アナログアンプ（定常電流が流れる回路）
　Ｓ　　　　データ信号線
　Ｇ　　　　走査信号線

Claims

　定常電流が流れる回路が設けられた信号線駆動回路を備えている表示装置であって、
　１水平期間において、データ信号線に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間、前記定常電流が流れる回路の能力を低下させる能力制御手段をさらに備えていることを特徴とする表示装置。
　前記能力制御手段は、前記開始時点から前記終了時点の間、前記定常電流が流れる回路を休止させることを特徴とする請求項１に記載の表示装置。
　前記定常電流が流れる回路は、前記データ信号線ごとに設けられる複数のアナログアンプであり、
　前記能力制御手段は、前記開始時点から前記終了時点の間、前記複数のアナログアンプのうち少なくともいずれかの能力を低下させることを特徴とする請求項１または２に記載の表示装置。
　前記能力制御手段は、前記開始時点から前記終了時点の間、全ての前記アナログアンプの能力を低下させることを特徴とする請求項３に記載の表示装置。
　前記開始時点において、画素電極に接続されたスイッチング素子のゲートをオフにする信号を出力する走査線駆動回路をさらに備えていることを特徴とする請求項１～４のいずれか１項に記載の表示装置。
　前記複数のアナログアンプは、それぞれが複数のアナログアンプからなる複数のアナログアンプ群に分かれており、
　前記能力制御手段は、前記アナログアンプ群ごとに異なるタイミングにおいて、当該アナログアンプに含まれる前記複数のアナログアンプを能力が低下した状態から通常状態に復帰させることを特徴とする請求項３に記載の表示装置。
　前記開始時点は、前記表示に必要な電圧の印加が終了した直後であることを特徴とする請求項１～６のいずれか１項に記載の表示装置。
　前記終了時点は、前記１水平期間が終了する時点であることを特徴とする請求項１～７のいずれか１項に記載の表示装置。
　前記能力制御手段は、前記終了時点において、前記定常電流が流れる回路を通常状態に復帰させ、
　前記終了時点よりも後において、画素電極に接続されたスイッチング素子のゲートをオンにする信号を出力する走査線駆動回路をさらに備えていることを特徴とする請求項１～８のいずれか１項に記載の表示装置。
　前記能力制御手段は、前記開始時点から前記終了時点の間、前記データ信号線の接続先を前記定常電流が流れる回路から任意の電圧源に変更することを特徴とする請求項１～８に記載の表示装置。
　液晶表示装置であることを特徴とする請求項１～１０のいずれか１項に記載の表示装置。
　定常電流が流れる回路が設けられた信号線駆動回路を備えている表示装置の駆動方法であって、
　１水平期間において、データ信号線に対して表示に必要な電圧の印加が終了した後の任意の開始時点から、当該１水平期間内の任意の終了時点までの間、前記定常電流が流れる回路の能力を低下させる能力制御工程をさらに備えていることを特徴とする表示装置の駆動方法。