JP4576736B2 - 電源回路、表示装置および電子機器 - Google Patents
電源回路、表示装置および電子機器 Download PDFInfo
- Publication number
- JP4576736B2 JP4576736B2 JP2001093914A JP2001093914A JP4576736B2 JP 4576736 B2 JP4576736 B2 JP 4576736B2 JP 2001093914 A JP2001093914 A JP 2001093914A JP 2001093914 A JP2001093914 A JP 2001093914A JP 4576736 B2 JP4576736 B2 JP 4576736B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- boosting
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置の駆動に用いて好適な電源回路、表示装置および電子機器に関する。
【0002】
【背景技術】
携帯電話等、携帯用の小型電子機器は主としてバッテリによって駆動される。バッテリ電圧よりも高い電圧を要するが、消費電力があまり大きくないデバイス(例えば小型液晶表示装置)が電子機器の一部に含まれる時、チャージポンプ式昇圧回路がしばしば用いられている。ここで、チャージポンプ式2倍昇圧回路の原理を図1(a)を参照し説明する。図において60はバッテリであり、所定の電源電圧VCCを出力する。ここで、所定周期で交互に生じる「A期間」および「B期間」を想定する。スイッチ62,66はA期間においてオン状態になり、B期間においてオフ状態になる。逆に、スイッチ64,68はA期間においてオフ状態になり、B期間においてオン状態になる。
【0003】
70,71はコンデンサであり、それぞれ静電容量CP,CBを有する。A期間(図示の状態)においては、スイッチ62,66を介してバッテリ60とコンデンサ70とが並列接続されるから、コンデンサ70は電圧VCCに充電される。次に、B期間においては、スイッチ64を介してバッテリ60とコンデンサ70とが直列接続され、この直列回路の端子電圧がスイッチ68を介してコンデンサ71に印加され、コンデンサ71が充電される。このように、A期間およびB期間が交互に繰り返されると、やがてコンデンサ71の端子電圧は、電源電圧VCCの2倍に達する。コンデンサ70をポンピング・コンデンサと呼ぶこととする。
【0004】
実際のチャージポンプ式昇圧回路は、図1(b)に示すように、スイッチ62〜68に代えてトランジスタ72〜78のようなスイッチング素子が用いられる。また、A期間およびB期間は一瞬でも重なると回路がショートするため、両期間の間には全てのトランジスタをオフにするオフ期間も設ける必要がある。ここで、A,B期間の繰り返し周波数をfとし、各トランジスタのオン抵抗をrとすると、図1(b)の回路の出力抵抗値Routは近似的に「1/(f・CP)+8r」になる。換言すれば、昇圧回路の出力電流能力を上げるためには、「f・CP」を大きくし、かつ、オン抵抗rを小さくする必要がある。なお、図1(b)においてA',B'は、論理値としてはそれぞれA,Bと同位相の信号であるが、オンオフ制御を行うための電圧レベルが異なる。
【0005】
また、図1はスイッチング素子とポンピング・コンデンサが1組のみの最も単純な2倍昇圧回路について示した図であるが、スイッチング素子とポンピング・コンデンサを複数組用いて昇圧回路の出力電流能力を上げることが出来る。それらの具体例を図11に示す。図11(a)においては、図1(a)におけるスイッチ62〜68およびコンデンサ70に相当する構成が2系統設けられており、両系統のスイッチは、逆位相でオン・オフされる。同図(b)においては、スイッチ62〜68およびコンデンサ70に相当する構成がさらに2系統追加され、各系統のスイッチは90度ずつずれた位相でオン・オフされる。両昇圧回路におけるタイミングチャートを図11(c)に示す。
【0006】
次に、このようなチャージポンプ式昇圧回路を用いた、液晶表示装置用の電源回路の一例を図12に示す。図において34は前段昇圧回路であり、図示せぬバッテリから供給される電源電圧VCCを約2倍に昇圧し出力する。35はレギュレータであり、この昇圧された電圧を平滑化し、電圧VCを出力する。また、36は後段昇圧回路であり、電圧VCを約2倍に昇圧し、電圧VHを出力する。前段昇圧回路34および後段昇圧回路36の基本構成は前述した従来の2倍昇圧回路と同様であり、図11(a)〜(c)において説明したように必要に応じてスイッチング素子とポンピング・コンデンサを複数組用いて互いに異なる位相で動作させ、電流供給能力を強化する。
【0007】
この電圧VH,VCが図示せぬ液晶表示装置の駆動電圧として使用されるのである。なお、液晶表示装置は、液晶の劣化を抑えるために交流駆動されることが一般的である。そこで、レギュレータ12の出力電位(接地電位GND+電圧VC)が中心電位になり、レギュレータ35の出力電位(接地電位GND+電圧VH)が正側駆動電位、接地電位GNDが負側駆動電位として用いられる。
【0008】
【発明が解決しようとする課題】
ところで、一般的に液晶表示装置は表示内容や表示画素数によって消費電流がかなり変化する。たとえば1本置き横線を全画面に表示した時の消費電流が通常表示内容時の消費電流に比べてかなり大きいことは良く知られている。このため、後段昇圧回路36から出力される電圧VHが電圧VCの2倍に満たない場合が生ずる。かかる場合、電圧VCを中心として見た正負の駆動電圧の絶対値に差が生じ、表示ムラが発生したり、表示がちらつくような不具合が発生する。さらに、近年、1フレームを複数のサブフィールドに分割してサブフィールド毎にオンオフ状態を切り換えるサブフィールド駆動方式が提案されている。サブフィールド方式においては、消費電力そのものは非サブフィールド方式と比較して小さくすることができるが、瞬間的に大電流が要求されるため、非サブフィールド方式と比較して昇圧回路には10倍程度の電流供給能力が必要となる。
この発明は上述した事情に鑑みてなされたものであり、大負荷時においても安定した電圧を確保し、以って良好な表示品質を確保できる電源回路、表示装置および電子機器を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
請求項1記載の構成にあっては、1個または複数個のコンデンサで構成された第1のコンデンサ群と、第1の入力電圧に対する該第1のコンデンサ群の接続関係を昇圧用クロック信号に同期して切り換える第1のスイッチング素子群とを有する第1の昇圧回路(4)と、1個または複数個のコンデンサで構成される第2のコンデンサ群と、第2の入力電圧に対する該第2のコンデンサ群の接続関係を前記昇圧用クロック信号に同期して切り換える第2のスイッチング素子群とを有し、前記第1の昇圧回路の出力電圧を前記第2の入力電圧とする第2の昇圧回路(6)と、前記第1の昇圧回路(4)の出力電圧を平滑化する第1のレギュレータ(12)と、前記第2の昇圧回路(6)の出力電圧を平滑化する第2のレギュレータ(14)とを有することを特徴とする。
さらに、請求項2記載の構成にあっては、請求項1記載の電源回路において、前記第1の昇圧回路(4)または第2の昇圧回路(6)の出力電圧に応じて前記昇圧用クロック信号(A,B)の周波数を増減するフィードバック回路(2,8)をさらに有することを特徴とする。
また、請求項3記載の構成にあっては、請求項1または2記載の電源回路及び前記電源回路からの出力により駆動される表示パネルを特徴とする。
また、請求項4記載の構成にあっては、請求項3記載の表示装置を特徴とする。
【0010】
【発明の実施の形態】
1.実施形態の構成
次に、本発明の一実施形態の電源回路90の構成を図2を参照し説明する。
図において4は前段昇圧回路であり、図示せぬバッテリから供給される電源電圧VCCを約2倍に昇圧し、昇圧した電圧VEMを出力する。6は後段昇圧回路であり、電圧VEMをさらに約2倍に昇圧し、電圧VOUTを出力する。前段昇圧回路4および後段昇圧回路6の基本構成は前述した従来の2倍昇圧回路と同様であり、図11(a)〜(c)において説明したように必要に応じてスイッチング素子とポンピング・コンデンサを複数組用いて互いに異なる位相で動作させ、電流供給能力を強化する。なお、電圧VEM,VOUTは一定ではなく、VCCの変動や負荷変動に伴って変化する。次に、12,14はレギュレータであり、電圧VEM,VOUTを、これらよりも若干ずつ低い安定した電圧VH,VCに変換する。
【0011】
この電圧VH,VCが図示せぬ液晶表示装置の駆動電圧として使用されるのである。なお、液晶表示装置は、液晶の劣化を抑えるために交流駆動されることが一般的である。そこで、レギュレータ12の出力電位(接地電位GND+電圧VC)が中心電位になり、レギュレータ14の出力電位(接地電位GND+電圧VH)が正側駆動電位、接地電位GNDが負側駆動電位として用いられる。
【0012】
2は昇圧用クロック形成回路であり、入力クロック信号CKに同期して、昇圧用クロック信号A,Bを生成し、各昇圧回路4,6に供給する。10は基準電圧発生回路であり、入力電圧の変動に対して安定した基準電圧Vrefを出力する。16はコントラスト調整用のボリュームであり、基準電圧Vrefを分圧し、電圧VH,VCの指令値である指令値電圧Vcntを出力する。すなわち、電圧VHは電圧VCのちょうど2倍になるため、指令値電圧Vcntが両レギュレータ12,14に対する共通の指令値として用いられることになる。8は出力電圧監視回路であり、指令値電圧Vcntに基づいて、該電圧VEMが適切な範囲内であるか否かを監視する。
【0013】
ここで、電圧VEMが低すぎる場合には、レギュレータ12が所定の電圧VCを出力できなくなる。一方、電圧VEMが不必要に高い場合は、特に動作に支障を来すわけではないが、各昇圧回路4,6が必要以上に高い能力で動作する結果、両昇圧回路の損失が必要以上に大きくなっていることを意味する。出力電圧監視回路8は、電圧VEMが低すぎる場合には昇圧能力上昇指令信号upを出力する一方、低すぎる場合には昇圧能力下降指令信号downを出力する。
【0014】
ここで、出力電圧監視回路8の構成例を図3(a)に示す。図において24,26,28は抵抗器であり、電圧VEMを分圧して電圧V1,V2を出力する。なお、電圧VEMが望ましい範囲内である時に電圧V1は指令値電圧Vcntよりも高くなり、電圧V2は指令値電圧Vcntよりも低くなるように、上記抵抗器24,26,28の値は定められている。20はコンパレータであり、電圧V1が指令値電圧Vcntよりも高い時に負値の電圧を出力し、電圧V1が指令値電圧Vcntよりも低い時に正値の電圧を出力する。この正値の電圧が昇圧能力上昇指令信号upになる。
【0015】
また、22もコンパレータであり、電圧V2が指令値電圧Vcntよりも低い時に正値の電圧を出力し、電圧V2が指令値電圧Vcntよりも高い時に負値の電圧を出力する。この負値の電圧が昇圧能力下降指令信号downになる。なお、電圧VEM,Vcnt,V1,V2の関係を同図(b)に示しておく。ここで、出力電圧監視回路8は、電圧VEMのみを監視し、電圧VOUTを監視していないが、その理由について説明しておく。上述したように、本電源回路は液晶表示装置の交流駆動を行うことを前提としているため、レギュレータ12,14の出力電流には相関関係がある。従って、電圧VEMの状態によって電圧VOUTの状態が予測できるため、電圧VEMだけの監視結果に基づいて電圧VEMとVOUTの双方を同時に制御しても支障が生じないのである。
【0016】
次に、昇圧用クロック形成回路2の構成例を図4に示す。図において42は3ビット分周回路であり、クロック信号CKを2分周、4分周および8分周して成る分周信号Q0,Q1,Q2を出力する。なお、クロック信号CKおよび分周信号Q0〜Q2のタイミングチャートを図5(a)に示す。この図に示すように、分周信号Q0〜Q2の立上がりおよび立下がりはクロック信号CKの立下がりに同期している。
【0017】
また、ディレー回路44は分周信号Q2をカウントして所定周期のパルス信号CPを出力する。パルス信号CPは3ビットUP/DOWNカウンタ46に供給される。3ビットUP/DOWNカウンタ46は、「0」〜「7」("000"〜"111")の範囲の値を計数することができ、カウントパルスCPが供給されたタイミングで昇圧能力上昇指令信号upが供給されていれば計数内容を「1」だけインクリメントし、同タイミングで昇圧能力下降指令信号downが供給されていれば計数内容を「1」だけデクリメントする。なお、カウントパルスCPの周期は、昇圧能力上昇/下降の切り換え動作が発振的にならないよう、適当な長さに設定される。
【0018】
48はクロック合成回路であり、クロック信号CK、分周信号Q0,Q1,Q2および3ビットUP/DOWNカウンタ46の計数結果[S0,S1,S2]に基づいて、図5(a)に示すパルス信号PCKを出力する。図示のように、パルス信号PCKは、クロック信号CKに同期し、クロック信号CKの8周期内に「計数結果[S0,S1,S2]+1」回だけ変化する信号である。換言すれば、計数結果[S0,S1,S2]に応じてクロック信号CKを間引いたものがパルス信号PCKに他ならない。
【0019】
49は2相クロック信号形成回路であり、パルス信号PCKを2分周し、図5(b)に示すように相補的にオン期間が発生する昇圧用クロック信号A,Bを生成する。昇圧用クロック信号A,Bは、パルス信号PCKの立下がりに同期して立上がり、パルス信号PCKの立上がりに同期して立下がる。このため、パルス信号PCKがHレベルになる期間は昇圧用クロック信号A,Bが共にLレベルになるオフ期間となる。なお、トランジスタ74,76,78はPチャネル型であるため、これらのゲートには昇圧用クロック信号A,Bの反転信号/A,/Bあるいはそれらを必要な電圧にレベルシフトした信号が供給される。
【0020】
2.実施形態の動作
次に、本実施形態の動作を説明する。
まず、電源回路90に対して電源電圧VCCが供給されると、各回路の動作が開始される。ここで、初期状態において電圧VEMはVCCに近い低レベルであるため、出力電圧監視回路8が昇圧能力上昇指令信号upを送り続け、計数結果[S0,S1,S2]が高い値になる。このため、パルス信号PCKおよび昇圧用クロック信号A,Bの周波数が上昇、すなわち、昇圧能力が上昇し、各昇圧回路4,6の出力電圧VEM,VOUTは急速に立上がる。
【0021】
その後、電圧VEMが不必要に高くなると、出力電圧監視回路8が昇圧能力下降指令信号downを出力し始めるため、計数内容[S0,S1,S2]はデクリメントされ、昇圧用クロック信号A,Bの周波数が下降、すなわち、昇圧能力が下降する。レギュレータ12,14の出力電流が一定であれば、この出力電流に対して適切な電圧VEMが維持できる程度に計数結果[S0,S1,S2]は収束する。
【0022】
次に、レギュレータ12,14の出力電流が負荷変動により増加すると、出力電圧VEM,VOUTが下がり始める。この電圧VEMの低下が出力電圧監視回路8によって検出されると、再び出力電圧監視回路8から昇圧用クロック形成回路2に対して昇圧能力上昇指令信号upが供給され続けるため、負荷に必要な電流を供給可能な程度にまでパルス信号PCKおよび昇圧用クロック信号A,Bの周波数が上昇する。
【0023】
逆に、レギュレータ12,14の出力電流が負荷変動により低下すると、電圧VEMが不必要に高くなるため、出力電圧監視回路8が昇圧能力下降指令信号downを出力し、昇圧用クロック信号A,Bの周波数が下降して行く。これにより、低下した出力電流に対して適切な電圧VEMが維持できる程度に昇圧能力は収束する。以後、電源回路90の負荷変動に対応して、同様の動作が繰り返される。
【0024】
以上のように、本実施形態によれば、電圧VH,VCを各々出力する2個のレギュレータ12,14を設けたから、電圧VH,VCを安定して出力することができる。また、電源回路90に大きな電流供給能力が必要とされる時は昇圧用クロック信号A,Bの周波数が自動的に高くなり、小さな電流供給能力でよい時はこれらの周波数が自動的に低くなるから、軽負荷時における消費電力損失を小さくすることができる。
【0025】
3.表示装置の具体例
図8は前述の実施形態による電源回路を用いた液晶表示装置80のブロック図の例である。ブロック81は液晶表示パネル(LCDパネル)であり、各画素はマトリックス状に配列し、TFT素子を内蔵している。各列のTFT素子は共通の信号電極に接続されるとともに、各行のTFT素子は共通の走査電極に接続されている。ブロック82は選択電圧や非選択電圧を出力して走査電極を駆動するYドライバであり、ブロック83は表示データに基づき信号電圧を出力して信号電極を駆動するXドライバである。LCDパネルの駆動に必要な複数の電圧はブロック90の電源回路で形成され、Xドライバ83やYドライバ82を経由してLCDパネルに印加される。ブロック85はそれらの回路に必要な信号を形成するLCDコントローラであり、システムバス86を介して図示せぬ上位装置から動作制御命令や表示データ等が送り込まれる。ブロック60は以上の回路の電力供給源となるバッテリである。
【0026】
図において、LCDコントローラ85は、発振回路や1画面分の表示データメモリを内蔵しており、図示せぬ上位装置から送り込まれた命令やデータに従って、表示装置の動作に必要な各種の信号生成する。まず、交流化信号FRは、1フレーム毎に極性反転する信号である。スタートパルスDYは、各サブフィールドにおいて最初に出力されるパルス信号である。クロック信号CLYは、走査側(Y側)の1水平走査期間を規定する信号である。データ信号DATAは、1水平走査期間分の表示データ信号である。ラッチパルスLPは、表示データをラッチするためのパルス信号であって、クロック信号CLYに同期している。電源クロックPCKは、電源回路の動作に必要なクロック信号であるが、クロック信号CLYと同一信号であってもよい。
【0027】
図において、電源回路90で発生する電圧VHとVCは、サブフィールド駆動において液晶に印加される駆動電圧である。電圧VDDYとVSSYは、Yドライバを動作させる駆動電圧であり、電圧VCOMは対向基板に印加される駆動電圧である。電圧VDDYは電圧VHと、電圧VSSYは零電位と、また、電圧VCOMは電圧VCと各々同じでもよいが、必要に応じて各々別の回路で異なる電圧を発生させてもよい。
【0028】
ここで、サブフィールド駆動の概要を、図10のタイミングチャートを参照しつつ説明しておく。図10は8階調表示における場合を示したものであり、1フレームが複数のサブフィールドSF0〜SF3に分割され、画素がサブフィールド毎にオンオフされることによって階調表示が行われる。まず、フレームの最初にサブフィールドSF0が設けられる。このサブフィールドの長さは、液晶の透過率が0%(ノーマリーブラックの場合)から立ち上がる境界となる長さに設定される。すなわち、画素に印加する電圧の実効値を零電圧から徐々に上昇させると、最初は透過率に変化が見られないが、ある閾値電圧Vthに達した時から実効値に応じて透過率が上昇するようになる。1フレーム内でこの閾値電圧Vthを与える長さがサブフィールドSF0の長さに設定される。
【0029】
また、サブフィールドSF1,SF2,SF3は、3ビットの表示データD0〜D2の各ビットに対応した重み付けを有する長さに設定されている。すなわち、サブフィールドSF1は、最下位ビットである表示データD0に対応し、そのオンオフによって、階調データD0のオンオフに対応する透過率の変化を起こす長さに設定されている。サブフィールドSF2,SF3も、それぞれのオンオフによって表示データD1,D2のオンオフに対応する透過率の変化を起こす長さに設定されている。すなわち、サブフィールドSF2,SF3は、各々サブフィールドSF1の2倍,4倍程度の長さを有している。図において、時間tは最短のサブフィールドの時間と同じか、それよりも短い時間であり、その時間内に各サブフィールドの走査が行われ、各画素にオンオフ情報が書き込まれる。消費電流はこの時間tに集中する。電圧低下を抑えるために昇圧回路には非サブフィールド方式の場合に比べて10倍程度の電流供給能力が必要となると前述したのは、こうした理由のためである。
【0030】
以上のように、本実施形態による電源回路を用いることにより、昇圧出力を各々レギュレートすることができ、安定した電圧を確保することができる。さらに、上記実施形態においては出力電圧監視回路8および昇圧用クロック形成回路2を設けたことにより、消費電力を低減した液晶表示装置を実現することが可能となる。
【0031】
4.電子機器の具体例
4.1.<モバイル型コンピュータ>
まず上記表示装置をモバイル型のパーソナルコンピュータに適用した例について説明する。図9(a)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ1200は、キーボード1202を備えた本体部1204と、本発明による表示装置80等から構成されている。
【0032】
4.2.<携帯電話器>
次に、上記表示装置を携帯電話に適用した例について説明する。図9(b)はこの携帯電話の構成を示す斜視図である。図において、携帯電話1300は複数の操作ボタン1302のほか、受話口1304、送話口1306とともに、本発明による表示装置80等から構成されている。
【0033】
4.3.<その他>
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、PDA、タッチパネルを備えた携帯機器等などが挙げられる。これらの各種電子機器に対して、上述した表示装置80が適用可能なことは言うまでもない。
【0034】
5.変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
(1)上記実施形態は、液晶表示装置の電源として本発明を適用した例を説明したが、本発明は液晶表示装置に限らず、種々のデバイスに対する電源回路に適用できることは言うまでもない。
【0035】
(2)上記実施形態は、トランジスタ72〜78に供給する昇圧用クロック信号A,Bの周波数を増減することによって出力電流の増減に対応したが、例えばトランジスタ72〜78を複数のトランジスタによる並列回路によって構成し、並列接続されたトランジスタのうち動作させるものの数を増減することによって出力電流の増減に対応させてもよい。その一例として、各昇圧回路4,6の変形例を図6に示す。
【0036】
図6の回路は、図1(b)の回路における個々のトランジスタ72〜78に代えて、各々4個のトランジスタ72−1〜4,74−1〜4,76−1〜4,78−1〜4を並列配置している。ここに、各トランジスタの電流供給能力比、すなわち、オン抵抗の逆数比は、トランジスタ72−1,72−2,74−1,74−2,76−1,76−2,78−1,78−2が1に、トランジスタ72−3,74−3,76−3,78−3が2に、トランジスタ72−4,74−4,76−4,78−4が4に設定されている。トランジスタの電流供給能力は基本的にそのトランジスタのチャネル幅に比例するため、各トランジスタの電流供給能力比の設定は、各トランジスタのチャネル幅を上記の比に設定することで通常なされる。そして、トランジスタ72−1〜4には、昇圧用クロック信号A,A1〜A3が各々供給され、トランジスタ74−1〜4には昇圧用クロック信号/B,/B1〜/B3が、トランジスタ76−1〜4には昇圧用クロック信号/A',/A1'〜/A3'が、トランジスタ78−1〜4には昇圧用クロック信号/B',/B1'〜/B3'が各々供給される。ここに、/A',/A1'〜/A3',/B',/B1'〜/B3'は各々A,A1〜A3,B,B1〜B3の逆相信号であり、電圧振幅をVOUTにレベルシフトした信号である。
【0037】
次に、この変形例における昇圧用クロック形成回路の構成の一部を図7に示す。図において3ビットUP/DOWNカウンタ46および2相クロック信号形成回路49は前述した実施形態のものと同様である。但し、2相クロック信号形成回路49にはクロック信号CKが直接供給されるため、昇圧用クロック信号A,Bの周波数が変動することはない。
【0038】
54−1〜3および56−1〜3はアンド回路であり、各一入力端には上記3ビットUP/DOWNカウンタ46の出力信号S0〜S2が各々供給されている。また、他入力端にはアンド回路54−1〜3では昇圧用クロック信号Aが、アンド回路56−1〜3では昇圧用クロック信号Bが供給されている。各アンド回路においては信号S0〜S2がHレベルである場合にのみ対応する昇圧用クロック信号A1〜A3あるいはB1〜B3が動作状態となる。この結果、図6の昇圧回路の電流供給能力比は、3ビットUP/DOWNカウンタ46の計数結果[S0,S1,S2]に対応した8段階の制御が可能となる。
【0039】
すなわち、本変形例によれば、各昇圧回路4,6の所要出力電流が大きくなると実際に動作するトランジスタのチャネル幅を増加して対応するとともに、所要出力電流が小さい状況においては動作するトランジスタのチャネル幅を少なくすることによって消費電力損失を減少させることが可能になる。
【0040】
【発明の効果】
以上説明したように本発明の電源回路によれば、第1の昇圧回路の出力電圧を平滑化する第1のレギュレータと、第2の昇圧回路の出力電圧を平滑化する第2のレギュレータとを設けたから、複数系統の安定した電源電圧を確保することができる。
また、本発明の電源回路を用いた表示装置においては、ちらつき等の不具合が抑制され、良好な表示品質を確保することができる。
【図面の簡単な説明】
【図1】従来例および本発明の一実施形態における昇圧回路の回路図である。
【図2】本発明の一実施形態による電源回路90のブロック図である。
【図3】上記実施形態における出力電圧監視回路8の回路図である。
【図4】上記実施形態における昇圧用クロック形成回路2のブロック図である。
【図5】昇圧用クロック形成回路2のタイミングチャートである。
【図6】上記実施形態の変形例における昇圧回路の回路図である。
【図7】上記変形例における昇圧用クロック形成回路の回路図である。
【図8】電源回路90を用いた液晶表示装置80の例を示すブロック図である。
【図9】液晶表示装置80を用いた各種電子機器の例を示す図である。
【図10】液晶表示装置80のタイミングチャートである。
【図11】従来例および本発明の一実施形態における他の昇圧回路の回路図である。
【図12】従来の電源回路のブロック図である。
【符号の説明】
2……昇圧用クロック形成回路
4……前段昇圧回路(第1の昇圧回路)
6……後段昇圧回路(第2の昇圧回路)
8……出力電圧監視回路
10……基準電圧発生回路
12,14……レギュレータ(第1および第2のレギュレータ)
16……ボリューム
20,22……コンパレータ
24,26,28……抵抗器
46……3ビットUP/DOWNカウンタ
48……クロック合成回路
49……2相クロック信号形成回路
54−1〜3,56−1〜3……アンド回路
60……バッテリ、62〜68……スイッチ
72〜78,72−1〜4,74−1〜4,76−1〜4,78−1〜4……トランジスタ(スイッチング素子)
70,71……コンデンサ
80……表示装置
81……LCDパネル
82……Yドライバ
83……Xドライバ
85……LCDコントローラ
86……システムバス
90……電源回路
Claims (4)
- 1個または複数個のコンデンサで構成された第1のコンデンサ群と、第1の入力電圧に対する該第1のコンデンサ群の接続関係を昇圧用クロック信号に同期して切り換える第1のスイッチング素子群とを有する第1の昇圧回路と、
1個または複数個のコンデンサで構成される第2のコンデンサ群と、第2の入力電圧に対する該第2のコンデンサ群の接続関係を前記昇圧用クロック信号に同期して切り換える第2のスイッチング素子群とを有し、前記第1の昇圧回路の出力電圧を前記第2の入力電圧とする第2の昇圧回路と、
前記第1の昇圧回路の出力電圧を入力し、指令値電圧に基づいて、安定した電圧に変換して出力する第1のレギュレータと、
前記第2の昇圧回路の出力電圧を入力し、前記指令値電圧に基づいて、安定した電圧に変換して出力する第2のレギュレータと、
前記第1の昇圧電圧回路の出力電圧を入力し、入力電圧の変動に対して安定した基準電圧を出力する基準電圧発生回路と、
前記基準電圧に基づいて、第1のレギュレータと第2のレギュレータに前記指令値電圧を出力する指令値電圧出力回路と、
前記指令値電圧と、前記第1の昇圧電圧回路の出力電圧とを入力し、昇圧能力指令信号を出力する出力電圧監視回路と、
前記昇圧能力指令信号に基づいて、前記第1の昇圧回路の昇圧能力を制御するフィードバック回路と
を有することを特徴とする電源回路。 - 前記フィードバック回路は、前記昇圧用クロック信号の周波数を増減することを特徴とする請求項1記載の電源回路。
- 前記第1のスイッチ素子群と前記第2のスイッチ素子群は、電流供給能力比の異なる複数のトランジスタからなり、
前記フィードバック回路は、前記複数のトランジスタのうち動作させる数を増減することを特徴とする請求項1記載の電源回路。 - 請求項1乃至3のいずれかに記載の電源回路及び前記電源回路からの出力により駆動される表示パネルを備えたことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001093914A JP4576736B2 (ja) | 2001-03-28 | 2001-03-28 | 電源回路、表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001093914A JP4576736B2 (ja) | 2001-03-28 | 2001-03-28 | 電源回路、表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002291232A JP2002291232A (ja) | 2002-10-04 |
JP4576736B2 true JP4576736B2 (ja) | 2010-11-10 |
Family
ID=18948192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001093914A Expired - Fee Related JP4576736B2 (ja) | 2001-03-28 | 2001-03-28 | 電源回路、表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4576736B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6995995B2 (en) * | 2003-12-03 | 2006-02-07 | Fairchild Semiconductor Corporation | Digital loop for regulating DC/DC converter with segmented switching |
KR100572323B1 (ko) * | 2003-12-11 | 2006-04-19 | 삼성전자주식회사 | 멀티레벨 고전압 발생장치 |
JP3889011B2 (ja) | 2004-03-26 | 2007-03-07 | ローム株式会社 | 昇圧電源装置、及びそれを用いた携帯機器 |
JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
JP2006301265A (ja) * | 2005-04-20 | 2006-11-02 | Hitachi Displays Ltd | 表示装置 |
JP2007006576A (ja) * | 2005-06-22 | 2007-01-11 | New Japan Radio Co Ltd | 昇圧方法および回路 |
JP5011478B2 (ja) * | 2005-08-22 | 2012-08-29 | 株式会社ジャパンディスプレイイースト | 表示装置 |
JP4826383B2 (ja) * | 2006-08-10 | 2011-11-30 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
JP2009022093A (ja) * | 2007-07-11 | 2009-01-29 | Ricoh Co Ltd | 多出力電源装置 |
KR101022106B1 (ko) * | 2008-08-06 | 2011-03-17 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
JP5222775B2 (ja) * | 2009-04-09 | 2013-06-26 | 三菱電機株式会社 | Dc/dc電力変換装置 |
KR101261990B1 (ko) | 2011-08-23 | 2013-05-08 | 주식회사 유라코퍼레이션 | 이중 전압 전원분배장치 |
WO2018023695A1 (en) * | 2016-08-05 | 2018-02-08 | The University Of Hong Kong | High-efficiency switched-capacitor power supplies and methods |
JP6776724B2 (ja) | 2016-08-24 | 2020-10-28 | セイコーエプソン株式会社 | 半導体装置、電源回路、及び、液晶表示装置 |
CN106646311B (zh) * | 2016-11-25 | 2023-06-16 | 国网福建省电力有限公司 | 一种便携式高压带电显示器的校验装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000166220A (ja) * | 1998-09-22 | 2000-06-16 | Sharp Corp | 電源回路それを用いた表示装置及び電子機器 |
JP2000163964A (ja) * | 1998-11-27 | 2000-06-16 | Mitsubishi Electric Corp | 電圧発生回路および半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11306781A (ja) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
-
2001
- 2001-03-28 JP JP2001093914A patent/JP4576736B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000166220A (ja) * | 1998-09-22 | 2000-06-16 | Sharp Corp | 電源回路それを用いた表示装置及び電子機器 |
JP2000163964A (ja) * | 1998-11-27 | 2000-06-16 | Mitsubishi Electric Corp | 電圧発生回路および半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002291232A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4576736B2 (ja) | 電源回路、表示装置および電子機器 | |
US7196701B2 (en) | Driving apparatus for display device | |
US10380965B2 (en) | Power circuit of displaying device | |
JP3395760B2 (ja) | 電圧生成方法、電気光学装置及び電子機器 | |
JP3447185B2 (ja) | フラット表示パネルを利用した表示装置 | |
US20050195182A1 (en) | Power supply circuit and display system | |
JP5188023B2 (ja) | 駆動装置およびその駆動方法 | |
JP2002366115A (ja) | 液晶駆動装置 | |
EP1139551B1 (en) | Charge pump type power supply circuit and driving circuit for display device and display device using such power supply circuit | |
JP2006338139A (ja) | 基準クロック生成回路、電源回路、駆動回路及び電気光学装置 | |
CN1346123A (zh) | 显示器用驱动装置 | |
US7710380B2 (en) | Liquid crystal display control circuit | |
US20110102404A1 (en) | Low Power Driving Method for a Display Panel and Driving Circuit Therefor | |
JP2000166220A (ja) | 電源回路それを用いた表示装置及び電子機器 | |
CN100392482C (zh) | 驱动电压控制装置、显示装置和驱动电压控制方法 | |
WO1998008133A1 (fr) | Dispositif d'affichage, equipement electronique et procede de commande | |
JP2004361709A (ja) | 液晶駆動方法、液晶表示システム及び液晶駆動制御装置 | |
US20230006553A1 (en) | Dc-dc converter and display device including the same | |
US20070279350A1 (en) | Method and apparatus for driving bistable liquid crystal display | |
JP2002291231A (ja) | 電源回路、表示装置および電子機器 | |
US6512506B1 (en) | Driving device for liquid crystal display element | |
JP3281290B2 (ja) | 電圧作成回路およびこれを備えた液晶表示装置 | |
JP2001051663A (ja) | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 | |
CN112259037A (zh) | 一种计算设备及其帧频切换方式 | |
KR20020032052A (ko) | 액정 표시 장치를 위한 저전력 컬럼 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |