JP3384484B2 - 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 - Google Patents
電源回路、電源回路を含む表示装置及び表示装置を含む電子機器Info
- Publication number
- JP3384484B2 JP3384484B2 JP04394298A JP4394298A JP3384484B2 JP 3384484 B2 JP3384484 B2 JP 3384484B2 JP 04394298 A JP04394298 A JP 04394298A JP 4394298 A JP4394298 A JP 4394298A JP 3384484 B2 JP3384484 B2 JP 3384484B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- stage
- display device
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Television Receiver Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
路を含む表示装置及び表示装置を含む電子機器に関す
る。
ンピュータといったOA機器や、画像を扱うAV機器の
表示用ディスプレイデバイスとして、さらに最近では携
帯情報端末の情報表示用ディスプレイデバイスとして、
液晶表示装置が多く用いられている。これは、液晶表示
装置が他のディスプレイデバイスと比較して薄型軽量で
低消費電力といった特徴を備えているためである。
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには、さらなる低消費電力化が求められて
いる。これは、その電子機器が待機状態、例えばCPU
が停止しており情報表示のみが行われている状態の時の
消費電力の殆どがディスプレイデバイスによるものであ
るからであり、これによってそれを搭載した電子機器の
使用時間が決定されてしまうからである。
多くは、ディスプレイデバイス用の電源として+3V程
度の電圧が与えられている。ここで、液晶表示装置を例
にとると、液晶表示装置を駆動するには+20V程度の
電圧が必要となるため、液晶表示装置の内部電源回路で
+3Vから+20Vに昇圧することになる。
用いた昇圧回路やコンデンサを用いたチャージポンプ式
昇圧回路が使用されている。
60%程度の変換効率しか得られず、さらに携帯情報端
末用液晶表示装置といった低電流負荷の場合は、変換効
率の低いところで使用することになる。このため、特に
負荷電流が少ない状態で電圧変換効率の良い、後者のチ
ャージポンプ方式が最近注目されている。
表示装置の電源回路としては、国際公開番号WO96/
21880の昇圧回路が知られている。
880の昇圧回路では、すべての昇圧段に入力されるス
イッチングクロックが同じ周期であるため、以下の問題
が生じる。
つのコンデンサと電気的なスイッチ回路に、入力電圧と
スイッチングクロックを入力する構成の2倍昇圧回路を
基本としており、これを多段に組み合わせることによっ
て、入力電圧の整数倍の出力電圧が得られるようになっ
ている。
になり、基本の2倍昇圧回路を3段重ねて構成されてい
る。つまり、第1昇圧段で2倍、第2昇圧段で4倍、第
3昇圧段で6倍に昇圧する。また、前述の昇圧回路で
は、各昇圧段すべてに同じ周期のスイッチングクロック
が入力されている。
性は使用するコンデンサ容量が同じとした場合、スイッ
チング周期と負荷の大きさで決定され、負荷が小さい
(負荷電流が少ない)時はスイッチング周期が比較的長
いところで高変換効率を示し、負荷が大きい(負荷電流
が多い)時はスイッチング周期が比較的短いところで高
変換効率を示すという特性を持っている。前述のように
3段に昇圧回路を構成した場合、第1昇圧段では実質の
負荷電流のほかに、第2、第3の昇圧段での損失も負荷
として加わる。また、同様に第2昇圧段では実質の負荷
電流のほかに、第3昇圧段の損失が負荷として加わるた
め、各段での負荷電流の大きさに差が生じる。このた
め、これら各昇圧段に同じ周期のスイッチングクロック
を入力した場合、一部の昇圧段しか最適効率で動作せ
ず、昇圧回路全体の変換効率が下がってしまうという問
題点があった。
決すべくなされたものであり、電圧変換効率の高い電源
回路を提供することを目的とする。
を用いて低消費電力化を図れる表示装置を提供し、ま
た、その表示装置を用いて低消費電力化を図り使用時間
(電池寿命)を伸ばすことができる電子機器を提供す
る。
ャージポンプ方式のn個(n≧2の整数)の昇圧回路を
備え、その昇圧回路により入力電源電圧を昇圧する電源
回路であって、各昇圧回路は、該入力電源電圧および前
段の昇圧回路までに作成された電位の中から、1種類ま
たは2種類を用いてチャージポンプ動作を行い昇圧する
構成となっており、各昇圧回路のチャージポンプ動作を
行うためのクロックの周期の全部または一部が異なり、
そのクロック周期が異なる部分は、前段のクロック周期
に対して後段のクロック周期が大きくなっており、その
ことにより上記目的が達成される。
の電源回路において、ある段の昇圧回路で作成された電
位とその後段の昇圧回路で昇圧後の電位との昇圧倍率の
分だけクロック周期を大きくしていく構成とすることが
できる。
の電源回路において、各昇圧回路は、初段の場合に入力
電源電圧または他段の場合に前段の出力電圧を2倍する
構成となっており、各昇圧回路のクロック周期は、初段
の場合に任意の周期または他段の場合に前段の昇圧回路
におけるクロック周期の2倍となる構成とすることがで
きる。
に記載の電源回路を有し、そのことにより上記目的が達
成される。
に記載の表示装置を有し、そのことにより上記目的が達
成される。
プ方式のn個(n≧2の整数)の昇圧回路を備え、その
昇圧回路により入力電源電圧を昇圧する電源回路であっ
て、各昇圧回路は、該入力電源電圧および前段の昇圧回
路までに作成された電位の中から、1種類または2種類
を用いてチャージポンプ動作を行い昇圧する構成となっ
ており、その各昇圧回路のチャージポンプ動作を行うた
めのクロックの周期の全部または一部に異なった周期を
用いることにより、各昇圧回路が受ける後段の昇圧回路
での損失が抑制され、各昇圧回路がそれぞれ負荷に適し
た動作を行い、電源回路全体の電圧変換効率を上げるこ
とができる。
の電源回路で、各昇圧回路のクロック周期を後段になる
にしたがって大きくしていくことにより、電源回路全体
の電圧変換効率を上げることができる。
の電源回路で、ある昇圧回路で作成された電位とその後
段の昇圧回路で昇圧後の電位との昇圧倍率の分だけクロ
ック周期を大きくしていくことにより、電源回路全体の
電圧変換効率を上げることができる。
の電源回路で、各昇圧回路は、初段の場合に入力電源電
圧または他段の場合に前段の出力電圧を2倍する構成と
なっており、各昇圧回路のクロック周期は、初段の場合
に任意の周期または他段の場合に前段の昇圧回路におけ
るクロック周期の2倍となる構成とすることにより、電
源回路全体の電圧変換効率を上げることができる。
の電源回路の構成を表示装置に用いることによって、表
示装置の消費電力を低減することができる。
の表示装置の構成を電子機器に用いることによって、電
子機器の消費電力を低減することができる。
的に説明する。
図である。図2(a)はスイッチ部の具体的な回路構成
を示し、図2(b)はその簡略図を示す。図3は、図2
の回路を用いて構成した2倍昇圧回路のブロック図を示
す。
ポンプ方式2倍昇圧回路の昇圧の方法を説明する。
サ、D1、D2はダイオード、R1、R2は抵抗、Q
1、Q2はFETである。CLK端子に入力される信号
が“H”になったとき、FET(Q1)がONし、高圧
側の電位(VH)が入出力端子VI/0に現れる。この
とき、FET(Q2)はOFFである。また、CLK端
子に入力される信号が“L”になったとき、FET(Q
2)がONし、低圧側の電位(VL)が入出力端子VI
/0に現れる。このときFET(Q1)はOFFであ
る。
昇圧回路は、スイッチングクロック入力端子32から入
力されるスイッチングクロックによって動作する高圧側
スイッチ部34および低圧側スイッチ部35、さらにそ
れらのスイッチング動作によって切り換えられる昇圧用
フライングコンデンサ36および出力用コンデンサ37
によって、電圧入力端子31に入力された電圧の2倍の
電圧に昇圧し、出力端子33から出力するものである。
力し、スイッチングクロック入力端子32に“L”の信
号が入力されたとき、高圧側スイッチ部34および低圧
側スイッチ部35はL側の端子に接続される。従って、
昇圧用フライングコンデンサ36にはVinの電圧が印加
され、電荷が蓄えられる。
に“H”の信号が入力されると、高圧側スイッチ部34
および低圧側スイッチ部35はH側の端子に接続され
る。このとき、昇圧用フライングコンデンサ36と出力
用コンデンサ37は電気的に接続され、先の動作で昇圧
用フライングコンデンサ36に充電された電荷は、出力
用コンデンサ37へ送られる。この動作を繰り返すこと
によって、出力端子33には2×Vinの電圧が現れる。
回路を説明する。
3の各々が、図3で示した2倍昇圧回路である。第1段
昇圧回路11は、電圧入力端子14に入力されたVinの
電圧を、第1段スイッチングクロック入力端子15から
入力される信号により高圧側スイッチ部S1Hおよび低
圧側スイッチ部S1Lを切り替え、これによって昇圧用
フライングコンデンサCF1から出力用コンデンサCC
1へ電荷を転送する。これによって、A点には2×Vin
の電圧が現れる。
Vinの電圧を、第2段スイッチングクロック入力端子1
6から入力される信号により高圧側スイッチ部S2Hお
よび低圧側スイッチ部S2Lを切り替え、これによって
昇圧用フライングコンデンサCF2から出力用コンデン
サCC2へ電荷を転送する。これによって、B点には4
×Vinの電圧が現れる。
れた4×Vinの電圧を、第3段スイッチングクロック入
力端子17から入力される信号により高圧側スイッチ部
S3Hおよび低圧側スイッチ部S3Lを切り替え、これ
によって昇圧用フライングコンデンサCF3から出力用
コンデンサCC3へ電荷を転送する。これによって、電
圧出力端子18には8×Vinの電圧が現れる。
段、第2段、第3段昇圧回路11〜13の各々のスイッ
チングクロック入力端子を独立させ、各端子に異なった
周期のスイッチングクロックを入力することを特徴とし
ており、すべての昇圧段に同じ周期のスイッチングクロ
ックを入力する構成の従来例とは相違する。
ッチングクロック入力端子に入力した波形の例を示す。
スイッチングクロックである。同様にCLK2は第2段
昇圧回路、CLK3は第3段昇圧回路に入力されるスイ
ッチングクロックである。実施形態では、CLK2はC
LK1の2倍、CLK3はCLK1の4倍の周期に設定
した。また、回路の作製の都合上、すべてのスイッチン
グクロックが同期しているが、それぞれのタイミングが
非同期であっても特に問題はない。
めに、図1の回路に負荷抵抗VRを接続し、負荷に流れ
る電流Ioutを変化させて入力電力と出力電力を求め
た。ここで、CLK1の周波数を液晶表示装置の内部ク
ロックから作成し易い3.6kHzに設定した。
流Iout(mA)をとり、縦軸は変換効率(%)をとっ
ている。負荷電流の可変範囲は液晶表示装置を想定して
0.06mAから0.2mAまでとした。
イッチングクロック入力端子にCLK1を入力して同じ
測定回路で同様に測定を行った結果を◆で示す。具体的
には、図1のブロック図でスイッチングクロック入力端
子15〜17に、図4のCLK1(3.6kHz)を入
力し、すべてのスイッチ部の動作周期を同じにした。
による場合には、すべての測定範囲において従来例より
も変換効率が改善される。
路構成としているが、本発明はこれに限らず、2段以上
の昇圧回路構成にも同様に適用することができる。
する表示装置として、液晶表示装置を例に挙げてその変
換効率を測定しているが、本発明は液晶表示装置に限ら
ず、他の方式の表示装置一般に適用することが可能であ
る。また、本発明は、その表示装置を有する電子機器と
して、ワードプロセッサやパーソナルコンピュータとい
ったOA機器や、画像を扱うAV機器、携帯情報端末や
携帯電話などの電子機器に適用することができる。
には、チャージポンプ方式のn個(n≧2の整数)の昇
圧回路を備え、その昇圧回路により入力電源電圧を昇圧
する電源回路であって、各昇圧回路は、該入力電源電圧
および前段の昇圧回路までに作成された電位の中から、
1種類または2種類を用いてチャージポンプ動作を行い
昇圧する構成となっており、その各昇圧回路のチャージ
ポンプ動作を行うためのクロックの周期の全部または一
部に異なった周期を用いるので、各昇圧回路がそれぞれ
負荷に適した動作を行い、電源回路全体の電圧変換効率
を上げることができる。これによって電源回路全体の電
圧変換効率を上げることができる。
ことによって、その表示装置の低消費電力化を図ること
ができ、その表示装置を搭載した電子機器の低消費電力
化を図り使用時間(電池寿命)を伸ばすことができる。
ブロック図である。
電源回路のスイッチ部を示す回路図であり、(b)はそ
の簡略図である。
回路の概念図である。
ッチングクロックの波形例を示す図である。
比較して示すグラフである。
Claims (5)
- 【請求項1】 チャージポンプ方式のn個(n≧2の整
数)の昇圧回路を備え、その昇圧回路により入力電源電
圧を昇圧する電源回路であって、 各昇圧回路は、該入力電源電圧および前段の昇圧回路ま
でに作成された電位の中から、1種類または2種類を用
いてチャージポンプ動作を行い昇圧する構成となってお
り、各昇圧回路のチャージポンプ動作を行うためのクロ
ックの周期の全部または一部が異なり、そのクロック周
期が異なる部分は、前段のクロック周期に対して後段の
クロック周期が大きくなっていることを特徴とする電源
回路。 - 【請求項2】 ある段の昇圧回路で作成された電位とそ
の後段の昇圧回路で昇圧後の電位との昇圧倍率の分だけ
クロック周期が大きくなっていることを特徴とする請求
項2に記載の電源回路。 - 【請求項3】 各昇圧回路は、初段の場合に入力電源電
圧または他段の場合に前段の出力電圧を2倍する構成と
なっており、各昇圧回路のクロック周期は、初段の場合
に任意の周期または他段の場合に前段の昇圧回路におけ
るクロック周期の2倍となることを特徴とする請求項1
に記載の電源回路。 - 【請求項4】 請求項1に記載の電源回路を有すること
を特徴とする表示装置。 - 【請求項5】 請求項4に記載の表示装置を有すること
を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04394298A JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04394298A JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11252900A JPH11252900A (ja) | 1999-09-17 |
JP3384484B2 true JP3384484B2 (ja) | 2003-03-10 |
Family
ID=12677761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04394298A Expired - Fee Related JP3384484B2 (ja) | 1998-02-25 | 1998-02-25 | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3384484B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4212791B2 (ja) | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
US6249446B1 (en) * | 2000-08-23 | 2001-06-19 | Intersil Americas Inc. | Cascadable, high efficiency charge pump circuit and related methods |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
WO2010008586A2 (en) | 2008-07-18 | 2010-01-21 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
JP2013170871A (ja) * | 2012-02-20 | 2013-09-02 | Ryosuke Takeuchi | 表面に図柄を形成した組み合わせ時計 |
JP6250866B2 (ja) * | 2014-08-18 | 2017-12-20 | フィリップス ライティング ホールディング ビー ヴィ | スイッチトキャパシタコンバータ |
-
1998
- 1998-02-25 JP JP04394298A patent/JP3384484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11252900A (ja) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4186436A (en) | Booster circuit | |
JP3487581B2 (ja) | 電源回路それを用いた表示装置及び電子機器 | |
JP3666805B2 (ja) | Dc/dcコンバータ | |
US6563235B1 (en) | Switched capacitor array circuit for use in DC-DC converter and method | |
TW494631B (en) | Charge pump circuit | |
WO2006043479A1 (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
TWI433439B (zh) | 直流/直流升壓轉換器 | |
JP2007244078A (ja) | スイッチング電源装置およびその駆動回路、ならびにそれらを用いた電子機器 | |
JP2000060111A (ja) | オプションの共用休止状態を有するバックアンドブ―ストスイッチトキャパシタ利得段 | |
JP2002159169A (ja) | Dc−dcコンバータ | |
JPH0833323A (ja) | 容量性負荷駆動用dc−dcブーストコンバータ | |
JP3675457B2 (ja) | 昇圧クロック生成回路及び半導体装置 | |
JP3384484B2 (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
CN108365747B (zh) | 切换式电容直流对直流转换器电路及其产生方法 | |
CN115360906A (zh) | 电荷泵电路、转换电路、芯片、电子设备及电流控制方法 | |
US7369419B2 (en) | Voltage converter | |
US20070236972A1 (en) | Semiconductor integrated circuit device, charge pump circuit, and electric appliance | |
JPH08205524A (ja) | 電圧変換装置 | |
CN204633599U (zh) | 功率电荷泵及使用该功率电荷泵的电源管理电路 | |
JP3757219B2 (ja) | チャージポンプ回路 | |
JPH10215564A (ja) | チャージポンプ型dc−dcコンバータ | |
EP1506611A2 (en) | Charge pump | |
JPH0923639A (ja) | 電圧変換装置 | |
TW201242231A (en) | Charge pump device | |
JPH05336734A (ja) | Dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |