JP3478141B2 - シリコンウエーハの熱処理方法及びシリコンウエーハ - Google Patents

シリコンウエーハの熱処理方法及びシリコンウエーハ

Info

Publication number
JP3478141B2
JP3478141B2 JP27936798A JP27936798A JP3478141B2 JP 3478141 B2 JP3478141 B2 JP 3478141B2 JP 27936798 A JP27936798 A JP 27936798A JP 27936798 A JP27936798 A JP 27936798A JP 3478141 B2 JP3478141 B2 JP 3478141B2
Authority
JP
Japan
Prior art keywords
heat treatment
silicon wafer
temperature
wafer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27936798A
Other languages
English (en)
Other versions
JP2000091342A (ja
Inventor
昌次 秋山
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP27936798A priority Critical patent/JP3478141B2/ja
Priority to EP99940695A priority patent/EP1041612A4/en
Priority to US09/530,602 priority patent/US6391796B1/en
Priority to KR1020007005026A priority patent/KR100627919B1/ko
Priority to PCT/JP1999/004841 priority patent/WO2000016386A1/ja
Priority to TW088115677A priority patent/TW533509B/zh
Publication of JP2000091342A publication Critical patent/JP2000091342A/ja
Application granted granted Critical
Publication of JP3478141B2 publication Critical patent/JP3478141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウエーハの
熱処理方法に関し、特にシリコンウエーハ表面のマイク
ロラフネスを向上させ、スリップ転位の発生や重金属汚
染を抑制できる熱処理方法とこの熱処理によって得られ
る半導体デバイス用として有用な高品質シリコンウエー
ハに関する。
【0002】
【従来の技術】近年、MOS−LSIの高集積化に伴
い、ゲート酸化膜はますます薄膜化されている。そし
て、この薄い酸化膜の信頼性を得るために、シリコンウ
エーハの基板としての品質が重要視され、中でもウエー
ハ表面のマイクロラフネスが取り上げられている。
【0003】さらに詳しくは、MOS構造のトランジス
ターの集積度が上がるにつれて、それに付随してMOS
構造の酸化膜直下のキャリア(電子およびホール)の移
動度を向上させる必要がでてきた。CPU(中央処理装
置)の駆動周波数がますます高くなり、それに付随して
メモリーの書き込みおよび読み出しの速度も当然高速化
が求められ、キャリアの移動度の向上が重要な問題にな
っている。そして、酸化膜耐圧やキャリアの移動度等の
電気特性に大きな影響を与える因子としてウエーハ表面
のマイクロラフネス(microroughness)
がデバイスの性能と信頼性に密接に関わっていることが
知られてきた(Shinya Yamakawa e
t.al.,J.Appl.Phys.Vol.79,
p.911,1996参照)。
【0004】このウエーハ表面のマイクロラフネスを低
減させるには、特別な装置、例えば超高真空装置を用い
て、ウエーハ表面に電流を流す方法(安藤等、1995
年第56回応物講演会 予稿集27p−ZV−13参
照)等があった。しかし、超高真空にするには長時間を
要し、さらに真空から大気圧に戻すにも長時間かかり、
その工程の間、パーティクルの付着に絶えず注意しなけ
ればならないという問題があった。
【0005】また、このマイクロラフネスを向上させる
方法としては、先に特願平10−176693号を提案
し、十分小さなマイクロラフネスが得られているが、熱
処理を急速加熱・急速冷却装置を用いて、還元性雰囲気
下、多段階で高温で実施するため、工程が複雑になり、
生産性や装置の耐久性、スリップ転位の発生や重金属汚
染等に問題が生じ得る。
【0006】通常のシリコンウエーハには、自然酸化膜
と呼ばれるSiO2 層が表面に形成されているために、
これを除去するためには1200℃程度の高温の水素ア
ニールが必要となる。しかし、高温の水素アニールはス
リップ転位の発生や系内からの重金属汚染等の問題があ
るため、プロセス全体の低温化とマイクロラフネスの向
上を同時に達成する必要がある。プロセス全体の低温化
は、今後、ウエーハの口径がさらに大きくなるにつれ
て、機械的強度が弱くなる際にはますます重要になると
考えられる。
【0007】
【発明が解決しようとする課題】そこで、本発明はこの
ような問題点に鑑みなされたもので、本発明の目的とす
るところは、シリコンウエーハを急速加熱・急速冷却装
置(以下、RTA装置(Rapid Thermal Annealer)とい
うことがある)を用いて、還元性雰囲気下で熱処理する
方法に関し、特に従来に比して低温の熱処理によりシリ
コンウエーハ表面のマイクロラフネスをより一層小さく
して、酸化膜耐圧、キャリアの移動度等の電気特性を改
善し、スリップ転位の発生や重金属汚染を抑え、急速加
熱・急速冷却装置の本来的に有する、歩留りや生産性の
向上、コストダウン等の利点を生かそうとするものであ
る。
【0008】
【課題を解決するための手段】上記目的を達成すべく本
発明に記載した発明は、急速加熱・急速冷却装置を用い
てシリコンウエーハを還元性雰囲気下で熱処理する方法
において、該シリコンウエーハ表面上の自然酸化膜を除
去した後、急速加熱・急速冷却装置を用いて、水素10
0%あるいは水素を10%以上含有するアルゴンおよび
/または窒素との混合ガス雰囲気下で熱処理することに
よりマイクロラフネスを向上させることを特徴とするシ
リコンウエーハの熱処理方法である。
【0009】このように、シリコンウエーハを急速加熱
・急速冷却装置を用いて還元性雰囲気下で熱処理する方
法において、シリコンウエーハ表面上の自然酸化膜を除
去した後、急速加熱・急速冷却装置を用いて、水素10
0%あるいは水素を10%以上含有するアルゴンおよび
/または窒素との混合ガス雰囲気下で熱処理を行えば、
自然酸化膜を除去した状態を維持して、確実にウエーハ
表面のマイクロラフネスを低減させることができると共
に、ウエーハ表面に存在する結晶欠陥をも除去すること
ができ、極低欠陥で電気特性に優れた半導体デバイス用
として有用なシリコンウエーハを得ることができる。
【0010】この場合、前記熱処理を、温度950〜1
150℃で1〜300秒間行うことができるこのよう
に、急速加熱・急速冷却装置を用いて自然酸化膜を除去
したウエーハに対して、従来よりも低温の熱処理を短時
間に行えば、マイクロラフネスを著しく低減することが
できる。また、熱処理温度を比較的低温化したのでプロ
セス全体の温度も下がり、スリップ転位の発生は殆どな
くなり、重金属汚染の問題も解決し、歩留が向上した。
さらに昇降温に要する時間も熱エネルギーも節減できる
ので、生産性の向上とコストダウンを図ることができ
る。
【0011】本発明記載した発明は、自然酸化膜の除
去を、フッ酸処理により行うことを特徴とするシリコン
ウエーハの熱処理方法である。このように自然酸化膜で
あるSiO2 は、フッ酸(HF)中に浸漬する、あるい
はHFガスを用いて気相で処理することで容易かつ確実
に溶解、除去することができ、処理前の鏡面仕上げウエ
ーハの本来的な平坦度、マイクロラフネス等に悪影響を
及ぼすことは殆どない。
【0012】さらに、このような本発明の熱処理方法に
よれば、ウエーハ表面のマイクロラフネスが向上するの
で、酸化膜耐圧、キャリア移動度等の電気特性が向上
し、スリップ転位の発生が殆どなく、重金属汚染もない
極めて高品質で半導体デバイス用として有用なシリコン
ウエーハを得ることができる特にはマイクロラフネ
スが、原子間力顕微鏡で測定した2μm角のP−V値で
1.00nm以下で、かつRMS値で0.12nm以下
であるシリコンウエーハを得ることができる。
【0013】以下、本発明につきさらに詳細に説明す
る。本発明者らは、シリコンウエーハ表面に存在するマ
イクロラフネスを小さくして酸化膜耐圧、キャリア移動
度を向上させる等の電気特性の改善を図り、高温熱処理
で起こり易いスリップ転位の発生や重金属汚染等を回避
することのできる熱処理条件につき、種々調査し、実験
的に研究した結果、これには水素ガス100%あるいは
水素ガスを10%以上含む不活性ガスからなる還元性雰
囲気下の熱処理を、RTA装置を用いて、自然酸化膜を
除去したシリコンウエーハについて従来に比して低温の
熱処理を行えば、マイクロラフネスの小さいシリコンウ
エーハを得ることができることを知見し、諸条件を精査
して本発明を完成させたものである。
【0014】従来のRTA装置を使用した水素アニール
では、シリコンウエーハ表面上に形成された自然酸化膜
を除去するためには、1200℃程度以上の高温の熱処
理が必要であった。一般に水素雰囲気下、900〜11
00℃の範囲では、SiとSiO2 のエッチング速度の
比は、Si/SiO2 =2〜100倍であり、SiO2
の方がエッチング速度が遅いため、より高温を必要とし
たのである。
【0015】そこで、RTA装置による熱処理の前処理
として、フッ酸処理を施し、ウエーハ表面に形成された
自然酸化膜(SiO2 )を除去しておけば、RTA装置
でSiO2 をエッチングする必要がなくなるため、プロ
セス全体の温度を低下させることができる。また、プロ
セスを従来に比して低温化しても、マイクロラフネスの
減少については従来の1200℃近辺の処理と同等もし
くはそれ以上の効果を挙げることができると考え、実験
により確認することとした。
【0016】先ず、急速加熱・急速冷却装置によるシリ
コンウエーハの熱処理の適切な熱処理条件を確定するた
めに下記のような実験を行った。熱処理装置にはRTA
装置(急速加熱・急速冷却装置、シュティアック マイ
クロテック インターナショナル社製SHS−2800
型)を使用した。
【0017】シリコンウエーハはチョクラルスキー法に
より製造されたシリコンインゴットを、一般的に行なわ
れている方法でスライスして鏡面加工された、直径8イ
ンチ、結晶方位<100>のものを用いた。そして、自
然酸化膜を除去する方法としては、2%フッ酸(HF)
溶液にシリコンウエーハを3分間浸漬する方法を用い
た。こうして自然酸化膜の存在する試料と除去した試料
の二種類を用意した。
【0018】マイクロラフネスの測定は、AFM(At
omic Force Microscope,原子間
力顕微鏡、NanoScope−II/デジタル イン
スツルメント社製商品名)で、2μm角の面積で行っ
た。熱処理前の鏡面仕上げウエーハのマイクロラフネス
は、P−V値(山と谷の最大差)で1.1nm以上であ
り、また、RMS値(二乗平均・平方根粗さ)は、0.
13nm以上であった。
【0019】次いで熱処理の条件として、雰囲気ガス組
成を、水素:25容量%、アルゴン:75容量%とし、
処理温度は1000〜1200℃、処理時間は1〜30
秒とした。熱処理工程のダイヤグラムの一例を図1に示
す。
【0020】一連の実験結果を図2、図3に示す。図2
は熱処理温度とマイクロラフネスのP−V値との関係を
熱処理時間別、フッ酸処理の有無別に表している。図3
は熱処理温度とマイクロラフネスのRMS値との関係を
熱処理時間別、フッ酸処理の有無別に表している。ま
た、表1はフッ酸処理したウエーハに対する熱処理条件
と得られたマイクロラフネス(RMS値とP−V値)の
関係を、表2は、フッ酸処理を施さないウエーハに対す
る熱処理条件と得られたマイクロラフネス(RMS値と
P−V値)の関係を表している。
【0021】
【表1】
【0022】
【表2】
【0023】これらの図と表から実験結果を考察する
と、自然酸化膜が存在する場合(フッ酸処理を行わない
場合)、水素アニール温度が1000〜1150℃の範
囲ではマイクロラフネスはRMS値もP−V値もほぼ悪
化する傾向もしくは同等(改善されない)の結果を示し
た。これは、水素により自然酸化膜の薄膜部が局所的に
エッチングされ、さらにより速い速度でSi層がエッチ
ングされることによりピットが発生するためと考えられ
る。
【0024】自然酸化膜が存在しない場合、例えばフッ
酸で処理して除去した場合、水素アニール温度が100
0〜1200℃の範囲ではマイクロラフネスはRMS値
もP−V値も向上した。これは、自然酸化膜が存在しな
いことにより、Si層が均一にエッチングされるためと
考えられる。
【0025】この場合、1000〜1100℃の比較的
低温の領域でもマイクロラフネスを向上させることがで
きる。鏡面仕上げウエーハのマイクロラフネスは、P−
V値では1.1nm、RMS値では0.13nm程度で
あるが、自然酸化膜を除去してRTA装置で熱処理をし
た場合、1000℃、30秒の低温熱処理で、P−V値
で0.7nm、RMS値で0.09nmと大幅な改善を
図ることができる。
【0026】従って、自然酸化膜を除去すれば、熱処理
温度を例えば950〜1150℃として行うことができ
る。すなわち、従来のように、1200℃以上としたの
では、スリップや汚染の問題が懸念されるので、115
0℃以下とするのが良いし、十分マイクロラフネスを改
善するには、950℃以上で処理した方が良い。また、
熱処理時間としては、1秒以上とすれば十分に効果があ
る。そして、あまりに長く熱処理したのでは無駄である
ので、300秒以下とすればよい。
【0027】以上述べたように本発明では、より一層の
マイクロラフネスの向上と高温熱処理の弊害を避けるこ
とを目的に、シリコンウエーハに対して急速加熱・急速
冷却装置を用いて還元性雰囲気下で熱処理するに当た
り、表面の自然酸化膜を除去したウエーハに対して、熱
処理することによって、従来の熱処理温度よりも50℃
以上低い比較的低温で行うことが可能になった。
【0028】次に、還元性雰囲気の影響を不活性ガス中
水素ガス濃度を0〜100容量%に変化させて調べた。
水素ガスの残分はアルゴンとした。シリコンウエーハ
は、鏡面加工された、直径8インチ、結晶方位<100
>のものを、2%フッ酸(HF)溶液に3分間浸漬し
て、自然酸化膜を除去した試料を用いた。処理温度は9
50、1050、1150℃の3水準、、処理時間は3
0秒とした。熱処理工程のダイヤグラムの一例を図1に
示す。
【0029】参考のため、ヘイズ(ppm)も測定し
た。測定にはKLAテンコール社製のSP−1を用い
た。ちなみに、鏡面ウエーハのヘイズは0.03ppm
程度、RTA装置を用いて1200℃で還元性雰囲気下
に熱処理したウエーハは0.3ppm程度、エピタキシ
ャルウエーハは0.2ppm程度である。0.3ppm
程度であれば、半導体デバイス工程には全く問題のない
レベルである。
【0030】一連の実験結果を図5、図6および図7に
示す。図5は水素ガス濃度とヘイズとの関係を熱処理温
度別に表している。図6は水素ガス濃度とマイクロラフ
ネスのP−V値との関係を熱処理温度別に、図7は水素
ガス濃度とマイクロラフネスのRMS値との関係を熱処
理温度別に表している。
【0031】これらの図から実験結果を考察すると、自
然酸化膜が存在しない場合、水素濃度10%以上100
%以下の範囲ではマイクロラフネスはRMS値もP−V
値も十分改善されてほぼ一定値を示している。しかし水
素濃度が10%未満になると急激に悪化し、水素濃度0
%では鏡面ウエーハの数倍にまで悪化してしまう。参考
のため、ヘイズを測定したが、これも図5のようにマイ
クロラフネスと同様の傾向を示した。ただし、温度の影
響が若干あり、高温になるほど改善される傾向を示し
た。
【0032】以上の結果は、水素にはウエーハ表面のS
iと反応してSiのマイグレーションが起こり、表面を
平坦化する(ヘイズが向上する)作用があることを示し
ている。しかし、水素の濃度が薄いと、この作用が不十
分のため、表面が粗れ、ヘイズが悪化する現象が起こる
(図5参照)。このような現象が起こるのは、アルゴン
や窒素ガスのような不活性ガスには、表面を平坦化する
作用は全くないからである。この現象はマイクロラフネ
スにおいても同様で、水素濃度が0〜10%では濃度が
薄いためマイクロラフネスは濃度が薄くなるほど悪化し
ている(図6、図7)。従って、熱処理の還元性雰囲気
は水素100%または水素を10%以上含有するアルゴ
ンおよび/または窒素との混合ガス雰囲気とするのが望
ましい。
【0033】以上述べた熱処理方法で熱処理すれば、マ
イクロラフネスは従来の高温熱処理の場合よりもより一
層向上し、酸化膜耐圧、キャリア移動度等の電気特性の
向上を図ることができる。また、比較的低温化すること
によってスリップ転位の発生が殆どなく、重金属汚染も
ない極めて高品質で半導体デバイス用として有用なシリ
コンウエーハを得ることができる。さらに熱処理の低温
化に伴い急速加熱・急速冷却装置における昇降温に要す
る時間も熱エネルギーも節減できるので、歩留りと生産
性の向上ならびにコストダウンを図ることができる。
【0034】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明は、これらに限定さ
れるものではない。ここで、図4に本発明で用いたシリ
コンウエーハを還元性雰囲気下で急速加熱・急速冷却で
きる装置の一例を示す。
【0035】図4の熱処理装置10は、例えば炭化珪素
あるいは石英からなるベルジャ1を有し、このベルジャ
1内でシリコンウエーハを熱処理するようになってい
る。加熱は、ベルジャ1を囲繞するように配置される加
熱ヒータ2,2’によって行う。この加熱ヒータは上下
方向で分割されており、それぞれ独立に供給される電力
を制御できるようになっている。加熱ヒータ2,2’の
外側には、熱を遮蔽するためのハウジング3が配置され
ている。もちろん、熱処理装置および加熱方式は、これ
に限定されるものではなく、いわゆる輻射加熱、高周波
加熱方式としてもよい。
【0036】炉の下方には、水冷チャンバ4とベースプ
レート5が配置され、ベルジャ1内と、外気とを封鎖し
ている。そしてシリコンウエーハ8はステージ7上に保
持されるようになっており、ステージ7はモータ9によ
って上下動自在な支持軸6の上端に取りつけられてい
る。水冷チャンバ4には横方向からウエーハを炉内に出
し入れできるように、ゲートバルブによって開閉可能に
構成される不図示のウエーハ挿入口が設けられている。
また、ベースプレート5には、ガス流入口と排気口が設
けられており、炉内ガス雰囲気を調整できるようになっ
ている。
【0037】以上のような熱処理装置10によって、自
然酸化膜を除去したシリコンウエーハの水素を含む還元
性雰囲気下、急速加熱・急速冷却する熱処理は、例えば
図1に示したようなダイヤグラムに従って行われる。
【0038】まず、熱処理は、加熱ヒータ2,2’によ
ってベルジャ1内を、例えば950〜1150℃の所望
温度に加熱し、その温度に保持する。分割された加熱ヒ
ータそれぞれを独立して供給電力を制御すれば、ベルジ
ャ1内を高さ方向に沿って温度分布をつけることができ
る。従って、ウエーハの熱処理温度は、ステージ7の位
置、すなわち支持軸6の炉内への挿入量によって決定す
ることができる。
【0039】ベルジャ1内が所望温度で維持されたな
ら、熱処理装置10に隣接して配置される、不図示のウ
エーハハンドリング装置によってシリコンウエーハを水
冷チャンバ4の挿入口から入れ、最下端位置で待機させ
たステージ7上に例えばSiCボートを介してウエーハ
8を乗せる。この時、水冷チャンバ4およびベースプレ
ート5は水冷されているので、ウエーハはこの位置では
高温化しない。
【0040】そして、シリコンウエーハ8のステージ7
上への載置が完了したなら、すぐにモータ9によって支
持軸6を炉内に挿入することによって、ステージ7を9
50℃〜1150℃の所望温度位置まで上昇させ、ステ
ージ上のウエーハに熱処理を加える。この場合、水冷チ
ャンバ4内のステージ下端位置から、所望温度位置まで
の移動には、例えば20秒程度しかかからないので、ウ
エーハは急速に加熱されることになる。
【0041】そして、ステージ7を所望温度位置で、所
定時間停止(1〜300秒)させることによって、ウエ
ーハに水素を含む還元性雰囲気下で停止時間分の比較的
低温の熱処理を加えることができる。所定時間が経過し
比較的低温の熱処理が終了したなら、すぐにモータ9に
よって支持軸6を炉内から引き抜くことによってステー
ジ7を下降させ、水冷チャンバ4内の下端位置とする。
この下降動作も、例えば20秒程度で行うことができ
る。ステージ7上のシリコンウエーハ8は、水冷チャン
バ4およびベースプレート5が水冷されているので、急
速に冷却される。最後に、ウエーハハンドリング装置に
よって、シリコンウエーハを取り出すことによって、熱
処理を完了する。
【0042】さらに熱処理するシリコンウエーハがある
場合には、熱処理装置10の温度を降温させていないの
で、次々にシリコンウエーハを投入し連続的に熱処理を
行うことができる。
【0043】以上、熱処理の一例として、RTA装置に
よる熱処理を説明したが、本発明でいう急速加熱・急速
冷却装置(RTA装置)を使用する急速加熱・急速冷却
する熱処理とは、上記温度範囲に設定された熱処理炉中
にウエーハを直ちに投入し、上記熱処理時間の経過後、
直ちに取り出す方法の他、ウエーハを熱処理炉内の設定
位置に配置した後、ランプ加熱器等で直ちに加熱処理す
る方法であってもよい。この直ちに投入し、取り出すと
いうのは、従来より行われている一定時間での昇温、降
温操作や熱処理炉内にウエーハを、ゆっくり投入し、取
り出すいわゆるローディング、アンローディング操作を
行わないということである。ただし、炉内の所定位置ま
で運ぶには、ある程度の時間を有するのは当然であり、
ウエーハを投入するための移動装置の能力に従い、数秒
から数分間で行われるというものである。
【0044】そして、上記還元性の熱処理雰囲気として
は、水素100%雰囲気あるいは水素の還元力を調整し
たり安全上等の理由から、水素を10%以上含有するア
ルゴンおよび/または窒素との混合ガス雰囲気とするこ
とができる。この場合、混合ガス中水素濃度を20〜7
0%程度にするのが好ましい。このような還元性熱処理
雰囲気とすれば、自然酸化膜を除去した状態を保持し、
確実にウエーハ表面のマイクロラフネスを改善すること
ができると共に、シリコンウエーハの表面に存在する結
晶欠陥の改善を図ることも可能である。
【0045】本発明における自然酸化膜の除去は、フッ
酸処理により行うのが望ましい。例えばウエーハを2%
HF水溶液に3分間程度浸積すれば充分である。また、
水素雰囲気中に1%程度のHFガスが含まれる気相で約
5分間処理してもよい。このように自然酸化膜であるS
iO2 は、フッ酸(HF)中に浸漬することや気相中で
処理することで容易にかつ確実に溶解、除去することが
でき、処理前の鏡面仕上げウエーハの本来的な平坦度、
マイクロラフネス等に悪影響を及ぼすことは殆どない。
【0046】さらに、このような本発明の熱処理方法に
よれば、シリコンウエーハ表面のマイクロラフネスが小
さくなるので、酸化膜耐圧、キャリア移動度等の電気特
性が向上し、スリップ転位の発生や重金属汚染が殆どな
い、極めて高品質で半導体デバイス用として有用なシリ
コンウエーハを、高い歩留りと高生産性によって得るこ
とができる。特には、マイクロラフネスが、原子間力顕
微鏡で測定した2μm角のP−V値で1.00nm以下
で、かつRMS値で0.12nm以下であるシリコンウ
エーハを得ることができる。
【0047】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【0048】例えば、上記実施形態では図4に示したよ
うな熱処理装置を用いたが、本発明はこのような装置に
より行わなければならないものではなく、シリコンウエ
ーハを急速加熱・急速冷却することができる熱処理装置
で、950℃以上に加熱することができるものであれ
ば、原則としてどのようなものであっても用いることが
できる。
【0049】また、上記実施形態においては、直径8イ
ンチのシリコンウエーハを熱処理する場合につき説明し
たが、本発明は原則としてウエーハ直径に拘らず適用で
きるものであり、例えば、直径10〜16インチあるい
はそれ以上のシリコンウエーハにも適用できる。
【0050】
【発明の効果】以上詳述したように、表面の自然酸化膜
を除去したシリコンウエーハを急速加熱・急速冷却装置
を用いて、水素100%あるいは水素を10%以上含有
するアルゴンおよび/または窒素との還元性混合ガス雰
囲気下で、比較的低温の熱処理を行うことにより、ウエ
ーハ表面のマイクロラフネスを著しく低減させることが
でき、その結果酸化膜耐圧、キャリアの移動度等の電気
特性に優れ、スリップ転位の発生や重金属汚染の殆ど無
い、結晶性に優れたシリコンウエーハを得ることができ
ると共に、さらに歩留りと生産性の向上を図り、コスト
ダウンを達成することができる。
【図面の簡単な説明】
【図1】本発明における急速加熱・急速冷却装置を用い
た熱処理過程の一例を示した図面である。
【図2】急速加熱・急速冷却装置における熱処理温度と
熱処理後のマイクロラフネスP−V値との関係をシリコ
ンウエーハ表面の自然酸化膜の有無および熱処理時間で
層別して示した図である。
【図3】急速加熱・急速冷却装置における熱処理温度と
熱処理後のマイクロラフネスRMS値との関係をシリコ
ンウエーハ表面の自然酸化膜の有無および熱処理時間で
層別して示した図である。
【図4】シリコンウエーハを急速加熱・急速冷却できる
装置の一例を示した概略断面図である。
【図5】急速加熱・急速冷却装置における水素ガス濃度
と熱処理後のヘイズとの関係を熱処理温度で層別して示
した図である。
【図6】急速加熱・急速冷却装置における水素ガス濃度
と熱処理後のマイクロラフネスP−V値との関係を熱処
理温度で層別して示した図である。
【図7】急速加熱・急速冷却装置における水素ガス濃度
と熱処理後のマイクロラフネスRMS値との関係を熱処
理温度で層別して示した図である。
【符号の説明】
1…ベルジャ、2,2’…加熱ヒータ、3…ハウジン
グ、4…水冷チャンバ、5…ベースプレート、6…支持
軸、7…ステージ、8…シリコンウエーハ、9…モー
タ、10…急速加熱・急速冷却装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−45948(JP,A) 特開 平5−218053(JP,A) 特開 平6−196491(JP,A) 特開 平9−232325(JP,A) 特開 平8−264552(JP,A) 阿部孝夫他,”バルクウェーハのRT Aによる表面改質と結晶成長条件”,第 31回超LSIウルトラクリーンテクノロ ジーシンポジウム,1997年12月18日,p p.23−31 (58)調査した分野(Int.Cl.7,DB名) H01L 21/26 - 21/268 H01L 21/322 - 21/326

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 急速加熱・急速冷却装置を用いてシリコ
    ンウエーハを還元性雰囲気下で熱処理する方法におい
    て、該シリコンウエーハ表面上の自然酸化膜を除去した
    後、急速加熱・急速冷却装置を用いて、水素100%あ
    るいは水素を10%以上含有するアルゴンおよび/また
    は窒素との混合ガス雰囲気下で、温度950〜1150
    ℃で1〜300秒間熱処理することによりマイクロラフ
    ネスを向上させることを特徴とするシリコンウエーハの
    熱処理方法。
  2. 【請求項2】 前記熱処理を、温度1000〜1100
    ℃で行うことを特徴とする請求項1に記載したシリコン
    ウエーハの熱処理方法。
  3. 【請求項3】 前記自然酸化膜の除去を、フッ酸処理に
    より行うことを特徴とする請求項1または請求項2に記
    載したシリコンウエーハの熱処理方法。
  4. 【請求項4】 請求項1ないし請求項3のいずれか1項
    に記載の熱処理方法によって熱処理されたものであるこ
    とを特徴とするシリコンウエーハ。
JP27936798A 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ Expired - Lifetime JP3478141B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP27936798A JP3478141B2 (ja) 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ
EP99940695A EP1041612A4 (en) 1998-09-14 1999-09-07 METHOD FOR THERMALLY TREATING A SILICON WAFER, AND SILICON WAFER
US09/530,602 US6391796B1 (en) 1998-09-14 1999-09-07 Method for heat-treating silicon wafer and silicon wafer
KR1020007005026A KR100627919B1 (ko) 1998-09-14 1999-09-07 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼
PCT/JP1999/004841 WO2000016386A1 (fr) 1998-09-14 1999-09-07 Procede de traitement thermique pour plaquettes de silicium, et plaquette de silicium
TW088115677A TW533509B (en) 1998-09-14 1999-09-10 Method for heat-treating silicon wafer and silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27936798A JP3478141B2 (ja) 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ

Publications (2)

Publication Number Publication Date
JP2000091342A JP2000091342A (ja) 2000-03-31
JP3478141B2 true JP3478141B2 (ja) 2003-12-15

Family

ID=17610178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27936798A Expired - Lifetime JP3478141B2 (ja) 1998-09-14 1998-09-14 シリコンウエーハの熱処理方法及びシリコンウエーハ

Country Status (6)

Country Link
US (1) US6391796B1 (ja)
EP (1) EP1041612A4 (ja)
JP (1) JP3478141B2 (ja)
KR (1) KR100627919B1 (ja)
TW (1) TW533509B (ja)
WO (1) WO2000016386A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6670261B2 (en) * 2000-03-29 2003-12-30 Shin-Etsu Handotai Co., Ltd. Production method for annealed wafer
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
DE10066099B4 (de) * 2000-09-25 2008-11-20 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren für einen Siliciumwafer
CN100372076C (zh) * 2000-12-05 2008-02-27 东京毅力科创株式会社 被处理体的处理方法及处理装置
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Sumco シリコンウェーハの製造方法
JP3778432B2 (ja) 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP5052728B2 (ja) 2002-03-05 2012-10-17 株式会社Sumco シリコン単結晶層の製造方法
US6861321B2 (en) * 2002-04-05 2005-03-01 Asm America, Inc. Method of loading a wafer onto a wafer holder to reduce thermal shock
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6872606B2 (en) * 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US20050176252A1 (en) * 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100637101B1 (ko) * 2005-04-21 2006-10-20 주식회사 하이닉스반도체 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법
KR100713323B1 (ko) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 실리사이드 공정을 이용한 반도체소자의 제조 방법
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2008053521A (ja) * 2006-08-25 2008-03-06 Sumco Techxiv株式会社 シリコンウェーハの熱処理方法
DE102006042501B4 (de) * 2006-09-07 2010-11-25 Eisenmann Anlagenbau Gmbh & Co. Kg Verfahren und Anlage zum Trocknen von Gegenständen
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
WO2008082920A1 (en) * 2006-12-28 2008-07-10 Memc Electronic Materials, Inc. Methods for producing smooth wafers
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP5583070B2 (ja) * 2011-04-27 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP5641537B2 (ja) * 2011-03-22 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5641538B2 (ja) * 2011-03-30 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0657635B2 (ja) * 1986-04-01 1994-08-03 日本電信電話株式会社 気相成長装置
JPH08236462A (ja) * 1995-03-01 1996-09-13 Shin Etsu Handotai Co Ltd 気相成長方法
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JP3169114B2 (ja) * 1995-05-29 2001-05-21 信越半導体株式会社 単結晶薄膜の製造方法
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10176693A (ja) 1996-12-16 1998-06-30 Kurako:Kk オイルミスト除去装置
TW406303B (en) * 1997-03-24 2000-09-21 Shinetsu Handotai Kk Silicon semiconductor single crystal and the method of manufacturing the same
JP3292101B2 (ja) * 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阿部孝夫他,"バルクウェーハのRTAによる表面改質と結晶成長条件",第31回超LSIウルトラクリーンテクノロジーシンポジウム,1997年12月18日,pp.23−31

Also Published As

Publication number Publication date
EP1041612A4 (en) 2001-01-10
WO2000016386A1 (fr) 2000-03-23
JP2000091342A (ja) 2000-03-31
KR20010031923A (ko) 2001-04-16
US6391796B1 (en) 2002-05-21
KR100627919B1 (ko) 2006-09-25
EP1041612A1 (en) 2000-10-04
TW533509B (en) 2003-05-21

Similar Documents

Publication Publication Date Title
JP3478141B2 (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
US6846718B1 (en) Method for producing SOI wafer and SOI wafer
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3746153B2 (ja) シリコンウエーハの熱処理方法
WO2000041227A1 (fr) Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
JP3451908B2 (ja) Soiウエーハの熱処理方法およびsoiウエーハ
KR100562438B1 (ko) 실리콘 웨이퍼의 열처리방법 및 이에 의해 열처리된 실리콘 웨이퍼
JPH11168106A (ja) 半導体基板の処理方法
JPH09199416A (ja) 半導体基板とその製造方法
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US6204188B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP2005123241A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
CN109830437B (zh) 一种晶圆热处理方法和晶圆
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2008028415A (ja) Soiウエーハの製造方法及びsoiウエーハ
JPH08203913A (ja) 半導体ウェーハの熱処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term