JP3471564B2 - 負性微分抵抗素子論理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負性微分抵抗素子
を用いて構成した超高速論理回路に関するものである。

【０００２】

【従来の技術】従来の負性微分抵抗素子論理回路として
は、例えば特願平４−３５１１１４号公報に記載されて
いるものがある。図９〜図１３は上記従来例の回路図お
よび特性図である。すなわち、図９に示した回路は、負
性微分抵抗特性を有する２つの素子Ａ、Ｘの直列接続
と、Ｘと並列接続された電界効果トランジスタＭと、Ｍ
のゲートに接続された信号入力端子Ｐと、ＡとＸの接続
点Ｕから引き出された信号出力端子Ｑと、グランドに接
続された端子Ｔと、回路に電圧を供給する端子Ｒと、端
子Ｒとグランドとの間に挿入され、下限Ｖ₁と上限Ｖ₂の
間で時間とともに振動する電圧Ｖ_CKを回路に供給する電
圧源Ｖ_OSCと、から構成される。負性微分抵抗特性を有
する２つの素子Ａ、Ｘとしては、例えば共鳴トンネルダ
イオードが用いられる。また、電界効果トランジスタＭ
には、例えばヘテロ接合ＦＥＴが用いられる。

【０００３】また、図１０（ａ）には、負性微分抵抗素
子Ｘの電流電圧特性Ｘ(ＩＶ）と、負荷として作用する
負性微分抵抗素子Ａの電流電圧特性Ａ(ＩＶ）との一例
を示した。この場合、Ｘ(ＩＶ）とＡ(ＩＶ）との交点は
１個であり、回路は単安定状態にある。Ｖ_CKの下限電圧
Ｖ₁は、この回路が図１０（ａ）に示すような単安定状
態となる値に設定する。

【０００４】また、図１０（ｂ）には、負性微分抵抗素
子Ｘの電流電圧特性Ｘ(ＩＶ）と、負荷として作用する
負性微分抵抗素子Ａの電流電圧特性Ａ(ＩＶ）との他の
一例を示した。この場合、Ｘ(ＩＶ）とＡ(ＩＶ）との交
点は２個であり、回路は双安定状態にある。Ｖ_CKの上限
電圧Ｖ₂は、この回路が図１０（ｂ）に示すような双安
定状態となる値に設定する。

【０００５】この回路で論理動作を得るには、電圧源Ｖ
_OSCの電圧Ｖ_CKが電圧Ｖ₁の状態で、信号入力端子Ｐに入
力電圧Ｖ_INを供給する。次いで電圧源Ｖ_OSCの電圧Ｖ_CK
を電圧Ｖ₂へ増加させる。この時、入力信号に応じて、
信号出力端子Ｑに出力電圧Ｖ_OUTが得られる（詳細後
述）。更に、一旦、電圧源Ｖ_OSCの電圧Ｖ_CKを電圧Ｖ₁に
戻した状態で、信号入力端子Ｐに次の入力信号を供給
し、次いで再び電圧源Ｖ_OSCの電圧Ｖ_CKが電圧Ｖ₂へ増加
した時、その時の入力信号に応じた出力電圧Ｖ_OUTが得
られる。この様子を図１１（ｃ）に示した。

【０００６】次に論理動作原理を説明する。図１１
（ｄ）には、ＡとＸの接続点Ｕと、グランドに接続され
た端子Ｔとの間の電流電圧特性を、信号入力端子Ｐへの
入力電圧Ｖ_INをパラメータとして示す。このような特性
が得られる理由は、Ｕ・Ｔ間に流れる電流が、負性微分
抵抗特性を有する素子Ｘに流れる電流と、Ｘと並列接続
された電界効果トランジスタＭに流れる電流との和であ
り、後者が信号入力端子Ｐへの入力電圧Ｖ_INが増加する
と増加するためである。図１１（ｄ）に示したように、
ピーク電流値Ｉ_P ^Xが入力信号Ｖ_INにより変化するため
に、以下に述べる論理動作が得られる。

【０００７】図１１（ｅ）には、入力信号Ｖ_INに応じて
変化するピーク電流値Ｉ_P ^Xと、負性微分抵抗特性を有す
る素子Ａのピーク電流値Ｉ_P ^Aとを、入力電圧Ｖ_INの関数
として示した。図１１（ｅ）において、Ｖ_IN ^THはＩ_P ^Xと
Ｉ_P ^Aとの交点の入力電圧を示す。Ｖ_IN＜Ｖ_IN ^THではＩ_P ^A
＞Ｉ_P ^Xであり、Ｖ_IN＞Ｖ_IN ^THではＩ_P ^A＜Ｉ_P ^Xである。

【０００８】図１２（ａ）から（ｄ）には、Ｖ_IN ^L＜Ｖ
_IN ^THを満足する入力電圧Ｖ_IN ^Lを入力し、その後に電圧
源Ｖ_OSCの電圧Ｖ_CKを電圧Ｖ₁から電圧Ｖ₂へ増加させた
時の、負性微分抵抗素子Ｘの電流電圧特性Ｘ(ＩＶ）
と、負荷として作用する負性微分抵抗素子Ａの電流電圧
特性Ａ(ＩＶ）との変化を示した。図中の白丸が安定点
であり、信号出力端子Ｑで得られる出力電圧Ｖ_OUTが、
Ｖ_OUT ¹から、Ｖ_OUT ²、Ｖ_OUT ³と増加し、Ｖ_CK＝Ｖ₂では
Ｖ_OUT ^Hが最終的に出力として得られることを示してい
る。このことは、図１２（ｂ）から図１２（ｃ）ヘ移る
過程で、ピーク電流の小さい負性微分抵抗素子Ｘがピー
ク状態から谷状態ヘスイッチする結果として起きる。こ
れにより、出力端子Ｑに“ｈｉｇｈ”であるＶ_OUT ^Hが得
られる。

【０００９】これに対して、図１３（ａ）から（ｄ）に
は、Ｖ_IN ^H＞Ｖ_IN ^THを満足する入力電圧Ｖ_IN ^Hを入力し、
その後に電圧源Ｖ_OSCの電圧Ｖ_CKを電圧Ｖ₁から電圧Ｖ₂
へ増加させた時における、負性微分抵抗素子Ｘの電流電
圧特性Ｘ(ＩＶ）と、負荷として作用する負性微分抵抗
素子Ａの電流電圧特性Ａ(ＩＶ）との変化を示した。図
中の白丸が安定点であり、信号出力端子Ｑで得られる出
力電圧Ｖ_OUTが、Ｖ_OUT ⁴から、Ｖ_OUT ⁵、Ｖ_OUT ⁶と変化
し、Ｖ_CK＝Ｖ₂ではＶ_OUT ^Lが最終的に出力として得られ
ることを示している。このことは、図１３（ｂ）から図
１３（ｃ）ヘ移る過程で、ピーク電流の小さい負性微分
抵抗素子Ａがピーク状態から谷状態ヘスイッチする結果
として起きる。これにより、出力には“ｌｏｗ”である
Ｖ_OUT ^Lが得られる。

【００１０】以上に論理動作を説明したように、従来の
負性微分抵抗素子論理回路では、入力電圧の変化に伴う
ピーク電流の大小関係の逆転を利用して、Ｖ_IN ^THを閾値
とするインバータ動作が実現されている。Ｖ_OUT ^H＞Ｖ_IN
^THおよびＶ_OUT ^L＜Ｖ_IN ^THであれば、これらの論理回路を
多段に接続しても、論理動作は正常に行われる。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
負性微分抵抗素子論理回路では、以下に説明する問題点
があった。図１４（ａ）には、図１１（ｅ）と同様、入
力信号Ｖ_INにより変化する、負性微分抵抗特性を有する
素子Ｘのピーク電流値Ｉ_P ^Xと、負性微分抵抗特性を有す
る素子Ａのピーク電流値Ｉ_P ^Aとを、入力電圧Ｖ_INの関数
として示した。図１１（ｅ）との違いは、製造工程で発
生する寸法バラツキ等に起因する特性変動を考慮して、
Ｉ_P ^XとＩ_P ^Aの値に幅Δ_Pを持たせて表現した点である。
このような変動があると、論理動作の閾値も図１４
（ａ）に示したように、Ｖ_IN ^TH（ｌｏｗ）とＶ_IN ^TH（ｈ
ｉｇｈ）の間に分布するようになる。

【００１２】このような状態では、論理回路を多段に接
続したときの正常論理動作には、Ｖ_OUT ^H＞Ｖ_IN ^TH（ｈｉ
ｇｈ）およびＶ_OUT ^L＜Ｖ_IN ^TH（ｌｏｗ）が要求される。
言い換えれば、従来回路では、負性微分抵抗特性を有す
る素子Ｘ、Ａの特性変動に伴い、図１４（ａ）に示した
雑音余裕が著しく減少する。そして雑音余裕が減少した
ため、もし更に何等かの原因でＶ_OUT ^H、Ｖ_OUT ^Lが変動
し、Ｖ_OUT ^H＞Ｖ_IN ^TH（ｈｉｇｈ）またはＶ_OUT ^L＜Ｖ_IN ^TH
が満足されなくなると、回路が誤動作することになる。

【００１３】負性微分抵抗特性を有する素子Ｘ、Ａに特
性変動があった場合でも大きな雑音余裕を確保し、回路
の誤動作を回避するためには、図１４（ｂ）に示したよ
うに、Ｉ_P ^Xの傾きを急にすればよい。こうすれば、Ｖ
_OUT ^HとＶ_IN ^TH（ｈｉｇｈ）との間隔、およびＶ_OUT ^LとＶ
_IN ^THとの間隔が広がり、雑音余裕が大きくなる結果、回
路の誤動作が回避できる。このためには、素子Ｘと並列
接続した電界効果トランジスタＭの相互コンダクタンス
ｇｍを大きくする必要があるが、従来回路のように、ピ
ーク電流の大小関係の逆転を利用した論理動作では、大
きな相互コンダクタンスを利用することが困難であると
いう問題点があった。

【００１４】その理由を以下に説明する。電界効果トラ
ンジスタＭの相互コンダクタンスｇｍは、ドレイン・ソ
ース間の電圧Ｖ_DSの関数ｇｍ(Ｖ_DS）である。一方、ピ
ーク電流を得るために必要な素子Ｘの端子間の電圧をＶ
_Pとすると、素子ＭとＸが並列接続されているため、ピ
ーク電流の変化を決める相互コンダクタンスはｇｍ
(Ｖ_P）である。ところで、図１５（ｃ）に示したよう
に、ｇｍ(Ｖ_DS）はＶ_DSの増加とともに増加する性質が
ある。通常、消費電力の増加を防ぐためＶ_Pは低く設定
するのが普通で、Ｖ_P＝０.２Ｖ程度である。この値でｇ
ｍ(Ｖ_P）を大きさせることは、従来のトランジスタでは
極めて困難である。上記のように、従来技術における問
題点であった、雑音余裕減少を回避するには、回路構成
を工夫して、トランジスタが大きな相互コンダクタンス
を持つ領域を利用できるような回路構成上の工夫が必要
がある。

【００１５】本発明は、上記のごとき従来技術における
問題を解決するためになされたものであり、雑音余裕が
大きく誤動作しにくい負性微分抵抗素子論理回路を提供
することを目的とする。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するように
構成している。なお、請求項１は例えば後記図１に示す
実施の形態に、請求項２は例えば後記図８に示す実施の
形態に、請求項３は例えば後記図７に示す実施の形態に
それぞれ相当する。

【００１７】電界効果トランジスタのｇｍ(Ｖ_DS）はＶ
_DSの増加とともに増加する性質を有するので、本発明で
は、ピーク電流を得るために必要な素子Ｘの端子間の電
圧Ｖ_Pより大きな電圧領域で得られる大きな相互コンダ
クタンスｇｍを利用して、素子の特性変動があっても大
きな雑音余裕が得られる回路構成を実現したものであ
る。具体的には、入力電圧の変化に伴う谷電流の大小関
係の逆転を利用して論理動作を実現するように構成して
いる。前記図１１（ｄ）にも示したように、谷電流を得
るために必要な素子Ｘの端子間の電圧Ｖ_VはＶ_Pよりも大
きく、従って図１５（ｃ）に示したように、大きなｇｍ
(Ｖ_V）〔ｇｍ(Ｖ_V）＞ｇｍ(Ｖ_P）〕が利用できる。

【００１８】なお、請求項の記載において、トランジス
タの一方の電源端子、他方の電源端子、制御端子とは、
例えば電界効果トランジスタであればソース端子、ドレ
イン端子、ゲート端子に相当し、バイポーラトランジス
タであれば、エミッタ端子、コレクタ端子、ベース端子
に相当する。

【００１９】

【発明の実施の形態】以下、実施の形態について図面を
参照して説明する。 （第１の実施の形態）図１〜図６は本発明の第１の実施
の形態を示す図であり、図１は回路図、図２〜図６は特
性図を示す。まず、図１に示す回路図において、負性微
分抵抗特性を有する２つの素子Ａ、Ｘの直列接続と、Ｘ
と並列接続された電界効果トランジスタＭと、Ｍのゲー
トに接続された信号入力端子Ｐと、ＡとＸの接続点Ｕか
ら引き出された信号出力端子Ｑと、グランドに接続され
た端子Ｔと、回路に一定電圧Ｖ_Cを供給するための端子
Ｋと、端子Ｒとグランドとの間に挿入され、一定電圧Ｖ
_DDを回路に供給する電圧源Ｖ_Oと、接続点Ｕと端子Ｋと
の間に接続されたスイッチＳとから構成される。負性微
分抵抗特性を有する２つの素子Ａ、Ｘとしては、共鳴ト
ンネルダイオードを、また、電界効果トランジスタＭに
は、ヘテロ接合ＦＥＴを用いた。

【００２０】図２（ａ）には、負性微分抵抗素子Ｘの電
流電圧特性Ｘ(ＩＶ）と、負荷として作用する負性微分
抵抗素子Ａの電流電圧特性Ａ(ＩＶ）を示した。Ｘ(Ｉ
Ｖ）とＡ(ＩＶ）との交点は３個あるが、安定点はその
うちの白丸を付した２個であり、回路は双安定状態にあ
る。電圧源Ｖ_Oが回路に供給する一定電圧Ｖ_DDは、この
回路が図２（ａ）に示すような双安定状態となる値に設
定する。この時、出力端子Ｑで得られる出力電圧は、２
つの交点に対応するＶ_OUT ^LまたはＶ_OUT ^Hである。

【００２１】この回路で論理動作を得るには、スイッチ
Ｓを閉（ｏｎ）の状態で、信号入力端子Ｐに入力電圧Ｖ
_INを供給する。次いでスイッチＳを開（ｏｆｆ）の状態
にした時、入力信号に応じて、信号出力端子Ｑに出力電
圧Ｖ_OUTが得られる（詳細後述）。更に、一旦、スイッ
チＳを閉（ｏｎ）の状態に戻し、信号入力端子Ｐに次の
入力信号を供給すれば、次に再びスイッチＳを開（ｏｆ
ｆ）の状態にした時、その時の入力信号に応じた出力電
圧が得られる。上記の様子を図２（ｂ）に示した。

【００２２】次に論理動作原理を説明する。図３（ｃ）
には、ＡとＸの接続点Ｕと、グランドに接続された端子
Ｔとの間の電流電圧特性を、信号入力端子Ｐへの入力電
圧Ｖ_INをパラメータとして示した。このような特性が得
られる理由は、従来回路と同じであるが、Ｕ・Ｔ間に流
れる電流が、負性微分抵抗特性を有する素子Ｘに流れる
電流と、Ｘと並列接続された電界効果トランジスタＭに
流れる電流との和であり、後者は信号入力端子Ｐに入力
電圧Ｖ_INが増加すると増加するためである。図３（ｃ）
に示したように、谷電流値Ｉ_V ^Xが入力信号Ｖ_INにより変
化するために、以下に述べる論理動作が得られる。

【００２３】図３（ｄ）には、入力信号Ｖ_INにより変化
する谷電流値Ｉ_V ^Xと、負性微分抵抗特性を有する素子Ａ
の谷電流値Ｉ_V ^Aとを、入力電圧Ｖ_INの関数として示し
た。Ｖ_IN ^THはＩ_V ^XとＩ_V ^Aとの交点の入力電圧を示す。Ｖ
_IN＜Ｖ_IN ^THではＩ_V ^A＞Ｉ_V ^Xであり、Ｖ_IN＞Ｖ_IN ^THではＩ
_V ^A＜Ｉ_V ^Xである。

【００２４】図４（ａ）〜（ｄ）には、Ｖ_IN＜Ｖ_IN ^THを
満足する、或る入力電圧Ｖ_IN ^Lを入力し、その後にスイ
ッチＳを閉（ｏｎ）の状態から開（ｏｆｆ）の状態にし
た時の、負性微分抵抗素子Ｘの電流電圧特性Ｘ(ＩＶ）
と、負荷として作用する負性微分抵抗素子Ａの電流電圧
特性Ａ(ＩＶ）との変化を示した。

【００２５】図４（ａ）は、スイッチＳが閉（ｏｎ）
で、入力電圧Ｖ_INが０である時の状態を示す。この状態
では回路は図中で白丸を付した状態にある。結線部Ｕの
電圧は端子Ｋの電圧Ｖ_Cと等しい。本実施の形態では、
Ｖ_CはＶ_DD／２に設定した。

【００２６】図４（ｂ）は、スイッチＳが閉（ｏｎ）
で、入力電圧Ｖ_INがＶ_IN ^Lとなった時の状態を示す。負
性微分抵抗素子Ｘ、Ａに流れる電流の差分（Ｉ_V ^A−
Ｉ_V ^X）は、スイッチＳを通してＫへ流入する。この状態
から、スイッチＳを開（ｏｆｆ）にした状態が図４
（ｃ）である。端子Ｋからの電圧固定が解除されると、
結線部Ｕの電圧は、本来の安定点であるＨへ移動する。
この状態から入力電圧Ｖ_INを０に戻した状態が図４
（ｄ）である。このようにして、信号出力端子Ｑで得ら
れる出力電圧Ｖ_OUTが、Ｖ_DD／２からＶ_OUT ^Hに変化し、
出力端子Ｑに取り出すことができる。このことは、図４
（ｂ）から図４（ｃ）へ移る過程で、谷電流の大きい負
性微分抵抗素子Ａが谷状態からピーク状態へ変化する結
果として起きる。これにより、出力に“ｈｉｇｈ”であ
るＶ_OUT ^Hが得られる。

【００２７】一方、図５（ａ）〜（ｄ）には、Ｖ_IN＞Ｖ
_IN ^THを満足する、或る入力電圧Ｖ_IN ^Hを入力し、その後
にスイッチＳを閉（ｏｎ）から開（ｏｆｆ）の状態にし
た時の、負性微分抵抗素子Ｘの電流電圧特性Ｘ(ＩＶ）
と、負荷として作用する負性微分抵抗素子Ａの電流電圧
特性Ａ(ＩＶ）との変化を示した。図中の白丸が安定点
である。

【００２８】図５（ａ）は、スイッチＳが閉（ｏｎ）
で、入力電圧Ｖ_INが０である時の状態を示す。この状態
では回路は図中で白丸を付した状態にある。結線部Ｕの
電圧は端子Ｋの電圧Ｖ_Cと等しく、Ｖ_DD／２である。

【００２９】図５（ｂ）は、スイッチＳが閉（ｏｎ）
で、入力電圧Ｖ_INがＶ_IN ^Hとなった時の状態を示す。素
子Ｘ、Ａに流れる電流の差分は、スイッチＳを通して端
子Ｋから流入する。この状態から、スイッチＳを開（ｏ
ｆｆ）にした状態が図５（ｃ）である。端子Ｋからの電
圧固定が解除されると、結線部Ｕの電圧は、本来の安定
点であるＬ点（図５（ｃ）の白丸Ｌ点）へ移動する。こ
の状態から入力電圧Ｖ_INを０に戻した状態が図５（ｄ）
である。このようにして、信号出力端子Ｑで得られる出
力電圧Ｖ_OUTが、Ｖ_DD／２からＶ_OUT ^Lに変化し、出力端
子Ｑに取り出すことができる。このことは、図５（ｂ）
から図５（ｃ）ヘ移る過程で、谷電流の大きい素子Ｘが
谷状態からピーク状態へ変化する結果として起きる。こ
れにより、出力に“ｈｉｇｈ”であるＶ_OUT ^Lが得られ
る。

【００３０】以上に論理動作を説明したように、本実施
の形態による負性微分抵抗素子論理回路では、入力電圧
の変化に伴う谷電流の大小関係の逆転を利用して、Ｖ_IN
^THを閾値とするインバータ動作が実現されている。Ｖ
_OUT ^H＞Ｖ_IN ^THおよびＶ_OUT ^L＜Ｖ_IN ^THであれば、これらの
論理回路を多段に接続しても、論理動作は正常に行われ
る。

【００３１】このように構成された回路であるため、以
下に述べるような効果が得られた。図６には、図３
（ｄ）と同様、入力信号Ｖ_INにより変化する、負性微分
抵抗特性を有する素子Ｘの谷電流値Ｉ_V ^Xと、負性微分抵
抗特性を有する素子Ａの谷電流値Ｉ_V ^Aとを、入力電圧Ｖ
_INの関数として示した。図３（ｄ）との違いは、製造過
程で発生する製造バラツキ等を考慮してＩ_V ^XとＩ_V ^Aの値
に幅ΔＶを持たせて表現した点である。このような変動
があると、論理動作の閾値も図６に示したように、Ｖ_IN
^TH（ｌｏｗ）とＶ_IN ^TH（ｈｉｇｈ）の間に分布するよう
になる。このような状態では、論理回路を多段に接続し
たときの正常論理動作には、Ｖ_OUT ^H＞Ｖ_IN ^TH（ｈｉｇ
ｈ）およびＶ_OUT ^L＜Ｖ_IN ^TH（ｌｏｗ）が要求される。言
い換えれば、本実施の形態でも、従来回路と同様、負性
微分抵抗特性を有する素子Ｘ、Ａの特性変動に伴い、図
６に示した雑音余裕が減少するが、その減少分は、従来
回路の特性（図１４参照）と比較すると格段に少ない。
この理由は、Ｖ_P＜Ｖ_Vであり、Ｉ_V ^Xの変調度合を決めて
いるトランジスタＭの相互コンダクタンスとして大きな
値ｇｍ(Ｖ_V）〔ｇｍ(Ｖ_V）＞ｇｍ(Ｖ_P）〕が利用できる
ためである。

【００３２】このように本実施の形態では、素子の特性
変動に伴って雑音余裕が減少するとしても、それは従来
回路と比較して格段に少ないので、もし更に何等かの原
因でＶ_OUT ^H、Ｖ_OUT ^Lが変動しても、Ｖ_OUT ^H＞Ｖ_IN ^TH（ｈ
ｉｇｈ）またはＶ_OUT ^L＜Ｖ_IN ^THが満足されなくなる可能
性は低くなり、回路が誤動作する可能性は飛躍的に低減
された。

【００３３】（第２の実施の形態）図７は本発明の第２
の実施の形態を示す回路図である。図７の回路は、負性
微分抵抗特性を有する２つの素子Ａ、Ｘの直列接続と、
Ｘと並列接続された電界効果トランジスタＭと、Ｍのゲ
ートに接続された信号入力端子Ｐと、ＡとＸの接続点Ｕ
から引き出された信号出力端子Ｑと、グランドに接続さ
れた端子Ｔと、端子Ｒとグランドとの間に挿入され、一
定電圧Ｖ_DDを回路に供給する電圧源Ｖ_Oと、接続点Ｕか
ら第二の電界効果トランジスタＭ_Sを介して引き出され
たリセット用端子Ｋ（回路に一定電圧Ｖ_Cを供給する）
とから構成される。

【００３４】負性微分抵抗特性を有する２つの素子Ａ、
Ｘとしては、共鳴トンネルダイオードを、また、電界効
果トランジスタＭおよびＭ_Sには、ヘテロ接合ＦＥＴを
用いた。この実施の形態では、第１の実施の形態のスイ
ッチＳの代わりに、第二の電界効果トランジスタＭ_Sを
利用し、そのゲート端子Ｐ_Sを介してそのゲート電圧を
制御することで、このトランジスタをスイッチとして利
用するものである。従って、回路動作は前記第１の実施
の形態と同じであり、同様の効果が得られた。

【００３５】（第３の実施の形態）図８は本発明の第３
の実施の形態を示す回路図である。図８の回路は、負性
微分抵抗特性を有する２つの素子Ａ、Ｘの直列接続と、
Ｘと並列接続された電界効果トランジスタＭと、Ｍのゲ
ートに接続された信号入力端子Ｐと、ＡとＸの接続点Ｕ
から引き出された信号出力端子Ｑと、グランドに接続さ
れた端子Ｔと、回路に一定電圧Ｖ_Cを供給する端子Ｋ
と、端子Ｒとグランドとの間に挿入された、一定電圧Ｖ
_DDを回路に供給する電圧源Ｖ_Oと、接続点Ｕと端子Ｋと
の間に接続されたスイッチＳとから構成される。負性微
分抵抗特性を有する２つの素子Ａ、Ｘとしては、共鳴ト
ンネルダイオードを、また電界効果トランジスタＭに
は、ヘテロ接合ＦＥＴを用いた。なお、前記図７と同様
に、スイッチＳの代わりに第２の電界効果トランジスタ
Ｍ_Sを用いることも出来る。

【００３６】論理動作は第１の実施の形態と同じなの
で、詳細説明は省くが、本実施の形態による負性微分抵
抗素子論理回路では、入力電圧の変化に伴う谷電流の大
小関係の逆転を利用して、Ｖ_IN ^THを閾値とするバッファ
動作が実現されている。すなわち、Ｖ_IN＜Ｖ_IN ^THでは出
力に“ｌｏｗ”であるＶ_OUT ^Lが得られる。また、Ｖ_IN＞
Ｖ_IN ^THでは出力に“ｈｉｇｈ”であるＶ_OUT ^Hが得られ
る。

【００３７】なお、これまでの実施の形態において、負
性微分抵抗素子Ｘに並列に接続するトランジスタＭおよ
びスイッチＳの代わりに用いるトランジスタＭ_Sとし
て、電界効果トランジスタを用いた場合を例示したが、
バイポーラトランジスタを用いることも勿論可能であ
る。

【００３８】

【発明の効果】以上説明した様に、本発明では、トラン
ジスタの相互コンダクタンスｇｍ(Ｖ_DS）がＶ_DSの増加
とともに増加することを利用し、ピーク電流を得るため
に必要な負性微分抵抗素子Ｘの端子間の電圧Ｖ_Pよりも
大きな谷電流が得られる電圧Ｖ_Vにおける、より大きな
相互コンダクタンスｇｍを利用することが可能になっ
た。この結果、仮りに素子の特性変動があっても雑音余
裕を大きく保つことができ、誤動作を生じにくくするこ
とが出来る、という効果が得られた。

【図面の簡単な説明】

【図１】本発明にかかる負性微分抵抗素子論理回路の第
１の実施の形態を示す回路図。

【図２】第１の実施の形態における特性図。

【図３】第１の実施の形態における特性図。

【図４】第１の実施の形態における論理動作を説明する
ための特性図（Ｖ_IN ^L＜Ｖ_IN ^THの場合）。

【図５】第１の実施の形態における論理動作を説明する
ための特性図（Ｖ_IN ^H＞Ｖ_IN ^THの場合）。

【図６】第１の実施の形態における効果を説明するため
の特性図。

【図７】本発明にかかる負性微分抵抗素子論理回路の第
２の実施の形態を示す回路図。

【図８】本発明にかかる負性微分抵抗素子論理回路の第
３の実施の形態を示す回路図。

【図９】従来の負性微分抵抗素子論理回路の一例の回路
図。

【図１０】図９の従来例における特性図。

【図１１】図９の従来例における特性図。

【図１２】従来例における論理動作を説明するための特
性図（Ｖ_IN ^L＜Ｖ_IN ^THの場合）。

【図１３】従来例における論理動作を説明するための特
性図（Ｖ_IN ^H＞Ｖ_IN ^THの場合）。

【図１４】従来例の問題点を説明するための特性図。

【図１５】従来例の問題点を説明するための特性図。

【符号の説明】

Ａ、Ｘ…負性微分抵抗素子 Ｍ、Ｍ_S…電界効果トランジスタ Ｐ…信号入力端子 Ｑ…信号出力端子 Ｔ…グランド端子 Ｋ…リセット端子 Ｐ_S…第二の電界効果トランジスタＭ_Sのゲート端子 Ｖ_O…電圧源 Ｓ…スイッチ Ｖ_OSC…電圧源 Ｒ…電圧源と負性微分抵抗素子との接続点 Ｕ…負性微分抵抗素子ＡとＸの接続点

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−177402（ＪＰ，Ａ) 特開 平10−276082（ＪＰ，Ａ) 特開 平10−112647（ＪＰ，Ａ) 特開 平９−321610（ＪＰ，Ａ) Ｍａｅｚａｗａ Ｋ． ｅｔａ ｌ．，”Ｆｌｅｘｉｂｌｅ ａｎｄ ｒ ｅｄｕｃｅｄ−ｃｏｍｐｌｅｘｉｔｙ ｌｏｇｉｃ ｃｉｒｃｕｉｔｓ ｉｍｐ ｌｅｍｅｎｔｅｄ ｗｉｔｈ ｒｅｓｏ ｎａｎｔ ｔｕｎｎｅｌｉｎｇ ｔｒａ ｎｓｉｓｔｏｒｓ”，ＩＥＥＥ Ｉｎｔ ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏ ｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ, 1993 Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅ ｓｔ，米国，1993年12月，ｐａｇｅｓ 415−418 前澤宏一 他，単安定一双安定移転を 用いた共鳴トンネル論理ゲート，電子情 報通信学会技術研究報告 ＭＷ92−116, 日本，1993年 １月，Ｖｏｌ．92， Ｎ ｏ．418，ｐｐ １−８ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 19/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１の電極が第１の定電圧電源に接続さ
   れ、第２の電極が第２の負性微分抵抗素子の第１の電
   極、トランジスタの一方の電源端子、出力端子、および
   スイッチの第１の端子に接続された第１の負性微分抵抗
   素子と、 第１の電極が前記第１の負性微分抵抗素子の第２の電
   極、前記トランジスタの一方の電源端子、前記出力端
   子、および前記スイッチの第１の端子に接続され、第２
   の電極が接地端子および前記トランジスタの他方の電源
   端子に接続された第２の負性微分抵抗素子と、 一方の電源端子が前記第１の負性微分抵抗素子の第２の
   電極、前記第２の負性微分抵抗素子の第１の電極、前記
   出力端子、および前記スイッチの第１の端子に接続さ
   れ、他方の電源端子が前記第２の負性微分抵抗素子の第
   ２の電極および前記接地端子に接続され、制御端子が入
   力端子に接続されたトランジスタと、 第１の端子が前記第１の負性微分抵抗素子の第２の電
   極、前記第２の負性微分抵抗素子の第１の電極、前記ト
   ランジスタの一方の電源端子、および前記出力端子に接
   続され、第２の端子が第２の定電圧電源に接続されたス
   イッチと、 を備えたことを特徴とする負性微分抵抗素子論理回路。
2. 【請求項２】第１の電極が第１の定電圧電源およびトラ
   ンジスタの一方の電源端子に接続され、第２の電極が第
   ２の負性微分抵抗素子の第１の電極、前記トランジスタ
   の他方の電源端子、出力端子、およびスイッチの第１の
   端子に接続された第１の負性微分抵抗素子と、 第１の電極が前記第１の負性微分抵抗素子の第２の電
   極、前記出力端子、および前記スイッチの第１の端子に
   接続され、第２の電極が接地端子に接続された第２の負
   性微分抵抗素子と、 一方の電源端子が前記第１の定電圧電源および前記第１
   の負性微分抵抗素子の第１の電極に接続され、他方の電
   源端子が前記第１の負性微分抵抗素子の第２の電極、前
   記第２の負性微分抵抗素子の第１の電極、前記出力端
   子、および前記スイッチの第１の端子に接続され、制御
   端子が入力端子に接続されたトランジスタと、 第１の端子が前記第１の負性微分抵抗素子の第２の電
   極、前記第２の負性微分抵抗素子の第１の電極、前記ト
   ランジスタの他方の電源端子、および前記出力端子に接
   続され、第２の端子が第２の定電圧電源に接続されたス
   イッチと、 を備えたことを特徴とする負性微分抵抗素子論理回路。
3. 【請求項３】前記スイッチとして第２のトランジスタを
   用い、前記第２のトランジスタの一方の電源端子をスイ
   ッチの第１の端子とし、前記第２のトランジスタの他方
   の電源端子をスイッチの第２の端子とし、前記第２のト
   ランジスタの制御端子をスイッチの制御端子とした、こ
   とを特徴とする請求項１または請求項２に記載の負性微
   分抵抗素子論理回路。