JP3404880B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3404880B2 JP3404880B2 JP08694594A JP8694594A JP3404880B2 JP 3404880 B2 JP3404880 B2 JP 3404880B2 JP 08694594 A JP08694594 A JP 08694594A JP 8694594 A JP8694594 A JP 8694594A JP 3404880 B2 JP3404880 B2 JP 3404880B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- inverter
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交流電源を整流平滑し
て得られる直流電力を高周波電力に変換して、負荷にそ
の電力を供給するインバータ装置に関するものである。
て得られる直流電力を高周波電力に変換して、負荷にそ
の電力を供給するインバータ装置に関するものである。
【０００２】
【従来の技術】従来より商用交流電源からの入力電流の
高調波成分を低減する回路方式としてチョッパー回路が
広く用いられている。しかしながら、蛍光灯などを点灯
する場合、チョッパー回路で得た直流電圧を再度高周波
電力に変換する必要があり、回路が複雑になるという問
題があった。そこで、最近はチョッパー回路とインバー
タ回路のスイッチング素子を共用化させるようなインバ
ータ装置（例えば、特願昭６３−２３５９８２号）が提
案されている。図２１にその回路を示す。
高調波成分を低減する回路方式としてチョッパー回路が
広く用いられている。しかしながら、蛍光灯などを点灯
する場合、チョッパー回路で得た直流電圧を再度高周波
電力に変換する必要があり、回路が複雑になるという問
題があった。そこで、最近はチョッパー回路とインバー
タ回路のスイッチング素子を共用化させるようなインバ
ータ装置（例えば、特願昭６３−２３５９８２号）が提
案されている。図２１にその回路を示す。
【０００３】以下、図２１の回路構成について説明す
る。トランジスタＱ1 ，Ｑ2 はバイポーラ型のトランジ
スタよりなる。トランジスタＱ1 のエミッタはトランジ
スタＱ 2 のコレクタに接続されている。トランジスタＱ
1 ，Ｑ2 のコレクタ及びエミッタには、ダイオード
Ｄ1 ，Ｄ2 のカソード及びアノードがそれぞれ接続され
ている。トランジスタＱ1 のベース・エミッタ間には、
第１の矩形波信号が入力されており、トランジスタＱ2
のベース・エミッタ間には、第１の矩形波信号が高レベ
ルのときに低レベルとなり、第１の矩形波信号が低レベ
ルのときに高レベルとなる第２の矩形波信号が入力され
ている。これにより、トランジスタＱ1 ，Ｑ2は交互に
オン・オフされる。トランジスタＱ1 のコレクタにはダ
イオードＤ3 のカソードが接続され、ダイオードＤ3 の
アノードはダイオードＤ4 のカソードに接続され、ダイ
オードＤ4 のアノードはトランジスタＱ2 のエミッタに
接続されている。トランジスタＱ1 のコレクタには、コ
ンデンサＣ2 の一端が接続され、コンデンサＣ2 の他端
はコンデンサＣ3 の一端に接続され、コンデンサＣ3 の
他端はトランジスタＱ2 のエミッタに接続されている。
る。トランジスタＱ1 ，Ｑ2 はバイポーラ型のトランジ
スタよりなる。トランジスタＱ1 のエミッタはトランジ
スタＱ 2 のコレクタに接続されている。トランジスタＱ
1 ，Ｑ2 のコレクタ及びエミッタには、ダイオード
Ｄ1 ，Ｄ2 のカソード及びアノードがそれぞれ接続され
ている。トランジスタＱ1 のベース・エミッタ間には、
第１の矩形波信号が入力されており、トランジスタＱ2
のベース・エミッタ間には、第１の矩形波信号が高レベ
ルのときに低レベルとなり、第１の矩形波信号が低レベ
ルのときに高レベルとなる第２の矩形波信号が入力され
ている。これにより、トランジスタＱ1 ，Ｑ2は交互に
オン・オフされる。トランジスタＱ1 のコレクタにはダ
イオードＤ3 のカソードが接続され、ダイオードＤ3 の
アノードはダイオードＤ4 のカソードに接続され、ダイ
オードＤ4 のアノードはトランジスタＱ2 のエミッタに
接続されている。トランジスタＱ1 のコレクタには、コ
ンデンサＣ2 の一端が接続され、コンデンサＣ2 の他端
はコンデンサＣ3 の一端に接続され、コンデンサＣ3 の
他端はトランジスタＱ2 のエミッタに接続されている。
【０００４】トランジスタＱ1 ，Ｑ2 の接続点とコンデ
ンサＣ2 ，Ｃ3 の接続点の間には、負荷回路Ｒが接続さ
れている。ここでは、説明を簡単化するために負荷回路
Ｒとして抵抗素子を用いているが、誘導性リアクタンス
や容量性リアクタンスを含んでいても良い。トランジス
タＱ1 ，Ｑ2 の接続点は交流電源Ｖｓの一端に接続され
ている。交流電源Ｖｓの他端は、インダクタＬ1 ，Ｌ2
を介して、ダイオードＤ3 ，Ｄ4 の接続点に接続されて
いる。インダクタＬ1 ，Ｌ2 の接続点と交流電源Ｖｓの
一端との間には、コンデンサＣ1 が接続されている。イ
ンダクタＬ1 とコンデンサＣ1 はＡＣフィルタ３を構成
している。また、トランジスタＱ1 ，Ｑ 2 とダイオード
Ｄ1 ，Ｄ2 及びコンデンサＣ2 ，Ｃ3 は、ダイオードＤ
3 ，Ｄ4及びインダクタＬ2 と共にチョッパー回路２を
構成し、且つ負荷回路Ｒと共にインバータ回路１を構成
している。
ンサＣ2 ，Ｃ3 の接続点の間には、負荷回路Ｒが接続さ
れている。ここでは、説明を簡単化するために負荷回路
Ｒとして抵抗素子を用いているが、誘導性リアクタンス
や容量性リアクタンスを含んでいても良い。トランジス
タＱ1 ，Ｑ2 の接続点は交流電源Ｖｓの一端に接続され
ている。交流電源Ｖｓの他端は、インダクタＬ1 ，Ｌ2
を介して、ダイオードＤ3 ，Ｄ4 の接続点に接続されて
いる。インダクタＬ1 ，Ｌ2 の接続点と交流電源Ｖｓの
一端との間には、コンデンサＣ1 が接続されている。イ
ンダクタＬ1 とコンデンサＣ1 はＡＣフィルタ３を構成
している。また、トランジスタＱ1 ，Ｑ 2 とダイオード
Ｄ1 ，Ｄ2 及びコンデンサＣ2 ，Ｃ3 は、ダイオードＤ
3 ，Ｄ4及びインダクタＬ2 と共にチョッパー回路２を
構成し、且つ負荷回路Ｒと共にインバータ回路１を構成
している。
【０００５】図２２〜図２５は上記回路の動作説明のた
めの回路図である。まず、交流電源Ｖｓが正の半サイク
ルのときに、トランジスタＱ1 がオンすると、図２２に
示すように、インダクタＬ2 、ダイオードＤ3 、トラン
ジスタＱ1 を通る経路で交流電源ＶｓからインダクタＬ
2 に電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬
時値に比例した傾きで増加していく。このとき、トラン
ジスタＱ1 はインバータ用のスイッチング素子としても
機能し、コンデンサＣ2 からトランジスタＱ1を介して
負荷回路Ｒに電流を流す。
めの回路図である。まず、交流電源Ｖｓが正の半サイク
ルのときに、トランジスタＱ1 がオンすると、図２２に
示すように、インダクタＬ2 、ダイオードＤ3 、トラン
ジスタＱ1 を通る経路で交流電源ＶｓからインダクタＬ
2 に電流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬
時値に比例した傾きで増加していく。このとき、トラン
ジスタＱ1 はインバータ用のスイッチング素子としても
機能し、コンデンサＣ2 からトランジスタＱ1を介して
負荷回路Ｒに電流を流す。
【０００６】次に、トランジスタＱ1 がオフすると、図
２３に示すように、インダクタＬ2、ダイオードＤ3 、
コンデンサＣ2 ，Ｃ3 、ダイオードＤ2 、交流電源Ｖｓ
を通る経路で、インダクタＬ2 のエネルギーが放出さ
れ、コンデンサＣ2 及びＣ3 を充電する。このとき、ト
ランジスタＱ2 がオンしており、コンデンサＣ3 から負
荷回路Ｒ、トランジスタＱ2 を通る経路で、図２２に示
す方向とは逆方向に負荷回路Ｒに電流を流す。
２３に示すように、インダクタＬ2、ダイオードＤ3 、
コンデンサＣ2 ，Ｃ3 、ダイオードＤ2 、交流電源Ｖｓ
を通る経路で、インダクタＬ2 のエネルギーが放出さ
れ、コンデンサＣ2 及びＣ3 を充電する。このとき、ト
ランジスタＱ2 がオンしており、コンデンサＣ3 から負
荷回路Ｒ、トランジスタＱ2 を通る経路で、図２２に示
す方向とは逆方向に負荷回路Ｒに電流を流す。
【０００７】このように、交流電源Ｖｓが正の半サイク
ルでは、トランジスタＱ1 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子を兼ね、トラ
ンジスタＱ2 はインバータ用のスイッチング素子として
だけ機能する。
ルでは、トランジスタＱ1 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子を兼ね、トラ
ンジスタＱ2 はインバータ用のスイッチング素子として
だけ機能する。
【０００８】次に、交流電源Ｖｓが負の半サイクルのと
きに、トランジスタＱ2 がオンすると、図２４に示すよ
うに、交流電源Ｖｓ、トランジスタＱ2 、ダイオードＤ
4 、インダクタＬ2 を通る経路で、インダクタＬ2 に電
流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬時値に
比例した傾きで増加して行く。このとき、トランジスタ
Ｑ2 はインバータ用のスイッチング素子としても機能
し、コンデンサＣ3 から負荷回路Ｒ、トランジスタＱ2
を通る経路で負荷回路Ｒに電流を流す。
きに、トランジスタＱ2 がオンすると、図２４に示すよ
うに、交流電源Ｖｓ、トランジスタＱ2 、ダイオードＤ
4 、インダクタＬ2 を通る経路で、インダクタＬ2 に電
流が流れ、その電流値は入力交流電圧Ｖｉｎの瞬時値に
比例した傾きで増加して行く。このとき、トランジスタ
Ｑ2 はインバータ用のスイッチング素子としても機能
し、コンデンサＣ3 から負荷回路Ｒ、トランジスタＱ2
を通る経路で負荷回路Ｒに電流を流す。
【０００９】次に、トランジスタＱ2 がオフすると、図
２５に示すように、交流電源Ｖｓ、ダイオード１、コン
デンサＣ2 ，Ｃ3 、ダイオードＤ4 、インダクタＬ2 を
通る経路で、インダクタＬ2 のエネルギーが放出され、
コンデンサＣ2 及びＣ3 を充電する。このとき、トラン
ジスタＱ1 がオンしており、コンデンサＣ2 からトラン
ジスタＱ1 を介して、図２４に示す方向とは逆方向に負
荷回路Ｒに電流を流す。
２５に示すように、交流電源Ｖｓ、ダイオード１、コン
デンサＣ2 ，Ｃ3 、ダイオードＤ4 、インダクタＬ2 を
通る経路で、インダクタＬ2 のエネルギーが放出され、
コンデンサＣ2 及びＣ3 を充電する。このとき、トラン
ジスタＱ1 がオンしており、コンデンサＣ2 からトラン
ジスタＱ1 を介して、図２４に示す方向とは逆方向に負
荷回路Ｒに電流を流す。
【００１０】このように、交流電源Ｖｓが負の半サイク
ルでは、トランジスタＱ2 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子の働きを兼ね
て、トランジスタＱ1 はインバータ用のスイッチング素
子としてだけ機能する。なお、上記回路におけるダイオ
ードＤ1 ，Ｄ2 はコンデンサＣ2 ，Ｃ3 を充電して負荷
回路Ｒに安定した平滑出力を供給するものである。つま
り、図２１におけるダイオードＤ1 ，Ｄ2 を除去した場
合、コンデンサＣ2 ，Ｃ3 を充電する経路は一応存在す
るが、負荷回路Ｒを介した経路となるので、安定した平
滑出力を供給するには、トランジスタＱ1 ，Ｑ2 の制御
に工夫を要したり、負荷回路Ｒのインピーダンス値に制
約が生じたりする恐れがある。
ルでは、トランジスタＱ2 がチョッパー用のスイッチン
グ素子とインバータ用のスイッチング素子の働きを兼ね
て、トランジスタＱ1 はインバータ用のスイッチング素
子としてだけ機能する。なお、上記回路におけるダイオ
ードＤ1 ，Ｄ2 はコンデンサＣ2 ，Ｃ3 を充電して負荷
回路Ｒに安定した平滑出力を供給するものである。つま
り、図２１におけるダイオードＤ1 ，Ｄ2 を除去した場
合、コンデンサＣ2 ，Ｃ3 を充電する経路は一応存在す
るが、負荷回路Ｒを介した経路となるので、安定した平
滑出力を供給するには、トランジスタＱ1 ，Ｑ2 の制御
に工夫を要したり、負荷回路Ｒのインピーダンス値に制
約が生じたりする恐れがある。
【００１１】上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
交流電源Ｖｓの半サイクル毎に各トランジスタＱ1 ，Ｑ
2 が交互にチョッパー用のスイッチング素子として働く
ので、スイッチング素子１個当たりのストレスが軽減さ
れるという利点があり、また、スイッチング素子（トラ
ンジスタＱ1 ，Ｑ2 ）の電力損失のバランスが取れてい
るので、例えば、放熱構造は同じで良い。さらに、スイ
ッチング素子（トランジスタＱ1 ，Ｑ2 ）はインバータ
用のスイッチング素子としても動作しているから、別個
にチョッパー駆動回路を設ける必要がなく、また、駆動
回路の構成も簡略化される。
ッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
交流電源Ｖｓの半サイクル毎に各トランジスタＱ1 ，Ｑ
2 が交互にチョッパー用のスイッチング素子として働く
ので、スイッチング素子１個当たりのストレスが軽減さ
れるという利点があり、また、スイッチング素子（トラ
ンジスタＱ1 ，Ｑ2 ）の電力損失のバランスが取れてい
るので、例えば、放熱構造は同じで良い。さらに、スイ
ッチング素子（トランジスタＱ1 ，Ｑ2 ）はインバータ
用のスイッチング素子としても動作しているから、別個
にチョッパー駆動回路を設ける必要がなく、また、駆動
回路の構成も簡略化される。
【００１２】
【発明が解決しようとする課題】図２１の回路におい
て、トランジスタＱ1 ，Ｑ2 のドライブ信号としては、
オン時間の等しい互いに反転した矩形波信号を与えるこ
とが一般的であるが、その場合、交流電源Ｖｓからの入
力電圧Ｖｉｎが高い期間と低い期間とでチョッパー電流
の導通期間（チョッパーのインダクタンス成分に蓄えら
れたエネルギーが放出される期間）が大きく異なる。つ
まり、入力電圧Ｖｉｎのピーク付近では、チョッパー電
流に殆ど休止区間が無いのに対して、入力電圧Ｖｉｎの
ゼロクロス付近では、チョッパーとして働くトランジス
タのオン期間後にすぐにエネルギーが放出され、チョッ
パー電流の休止期間が長くなり、結果的に入力電流Ｉｉ
ｎが図２６のように歪んだ波形になるという問題があっ
た。
て、トランジスタＱ1 ，Ｑ2 のドライブ信号としては、
オン時間の等しい互いに反転した矩形波信号を与えるこ
とが一般的であるが、その場合、交流電源Ｖｓからの入
力電圧Ｖｉｎが高い期間と低い期間とでチョッパー電流
の導通期間（チョッパーのインダクタンス成分に蓄えら
れたエネルギーが放出される期間）が大きく異なる。つ
まり、入力電圧Ｖｉｎのピーク付近では、チョッパー電
流に殆ど休止区間が無いのに対して、入力電圧Ｖｉｎの
ゼロクロス付近では、チョッパーとして働くトランジス
タのオン期間後にすぐにエネルギーが放出され、チョッ
パー電流の休止期間が長くなり、結果的に入力電流Ｉｉ
ｎが図２６のように歪んだ波形になるという問題があっ
た。
【００１３】また、図２１に示す負荷回路を蛍光灯負荷
とした場合、一般にＬＣ共振回路により構成されるた
め、負荷回路Ｒには正弦波状の高周波電流が流れてい
る。そのために、トランジスタＱ1 ，Ｑ2 において、チ
ョッパー動作と兼用している期間のみをＰＷＭ制御した
場合、トランジスタＱ1 ，Ｑ2 が同時にオフする時間が
生じ、インバータ回路の動作が不安定になる。そのた
め、トランジスタＱ1 ，Ｑ2はいずれか一方が必ずオン
しているように制御することを必要とする。
とした場合、一般にＬＣ共振回路により構成されるた
め、負荷回路Ｒには正弦波状の高周波電流が流れてい
る。そのために、トランジスタＱ1 ，Ｑ2 において、チ
ョッパー動作と兼用している期間のみをＰＷＭ制御した
場合、トランジスタＱ1 ，Ｑ2 が同時にオフする時間が
生じ、インバータ回路の動作が不安定になる。そのた
め、トランジスタＱ1 ，Ｑ2はいずれか一方が必ずオン
しているように制御することを必要とする。
【００１４】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、チョッパー用の
スイッチング素子とインバータ用のスイッチング素子を
兼用しながら安定したパルス幅制御を行い、入力電流波
形を正弦波状に近づけると共にインバータ装置の出力に
悪影響を与えないようにすることにある。
ものであり、その目的とするところは、チョッパー用の
スイッチング素子とインバータ用のスイッチング素子を
兼用しながら安定したパルス幅制御を行い、入力電流波
形を正弦波状に近づけると共にインバータ装置の出力に
悪影響を与えないようにすることにある。
【００１５】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、交流電源
Ｖｓをスイッチングして平滑コンデンサＣ2 に直流電圧
を得るためのチョッパー回路と、平滑コンデンサＣ2 の
直流電圧をスイッチングして高周波電力を負荷回路Ｚに
供給するインバータ回路とで少なくとも１つのスイッチ
ング素子を共用したインバータ装置において、交流電源
Ｖｓからの入力電圧の瞬時値を検出する手段と、検出さ
れた入力電圧の瞬時値に応じてチョッパー回路とインバ
ータ回路とで共用されているスイッチング素子のオン区
間をゼロとならない範囲で変化させる制御手段を設けた
ことを特徴とするものである。
の課題を解決するために、図１に示すように、交流電源
Ｖｓをスイッチングして平滑コンデンサＣ2 に直流電圧
を得るためのチョッパー回路と、平滑コンデンサＣ2 の
直流電圧をスイッチングして高周波電力を負荷回路Ｚに
供給するインバータ回路とで少なくとも１つのスイッチ
ング素子を共用したインバータ装置において、交流電源
Ｖｓからの入力電圧の瞬時値を検出する手段と、検出さ
れた入力電圧の瞬時値に応じてチョッパー回路とインバ
ータ回路とで共用されているスイッチング素子のオン区
間をゼロとならない範囲で変化させる制御手段を設けた
ことを特徴とするものである。
【００１６】なお、本発明は二石のスイッチング素子を
チョッパー回路とインバータ回路とで共用し、交流電源
の極性に応じて共用される側のスイッチング素子を交互
に切り替える図１に示す回路のみならず、図８に示すよ
うに、インバータ回路を構成する二石のスイッチング素
子のうち、一石のスイッチング素子のみをチョッパー回
路と共用する回路にも適用できる。また、インバータ装
置の駆動方式は自励方式でも他励方式でも構わない。
チョッパー回路とインバータ回路とで共用し、交流電源
の極性に応じて共用される側のスイッチング素子を交互
に切り替える図１に示す回路のみならず、図８に示すよ
うに、インバータ回路を構成する二石のスイッチング素
子のうち、一石のスイッチング素子のみをチョッパー回
路と共用する回路にも適用できる。また、インバータ装
置の駆動方式は自励方式でも他励方式でも構わない。
【００１７】
【作用】本発明によれば、このように交流電源からの入
力電圧の瞬時値を検出する手段を設けると共に、チョッ
パー回路とインバータ回路とで共用されているスイッチ
ング素子のオン区間を検出された交流電源からの入力電
圧の瞬時値に応じて変化させる制御手段を設けているの
で、例えば、交流電源の瞬時電圧値が高いときには共用
側のスイッチング素子のオン区間をゼロとならない範囲
で短くすることにより、インバータ回路の動作が不安定
になることがなく、また、チョッパー回路の出力電圧、
すなわち、インバータ回路の入力電圧が周期的に上昇す
ることを防止でき、小容量の平滑コンデンサでも安定し
た直流電圧を得ることができ、インバータ回路の出力を
安定化することができる。また、交流電源の瞬時電圧値
が低いときには共用側のスイッチング素子のオン区間を
長くすることにより、チョッパー電流の休止区間を無く
すことができ、これにより、入力電流を正弦波に近づけ
ることができ、入力電流の高調波成分を低減して、入力
電流歪みを低減できると共に、入力力率を高くすること
ができる。
力電圧の瞬時値を検出する手段を設けると共に、チョッ
パー回路とインバータ回路とで共用されているスイッチ
ング素子のオン区間を検出された交流電源からの入力電
圧の瞬時値に応じて変化させる制御手段を設けているの
で、例えば、交流電源の瞬時電圧値が高いときには共用
側のスイッチング素子のオン区間をゼロとならない範囲
で短くすることにより、インバータ回路の動作が不安定
になることがなく、また、チョッパー回路の出力電圧、
すなわち、インバータ回路の入力電圧が周期的に上昇す
ることを防止でき、小容量の平滑コンデンサでも安定し
た直流電圧を得ることができ、インバータ回路の出力を
安定化することができる。また、交流電源の瞬時電圧値
が低いときには共用側のスイッチング素子のオン区間を
長くすることにより、チョッパー電流の休止区間を無く
すことができ、これにより、入力電流を正弦波に近づけ
ることができ、入力電流の高調波成分を低減して、入力
電流歪みを低減できると共に、入力力率を高くすること
ができる。
【００１８】
【実施例】図１は本発明の第１実施例の主回路の構成を
示している。以下、その回路構成について説明する。ト
ランジスタＱ1 ，Ｑ2 はパワーＭＯＳＦＥＴよりなる。
トランジスタＱ1 のソースはトランジスタＱ2 のドレイ
ンに接続されている。トランジスタＱ1 ，Ｑ2 のドレイ
ン及びソースには、ダイオードＤ1 ，Ｄ2 のカソード及
びアノードがそれぞれ接続されている。トランジスタＱ
1 のゲート・ソース間には、制御回路５の駆動回路６の
端子ａ，ｂから第１の駆動信号が入力されており、トラ
ンジスタＱ2 のゲート・ソース間には、制御回路５の駆
動回路６の端子ｃ，ｄから第２の駆動信号が入力されて
いる。これにより、トランジスタＱ1，Ｑ2 は交互にオ
ン・オフされる。トランジスタＱ1 のドレインにはダイ
オードＤ3 のカソードが接続され、ダイオードＤ3 のア
ノードはダイオードＤ4 のカソードに接続され、ダイオ
ードＤ4 のアノードはトランジスタＱ2 のソースに接続
されている。トランジスタＱ1 のドレインには、コンデ
ンサＣ2 の一端が接続され、コンデンサＣ2 の他端はト
ランジスタＱ2 のソースに接続されている。
示している。以下、その回路構成について説明する。ト
ランジスタＱ1 ，Ｑ2 はパワーＭＯＳＦＥＴよりなる。
トランジスタＱ1 のソースはトランジスタＱ2 のドレイ
ンに接続されている。トランジスタＱ1 ，Ｑ2 のドレイ
ン及びソースには、ダイオードＤ1 ，Ｄ2 のカソード及
びアノードがそれぞれ接続されている。トランジスタＱ
1 のゲート・ソース間には、制御回路５の駆動回路６の
端子ａ，ｂから第１の駆動信号が入力されており、トラ
ンジスタＱ2 のゲート・ソース間には、制御回路５の駆
動回路６の端子ｃ，ｄから第２の駆動信号が入力されて
いる。これにより、トランジスタＱ1，Ｑ2 は交互にオ
ン・オフされる。トランジスタＱ1 のドレインにはダイ
オードＤ3 のカソードが接続され、ダイオードＤ3 のア
ノードはダイオードＤ4 のカソードに接続され、ダイオ
ードＤ4 のアノードはトランジスタＱ2 のソースに接続
されている。トランジスタＱ1 のドレインには、コンデ
ンサＣ2 の一端が接続され、コンデンサＣ2 の他端はト
ランジスタＱ2 のソースに接続されている。
【００１９】トランジスタＱ1 の両端には、負荷Ｒとコ
ンデンサＣ4 の並列回路にインダクタＬ3 を直列接続し
て成る負荷回路ＺがコンデンサＣ3 を介して接続されて
いる。コンデンサＣ4 とインダクタＬ3 はＬＣ直列共振
回路を構成している。また、コンデンサＣ3 は直流成分
カット用の結合コンデンサであり、共振用のコンデンサ
Ｃ4 に比べると十分に容量が大きく、共振には寄与しな
い。トランジスタＱ1，Ｑ2 の接続点は交流電源Ｖｓの
一端に接続されている。交流電源Ｖｓの他端は、インダ
クタＬ1 ，Ｌ2 を介して、ダイオードＤ3 ，Ｄ4 の接続
点に接続されている。インダクタＬ1 ，Ｌ2 の接続点と
交流電源Ｖｓの一端との間には、コンデンサＣ1 が接続
されている。インダクタＬ1 とコンデンサＣ1 はＡＣフ
ィルタを構成している。また、トランジスタＱ1 ，Ｑ2
とダイオードＤ1 ，Ｄ2 及びコンデンサＣ2 は、ダイオ
ードＤ3 ，Ｄ4 及びインダクタＬ2 と共にチョッパー回
路を構成し、且つ負荷回路Ｚと共にインバータ回路を構
成している。
ンデンサＣ4 の並列回路にインダクタＬ3 を直列接続し
て成る負荷回路ＺがコンデンサＣ3 を介して接続されて
いる。コンデンサＣ4 とインダクタＬ3 はＬＣ直列共振
回路を構成している。また、コンデンサＣ3 は直流成分
カット用の結合コンデンサであり、共振用のコンデンサ
Ｃ4 に比べると十分に容量が大きく、共振には寄与しな
い。トランジスタＱ1，Ｑ2 の接続点は交流電源Ｖｓの
一端に接続されている。交流電源Ｖｓの他端は、インダ
クタＬ1 ，Ｌ2 を介して、ダイオードＤ3 ，Ｄ4 の接続
点に接続されている。インダクタＬ1 ，Ｌ2 の接続点と
交流電源Ｖｓの一端との間には、コンデンサＣ1 が接続
されている。インダクタＬ1 とコンデンサＣ1 はＡＣフ
ィルタを構成している。また、トランジスタＱ1 ，Ｑ2
とダイオードＤ1 ，Ｄ2 及びコンデンサＣ2 は、ダイオ
ードＤ3 ，Ｄ4 及びインダクタＬ2 と共にチョッパー回
路を構成し、且つ負荷回路Ｚと共にインバータ回路を構
成している。
【００２０】制御回路５と主回路は端子ａ〜ｇを介して
接続されている。インバータ回路の入力電圧となるコン
デンサＣ2 の電圧は、抵抗Ｒ1 ，Ｒ2 により分圧され
て、端子ｇを介して制御回路５に入力されている。ま
た、交流電源Ｖｓの瞬時電圧は、電圧検出回路４により
検出されて、端子ｅ，ｆを介して制御回路５の発振回路
７に入力されている。また、高電位側のトランジスタＱ
1 の両端には、抵抗Ｒ3 を介してコンデンサＣ18が接続
されている。コンデンサＣ18の電圧はツェナーダイオー
ドＺＤにより定電圧化されて、電源電圧Ｅ2 として駆動
回路６に供給されている。トランジスタＱ1 ，Ｑ2 のゲ
ート及びソースは、端子ａ〜ｄを介して制御回路５の駆
動回路６に接続されている。
接続されている。インバータ回路の入力電圧となるコン
デンサＣ2 の電圧は、抵抗Ｒ1 ，Ｒ2 により分圧され
て、端子ｇを介して制御回路５に入力されている。ま
た、交流電源Ｖｓの瞬時電圧は、電圧検出回路４により
検出されて、端子ｅ，ｆを介して制御回路５の発振回路
７に入力されている。また、高電位側のトランジスタＱ
1 の両端には、抵抗Ｒ3 を介してコンデンサＣ18が接続
されている。コンデンサＣ18の電圧はツェナーダイオー
ドＺＤにより定電圧化されて、電源電圧Ｅ2 として駆動
回路６に供給されている。トランジスタＱ1 ，Ｑ2 のゲ
ート及びソースは、端子ａ〜ｄを介して制御回路５の駆
動回路６に接続されている。
【００２１】次に、制御回路５の構成を図２〜図５に示
した。以下、各部の回路構成について説明する。まず、
図２の回路について説明する。カレントミラー回路ＣＭ
は、一対のトランジスタよりなり、一方のトランジスタ
に流れる電流と比例する電流が他方のトランジスタにも
流れるように構成された回路であり、直流電源Ｅ1 から
抵抗ｒ1 に流れる一定電流がコンデンサＣ5 にも流れ
る。これにより、コンデンサＣ5 は一定電流で直線的に
充電される。ＴＭはタイマー回路であり、汎用のタイマ
ーＩＣ（例えば、ＮＥＣのμＰＤ５５５５）よりなり、
コンデンサＣ5 の電位がタイマー回路ＴＭのスレッショ
ルド電位に達すると、コンデンサＣ5 は放電を始める。
このときの充放電の波形は、鋸歯状波形となる。コンデ
ンサＣ5 の充放電の周期は、抵抗ｒ1 とコンデンサＣ5
の時定数により決定される。以上の回路により鋸歯状波
発生回路８が構成されている。コンデンサＣ5 の電圧
は、コンパレータＣＰ1 の正入力端子に入力されてい
る。コンパレータＣＰ1 の負入力端子には、交流電源Ｖ
ｓからの入力電圧を全波整流し、それを抵抗ｒ2 ，ｒ3
で分圧した基準電圧が入力されている。コンパレータＣ
Ｐ1 の出力端子は、抵抗ｒ 4 によりプルアップされてお
り、反転回路Ｎ1 により反転されて、端子ｈに出力され
る。以上の回路によりオン区間決定回路９が構成されて
いる。
した。以下、各部の回路構成について説明する。まず、
図２の回路について説明する。カレントミラー回路ＣＭ
は、一対のトランジスタよりなり、一方のトランジスタ
に流れる電流と比例する電流が他方のトランジスタにも
流れるように構成された回路であり、直流電源Ｅ1 から
抵抗ｒ1 に流れる一定電流がコンデンサＣ5 にも流れ
る。これにより、コンデンサＣ5 は一定電流で直線的に
充電される。ＴＭはタイマー回路であり、汎用のタイマ
ーＩＣ（例えば、ＮＥＣのμＰＤ５５５５）よりなり、
コンデンサＣ5 の電位がタイマー回路ＴＭのスレッショ
ルド電位に達すると、コンデンサＣ5 は放電を始める。
このときの充放電の波形は、鋸歯状波形となる。コンデ
ンサＣ5 の充放電の周期は、抵抗ｒ1 とコンデンサＣ5
の時定数により決定される。以上の回路により鋸歯状波
発生回路８が構成されている。コンデンサＣ5 の電圧
は、コンパレータＣＰ1 の正入力端子に入力されてい
る。コンパレータＣＰ1 の負入力端子には、交流電源Ｖ
ｓからの入力電圧を全波整流し、それを抵抗ｒ2 ，ｒ3
で分圧した基準電圧が入力されている。コンパレータＣ
Ｐ1 の出力端子は、抵抗ｒ 4 によりプルアップされてお
り、反転回路Ｎ1 により反転されて、端子ｈに出力され
る。以上の回路によりオン区間決定回路９が構成されて
いる。
【００２２】次に、図３の回路について説明する。オン
区間決定回路９の出力は、端子ｈを介して反転回路
Ｎ2 ，Ｎ3 ，Ｎ7 に入力されている。反転回路Ｎ2 の出
力はコンデンサＣ7 を介して反転回路Ｎ4 に入力されて
いる。反転回路Ｎ3 の出力はコンデンサＣ8 を介して反
転回路Ｎ5 に入力されている。反転回路Ｎ4 の入力は抵
抗ｒ5 を介して直流電源Ｅ1 のレベルにプルアップされ
ている。また、反転回路Ｎ 5 の入力は抵抗ｒ6 を介して
グランドレベルにプルダウンされている。反転回路Ｎ5
の出力はＡＮＤ回路Ａ1 の一方の入力に接続されてい
る。反転回路Ｎ4 の出力は反転回路Ｎ6 を介してＡＮＤ
回路Ａ1 の他方の入力に接続されている。ＡＮＤ回路Ａ
1 の出力は端子ｊから出力され、反転回路Ｎ7 の出力は
端子ｉから出力されている。以上の回路により、デッド
オフタイム設定回路１０が構成されている。デッドオフ
タイムは、抵抗ｒ5 、コンデンサＣ7 の時定数と、抵抗
ｒ6 、コンデンサＣ8 の時定数により設定される。デッ
ドオフタイムを設定された出力信号は、ＡＮＤ回路
Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 ，ＡＮ5 ，ＡＮ6 とコンデンサ
Ｃ9 ，Ｃ10よりなる信号分配回路１１により端子ｍ，ｎ
を介して各トランジスタＱ1 ，Ｑ2 の駆動回路６に入力
されている。
区間決定回路９の出力は、端子ｈを介して反転回路
Ｎ2 ，Ｎ3 ，Ｎ7 に入力されている。反転回路Ｎ2 の出
力はコンデンサＣ7 を介して反転回路Ｎ4 に入力されて
いる。反転回路Ｎ3 の出力はコンデンサＣ8 を介して反
転回路Ｎ5 に入力されている。反転回路Ｎ4 の入力は抵
抗ｒ5 を介して直流電源Ｅ1 のレベルにプルアップされ
ている。また、反転回路Ｎ 5 の入力は抵抗ｒ6 を介して
グランドレベルにプルダウンされている。反転回路Ｎ5
の出力はＡＮＤ回路Ａ1 の一方の入力に接続されてい
る。反転回路Ｎ4 の出力は反転回路Ｎ6 を介してＡＮＤ
回路Ａ1 の他方の入力に接続されている。ＡＮＤ回路Ａ
1 の出力は端子ｊから出力され、反転回路Ｎ7 の出力は
端子ｉから出力されている。以上の回路により、デッド
オフタイム設定回路１０が構成されている。デッドオフ
タイムは、抵抗ｒ5 、コンデンサＣ7 の時定数と、抵抗
ｒ6 、コンデンサＣ8 の時定数により設定される。デッ
ドオフタイムを設定された出力信号は、ＡＮＤ回路
Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 ，ＡＮ5 ，ＡＮ6 とコンデンサ
Ｃ9 ，Ｃ10よりなる信号分配回路１１により端子ｍ，ｎ
を介して各トランジスタＱ1 ，Ｑ2 の駆動回路６に入力
されている。
【００２３】次に、図４の回路について説明する。ま
ず、トランジスタＱ1 の駆動回路について説明する。端
子ｍがＨｉｇｈレベルになると、抵抗ｒ11を介してフォ
トカプラＰＣ1 の発光素子に電流が流れて、フォトカプ
ラＰＣ1 の受光素子が導通状態となる。これにより、抵
抗ｒ12からトランジスタＱ11に流れる電流がバイパスさ
れて、トランジスタＱ11がオフとなり、抵抗ｒ13を介し
てトランジスタＱ12のベース・エミッタ間に電流が流れ
て、トランジスタＱ12がオンとなり、抵抗ｒ14，ｒ15，
ｒ16を介して電流が流れる。この電流により、抵抗ｒ16
の両端に電圧が発生し、端子ａ，ｂを介してＭＯＳトラ
ンジスタＱ1 のゲート・ソース間にオン信号が入力され
る。次に、端子ｍがＬｏｗレベルになると、トランジス
タＱ11がオンとなり、トランジスタＱ12はオフ、トラン
ジスタＱ13がオンとなる。これによって、ＭＯＳトラン
ジスタＱ1 のゲート・ソース間に蓄積された電荷は、ダ
イオードＤ6 とトランジスタＱ13を介して放電されて、
ＭＯＳトランジスタＱ1 は速やかにオフされる。ＭＯＳ
トランジスタＱ2 の駆動回路についても、同様に構成さ
れており、端子ｎがＨｉｇｈレベルになると、端子ｃ，
ｄを介してＭＯＳトランジスタＱ2 のゲート・ソース間
にオン信号が入力される。また、端子ｎがＬｏｗレベル
になると、ＭＯＳトランジスタＱ2 は速やかにオフされ
る。
ず、トランジスタＱ1 の駆動回路について説明する。端
子ｍがＨｉｇｈレベルになると、抵抗ｒ11を介してフォ
トカプラＰＣ1 の発光素子に電流が流れて、フォトカプ
ラＰＣ1 の受光素子が導通状態となる。これにより、抵
抗ｒ12からトランジスタＱ11に流れる電流がバイパスさ
れて、トランジスタＱ11がオフとなり、抵抗ｒ13を介し
てトランジスタＱ12のベース・エミッタ間に電流が流れ
て、トランジスタＱ12がオンとなり、抵抗ｒ14，ｒ15，
ｒ16を介して電流が流れる。この電流により、抵抗ｒ16
の両端に電圧が発生し、端子ａ，ｂを介してＭＯＳトラ
ンジスタＱ1 のゲート・ソース間にオン信号が入力され
る。次に、端子ｍがＬｏｗレベルになると、トランジス
タＱ11がオンとなり、トランジスタＱ12はオフ、トラン
ジスタＱ13がオンとなる。これによって、ＭＯＳトラン
ジスタＱ1 のゲート・ソース間に蓄積された電荷は、ダ
イオードＤ6 とトランジスタＱ13を介して放電されて、
ＭＯＳトランジスタＱ1 は速やかにオフされる。ＭＯＳ
トランジスタＱ2 の駆動回路についても、同様に構成さ
れており、端子ｎがＨｉｇｈレベルになると、端子ｃ，
ｄを介してＭＯＳトランジスタＱ2 のゲート・ソース間
にオン信号が入力される。また、端子ｎがＬｏｗレベル
になると、ＭＯＳトランジスタＱ2 は速やかにオフされ
る。
【００２４】次に、図５の回路について説明する。本実
施例では、コンデンサＣ2 の電圧Ｖｃ2 を抵抗Ｒ1 ，Ｒ
2 により分圧して、端子ｇを介してコンパレータＣＰ2
の正入力端子に入力されている。コンパレータＣＰ2 の
負入力端子には、直流電源Ｅ 1 を抵抗ｒ9 ，ｒ10で分圧
した定電圧が入力されている。コンパレータＣＰ2 の出
力は、フリップフロップＦＦのセット入力端子Ｓに入力
されている。フリップフロップＦＦは汎用のＩＣ（例え
ば、ＮＥＣ製のμＰＤ４０１３）よりなり、そのリセッ
ト入力端子Ｒには、抵抗ｒ7 ，ｒ8 とコンデンサＣ11よ
りなるパワーオンリセット回路が接続されている。これ
により、フリップフロップＦＦは電源投入直後にはリセ
ットされる。以上の回路により、異常電圧保護回路１２
が構成されている。無負荷時や放電灯が外れるといった
軽負荷時には、チョッパーの出力としてコンデンサＣ2
の電圧が異常昇圧するが、本実施例では、コンデンサＣ
2の電圧が基準電圧を越えると、コンパレータＣＰ2 の
出力がＨｉｇｈレベルとなり、フリップフロップＦＦが
セットされ、その反転出力端子がＨｉｇｈレベルからＬ
ｏｗレベルに変化する。これにより、端子ｋを介してア
ンド回路ＡＮ5 ，ＡＮ6 にＬｏｗレベルの信号が入力さ
れて、トランジスタＱ1 ，Ｑ2 への駆動信号はいずれも
Ｌｏｗレベルとなり、インバータ回路の発振を停止し
て、回路を保護することができる。
施例では、コンデンサＣ2 の電圧Ｖｃ2 を抵抗Ｒ1 ，Ｒ
2 により分圧して、端子ｇを介してコンパレータＣＰ2
の正入力端子に入力されている。コンパレータＣＰ2 の
負入力端子には、直流電源Ｅ 1 を抵抗ｒ9 ，ｒ10で分圧
した定電圧が入力されている。コンパレータＣＰ2 の出
力は、フリップフロップＦＦのセット入力端子Ｓに入力
されている。フリップフロップＦＦは汎用のＩＣ（例え
ば、ＮＥＣ製のμＰＤ４０１３）よりなり、そのリセッ
ト入力端子Ｒには、抵抗ｒ7 ，ｒ8 とコンデンサＣ11よ
りなるパワーオンリセット回路が接続されている。これ
により、フリップフロップＦＦは電源投入直後にはリセ
ットされる。以上の回路により、異常電圧保護回路１２
が構成されている。無負荷時や放電灯が外れるといった
軽負荷時には、チョッパーの出力としてコンデンサＣ2
の電圧が異常昇圧するが、本実施例では、コンデンサＣ
2の電圧が基準電圧を越えると、コンパレータＣＰ2 の
出力がＨｉｇｈレベルとなり、フリップフロップＦＦが
セットされ、その反転出力端子がＨｉｇｈレベルからＬ
ｏｗレベルに変化する。これにより、端子ｋを介してア
ンド回路ＡＮ5 ，ＡＮ6 にＬｏｗレベルの信号が入力さ
れて、トランジスタＱ1 ，Ｑ2 への駆動信号はいずれも
Ｌｏｗレベルとなり、インバータ回路の発振を停止し
て、回路を保護することができる。
【００２５】次に、図６の回路は、本実施例に用いる電
圧検出回路４の回路図であり、ダイオードブリッジＤＢ
2 よりなり、交流電源Ｖｓからの入力電圧を全波整流し
て、脈流電圧を端子ｅに出力する。本実施例では、端子
ｆは使用していないが、後述する実施例では、端子ｆを
使用する場合もある。本実施例においては、トランジス
タＱ1 ，Ｑ2 よりなるスイッチング素子のオン区間を決
定するためのオン区間決定回路９におけるコンパレータ
ＣＰ1 の負入力端子に印加する基準電圧として、交流電
源Ｖｓからの入力電圧を全波整流し、それを抵抗ｒ2 ，
ｒ3 で分圧した電圧としている。そのため、共用化され
たスイッチング素子のオン区間は、交流電源Ｖｓを全波
整流した脈流電圧に応じて変化する。つまり、脈流が高
い期間では、コンパレータＣＰ1 の基準電位も高くなる
ため、共用するスイッチング素子のオン区間は狭くな
り、脈流電圧がゼロに近づくにつれて共用するスイッチ
ング素子のオン区間は広がる。
圧検出回路４の回路図であり、ダイオードブリッジＤＢ
2 よりなり、交流電源Ｖｓからの入力電圧を全波整流し
て、脈流電圧を端子ｅに出力する。本実施例では、端子
ｆは使用していないが、後述する実施例では、端子ｆを
使用する場合もある。本実施例においては、トランジス
タＱ1 ，Ｑ2 よりなるスイッチング素子のオン区間を決
定するためのオン区間決定回路９におけるコンパレータ
ＣＰ1 の負入力端子に印加する基準電圧として、交流電
源Ｖｓからの入力電圧を全波整流し、それを抵抗ｒ2 ，
ｒ3 で分圧した電圧としている。そのため、共用化され
たスイッチング素子のオン区間は、交流電源Ｖｓを全波
整流した脈流電圧に応じて変化する。つまり、脈流が高
い期間では、コンパレータＣＰ1 の基準電位も高くなる
ため、共用するスイッチング素子のオン区間は狭くな
り、脈流電圧がゼロに近づくにつれて共用するスイッチ
ング素子のオン区間は広がる。
【００２６】本実施例におけるトランジスタＱ1 ，Ｑ2
への駆動信号を図７に示す。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
本実施例では、発振周波数を決定する鋸歯状波発生回路
８の鋸歯状波発生周期は一定であるので、インバータの
スイッチング周波数も一定である。
への駆動信号を図７に示す。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
本実施例では、発振周波数を決定する鋸歯状波発生回路
８の鋸歯状波発生周期は一定であるので、インバータの
スイッチング周波数も一定である。
【００２７】このようなスイッチング素子の制御によ
り、交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
はチョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、周波数は一定であるため、インバータ出力である放
電灯の出力には、殆ど悪影響を与えず、安定した光出力
を供給することができる。
り、交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
はチョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、周波数は一定であるため、インバータ出力である放
電灯の出力には、殆ど悪影響を与えず、安定した光出力
を供給することができる。
【００２８】また、上述の制御回路は、図８に示す第２
実施例のように、一石のスイッチング素子をインバータ
動作とチョッパー動作とで共用した電源装置にも応用す
ることができる。本実施例では、交流電源Ｖｓはインダ
クタＬ1 とコンデンサＣ1 よりなるＡＣフィルタを介し
てダイオードブリッジＤＢ1 の交流入力端子に接続さ
れ、ダイオードブリッジＤＢ1 の直流出力端子には、イ
ンダクタＬ2 とトランジスタＱ2 の直列回路が接続され
ている。トランジスタＱ2 の両端には、ダイオードＤ1
を介してコンデンサＣ2 が接続されている。トランジス
タＱ2 を高周波でスイッチングすると、トランジスタＱ
2 がオンのときに、インダクタＬ2 にエネルギーが蓄積
され、トランジスタＱ2 がオフのときに、インダクタＬ
2 のエネルギーがダイオードブリッジＤＢ1 の出力に重
畳されてダイオードＤ1 を介してコンデンサＣ2 に充電
される。これにより昇圧チョッパー回路を構成してい
る。また、コンデンサＣ2 の両端には、トランジスタＱ
1 ，Ｑ2 の直列回路が接続されており、トランジスタＱ
1 の両端には、コンデンサＣ4 と負荷Ｒの並列回路にイ
ンダクタＬ3 を直列接続して成る負荷回路Ｚがコンデン
サＣ3 を介して接続されている。各トランジスタＱ1 ，
Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並列接続
されている。トランジスタＱ1 ，Ｑ2 が交互にオン・オ
フされることにより、負荷回路Ｚには交互に逆方向に電
流が流れる。これにより、インバータ回路が構成されて
いる。この回路では、低電位側のトランジスタＱ2 がチ
ョッパー回路とインバータ回路とで共用されており、高
電位側のトランジスタＱ1 はインバータ回路でのみ使用
されている。このような一石スイッチング素子共用タイ
プの電源装置にも本発明を適用することができる。
実施例のように、一石のスイッチング素子をインバータ
動作とチョッパー動作とで共用した電源装置にも応用す
ることができる。本実施例では、交流電源Ｖｓはインダ
クタＬ1 とコンデンサＣ1 よりなるＡＣフィルタを介し
てダイオードブリッジＤＢ1 の交流入力端子に接続さ
れ、ダイオードブリッジＤＢ1 の直流出力端子には、イ
ンダクタＬ2 とトランジスタＱ2 の直列回路が接続され
ている。トランジスタＱ2 の両端には、ダイオードＤ1
を介してコンデンサＣ2 が接続されている。トランジス
タＱ2 を高周波でスイッチングすると、トランジスタＱ
2 がオンのときに、インダクタＬ2 にエネルギーが蓄積
され、トランジスタＱ2 がオフのときに、インダクタＬ
2 のエネルギーがダイオードブリッジＤＢ1 の出力に重
畳されてダイオードＤ1 を介してコンデンサＣ2 に充電
される。これにより昇圧チョッパー回路を構成してい
る。また、コンデンサＣ2 の両端には、トランジスタＱ
1 ，Ｑ2 の直列回路が接続されており、トランジスタＱ
1 の両端には、コンデンサＣ4 と負荷Ｒの並列回路にイ
ンダクタＬ3 を直列接続して成る負荷回路Ｚがコンデン
サＣ3 を介して接続されている。各トランジスタＱ1 ，
Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並列接続
されている。トランジスタＱ1 ，Ｑ2 が交互にオン・オ
フされることにより、負荷回路Ｚには交互に逆方向に電
流が流れる。これにより、インバータ回路が構成されて
いる。この回路では、低電位側のトランジスタＱ2 がチ
ョッパー回路とインバータ回路とで共用されており、高
電位側のトランジスタＱ1 はインバータ回路でのみ使用
されている。このような一石スイッチング素子共用タイ
プの電源装置にも本発明を適用することができる。
【００２９】次に、図９は本発明の第３実施例における
トランジスタＱ1 ，Ｑ2 の駆動信号波形である。図中、
Ａ，Ｃは共用されるスイッチング素子への駆動信号であ
り、Ｂ，Ｄは非共用側のスイッチング素子への駆動信号
である。駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動
信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間での
駆動信号である。この実施例では、例えば、図１の主回
路において、共用されているスイッチング素子のオン区
間を、脈流電圧が高い区間では短く、低い区間では長く
し、オン・デューティ（１周期におけるオン区間の比
率）を略５０％にするように制御するとともに、スイッ
チング周波数が一定になるように、非共用側のスイッチ
ング素子のオン期間を制御するようにしたものである。
すなわち、脈流電圧の低い区間では、トランジスタ
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。
トランジスタＱ1 ，Ｑ2 の駆動信号波形である。図中、
Ａ，Ｃは共用されるスイッチング素子への駆動信号であ
り、Ｂ，Ｄは非共用側のスイッチング素子への駆動信号
である。駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動
信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間での
駆動信号である。この実施例では、例えば、図１の主回
路において、共用されているスイッチング素子のオン区
間を、脈流電圧が高い区間では短く、低い区間では長く
し、オン・デューティ（１周期におけるオン区間の比
率）を略５０％にするように制御するとともに、スイッ
チング周波数が一定になるように、非共用側のスイッチ
ング素子のオン期間を制御するようにしたものである。
すなわち、脈流電圧の低い区間では、トランジスタ
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。
【００３０】図１０は本実施例に用いる電圧検出回路４
の構成を示す。この回路では、交流電源Ｖｓからの入力
電圧をダイオードブリッジＤＢ2 により全波整流し、そ
れをコンデンサＣ12，Ｃ13、ダイオードＤ9 ，Ｄ10，Ｄ
11からなる部分平滑回路で略５０％の平滑比のリップル
電圧に変換し、端子ｅを介して抵抗ｒ2 ，ｒ3 により分
圧して、オン区間決定回路９のコンパレータＣＰ1 の負
入力端子に入力している。そのため、共用化されたスイ
ッチング素子のオン区間は、部分平滑された基準電圧に
追従して変化する。つまり、基準電圧のピーク付近で
は、共用化されたスイッチング素子のオン区間が短くな
り、基準電圧の谷部の平滑部分では、略一定となる。こ
こで、分圧抵抗ｒ2 ，ｒ3 の比を調整し、基準電圧が谷
部の平滑部分では、共用化されたスイッチング素子の
（１周期におけるオン区間の比率）を５０％になるよう
に設定する。また、このときの発振周波数、つまり、イ
ンバータのスイッチング周波数は一定である。このよう
なスイッチング素子の制御により電源電圧がゼロクロス
付近では、チョッパー電流の休止区間は減少し、ピーク
付近では、チョッパー電流の持ち上がりを防ぐことが可
能となり、入力電流の高調波成分を低減することができ
る。また、スイッチング周波数は略一定であるため、イ
ンバータ出力には殆ど悪影響を与えない。なお、本実施
例では、図１の主回路に示したように、異常電圧保護回
路を設けているため、チョッパー出力電圧の異常昇圧か
ら回路を保護できることは言うまでもない。その動作に
ついては、第１の実施例と同様なので説明は省略する。
本実施例に用いた制御回路は、図８に示すように、一石
スイッチング素子共用タイプの電源装置にも応用するこ
とが可能である。
の構成を示す。この回路では、交流電源Ｖｓからの入力
電圧をダイオードブリッジＤＢ2 により全波整流し、そ
れをコンデンサＣ12，Ｃ13、ダイオードＤ9 ，Ｄ10，Ｄ
11からなる部分平滑回路で略５０％の平滑比のリップル
電圧に変換し、端子ｅを介して抵抗ｒ2 ，ｒ3 により分
圧して、オン区間決定回路９のコンパレータＣＰ1 の負
入力端子に入力している。そのため、共用化されたスイ
ッチング素子のオン区間は、部分平滑された基準電圧に
追従して変化する。つまり、基準電圧のピーク付近で
は、共用化されたスイッチング素子のオン区間が短くな
り、基準電圧の谷部の平滑部分では、略一定となる。こ
こで、分圧抵抗ｒ2 ，ｒ3 の比を調整し、基準電圧が谷
部の平滑部分では、共用化されたスイッチング素子の
（１周期におけるオン区間の比率）を５０％になるよう
に設定する。また、このときの発振周波数、つまり、イ
ンバータのスイッチング周波数は一定である。このよう
なスイッチング素子の制御により電源電圧がゼロクロス
付近では、チョッパー電流の休止区間は減少し、ピーク
付近では、チョッパー電流の持ち上がりを防ぐことが可
能となり、入力電流の高調波成分を低減することができ
る。また、スイッチング周波数は略一定であるため、イ
ンバータ出力には殆ど悪影響を与えない。なお、本実施
例では、図１の主回路に示したように、異常電圧保護回
路を設けているため、チョッパー出力電圧の異常昇圧か
ら回路を保護できることは言うまでもない。その動作に
ついては、第１の実施例と同様なので説明は省略する。
本実施例に用いた制御回路は、図８に示すように、一石
スイッチング素子共用タイプの電源装置にも応用するこ
とが可能である。
【００３１】次に、図１１は本発明の第４実施例の回路
図であり、自励式のインバータ回路を用いた放電灯点灯
装置である。トランジスタＱ1 のベース・エミッタ間に
は、インバータ回路の共振用インダクタＬ3 に巻回した
２次巻線ｎ2 が接続されており、また、トランジスタＱ
2 のベース・エミッタ間には、共振用インダクタＬ3の
２次巻線ｎ3 が接続されている。両巻線ｎ2 ，ｎ3 の巻
き方向は逆方向であり、両トランジスタＱ1 ，Ｑ2 のベ
ース・エミッタ間には、互いに逆極性の出力電圧を印加
して、一方をオン駆動しているときには他方をオフ状態
とするようになっている。トランジスタＱ1 のコレクタ
とエミッタとの間には、直流成分カット用のコンデンサ
Ｃ3 を介して共振用コンデンサＣ4 と、共振用インダク
タＬ3 との直列回路が接続される。共振用コンデンサＣ
4 の両端には、負荷Ｒとして絶縁トランスからなる出力
用トランスＴの一次巻線が並列接続され、出力用トラン
スＴの二次巻線には蛍光灯からなる放電灯ＤＬが並列接
続され、また、出力用トランスＴの二つの予熱巻線に
は、放電灯ＤＬのフィラメントｆ1 ，ｆ2 がそれぞれ接
続されている。起動手段１４は、トランジスタＱ2 を電
源投入時に駆動するためのものであれば、特に限定され
ない。その他の構成については、図１の実施例と同様で
ある。
図であり、自励式のインバータ回路を用いた放電灯点灯
装置である。トランジスタＱ1 のベース・エミッタ間に
は、インバータ回路の共振用インダクタＬ3 に巻回した
２次巻線ｎ2 が接続されており、また、トランジスタＱ
2 のベース・エミッタ間には、共振用インダクタＬ3の
２次巻線ｎ3 が接続されている。両巻線ｎ2 ，ｎ3 の巻
き方向は逆方向であり、両トランジスタＱ1 ，Ｑ2 のベ
ース・エミッタ間には、互いに逆極性の出力電圧を印加
して、一方をオン駆動しているときには他方をオフ状態
とするようになっている。トランジスタＱ1 のコレクタ
とエミッタとの間には、直流成分カット用のコンデンサ
Ｃ3 を介して共振用コンデンサＣ4 と、共振用インダク
タＬ3 との直列回路が接続される。共振用コンデンサＣ
4 の両端には、負荷Ｒとして絶縁トランスからなる出力
用トランスＴの一次巻線が並列接続され、出力用トラン
スＴの二次巻線には蛍光灯からなる放電灯ＤＬが並列接
続され、また、出力用トランスＴの二つの予熱巻線に
は、放電灯ＤＬのフィラメントｆ1 ，ｆ2 がそれぞれ接
続されている。起動手段１４は、トランジスタＱ2 を電
源投入時に駆動するためのものであれば、特に限定され
ない。その他の構成については、図１の実施例と同様で
ある。
【００３２】次に、図１１の回路の動作を説明する。ま
ず、起動動作後において、商用交流電源Ｖｓが負の半サ
イクルであるとすると、商用交流電源Ｖｓ、トランジス
タＱ 2 、ダイオードＤ4 、インダクタＬ2 ，Ｌ1 、商用
交流電源Ｖｓの経路で電流が流れる。このときの電流値
は電源電圧の瞬時値に比例した傾きで増加して行く。ま
た、トランジスタＱ2 はインバータ回路のスイッチング
素子としても機能するため、コンデンサＣ2 、コンデン
サＣ3 ，Ｃ4 、共振用インダクタＬ3 の１次巻線ｎ1 、
トランジスタＱ2 、コンデンサＣ2 の経路で、コンデン
サＣ2 の充電電荷が放電される。このとき、出力用トラ
ンスＴを介して放電灯ＤＬに供給される電力は、インバ
ータ回路の高周波のスイッチングによるインダクタＬ3
とコンデンサＣ4 の直列共振によって誘起される共振電
圧によって得られる。ここでは、トランジスタＱ2 のイ
ンバータ電流とチョッパー電流が同方向に流れ込み、共
用している状態にある。トランジスタＱ1 ，Ｑ2 のオン
・オフの制御は、インダクタＬ3 に巻回してある巻線ｎ
2 ，ｎ3 によって誘起される帰還電圧により行われ、そ
の帰還電圧はトランジスタＱ1 ，Ｑ2 が同時にオンされ
ることがないように振動電圧を帰還して交互にオン・オ
フ動作が継続されるように巻回されている。出力用トラ
ンスＴ、放電灯ＤＬ、直列共振回路を構成するインダク
タＬ3 とコンデンサＣ4 からなる振動回路の振動電流に
より、トランジスタＱ2 にオフ信号、トランジスタＱ1
にオン信号が巻線ｎ2 ，ｎ3 により与えられる。
ず、起動動作後において、商用交流電源Ｖｓが負の半サ
イクルであるとすると、商用交流電源Ｖｓ、トランジス
タＱ 2 、ダイオードＤ4 、インダクタＬ2 ，Ｌ1 、商用
交流電源Ｖｓの経路で電流が流れる。このときの電流値
は電源電圧の瞬時値に比例した傾きで増加して行く。ま
た、トランジスタＱ2 はインバータ回路のスイッチング
素子としても機能するため、コンデンサＣ2 、コンデン
サＣ3 ，Ｃ4 、共振用インダクタＬ3 の１次巻線ｎ1 、
トランジスタＱ2 、コンデンサＣ2 の経路で、コンデン
サＣ2 の充電電荷が放電される。このとき、出力用トラ
ンスＴを介して放電灯ＤＬに供給される電力は、インバ
ータ回路の高周波のスイッチングによるインダクタＬ3
とコンデンサＣ4 の直列共振によって誘起される共振電
圧によって得られる。ここでは、トランジスタＱ2 のイ
ンバータ電流とチョッパー電流が同方向に流れ込み、共
用している状態にある。トランジスタＱ1 ，Ｑ2 のオン
・オフの制御は、インダクタＬ3 に巻回してある巻線ｎ
2 ，ｎ3 によって誘起される帰還電圧により行われ、そ
の帰還電圧はトランジスタＱ1 ，Ｑ2 が同時にオンされ
ることがないように振動電圧を帰還して交互にオン・オ
フ動作が継続されるように巻回されている。出力用トラ
ンスＴ、放電灯ＤＬ、直列共振回路を構成するインダク
タＬ3 とコンデンサＣ4 からなる振動回路の振動電流に
より、トランジスタＱ2 にオフ信号、トランジスタＱ1
にオン信号が巻線ｎ2 ，ｎ3 により与えられる。
【００３３】トランジスタＱ2 がオフしたことにより、
インダクタＬ2 ，Ｌ1 に蓄積されたエネルギーは、イン
ダクタＬ2 ，Ｌ1 、商用交流電源Ｖｓ、ダイオード
Ｄ1 、コンデンサＣ2 、ダイオードＤ4 、インダクタＬ
2 ，Ｌ1 の経路で放出され、コンデンサＣ1 を充電す
る。一方、共振用インダクタＬ3 の残留エネルギーは、
インダクタＬ3 、ダイオードＤ1 、コンデンサＣ3 、コ
ンデンサＣ4 及び負荷Ｒ、インダクタＬ3 の経路で放出
される。ダイオードＤ1 はインバータ電流とチョッパー
電流が同方向に流れ込み、共用されている状態にある。
やがて、インダクタＬ 3 の残留エネルギーが放出される
と、次に、直流カット用コンデンサＣ3 の充電電荷がト
ランジスタＱ1 を介して放出される動作に移行する。こ
のときのインバータ電流は、コンデンサＣ3 の充電電荷
を電源とし、コンデンサＣ3 、トランジスタＱ1 、イン
ダクタＬ3 、共振用コンデンサＣ4 及び負荷Ｒ、コンデ
ンサＣ3の経路で流れて、コンデンサＣ3 の充電電荷が
放電される。一方、チョッパー電流は、インダクタ
Ｌ2 ，Ｌ1 、商用交流電源Ｖｓ、ダイオードＤ1 、コン
デンサＣ2 、ダイオードＤ4 、インダクタＬ2 ，Ｌ1 の
経路で流れ、インバータ電流の方向とは逆向きとなる。
ダイオードＤ3 とＤ4 の接続点からインダクタＬ3 、共
振用コンデンサＣ4 及び負荷Ｒ、コンデンサＣ3 の経路
を経る回り込み電流の分流が生じる。そのため、この回
り込み電流はインバータ電流と重なりあって、共振用イ
ンダクタＬ3 に発生する電圧に特徴的な効果を生み出
す。その効果とは商用交流電源Ｖｓの電圧波形の山部
（ピーク値付近）で顕著になり、商用交流電源Ｖｓの谷
部では非常に影響が小さい。
インダクタＬ2 ，Ｌ1 に蓄積されたエネルギーは、イン
ダクタＬ2 ，Ｌ1 、商用交流電源Ｖｓ、ダイオード
Ｄ1 、コンデンサＣ2 、ダイオードＤ4 、インダクタＬ
2 ，Ｌ1 の経路で放出され、コンデンサＣ1 を充電す
る。一方、共振用インダクタＬ3 の残留エネルギーは、
インダクタＬ3 、ダイオードＤ1 、コンデンサＣ3 、コ
ンデンサＣ4 及び負荷Ｒ、インダクタＬ3 の経路で放出
される。ダイオードＤ1 はインバータ電流とチョッパー
電流が同方向に流れ込み、共用されている状態にある。
やがて、インダクタＬ 3 の残留エネルギーが放出される
と、次に、直流カット用コンデンサＣ3 の充電電荷がト
ランジスタＱ1 を介して放出される動作に移行する。こ
のときのインバータ電流は、コンデンサＣ3 の充電電荷
を電源とし、コンデンサＣ3 、トランジスタＱ1 、イン
ダクタＬ3 、共振用コンデンサＣ4 及び負荷Ｒ、コンデ
ンサＣ3の経路で流れて、コンデンサＣ3 の充電電荷が
放電される。一方、チョッパー電流は、インダクタ
Ｌ2 ，Ｌ1 、商用交流電源Ｖｓ、ダイオードＤ1 、コン
デンサＣ2 、ダイオードＤ4 、インダクタＬ2 ，Ｌ1 の
経路で流れ、インバータ電流の方向とは逆向きとなる。
ダイオードＤ3 とＤ4 の接続点からインダクタＬ3 、共
振用コンデンサＣ4 及び負荷Ｒ、コンデンサＣ3 の経路
を経る回り込み電流の分流が生じる。そのため、この回
り込み電流はインバータ電流と重なりあって、共振用イ
ンダクタＬ3 に発生する電圧に特徴的な効果を生み出
す。その効果とは商用交流電源Ｖｓの電圧波形の山部
（ピーク値付近）で顕著になり、商用交流電源Ｖｓの谷
部では非常に影響が小さい。
【００３４】つまり、商用交流電源Ｖｓの谷部では、共
振用インダクタＬ3 の蓄積エネルギーが小さいために、
インバータ回路側への回り込み電流の値が小さく、イン
バータ動作のみを行うトランジスタＱ1 のオン幅と、イ
ンバータ動作とチョッパー動作とで共用されるトランジ
スタＱ2 のオン幅が略等しくなっている。このときの、
トランジスタＱ1 ，Ｑ2 の両端電圧Ｖ1 ，Ｖ2 と、その
順方向電流Ｉ1 ，Ｉ2の波形を図１２に示す。また、商
用交流電源Ｖｓの山部では、共振用インダクタＬ3 に蓄
積されるエネルギーが高いため、インバータ側への流れ
込む電流が大きくなって共振用インダクタＬ3 に発生す
る電圧が高くなり、インバータ動作のみのトランジスタ
Ｑ1 のオン信号用の巻線ｎ2 に誘起される電圧が高くな
るため、トランジスタＱ1 のオン幅を大きく延ばすこと
になる。このときの、トランジスタＱ1 ，Ｑ2 の両端電
圧Ｖ1 ，Ｖ2 と、その順方向電流Ｉ1 ，Ｉ2 の波形を図
１３に示す。
振用インダクタＬ3 の蓄積エネルギーが小さいために、
インバータ回路側への回り込み電流の値が小さく、イン
バータ動作のみを行うトランジスタＱ1 のオン幅と、イ
ンバータ動作とチョッパー動作とで共用されるトランジ
スタＱ2 のオン幅が略等しくなっている。このときの、
トランジスタＱ1 ，Ｑ2 の両端電圧Ｖ1 ，Ｖ2 と、その
順方向電流Ｉ1 ，Ｉ2の波形を図１２に示す。また、商
用交流電源Ｖｓの山部では、共振用インダクタＬ3 に蓄
積されるエネルギーが高いため、インバータ側への流れ
込む電流が大きくなって共振用インダクタＬ3 に発生す
る電圧が高くなり、インバータ動作のみのトランジスタ
Ｑ1 のオン信号用の巻線ｎ2 に誘起される電圧が高くな
るため、トランジスタＱ1 のオン幅を大きく延ばすこと
になる。このときの、トランジスタＱ1 ，Ｑ2 の両端電
圧Ｖ1 ，Ｖ2 と、その順方向電流Ｉ1 ，Ｉ2 の波形を図
１３に示す。
【００３５】さて、共振用インダクタＬ3 の巻線ｎ1 に
流れる振動電流が巻線ｎ2 ，ｎ3 によりトランジスタＱ
1 ，Ｑ2 に帰還され、トランジスタＱ1 にオフ信号、ト
ランジスタＱ2 にオン信号が与えられる。これによっ
て、次に、共振用インダクタＬ 3 の蓄積エネルギーを電
源とした動作に移行する。トランジスタＱ2 にオン信号
が与えられて、トランジスタＱ2 がオン動作すると、商
用交流電源Ｖｓ、トランジスタＱ2 、ダイオードＤ4 、
インダクタＬ2 ，Ｌ1 、商用交流電源Ｖｓの経路に電流
が流れて、インダクタＬ2 に磁気エネルギーが蓄積され
る。一方、共振用インダクタＬ3 を電源とし、共振用イ
ンダクタＬ3 、コンデンサＣ4 及び負荷Ｒ、コンデンサ
Ｃ3 、コンデンサＣ2 、ダイオードＤ2 、共振用インダ
クタＬ3 の経路で電流が流れる。この経路中、インバー
タ電流がフライホイール用ダイオードＤ2 を流れると
き、チョッパー電流はダイオードＤ2 と並列に接続され
ているトランジスタＱ2 を流れることになる。このた
め、フライホイール電流はトランジスタＱ2 に各々流れ
るチョッパー電流により打ち消される。インバータ電流
は略一定であるのに対して、チョッパー電流は商用交流
電源Ｖｓの瞬時電圧値に左右されるため、商用交流電源
Ｖｓの谷部では、ダイオードＤ4 を流れる電流は余り影
響を受けないが、商用交流電源Ｖｓの山部に近づくにつ
れて、ダイオードＤ 4 を流れる電流は打ち消され、ダイ
オードＤ4 のオン時間が短縮され、オン・デューティを
縮めることになる。
流れる振動電流が巻線ｎ2 ，ｎ3 によりトランジスタＱ
1 ，Ｑ2 に帰還され、トランジスタＱ1 にオフ信号、ト
ランジスタＱ2 にオン信号が与えられる。これによっ
て、次に、共振用インダクタＬ 3 の蓄積エネルギーを電
源とした動作に移行する。トランジスタＱ2 にオン信号
が与えられて、トランジスタＱ2 がオン動作すると、商
用交流電源Ｖｓ、トランジスタＱ2 、ダイオードＤ4 、
インダクタＬ2 ，Ｌ1 、商用交流電源Ｖｓの経路に電流
が流れて、インダクタＬ2 に磁気エネルギーが蓄積され
る。一方、共振用インダクタＬ3 を電源とし、共振用イ
ンダクタＬ3 、コンデンサＣ4 及び負荷Ｒ、コンデンサ
Ｃ3 、コンデンサＣ2 、ダイオードＤ2 、共振用インダ
クタＬ3 の経路で電流が流れる。この経路中、インバー
タ電流がフライホイール用ダイオードＤ2 を流れると
き、チョッパー電流はダイオードＤ2 と並列に接続され
ているトランジスタＱ2 を流れることになる。このた
め、フライホイール電流はトランジスタＱ2 に各々流れ
るチョッパー電流により打ち消される。インバータ電流
は略一定であるのに対して、チョッパー電流は商用交流
電源Ｖｓの瞬時電圧値に左右されるため、商用交流電源
Ｖｓの谷部では、ダイオードＤ4 を流れる電流は余り影
響を受けないが、商用交流電源Ｖｓの山部に近づくにつ
れて、ダイオードＤ 4 を流れる電流は打ち消され、ダイ
オードＤ4 のオン時間が短縮され、オン・デューティを
縮めることになる。
【００３６】上記動作の効果としては、商用交流電源Ｖ
ｓの谷部では、インバータ動作のみのトランジスタＱ1
のオン幅と、チョッパー動作と共用されるトランジスタ
Ｑ2のオン幅は略等しくなって周波数を一定に保ち、商
用交流電源Ｖｓの山部では、インバータ動作のみのトラ
ンジスタＱ1 のオン幅が長くなり、チョッパー動作と共
用されるトランジスタＱ2 のオン幅は短くなる。このた
め、結局は周波数が一定となる方向で動作し、入力電流
Ｉｉｎの休止区間が無くなり、より正弦波に近い包絡線
波形が得られる。図１４は本実施例における商用交流電
源Ｖｓからの入力電圧Ｖｉｎと入力電流Ｉｉｎの波形を
示している。
ｓの谷部では、インバータ動作のみのトランジスタＱ1
のオン幅と、チョッパー動作と共用されるトランジスタ
Ｑ2のオン幅は略等しくなって周波数を一定に保ち、商
用交流電源Ｖｓの山部では、インバータ動作のみのトラ
ンジスタＱ1 のオン幅が長くなり、チョッパー動作と共
用されるトランジスタＱ2 のオン幅は短くなる。このた
め、結局は周波数が一定となる方向で動作し、入力電流
Ｉｉｎの休止区間が無くなり、より正弦波に近い包絡線
波形が得られる。図１４は本実施例における商用交流電
源Ｖｓからの入力電圧Ｖｉｎと入力電流Ｉｉｎの波形を
示している。
【００３７】次に、図１５は本発明の第５実施例の回路
図である。以下、その回路構成について説明する。交流
電源ＶｓはダイオードブリッジＤＢ1 により全波整流さ
れ、その整流出力はインダクタＬ2 とトランジスタＱ2
の直列回路に印加される。トランジスタＱ2 の両端に
は、ダイオードＤ1 を介して平滑用のコンデンサＣ2 が
接続されている。コンデンサＣ2 の両端には、トランジ
スタＱ1 ，Ｑ2 の直列回路が接続されている。各トラン
ジスタＱ1 ，Ｑ2 には、それぞれダイオードＤ1，Ｄ2
が逆並列接続されている。トランジスタＱ1 の両端に
は、電流帰還用のインダクタＬ4 の１次巻線ｎ1 と、共
振用のインダクタＬ3 と、負荷Ｒとしての蛍光灯と、直
流成分カット用のコンデンサＣ3 の直列回路が接続され
ている。蛍光灯のフィラメントの非電源側端子間には、
共振用のコンデンサＣ4 が並列接続されている。本実施
例では、低電位側のトランジスタＱ2 と高電位側のダイ
オードＤ1 がチョッパー回路とインバータ回路とで兼用
されている。
図である。以下、その回路構成について説明する。交流
電源ＶｓはダイオードブリッジＤＢ1 により全波整流さ
れ、その整流出力はインダクタＬ2 とトランジスタＱ2
の直列回路に印加される。トランジスタＱ2 の両端に
は、ダイオードＤ1 を介して平滑用のコンデンサＣ2 が
接続されている。コンデンサＣ2 の両端には、トランジ
スタＱ1 ，Ｑ2 の直列回路が接続されている。各トラン
ジスタＱ1 ，Ｑ2 には、それぞれダイオードＤ1，Ｄ2
が逆並列接続されている。トランジスタＱ1 の両端に
は、電流帰還用のインダクタＬ4 の１次巻線ｎ1 と、共
振用のインダクタＬ3 と、負荷Ｒとしての蛍光灯と、直
流成分カット用のコンデンサＣ3 の直列回路が接続され
ている。蛍光灯のフィラメントの非電源側端子間には、
共振用のコンデンサＣ4 が並列接続されている。本実施
例では、低電位側のトランジスタＱ2 と高電位側のダイ
オードＤ1 がチョッパー回路とインバータ回路とで兼用
されている。
【００３８】本実施例におけるインバータ回路のトラン
ジスタＱ1 ，Ｑ2 は、いずれもインダクタＬ4 に誘起さ
れる電圧を２次巻線ｎ2 ，ｎ3 から帰還させることによ
り自励駆動させている。まず、トランジスタＱ1 がオン
しているとき、同時に時定数回路のコンデンサＣ16が抵
抗Ｒ16を介して充電されており、コンデンサＣ16の電位
がツェナーダイオードＺＤ1 のツェナー電圧とＭＯＳト
ランジスタＱ7 のスレッショルド電圧の和よりも高くな
ると、抵抗Ｒ17を介してＭＯＳトランジスタＱ 7 のゲー
トにオン信号が与えられて、ＭＯＳトランジスタＱ7 は
オンとなり、帰還巻線ｎ2 からトランジスタＱ1 のベー
スに流れ込む電流がバイパスされて、トランジスタＱ1
はオフする。このように、トランジスタＱ1 は時定数回
路で設定される一定時間の間だけオンする。すなわち、
トランジスタＱ1 のオン区間は脈流電圧にかかわらず固
定である。次に、インダクタＬ4 の振動電流が反転する
と、２次巻線ｎ3 を介してトランジスタＱ2 にオン信号
が送られ、トランジスタＱ 2 はオンする。また、トラン
ジスタＱ2 へのオン信号は、同時にトランジスタＱ 6 へ
のオン信号にもなるため、直流電源Ｅ4 により駆動され
るトランジスタＱ5はオフとなる。そのため、抵抗
Ｒ12、コンデンサＣ15により構成される時定数回路の充
電が開始される。コンデンサＣ15の電圧は、コンパレー
タＣＰ3 の正入力端子に入力されている。また、直流電
源Ｅ4 を抵抗Ｒ10，Ｒ11により分圧して得た基準電圧
は、コンパレータＣＰ3 の負入力端子に入力されてい
る。コンパレータＣＰ3 は、コンデンサＣ15の電圧が基
準電圧を越えたときに、トランジスタＱ 4 をオンし、ト
ランジスタＱ3 をオンにする。このため、トランジスタ
Ｑ2 へのオン信号はトランジスタＱ3 により引き抜か
れ、トランジスタＱ2 はオフとなる。つまり、トランジ
スタＱ2 のオン区間も抵抗Ｒ12とコンデンサＣ15の時定
数により決定される。
ジスタＱ1 ，Ｑ2 は、いずれもインダクタＬ4 に誘起さ
れる電圧を２次巻線ｎ2 ，ｎ3 から帰還させることによ
り自励駆動させている。まず、トランジスタＱ1 がオン
しているとき、同時に時定数回路のコンデンサＣ16が抵
抗Ｒ16を介して充電されており、コンデンサＣ16の電位
がツェナーダイオードＺＤ1 のツェナー電圧とＭＯＳト
ランジスタＱ7 のスレッショルド電圧の和よりも高くな
ると、抵抗Ｒ17を介してＭＯＳトランジスタＱ 7 のゲー
トにオン信号が与えられて、ＭＯＳトランジスタＱ7 は
オンとなり、帰還巻線ｎ2 からトランジスタＱ1 のベー
スに流れ込む電流がバイパスされて、トランジスタＱ1
はオフする。このように、トランジスタＱ1 は時定数回
路で設定される一定時間の間だけオンする。すなわち、
トランジスタＱ1 のオン区間は脈流電圧にかかわらず固
定である。次に、インダクタＬ4 の振動電流が反転する
と、２次巻線ｎ3 を介してトランジスタＱ2 にオン信号
が送られ、トランジスタＱ 2 はオンする。また、トラン
ジスタＱ2 へのオン信号は、同時にトランジスタＱ 6 へ
のオン信号にもなるため、直流電源Ｅ4 により駆動され
るトランジスタＱ5はオフとなる。そのため、抵抗
Ｒ12、コンデンサＣ15により構成される時定数回路の充
電が開始される。コンデンサＣ15の電圧は、コンパレー
タＣＰ3 の正入力端子に入力されている。また、直流電
源Ｅ4 を抵抗Ｒ10，Ｒ11により分圧して得た基準電圧
は、コンパレータＣＰ3 の負入力端子に入力されてい
る。コンパレータＣＰ3 は、コンデンサＣ15の電圧が基
準電圧を越えたときに、トランジスタＱ 4 をオンし、ト
ランジスタＱ3 をオンにする。このため、トランジスタ
Ｑ2 へのオン信号はトランジスタＱ3 により引き抜か
れ、トランジスタＱ2 はオフとなる。つまり、トランジ
スタＱ2 のオン区間も抵抗Ｒ12とコンデンサＣ15の時定
数により決定される。
【００３９】また、本実施例では、交流電源Ｖｓからの
入力電圧をダイオードブリッジＤＢ 1 で全波整流した脈
流電圧を電圧検出回路４の抵抗Ｒ5 ，Ｒ6 で分圧し、ダ
イオードＤ12を介して時定数回路のコンデンサＣ15に入
力しているため、チョッパーとインバータとで共用され
るトランジスタＱ2 のオン区間を脈流電圧の大きさに応
じて変化させることが可能である。つまり、非共用側の
トランジスタＱ1 は、一定のオン区間で動作し、もう一
方の共用化されたトランジスタＱ2 は、電源電圧を全波
整流した脈流電圧のピーク付近ではオン区間が短くな
り、ゼロ付近ではオン区間が長くなる。
入力電圧をダイオードブリッジＤＢ 1 で全波整流した脈
流電圧を電圧検出回路４の抵抗Ｒ5 ，Ｒ6 で分圧し、ダ
イオードＤ12を介して時定数回路のコンデンサＣ15に入
力しているため、チョッパーとインバータとで共用され
るトランジスタＱ2 のオン区間を脈流電圧の大きさに応
じて変化させることが可能である。つまり、非共用側の
トランジスタＱ1 は、一定のオン区間で動作し、もう一
方の共用化されたトランジスタＱ2 は、電源電圧を全波
整流した脈流電圧のピーク付近ではオン区間が短くな
り、ゼロ付近ではオン区間が長くなる。
【００４０】このようなトランジスタＱ1 ，Ｑ2 の制御
により、交流電源Ｖｓの電源電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
あっても、チョッパー電流の持ち上がりを防ぐことが可
能になり、入力電流の高調波成分は低減できる。また、
インバータ側の出力については、脈流電圧に応じて多少
変化するが、安定した動作を維持させることができる。
さらに、本実施例は、第４実施例と同様のスイッチング
動作でありながら、比較的簡単な回路で構成できる。
により、交流電源Ｖｓの電源電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
あっても、チョッパー電流の持ち上がりを防ぐことが可
能になり、入力電流の高調波成分は低減できる。また、
インバータ側の出力については、脈流電圧に応じて多少
変化するが、安定した動作を維持させることができる。
さらに、本実施例は、第４実施例と同様のスイッチング
動作でありながら、比較的簡単な回路で構成できる。
【００４１】次に、図１６は本実施例におけるトランジ
スタＱ1 ，Ｑ2 の駆動信号波形である。図中、Ａ，Ｃは
共用されるスイッチング素子への駆動信号であり、Ｂ，
Ｄは非共用側のスイッチング素子への駆動信号である。
駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動信号であ
り、駆動信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号
である。この実施例では、共用されているスイッチング
素子のオン区間を、脈流電圧が高い区間では短く、低い
区間では長くし、非共用側のスイッチング素子のオン期
間は一定となるように制御するようにしたものである。
すなわち、脈流電圧の低い区間では、スイッチング素子
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。こ
の制御方式は、図１、図８又は図１１の回路にも適用で
きる。
スタＱ1 ，Ｑ2 の駆動信号波形である。図中、Ａ，Ｃは
共用されるスイッチング素子への駆動信号であり、Ｂ，
Ｄは非共用側のスイッチング素子への駆動信号である。
駆動信号Ａ，Ｂは脈流電圧が高い期間での駆動信号であ
り、駆動信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号
である。この実施例では、共用されているスイッチング
素子のオン区間を、脈流電圧が高い区間では短く、低い
区間では長くし、非共用側のスイッチング素子のオン期
間は一定となるように制御するようにしたものである。
すなわち、脈流電圧の低い区間では、スイッチング素子
Ｑ1 ，Ｑ2 のオン区間が等しくなるように制御する。こ
の制御方式は、図１、図８又は図１１の回路にも適用で
きる。
【００４２】次に、図１７は本発明の第６実施例におけ
るトランジスタＱ1 ，Ｑ2 の駆動信号波形である。図
中、Ａ，Ｃは共用されるスイッチング素子への駆動信号
であり、Ｂ，Ｄは非共用側のスイッチング素子への駆動
信号である。駆動信号Ａ，Ｂは脈流電圧が高い期間での
駆動信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間
での駆動信号である。この実施例では、共用されている
スイッチング素子のオン区間を、脈流電圧が高い区間で
は短く、低い区間では長くなるような制御をすると共
に、非共用側のスイッチング素子のオン区間も、脈流電
圧が高い区間では短く、低い区間では長くなるように制
御したものである。ただし、この場合、脈流電圧に応じ
て変化する共用化されているスイッチング素子のオン区
間は、非共用側のスイッチング素子のオン区間よりも大
きいことを条件とする。
るトランジスタＱ1 ，Ｑ2 の駆動信号波形である。図
中、Ａ，Ｃは共用されるスイッチング素子への駆動信号
であり、Ｂ，Ｄは非共用側のスイッチング素子への駆動
信号である。駆動信号Ａ，Ｂは脈流電圧が高い期間での
駆動信号であり、駆動信号Ｃ，Ｄは脈流電圧が低い期間
での駆動信号である。この実施例では、共用されている
スイッチング素子のオン区間を、脈流電圧が高い区間で
は短く、低い区間では長くなるような制御をすると共
に、非共用側のスイッチング素子のオン区間も、脈流電
圧が高い区間では短く、低い区間では長くなるように制
御したものである。ただし、この場合、脈流電圧に応じ
て変化する共用化されているスイッチング素子のオン区
間は、非共用側のスイッチング素子のオン区間よりも大
きいことを条件とする。
【００４３】本実施例では、図１に示す主回路における
電圧検出回路４として、図１８に示すような回路を用い
ており、ダイオードブリッジＤＢ2 により得られた脈流
電圧が、端子ｆを介して鋸歯状波発生回路８のコンデン
サＣ5 に入力されており、もう一方の端子ｅは、オン区
間決定回路９のコンパレータＣＰ1 の負入力端子につな
がり、基準電圧となっている。そのため、検出された脈
流電圧の大きさに応じて、脈流電圧が高いときは周波数
を高く、また、脈流電圧が低いときは周波数を低くする
ように制御するものである。
電圧検出回路４として、図１８に示すような回路を用い
ており、ダイオードブリッジＤＢ2 により得られた脈流
電圧が、端子ｆを介して鋸歯状波発生回路８のコンデン
サＣ5 に入力されており、もう一方の端子ｅは、オン区
間決定回路９のコンパレータＣＰ1 の負入力端子につな
がり、基準電圧となっている。そのため、検出された脈
流電圧の大きさに応じて、脈流電圧が高いときは周波数
を高く、また、脈流電圧が低いときは周波数を低くする
ように制御するものである。
【００４４】本実施例においても共用しているスイッチ
ング素子のオン区間が脈流電圧の大きさに応じて変化し
ており、脈流電圧の高い部分でオン区間を短く、低い部
分でオン区間が長くなるように制御しているので、入力
電流の高調波成分は低減する。しかしながら、非共用側
のスイッチング素子も同様の制御をされるため、前記各
実施例に比べれば、共用しているスイッチング素子のオ
ン区間のデューティ変化は少ない。また、インバータの
出力も脈流電圧に応じて前記各実施例に比べて周波数の
変化が大きく、出力の変動は大きくなる。なお、本実施
例においても、異常電圧保護回路を設けているため、チ
ョッパー出力の異常昇圧から回路を保護できることは言
うまでもない。さらに、本実施例に用いた制御回路は、
図８に示すような一石スイッチング素子共用タイプにも
応用は可能である。
ング素子のオン区間が脈流電圧の大きさに応じて変化し
ており、脈流電圧の高い部分でオン区間を短く、低い部
分でオン区間が長くなるように制御しているので、入力
電流の高調波成分は低減する。しかしながら、非共用側
のスイッチング素子も同様の制御をされるため、前記各
実施例に比べれば、共用しているスイッチング素子のオ
ン区間のデューティ変化は少ない。また、インバータの
出力も脈流電圧に応じて前記各実施例に比べて周波数の
変化が大きく、出力の変動は大きくなる。なお、本実施
例においても、異常電圧保護回路を設けているため、チ
ョッパー出力の異常昇圧から回路を保護できることは言
うまでもない。さらに、本実施例に用いた制御回路は、
図８に示すような一石スイッチング素子共用タイプにも
応用は可能である。
【００４５】図１９は本発明の第７実施例の回路図であ
る。本実施例では、一石スイッチング素子共用タイプの
自励式の電源装置において、共用化されているスイッチ
ング素子のオン区間を、脈流電圧が高い区間では短く、
低い区間では長くなるように制御すると共に、非共用側
のスイッチング素子のオン区間を、脈流電圧が高い区間
では長く、低い区間では短くなるように制御したもので
ある。このとき、トランジスタＱ1 ，Ｑ2 への駆動信号
は図２０に示すようになる。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
る。本実施例では、一石スイッチング素子共用タイプの
自励式の電源装置において、共用化されているスイッチ
ング素子のオン区間を、脈流電圧が高い区間では短く、
低い区間では長くなるように制御すると共に、非共用側
のスイッチング素子のオン区間を、脈流電圧が高い区間
では長く、低い区間では短くなるように制御したもので
ある。このとき、トランジスタＱ1 ，Ｑ2 への駆動信号
は図２０に示すようになる。図中、Ａ，Ｃは共用される
スイッチング素子への駆動信号であり、Ｂ，Ｄは非共用
側のスイッチング素子への駆動信号である。駆動信号
Ａ，Ｂは脈流電圧が高い期間での駆動信号であり、駆動
信号Ｃ，Ｄは脈流電圧が低い期間での駆動信号である。
【００４６】本実施例において、非共用側のトランジス
タＱ1 はインダクタＬ3 の帰還巻線ｎ2 のみにより制御
される。そのため、トランジスタＱ1 のオン区間は、ダ
イオードブリッジＤＢ1 により整流された脈流電圧の大
きさに応じて、チョッパー回路のインダクタＬ2 に蓄積
されるエネルギーが異なり、トランジスタＱ1 のオン区
間は脈流電圧の大きさに応じて変化する。脈流電圧が大
きいときは、トランジスタＱ1 のオン区間は長くなり、
脈流電圧が低いときは、トランジスタＱ1 のオン区間が
短くなる。また、トランジスタＱ2 の動作については、
図１５に示した第５実施例の制御回路と同じであり、脈
流電圧が大きいときは、トランジスタＱ 2 のオン区間は
短くなり、脈流電圧が小さいときは、トランジスタＱ2
のオン区間は長くなる。
タＱ1 はインダクタＬ3 の帰還巻線ｎ2 のみにより制御
される。そのため、トランジスタＱ1 のオン区間は、ダ
イオードブリッジＤＢ1 により整流された脈流電圧の大
きさに応じて、チョッパー回路のインダクタＬ2 に蓄積
されるエネルギーが異なり、トランジスタＱ1 のオン区
間は脈流電圧の大きさに応じて変化する。脈流電圧が大
きいときは、トランジスタＱ1 のオン区間は長くなり、
脈流電圧が低いときは、トランジスタＱ1 のオン区間が
短くなる。また、トランジスタＱ2 の動作については、
図１５に示した第５実施例の制御回路と同じであり、脈
流電圧が大きいときは、トランジスタＱ 2 のオン区間は
短くなり、脈流電圧が小さいときは、トランジスタＱ2
のオン区間は長くなる。
【００４７】このようなトランジスタＱ1 ，Ｑ2 の制御
により交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
は、チョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、本実施例は、他励式の電源装置に比べると、比較的
簡単な回路で構成できるという利点もある。
により交流電源Ｖｓからの入力電圧がゼロクロス付近で
は、チョッパー電流の休止区間は減少し、ピーク付近で
は、チョッパー電流の持ち上がりを防ぐことが可能とな
り、入力電流の高調波成分を低減することができる。ま
た、本実施例は、他励式の電源装置に比べると、比較的
簡単な回路で構成できるという利点もある。
【００４８】なお、図２０に示すような駆動信号を用い
て、図１又は図８の主回路におけるトランジスタＱ1 ，
Ｑ2 を他励駆動して、共用されているスイッチング素子
のオン区間を、脈流電圧が高い区間では短く、低い区間
では長くなるような制御をすると共に、非共用側のスイ
ッチング素子のオン区間を、脈流電圧が高い区間では長
く、低い区間でオン区間を短くなるように制御しても良
い。このようなトランジスタＱ1 ，Ｑ2 の制御により、
交流電源Ｖｓの電源電圧がゼロクロス付近では、チョッ
パー電流の休止区間は減少し、ピーク付近では、チョッ
パー電流の持ち上がりを防ぐことが可能となり、入力電
流の高調波成分は低減することができる。なお、図１又
は図８の主回路では、図５に示すような異常電圧保護回
路を設けているため、チョッパー出力の異常昇圧から回
路を保護できる。
て、図１又は図８の主回路におけるトランジスタＱ1 ，
Ｑ2 を他励駆動して、共用されているスイッチング素子
のオン区間を、脈流電圧が高い区間では短く、低い区間
では長くなるような制御をすると共に、非共用側のスイ
ッチング素子のオン区間を、脈流電圧が高い区間では長
く、低い区間でオン区間を短くなるように制御しても良
い。このようなトランジスタＱ1 ，Ｑ2 の制御により、
交流電源Ｖｓの電源電圧がゼロクロス付近では、チョッ
パー電流の休止区間は減少し、ピーク付近では、チョッ
パー電流の持ち上がりを防ぐことが可能となり、入力電
流の高調波成分は低減することができる。なお、図１又
は図８の主回路では、図５に示すような異常電圧保護回
路を設けているため、チョッパー出力の異常昇圧から回
路を保護できる。
【００４９】以上の実施例において、負荷回路の構成に
ついては特に限定しないが、図１１に示すようなトラン
スを用いた回路でも良いし、図１９に示すようなトラン
スを用いない回路でも良い。また、実施例の説明では、
回路方式として、チョッパー動作とインバータ動作で二
石のスイッチング素子が共用される方式と一石のスイッ
チング素子が共用される方式を例示し、駆動方式として
各スイッチング素子が他励駆動される方式と自励駆動さ
れる方式を例示し、制御方式として、図７、図９、図１
６、図１７及び図２０に示す方式を例示したが、これら
の回路方式、駆動方式、制御方式は任意に組み合わせて
使用できることは言うまでもない。
ついては特に限定しないが、図１１に示すようなトラン
スを用いた回路でも良いし、図１９に示すようなトラン
スを用いない回路でも良い。また、実施例の説明では、
回路方式として、チョッパー動作とインバータ動作で二
石のスイッチング素子が共用される方式と一石のスイッ
チング素子が共用される方式を例示し、駆動方式として
各スイッチング素子が他励駆動される方式と自励駆動さ
れる方式を例示し、制御方式として、図７、図９、図１
６、図１７及び図２０に示す方式を例示したが、これら
の回路方式、駆動方式、制御方式は任意に組み合わせて
使用できることは言うまでもない。
【００５０】
【発明の効果】請求項１又は２に記載の発明によれば、
交流電源からの入力電圧の瞬時値を検出する手段を設け
ると共に、チョッパー動作とインバータ動作を共用して
いるスイッチング素子のオン区間を検出された電源電圧
の瞬時値に応じてゼロとならない範囲で変化させるよう
にしたから、インバータ回路の動作が不安定になること
がなく、また、電源電圧の大小に関係なく、チョッパー
電流の休止区間を無くすことができるため、高入力力
率、低入力電流歪率を実現できるという効果がある。特
に、請求項１記載の発明によれば、二石のスイッチング
素子をチョッパー動作とインバータ動作とで共用し、共
用される側のスイッチング素子を交流電源の極性に応じ
て交互に切り替えるようにしたから、個々のスイッチン
グ素子のストレスを分散できるという効果があり、請求
項２記載の発明によれば、一石のスイッチング素子のみ
をチョッパー動作とインバータ動作とで共用するように
したから、制御回路が簡単化できるという効果がある。
交流電源からの入力電圧の瞬時値を検出する手段を設け
ると共に、チョッパー動作とインバータ動作を共用して
いるスイッチング素子のオン区間を検出された電源電圧
の瞬時値に応じてゼロとならない範囲で変化させるよう
にしたから、インバータ回路の動作が不安定になること
がなく、また、電源電圧の大小に関係なく、チョッパー
電流の休止区間を無くすことができるため、高入力力
率、低入力電流歪率を実現できるという効果がある。特
に、請求項１記載の発明によれば、二石のスイッチング
素子をチョッパー動作とインバータ動作とで共用し、共
用される側のスイッチング素子を交流電源の極性に応じ
て交互に切り替えるようにしたから、個々のスイッチン
グ素子のストレスを分散できるという効果があり、請求
項２記載の発明によれば、一石のスイッチング素子のみ
をチョッパー動作とインバータ動作とで共用するように
したから、制御回路が簡単化できるという効果がある。
【００５１】また、請求項３の発明によれば、インバー
タ動作を行うスイッチング素子を他励駆動していること
により、精度の高い制御が可能となるという効果があ
り、請求項４の発明によれば、インバータ動作を行うス
イッチング素子を自励駆動していることにより、回路構
成を簡略化できるという効果がある。また、いずれの発
明においても、チョッパー動作と兼用されるスイッチン
グ素子の駆動回路をインバータ動作のためのスイッチン
グ素子の駆動回路と兼用できるので、コストを低減でき
るという利点がある。
タ動作を行うスイッチング素子を他励駆動していること
により、精度の高い制御が可能となるという効果があ
り、請求項４の発明によれば、インバータ動作を行うス
イッチング素子を自励駆動していることにより、回路構
成を簡略化できるという効果がある。また、いずれの発
明においても、チョッパー動作と兼用されるスイッチン
グ素子の駆動回路をインバータ動作のためのスイッチン
グ素子の駆動回路と兼用できるので、コストを低減でき
るという利点がある。
【００５２】次に、請求項５乃至９の発明によれば、交
流電源からの入力電圧の瞬時値を検出する手段を設ける
と共に、チョッパー動作とインバータ動作を共用してい
るスイッチング素子のオン区間を検出された電源電圧の
瞬時値が高い期間ではゼロとならない範囲で狭く、電源
電圧の瞬時値が低い期間では広くするように制御してい
るので、インバータ回路の動作が不安定になることがな
く、また、電源電圧の瞬時値の大小に関係なく、チョッ
パー電流の休止期間を無くすことができ、入力電流を正
弦波状の波形とすることができ、入力電流歪みを低減す
ると共に、入力力率を高くすることができるという効果
がある。また、特に、請求項５又は６の発明によれば、
スイッチング周波数が一定であることにより、ノイズ除
去用のフィルタ回路の設計を容易にすることができると
いう利点がある。
流電源からの入力電圧の瞬時値を検出する手段を設ける
と共に、チョッパー動作とインバータ動作を共用してい
るスイッチング素子のオン区間を検出された電源電圧の
瞬時値が高い期間ではゼロとならない範囲で狭く、電源
電圧の瞬時値が低い期間では広くするように制御してい
るので、インバータ回路の動作が不安定になることがな
く、また、電源電圧の瞬時値の大小に関係なく、チョッ
パー電流の休止期間を無くすことができ、入力電流を正
弦波状の波形とすることができ、入力電流歪みを低減す
ると共に、入力力率を高くすることができるという効果
がある。また、特に、請求項５又は６の発明によれば、
スイッチング周波数が一定であることにより、ノイズ除
去用のフィルタ回路の設計を容易にすることができると
いう利点がある。
【００５３】また、請求項１０のように、負荷回路が放
電灯を含むＬＣ共振回路である場合には、効率の高い点
灯装置を実現できるという利点があり、さらに、請求項
１１のように、異常電圧保護回路を設ければ、無負荷、
ランプ外れなどの軽負荷時において、発振を停止させる
ため、チョッパー回路の過昇圧から回路を保護すること
ができるという効果がある。
電灯を含むＬＣ共振回路である場合には、効率の高い点
灯装置を実現できるという利点があり、さらに、請求項
１１のように、異常電圧保護回路を設ければ、無負荷、
ランプ外れなどの軽負荷時において、発振を停止させる
ため、チョッパー回路の過昇圧から回路を保護すること
ができるという効果がある。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例に用いる制御回路の発振回
路部の回路図である。
路部の回路図である。
【図３】本発明の第１実施例に用いる制御回路の論理回
路部の回路図である。
路部の回路図である。
【図４】本発明の第１実施例に用いる駆動回路の回路図
である。
である。
【図５】本発明の第１実施例に用いる異常電圧保護回路
の回路図である。
の回路図である。
【図６】本発明の第１実施例に用いる電圧検出回路の回
路図である。
路図である。
【図７】本発明の第１実施例の動作波形図である。
【図８】本発明の第２実施例の回路図である。
【図９】本発明の第３実施例の動作波形図である。
【図１０】本発明の第３実施例に用いる電圧検出回路の
回路図である。
回路図である。
【図１１】本発明の第４実施例の回路図である。
【図１２】本発明の第４実施例の脈流電圧の谷部におけ
る動作波形図である。
る動作波形図である。
【図１３】本発明の第４実施例の脈流電圧の山部におけ
る動作波形図である。
る動作波形図である。
【図１４】本発明の第４実施例における入力電圧と入力
電流の波形図である。
電流の波形図である。
【図１５】本発明の第５実施例の回路図である。
【図１６】本発明の第５実施例の動作波形図である。
【図１７】本発明の第６実施例の動作波形図である。
【図１８】本発明の第６実施例に用いる電圧検出回路の
回路図である。
回路図である。
【図１９】本発明の第７実施例の回路図である。
【図２０】本発明の第７実施例の動作波形図である。
【図２１】従来例の回路図である。
【図２２】従来例の動作説明のための第１の回路図であ
る。
る。
【図２３】従来例の動作説明のための第２の回路図であ
る。
る。
【図２４】従来例の動作説明のための第３の回路図であ
る。
る。
【図２５】従来例の動作説明のための第４の回路図であ
る。
る。
【図２６】従来例における入力電圧と入力電流の波形図
である。
である。
Ｚ 負荷回路
Ｑ1 トランジスタ
Ｑ2 トランジスタ
Ｃ2 コンデンサ
Ｌ2 インダクタ
４ 電圧検出回路
５ 制御回路
６ 駆動回路
７ 発振回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三木 伸和
大阪府門真市大字門真1048番地 松下電
工株式会社内
(56)参考文献 特開 平２−211065（ＪＰ，Ａ)
特開 平４−8174（ＪＰ，Ａ)
特開 平５−64460（ＪＰ，Ａ)
特開 平３−198670（ＪＰ，Ａ)
特開 平４−137499（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H05B 41/282
Claims (12)
- 【請求項１】 順方向に交互にオン・オフされ、逆方
向電流は阻止しない第１のスイッチング要素及び第２の
スイッチング要素を順方向が一致するように直列接続し
た回路と、第１及び第２のダイオードを順方向が一致す
るように直列接続された回路とを、各ダイオードの順方
向が各スイッチング要素の逆方向と一致するように並列
接続し、第１及び第２のスイッチング要素の接続点と第
１及び第２のダイオードの接続点の間に、インダクタを
介して交流電源を接続し、第１及び第２のスイッチング
要素の直列回路の両端に第１のコンデンサを並列接続
し、一方のスイッチング要素と並列に負荷回路と第２の
コンデンサの直列回路を接続して成るインバータ装置に
おいて、交流電源からの入力電圧の瞬時値を検出する手
段と、検出された入力電圧の瞬時値に応じて交流電源か
らの入力電流と負荷回路への出力電流が同時に流れるス
イッチング要素のオン区間をゼロとならない範囲で変化
させる制御手段を設けたことを特徴とするインバータ装
置。 - 【請求項２】 第１及び第２のスイッチング素子の直
列回路を第１のコンデンサに並列接続し、第１及び第２
のスイッチング素子にそれぞれ第１及び第２のダイオー
ドを逆並列接続し、一方のスイッチング素子と並列に負
荷回路と第２のコンデンサの直列回路を接続し、交流電
源を全波整流する整流器の直流出力端子に第２のスイッ
チング素子とインダクタの直列回路を接続し、第１及び
第２のスイッチング素子を交互にオン・オフ駆動する手
段を備えるインバータ装置において、交流電源からの入
力電圧の瞬時値を検出する手段と、検出された入力電圧
の瞬時値に応じて第２のスイッチング素子のオン区間を
ゼロとならない範囲で変化させる制御手段を設けたこと
を特徴とするインバータ装置。 - 【請求項３】 前記制御手段は自励式の駆動回路を備
えることを特徴とする請求項１又は２に記載のインバー
タ装置。 - 【請求項４】 前記制御手段は他励式の駆動回路を備
えることを特徴とする請求項１又は２に記載のインバー
タ装置。 - 【請求項５】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも１つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子の周波数を略一定に維持したままで、そのオン区間を
ゼロとならない範囲で交流電源の瞬時電圧値が高いとき
には短く、低いときには長くなるように制御する手段を
備えることを特徴とするインバータ装置。 - 【請求項６】 チョッパー回路とインバータ回路とで
共用されているスイッチング素子のオン区間は、交流電
源の瞬時電圧値がゼロ付近ではスイッチング周期の約半
分に相当する長さに設定されていることを特徴とする請
求項５記載のインバータ装置。 - 【請求項７】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも１つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオフ区間を略一定に維持したままで、そのオン区間
をゼロとならない範囲で交流電源の瞬時電圧値が高いと
きには短く、低いときには長くなるように制御する手段
を備えることを特徴とするインバータ装置。 - 【請求項８】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも１つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間及びオフ区間をゼロとならない範囲で交流
電源の瞬時電圧値が高いときには短く、低いときには長
くなるように制御する手段を備えることを特徴とするイ
ンバータ装置。 - 【請求項９】 交流電源をスイッチングして平滑コン
デンサに直流電圧を得るためのチョッパー回路と、平滑
コンデンサの直流電圧をスイッチングして高周波電力を
負荷回路に供給するインバータ回路とで少なくとも１つ
のスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間をゼロとならない範囲で交流電源の瞬時電
圧値が高いときには短く、低いときには長くなるように
制御すると共に、オフ期間をゼロとならない範囲で交流
電源の瞬時電圧値が高いときには長く、低いときには短
くなるように制御する手段を備えることを特徴とするイ
ンバータ装置。 - 【請求項１０】 負荷回路は放電灯を含むＬＣ共振回
路より成ることを特徴とする請求項１乃至９のいずれか
に記載のインバータ装置。 - 【請求項１１】 平滑コンデンサに得られる直流電圧
が所定値以上であるときに、インバータ回路のスイッチ
ング素子を強制的に停止させる異常電圧保護回路を備え
ることを特徴とする請求項５乃至１０のいずれかに記載
のインバータ装置。 - 【請求項１２】 交流電源をスイッチングして平滑コ
ンデンサに直流電圧を得るためのチョッパー回路と、平
滑コンデンサの直流電圧をスイッチングして高周波電力
を負荷回路に供給するインバータ回路とで少なくとも１
つのスイッチング素子を共用したインバータ装置におい
て、交流電源からの入力電圧の瞬時値を検出する手段
と、検出された入力電圧の瞬時値に応じてチョッパー回
路とインバータ回路とで共用されているスイッチング素
子のオン区間をゼロとならない範囲で変化させる制御手
段を設けたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08694594A JP3404880B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08694594A JP3404880B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298628A JPH07298628A (ja) | 1995-11-10 |
| JP3404880B2 true JP3404880B2 (ja) | 2003-05-12 |
Family
ID=13901015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08694594A Expired - Fee Related JP3404880B2 (ja) | 1994-04-25 | 1994-04-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404880B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116565867B (zh) * | 2023-03-29 | 2023-11-14 | 华能酒泉风电有限责任公司 | 一种风力发电并网的逆变器及其实现方法 |
-
1994
- 1994-04-25 JP JP08694594A patent/JP3404880B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298628A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382012B2 (ja) | 自励式インバータ装置 | |
| JP3707409B2 (ja) | スイッチング電源装置 | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP2513381B2 (ja) | 電源回路 | |
| JP3404880B2 (ja) | インバータ装置 | |
| JP3404881B2 (ja) | インバータ装置 | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JP3332295B2 (ja) | 電源装置 | |
| JP2979465B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP3394851B2 (ja) | 電源装置 | |
| JP3336134B2 (ja) | 電源装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3590152B2 (ja) | 直流電源装置 | |
| JP3649039B2 (ja) | 電源装置 | |
| JP3379596B2 (ja) | インバータ回路 | |
| JP3319882B2 (ja) | 放電灯点灯装置 | |
| JP3016831B2 (ja) | インバータ装置 | |
| JP3394827B2 (ja) | 電源装置 | |
| JP2000102245A (ja) | 共振スイッチ | |
| JP2831069B2 (ja) | 電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JPH11275859A (ja) | スイッチング電源装置 | |
| JPH0586131B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |