JP3394827B2 - 電源装置 - Google Patents

電源装置

Info

Publication number
JP3394827B2
JP3394827B2 JP29185594A JP29185594A JP3394827B2 JP 3394827 B2 JP3394827 B2 JP 3394827B2 JP 29185594 A JP29185594 A JP 29185594A JP 29185594 A JP29185594 A JP 29185594A JP 3394827 B2 JP3394827 B2 JP 3394827B2
Authority
JP
Japan
Prior art keywords
power supply
valley
capacitor
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29185594A
Other languages
English (en)
Other versions
JPH08149849A (ja
Inventor
浩行 迫
晃司 西浦
正弘 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP29185594A priority Critical patent/JP3394827B2/ja
Publication of JPH08149849A publication Critical patent/JPH08149849A/ja
Application granted granted Critical
Publication of JP3394827B2 publication Critical patent/JP3394827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入力電流の歪を改善し
た電源装置に関するものである。
【0002】
【従来の技術】従来、交流電源を整流・平滑して得られ
た直流を、半導体スイッチング素子からなるスイッチン
グ素子のオン・オフにより、高周波の交流に変換して負
荷に供給する電源装置がある。このような電源装置にお
いて入力電流の歪を改善するために入力電流波形を電源
電圧波形と略同一の波形とする回路方式が種々提案され
ている。
【0003】その一つとして米国特許第5313142
号がある。第7図はその従来例回路を示しており、この
従来例回路は、交流電源ACの一端にコンデンサC4
介してインバータ部1の一部に接続してある。インバー
タ部1はコンデンサC4 を介して高周波エネルギを交流
電源AC側に帰還してダイオードブリッジDBを経由し
て交流電源ACとダイオードブリッジDBとの間に接続
してあるインダクタL 1Aに高周波電圧を生じさせ、入力
電圧の全区間でその高周波電圧によりダイオードブリッ
ジDBの出力端に接続してあるコンデンサC2 を充電
し、入力電流が略正弦波となるようにするものである。
【0004】この従来例回路を更に説明すると、インバ
ータ部1は、コンデンサC2 に並列に接続した二つのト
ランジスタQ1 、Q2 の直列回路と、共振用チョークL
2 と、共振用コンデンサC6 とで構成され、負荷として
は放電灯LPをコンデンサC 4 とコンデンサC3 との接
続点と、トランジスタQ1 とトランジスタQ2 との接続
点との間に上記共振用チョークL2 と、帰還用トランス
Tの1次巻線を介して接続している。また放電灯LPは
フィラメントF1 、F2 の非電源側端に始動用として正
特性サーミスタPTCと、コンデンサC7 との直列回路
を接続している。またトランジスタQ1 ,Q2 はトラン
スT1 の帰還巻線W1 ,W2 による自励回路により駆動
され、各トランジスタQ1 ,Q2 のベース回路は抵抗R
3 、コンデンサC9 或いはR4 、コンデンサC10により
構成されている。またトランジスタQ1 のベースには抵
抗R7 、抗R2 、R5 、コンデンサC11、ダイアックQ
3からなる起動回路を通じて起動時にベース電流が供給
されるようになっている。
【0005】インバータ部1の共振ループにはコンデン
サC3 があり、このコンデンサC3の一端にコンデンサ
4 を介して交流電源ACの一端が接続されている。こ
の従来例は共振回路の一部を介してコンデンサC4 で電
源回路に高周波エネルギを供給し、チョークL1Aに高周
波電圧を生じさせダイオードブリッジDBを介してその
高周波電圧にて入力電流歪を改善したものでる。
【0006】つまり図8に示す交流電源ACの電圧波形
(イ)の山部a(脈流波形において)においては、コン
デンサCを介して低周波の交流電源ACの電圧がイ
ンバータ部1のコンデンサCの一端に印加され、ま
た谷部bにおいては、インバータ部1の共振動作により
コンデンサCの一端の電圧が高周波的に反転する
が、その高周波電圧がコンデンサCを介して交流電
源AC側へと帰還させる。その為交流電源ACの山部a
と谷部bとでコンデンサC4がインバータ部1へ関わっ
てくる度合いが変わり、山部aと谷部bとで二つのイン
バータ部1の動作モードが存在することになり、結果負
荷電流の波形が図のような電流波形(ロ)となる。
【0007】この負荷電流波形(ロ)は交流電源AC電
圧の谷部bにてその出力が最大となり、山部aで最小と
なり、交流電源AC電圧に対して逆相似波形となる。こ
のような従来例回路では、電源投入時の突入電流値が高
いという問題があった。同様な回路方式を採用したもの
としては米国特許第5223767号がある。この従来
例は、この従来例は交流電源の一端若しくは交流電源の
整流するダイオードブリッジの出力の一端からインピー
ダンスを介してインバータ部へ接続しており、インバー
タ部の高周波動作をインピーダンスを介して交流電源の
チョークに高周波電圧を発生させ、ダイオードブリッジ
を介して平滑用の電解コンデンサを高周波的に充電し、
交流電源電圧の略全区間で入力電流を流すようにしてい
る。
【0008】更にその他の入力歪を改善する手段として
は米国第4949013号に示されるものがある。この
従来例はダイオードブリッジDBの出力端間に、ダイオ
ードD5 、D6 、放電灯LPのフィラメントF1 を介し
て電源用コンデンサC0 と、インバータ部1のトランジ
スタQ1 ,Q2 の直列回路とを接続している。またダイ
オードD5,D6 の直列回路にはダイオードD7 ,D8
の直列回路を並列に接続しており、ダイオードD5 ,D
6 の接続点とトランジスタQ1 ,Q2 の接続点との間に
は共振用コンデンサC21を、またダイオードD7 ,D8
の接続点とトランジスタQ1,Q2 の接続点との間には
共振用コンデンサC22を、更にダイオードD7 ,D8
接続点とトランジスタQ1 ,Q2 の接続点との間には共
振用コンデンサC23を共振用チョークL1 とトランスR
1 の1次巻線を介して接続してある。
【0009】インバータ部1の共振回路部ははトランジ
スタQ1 ,Q2 の直列回路構成で、カップリング用コン
デンサC20と、共振用チョークL1 と、ダイオードブリ
ッジDBから出力される脈流電圧の山部と谷部で異なる
共振動作となるコンデンサC 21乃至C23とにより構成さ
れる。またトランジスタQ1 の起動用として抵抗R11
12、R13、ダイアックQ3 、コンデンサC24からなる
起動回路により起動され、またトランジスタQ1 ,Q2
のベース・エミッタ回路には放電灯LPとトランジスタ
1 ,Q2 の接続点の間に上記コンデンサC20、チョー
クL1 を介して一次巻線を挿入してあるトランスRK1
の帰還用巻線RK2 、RK3 を接続してあって、この帰
還用巻線RK2 、RK3 の出力により自励発振動作を行
うようになっている。
【0010】放電灯LPは共振用チョークL1 、カップ
リング用コンデンサC20、共振用コンデンサC25による
共振回路により共振動作を行う共振用コンデンサC25
両端に接続されており、その両端に発生する高周波電圧
により点灯する。そのインバータ部1の各部には上述し
たようにダイオードD5 乃至D7 、コンデンサC21乃至
23を介してダイオードブリッジDBから出力される交
流電源ACを整流した脈流電圧が印加されているため
に、その交流電源ACを整流して得た脈流電圧の振幅に
よりインバータ部1の共振動作に影響を及ぼす。その振
幅は交流電源ACを整流して得た脈流電圧の山部と谷部
と移動することから、山部と谷部とで共振動作が変化
し、放電灯LPに流れるランプ電流が異なり、つまり山
部で低く、谷部で高くなり、その間を交流電源ACの正
弦波状に変化することから、ランプ電流波形が図8で示
す負荷電流と同様な波形となる。
【0011】その他の入力電流の歪を改善する手段とし
てはダイオードと電解コンデンサの組み合わせにより、
交流電源を整流した脈流波形の谷部を埋める谷埋め電源
回路が良く知られている。この谷埋め回路を用いた従来
例を図10に示す。この従来例のインバータ部1はスイ
ッチング素子Q10、Q11を直列に接続した直列インバー
タ部で、スイッチング素子Q10に直流カット用のコンデ
ンサC30を介して接続したコンデンサC31とチョークL
10となる直列共振回路を接続し、この直列共振回路の直
列共振動作によりコンデンサC31に並列に接続してある
負荷2に対して高周波電力を供給している。インバータ
部1の谷埋め電源部3はコンデンサCa、ダイオードD
c、コンデンサCbの直列回路をダイオードブリッジD
Bの出力端間に接続し、ダイオードDcとコンデンサC
bの直列回路にダイオードDcとは逆方向にダイオード
Daを並列に接続し、またコンデンサCaと、ダイオー
ドDcの直列回路にダイオードDcとは逆方向にダイオ
ードDbを並列した回路よりなる谷埋め比率が1/2の
谷埋め電源部により構成されている。この谷埋め電源部
3の出力電圧は図11(b)に示すように、交流電源A
CをダイオードブリッジDBで全波整流して得た脈流の
波形の谷部を埋めた形の電源リップルを持った波形とな
る。そのため負荷電流波形は図11(c)に示すような
リップル成分を持った波形となる。この方式においては
力率が改善されるが図11(a)に示すように入力電流
inの波形に多少休止区間があるという問題がある。尚
図11(a)のVinは入力電圧たる交流電源ACの電圧
を示す。
【0012】
【発明が解決しようとする課題】上述したように特徴的
な負荷電流波形を持つ従来例の回路では入力電流波形を
入力電圧の波形の相似波形に近づけると、負荷電流のリ
ップル成分が大きくなるという問題があった。その問題
点を制御回路にて解決しようとすると、交流電源を整流
して得られる脈流波形の谷部と、山部とで発振周波数を
可変させる手段が必要となる。この場合回路構成が複雑
になり、またコスト的にも割り高なものとなってしまう
という問題があった。また発振周波数を変動させること
で、電源装置からのノイズが多くなることが考えられ、
その対策回路が必要となってくという欠点があった。例
えば負荷が放電灯の場合、光出力のリップル成分が大き
いためちらつきとして現れたり、光出力が低下してラン
プ効率が低くなるといった問題があった。
【0013】本発明は上記問題点に鑑みて為されたもの
で、その目的とするところは簡単な回路構成により、入
力電流の歪を改善し、負荷電流のリップルを低減した電
源装置を提供するにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に請求項1の発明では、交流電源と、前記交流電源を整
流する整流部と、前記整流部から出力される脈流電圧を
高周波の交流に変換するインバータ部とを備え、前記イ
ンバータ部の出力に負荷を接続する電源装置において、
前記インバータ部は、交互にオンオフされる第1、第2
のスイッチング素子を直列接続した直列回路を具備し
インダクタ、コンデンサ及び負荷からなる振動回路を上
記スイッチング素子の何れか一方の両端に接続するとと
もに、前記振動回路の一部にインピーダンス素子を介し
て前記交流電源を接続し、前記交流電源と前記インピー
ダンス素子との接続点と前記直列回路との間に第1のダ
イオードを、交流電源側がアノードとなるように接続し
て成り、前記整流部には出力される脈流電圧波形の谷部
区間にインバータ部に電圧を印加する谷埋め電源部を並
列接続し、交流電源電圧と略相似形の交流電源入力電流
を得るようにして成り、前記谷埋め電源部は、整流部の
脈流電圧波形の山部で充電され谷部で放電されるコンデ
ンサと、充放電の制御を行うダイオードとで構成され、
交流電源の脈流電圧のピーク値に対して谷部の電圧のピ
ーク値を2/3とする谷埋め比率を持つことを特徴とす
る。
【0015】請求項2の発明では、交流電源と、前記交
流電源を整流して脈流を得る整流部と、前記整流部から
出力される脈流を高周波の交流に変換するインバータ部
とを備え、前記インバータ部の出力に負荷を接続する電
源装置において、前記インバータ部は、交互にオンオフ
される第1、第2のスイッチング素子を直列接続した直
列回路を具備し、インダクタ、コンデンサ及び負荷から
なる振動回路を上記スイッチング素子の何れか一方の両
端に接続するとともに、前記振動回路の一部にインピー
ダンス素子を介して前記整流部の正極側出力が接続さ
れ、前記整流部と前記インピーダンス素子との接続点と
前記直列回路との間に第1のダイオードを、前記整流部
側がアノードとなるように接続して成り、前記整流部に
は出力される脈流電圧波形の谷部区間にインバータ部に
電圧を印加する谷埋め電源部を並列接続し、交流電源電
圧と略相似形の交流電源入力電流を得るようにして成
り、前記谷埋め電源部は、整流部の脈流電圧波形の山部
で充電され谷部で放電されるコンデンサと、充放電の制
御を行うダイオードとで構成され、交流電源の脈流電圧
のピーク値に対して谷部の電圧のピーク値を2/3とす
る谷埋め比率を持つことを特徴とする。
【0016】請求項3の発明では、谷埋め電源部は、整
流部の正極と負極との間に第1のコンデンサと順方向の
第2のダイオードと第2のコンデンサとの直列回路を接
続し、第2のダイオードと第2のコンデンサの直列回路
に逆方向の第3のダイオードを接続し、第1のコンデン
サと第2のダイオードの直列回路に逆方向の第4のダイ
オードを接続して構成されて成る。
【0017】請求項の発明では、谷埋め電源部は、コ
ンデンサの充電経路に電流制限用の抵抗を直列に挿入し
て成る。
【0018】
【作用】請求項1の発明、請求項2の発明によれば、交
流電源入力電流を交流電源電圧に対して略同一位相の正
弦波形としても、負荷電流波形のピーク値を下げ、交流
電源の脈流電圧の山部、谷部で負荷電流波形のピーク値
を持った略一定の負荷出力を得ることができ、しかも谷
埋め比率を2/3とする谷埋め電源部を用いるため、交
流電源の脈流電圧の谷部と山部との波形のピーク値を略
等しくすることができて、負荷出力をより一層一定化す
ることができる。
【0019】更に請求項の発明によれば、電源投入時
に谷埋め電源部のコンデンサに流れようとする突入電流
を抑えることができる。
【0020】
【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず、基本構成について説明する。基本構成1) 図1は基本構成1の回路を示しており、本回路は交流電
源ACを全波整流するダイオードブリッジDBの出力端
間にインバータ部1のスイッチング素子Q10,Q11
の直列回路と、谷埋め電源部3とを夫々接続してある。
またインバータ部1のスイッチング素子Q10にはチョ
ークLとコンデンサCとの直列共振回路を介し
て負荷2を接続し、この直列共振回路のコンデンサC
と負荷2との接続点又はコンデンサCとチョー
クLとの間に上記ダイオードブリッジDBの入力端
をインピーダンス素子Zを介して接続している。スイッ
チング素子Q10、Q11は制御回路4により交互に高
周波でオン、オフされる。谷埋め電源部3は図10に用
いられている谷埋め電源部3と同じ構成のものを用いて
おり、図2に示す交流電源AC電圧を全波整流して得ら
れるダイオードブリッジDBの出力たる脈流電圧の山部
aの電圧まで電解コンデンサからなるコンデンサCa、
Cbが充電され、その後脈流電圧が所定電圧まで低下す
るとコンデンサCa、Cbの電荷が放電されて脈流電圧
の谷部bを埋める形となる。基本構成1ではコンデンサ
Ca、Cbにより山部aのピーク電圧を1:1で分圧す
る形であるため谷部bのピーク電圧は山部aのピーク電
圧の1/2となる。
【0021】而してインバータ部1はスイッチング素子
10,Q11の交互のオンオフにより図2(a)に示す交
流電源AC電圧と略相似形の入力電流となり、また交流
電源ACの電圧の増減とは逆方向に増減する負荷電流が
流れることになる。そしてその負荷電流波形は図2
(b)のような波形となり、一方谷埋め電源部3の負荷
電流波形は図2(c)に示すような波形となる。
【0022】従って両者の負荷電流波形が合成されるこ
とにより、図2(d)に示すように負荷電流波形のピー
ク値が下がり、しかも交流電源ACの脈流電圧波形の山
部a、谷部bにピークを持つことになり、略一定の負荷
出力が得られることになる。つまり従来例の説明で述べ
たように谷埋め電源部3によりインバータ部1の電源電
圧は図11(b)に示すように交流電源AC電圧の谷部
で低下する電圧波形となるが、インバータ部1は従来例
で説明したように二つの共振動作により交流電源AC電
圧の谷部で負荷出力が最大となるような回路動作を行う
ことから、この相反する二つの回路動作により、図2
(d)に示す負荷電流波形を得ることができるのであ
る。
【0023】(基本構成2本発明の基本構成2は基本構成1 の構成を上述した図7
の従来例に適用したものであって、基本構成2では図7
の従来例に設けてあった電解コンデンサCの代わり
に、基本構成1と同様な構成の谷埋め電源部3を用いた
ものであり、また基本構成1におけるインピーダンス素
子ZをコンデンサCが構成する。
【0024】而して基本構成2ではインバータ部1の入
力電圧波形が谷埋め電源部3により上記の図11(b)
に示すようになる。一方インバータ部1に流れる負荷電
流の波形は上記の図8(或いは図2(b))に示すよう
な波形となるため、基本構成1と同様に合成された負荷
電流波形は図2(d)に示すような波形となる。従って
基本構成2の入力電流波形は交流電源ACの電圧波形と
同位相の正弦波形となり、入力電流歪が改善される。
【0025】(基本構成3基本構成1、2 ではダイオードブリッジDBの入力端を
インピーダンズ素子Z(コンデンサC)を介してイ
ンバータ部1の直列共振回路の一部に接続しているが、
基本構成3ではダイオードブリッジDBの出力端をダイ
オードDを介してインバータ部1のスイッチング素
子Q10,Q11の直列回路と、谷埋め電源部3とを接
続し、ダイオードDとダイオードブリッジDBの出
力端と接続点をインピーダンス素子Zを介してインバー
タ部1の直列共振回路の一部に接続している。
【0026】而して基本構成3においてもインバータ部
1の負荷電流波形と、谷埋め電源部の負荷電流波形と
を合わせた負荷電流波形が図2(d)のようになり、ピ
ーク値が下がり、しかも交流電源ACの脈流電圧波形の
山部a、谷部bにピークを持つことになり、略一定の負
荷出力が得られることになる。 (基本構成4本発明の基本構成4は基本構成3 の構成を上述した図9
の従来例に適用したもので、平滑コンデンサCの代
わりに基本構成1乃至3と同様な谷埋め電源回路からな
る谷埋め電源部を用いている。
【0027】而して基本構成4において、交流電源AC
の脈流電圧波形の山部と、谷部において、共振用コンデ
ンサC21乃至C23が関与し、その結果負荷である放
電灯LPの電流波形は図2(b)に示すような波形とな
る。また谷埋め電源部3によるインバータ部1の入力電
圧は図11(b)に示すようになることから、交流電源
ACの脈流電圧波形の谷部、山部において相反する動作
によって結果的には図2(d)に示すようなランプ電流
波形が得られ、ランプ電流波形のピーク値を抑えること
ができ、波高率の低い波形が得られる。そして入力電流
波形は交流電源ACの電圧波形と同位相の正弦波形とな
り、入力電流歪が改善される。
【0028】(実施例) 上述した基本構成1〜4では 谷埋め電源部3は1/2の
谷埋め比率のものであったが、本実施例では図6(a)
に示すように3つのコンデンサで交流電源ACの脈流電
圧波形のピーク値を3等分する充電回路を2組設け、谷
埋め時にはそれらコンデンサを2個直列接続することに
より、谷埋め比率を2/3とした谷埋め電源部3’を用
いている。この場合交流電源ACの山部、谷部の波形の
瞬時値が略等しくなり、その負荷出力が最も略一定とな
るという特徴がある。尚、谷埋め電源部3’以外は基本
構成1〜4と同様であるのでその説明は省略する。
【0029】また図6(b)に示すように谷埋め電源部
3のコンデンサCa、Cbの充電経路に電流制限用の抵
抗Raを挿入し、その抵抗Raにより電源投入時にコン
デンサCa、Cbに流れようとする突入電流を低減する
ようにしても良い。勿論電流制限用抵抗を図6(b)の
回路に設けても勿論良い。尚、上述の基本構成1〜4
て説明した回路方式以外にも同様な負荷特性を有する回
路方式においても同様に谷埋め電源部を設けて同様な効
果を得るようにしても良い。また負荷としては放電灯以
外であっても良く、実施例に特に限定されるものではな
い。
【0030】
【発明の効果】請求項1の発明、請求項2の発明は上述
のように構成してあるので、交流電源入力電流を交流電
源電圧に対して略同一位相の正弦波形としても、負荷電
流波形のピーク値を下げ、交流電源の脈流電圧の山部、
谷部で負荷電流波形のピーク値を持った略一定の負荷出
力を得ることができ、しかも簡単な回路構成で実現でき
るという効果がある。そのうえ、谷埋め比率を2/3と
する谷埋め電源部を用いるため、交流電源の脈流電圧の
谷部と山部との波形のピーク値を略等しくすることがで
きて、負荷出力をより一層一定化することができる。
【0031】更に請求項の発明は、電源投入時に谷埋
め電源部のコンデンサに流れようとする突入電流を電流
制限用抵抗で抑えることができる。
【図面の簡単な説明】
【図1】本発明の基本構成1の回路構成図である。
【図2】同上の動作説明用波形図である。
【図3】本発明の基本構成2の具体回路図である。
【図4】本発明の基本構成3の回路構成図である。
【図5】本発明の基本構成4の具体回路図である。
【図6】(a)は本実施例の谷埋め電源部の回路図であ
る。 (b)は本実施例の谷埋め電源部の他の例の回路図であ
る。
【図7】従来例の具体回路図である。
【図8】同上の動作説明用波形図である。
【図9】別の従来例の具体回路図である。
【図10】他の従来例の回路構成図である。
【図11】同上の動作説明用波形図である。
【符号の説明】
1 インバータ部 2 負荷 3 谷埋め電源部 4 制御回路 L チョーク C コンデンサ Z インピーダンス素子 Q10,Q11 スイッチング素子 DB ダイオードブリッジ AC 交流電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−276756(JP,A) 特開 平5−56660(JP,A) 特開 平5−56659(JP,A) 特開 平6−315272(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/06 H02M 7/538 H05B 41/282

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】交流電源と、前記交流電源を整流する整流
    部と、前記整流部から出力される脈流電圧を高周波の交
    流に変換するインバータ部とを備え、前記インバータ部
    の出力に負荷を接続する電源装置において、前記インバ
    ータ部は、交互にオンオフされる第1、第2のスイッチ
    ング素子を直列接続した直列回路を具備し、インダク
    タ、コンデンサ及び負荷からなる振動回路を上記スイッ
    チング素子の何れか一方の両端に接続するとともに、前
    記振動回路の一部にインピーダンス素子を介して前記交
    流電源を接続し、前記交流電源と前記インピーダンス素
    子との接続点と前記直列回路との間に第1のダイオード
    を、交流電源側がアノードとなるように接続して成り、
    前記整流部には出力される脈流電圧波形の谷部区間にイ
    ンバータ部に電圧を印加する谷埋め電源部を並列接続
    し、交流電源電圧と略相似形の交流電源入力電流を得る
    ようにして成り、前記谷埋め電源部は、整流部の脈流電
    圧波形の山部で充電され谷部で放電されるコンデンサ
    と、充放電の制御を行うダイオードとで構成され、交流
    電源の脈流電圧のピーク値に対して谷部の電圧のピーク
    値を2/3とする谷埋め比率を持つことを特徴とする電
    源装置。
  2. 【請求項2】交流電源と、前記交流電源を整流して脈流
    を得る整流部と、前記整流部から出力される脈流を高周
    波の交流に変換するインバータ部とを備え、前記インバ
    ータ部の出力に負荷を接続する電源装置において、前記
    インバータ部は、交互にオンオフされる第1、第2のス
    イッチング素子を直列接続した直列回路を具備し、イン
    ダクタ、コンデンサ及び負荷からなる振動回路を上記ス
    イッチング素子の何れか一方の両端に接続するととも
    に、前記振動回路の一部にインピーダンス素子を介して
    前記整流部の正極側出力が接続され、前記整流部と前記
    インピーダンス素子との接続点と前記直列回路との間に
    第1のダイオードを、前記整流部側がアノードとなるよ
    うに接続して成り、前記整流部には出力される脈流電圧
    波形の谷部区間にインバータ部に電圧を印加する谷埋
    源部を並列接続し、交流電源電圧と略相似形の交流電
    源入力電流を得るようにして成り、前記谷埋め電源部
    は、整流部の脈流電圧波形の山部で充電され谷部で放電
    されるコンデンサと、充放電の制御を行うダイオードと
    で構成され、交流電源の脈流電圧のピーク値に対して谷
    部の電圧のピーク値を2/3とする谷埋め比率を持つ
    とを特徴とする電源装置。
  3. 【請求項3】谷埋め電源部は、整流部の正極と負極との
    間に第1のコンデンサと順方向の第2のダイオードと第
    2のコンデンサとの直列回路を接続し、第2のダイオー
    ドと第2のコンデンサの直列回路に逆方向の第3のダイ
    オードを接続し、第1のコンデンサと第2のダイオード
    の直列回路に逆方向の第4のダイオードを接続して構成
    されて成ることを特徴とする請求項1又は2記載の電源
    装置。
  4. 【請求項4】谷埋め電源部は、コンデンサの充電経路に
    電流制限用の抵抗を直列に挿入して成ることを特徴とす
    る請求項1又は2記載の電源装置
JP29185594A 1994-11-25 1994-11-25 電源装置 Expired - Fee Related JP3394827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29185594A JP3394827B2 (ja) 1994-11-25 1994-11-25 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29185594A JP3394827B2 (ja) 1994-11-25 1994-11-25 電源装置

Publications (2)

Publication Number Publication Date
JPH08149849A JPH08149849A (ja) 1996-06-07
JP3394827B2 true JP3394827B2 (ja) 2003-04-07

Family

ID=17774300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29185594A Expired - Fee Related JP3394827B2 (ja) 1994-11-25 1994-11-25 電源装置

Country Status (1)

Country Link
JP (1) JP3394827B2 (ja)

Also Published As

Publication number Publication date
JPH08149849A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP3805927B2 (ja) 交流電圧調整器
JP3394827B2 (ja) 電源装置
JPH0588067B2 (ja)
JP3336134B2 (ja) 電源装置
JPH0731153A (ja) 電力変換装置
JP3402923B2 (ja) 電源装置
JP3587918B2 (ja) 直流電源装置
JP3332295B2 (ja) 電源装置
JP3016831B2 (ja) インバータ装置
JP3427238B2 (ja) インバータ装置
JP3404880B2 (ja) インバータ装置
JP3332296B2 (ja) 電源装置
JP3125334B2 (ja) 放電灯点灯装置
JP3332297B2 (ja) 電源装置
JP3400592B2 (ja) 電源装置
JP3614011B2 (ja) インバータ装置
JP3400594B2 (ja) 電源装置
JP3498528B2 (ja) 電源装置
JP3319882B2 (ja) 放電灯点灯装置
JPH04133297A (ja) 電源装置
JP3402922B2 (ja) 電源装置
JP3245954B2 (ja) 電源回路
JPH04261359A (ja) 電力変換装置
JPH0570392B2 (ja)
JPH10285934A (ja) 電源装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees