JP3346581B2 - パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム - Google Patents
パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステムInfo
- Publication number
- JP3346581B2 JP3346581B2 JP54107598A JP54107598A JP3346581B2 JP 3346581 B2 JP3346581 B2 JP 3346581B2 JP 54107598 A JP54107598 A JP 54107598A JP 54107598 A JP54107598 A JP 54107598A JP 3346581 B2 JP3346581 B2 JP 3346581B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- error
- power
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 28
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 29
- 239000013643 reference control Substances 0.000 title description 3
- 238000012937 correction Methods 0.000 claims abstract description 47
- 238000007493 shaping process Methods 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 claims abstract description 10
- 230000001934 delay Effects 0.000 claims abstract 3
- 230000008859 change Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 26
- 230000004044 response Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はパワー・スイッチング・ステージによるパル
ス変調信号のパワー増幅に関する。本発明は、デジタル
信号からアナログパワーへの改善された直接変換に有利
に使用可能である。応用例はデジタル・オーディオパワ
ーの直接変換およびデジタル領域から制御される一般的
直流−直流または直流−交流パワー変換システムであ
る。
ス変調信号のパワー増幅に関する。本発明は、デジタル
信号からアナログパワーへの改善された直接変換に有利
に使用可能である。応用例はデジタル・オーディオパワ
ーの直接変換およびデジタル領域から制御される一般的
直流−直流または直流−交流パワー変換システムであ
る。
背景 パワー・スイッチング・ステージに基づいたパワー増
幅の利点についてはよく知られている。効率が高いこと
は幾つかの利点を提供する。すなわち、最小重量と最小
体積、より高いパワー・ハンドリング能力、および、改
善された信頼性である。スイッチング・パワー増幅にお
ける基本的要素は変調器、パワー・スイッチング・ステ
ージ、および変調された信号を再構成するための復調フ
ィルタである。パワー・スイッチング・ステージの非直
線性は、パワー・スイッチング・ステージによる後続す
るパワー変換全体を通じて変調器の性能を維持すること
の重大な障害となる。この問題は基本的なものであり、
アナログPWMとしてアナログ変調を使用すること、また
は、直接的なデジタルPCM−PWM変換としてデジタル変調
を使用することと無関係である。
幅の利点についてはよく知られている。効率が高いこと
は幾つかの利点を提供する。すなわち、最小重量と最小
体積、より高いパワー・ハンドリング能力、および、改
善された信頼性である。スイッチング・パワー増幅にお
ける基本的要素は変調器、パワー・スイッチング・ステ
ージ、および変調された信号を再構成するための復調フ
ィルタである。パワー・スイッチング・ステージの非直
線性は、パワー・スイッチング・ステージによる後続す
るパワー変換全体を通じて変調器の性能を維持すること
の重大な障害となる。この問題は基本的なものであり、
アナログPWMとしてアナログ変調を使用すること、また
は、直接的なデジタルPCM−PWM変換としてデジタル変調
を使用することと無関係である。
従来の技術においては、一般に、この種の非理想的動
作の補償は、種々のフィード・バック制御方法を用いて
試みられた。米国特許第4724396号および米国特許第552
1549号が、特定の用途としてオーディオ・パワー増幅を
用いたこの方法の例を開示している。ただし、線形フィ
ード・バック制御方法は低い周波数のアナログ基準を必
要とする。個別のD/Aコンバータを一切必要としないと
いう点でパワー変換を簡略化するためには、デジタル・
ソースからのより直接的なパワー変換が望ましい。さら
に、アナログ変調回路と搬送波生成器が不要である。国
際特許出願WO92/11699号および国際特許出願WO97/37433
号は、デジタル・デジタルパワー増幅のためのデジタル
PCM−PWM変換に改良された方法を開示している。実際に
は、これらのシステムは実施が容易でない。というの
は、パワー・スイッチング変換に含まれる基本的エラー
・ソースの補償措置がとられていないからである。デジ
タル・ソースを参照基準とするデジタル・フィード・バ
ック制御の応用例は、フィード・バック経路にアナログ
−デジタル・コンバータが必要であるという点で複雑で
ある。このため通常のフィード・バック制御は非実用的
である。
作の補償は、種々のフィード・バック制御方法を用いて
試みられた。米国特許第4724396号および米国特許第552
1549号が、特定の用途としてオーディオ・パワー増幅を
用いたこの方法の例を開示している。ただし、線形フィ
ード・バック制御方法は低い周波数のアナログ基準を必
要とする。個別のD/Aコンバータを一切必要としないと
いう点でパワー変換を簡略化するためには、デジタル・
ソースからのより直接的なパワー変換が望ましい。さら
に、アナログ変調回路と搬送波生成器が不要である。国
際特許出願WO92/11699号および国際特許出願WO97/37433
号は、デジタル・デジタルパワー増幅のためのデジタル
PCM−PWM変換に改良された方法を開示している。実際に
は、これらのシステムは実施が容易でない。というの
は、パワー・スイッチング変換に含まれる基本的エラー
・ソースの補償措置がとられていないからである。デジ
タル・ソースを参照基準とするデジタル・フィード・バ
ック制御の応用例は、フィード・バック経路にアナログ
−デジタル・コンバータが必要であるという点で複雑で
ある。このため通常のフィード・バック制御は非実用的
である。
国際特許出願公告EP758164は、局部的にパワー・スイ
ッチング・ステージを使用するフィード・バック方法を
開示している。この場合には、パワー・ステージ出力が
フィード・バックされ、パルス幅変調入力と合計され
る。結果として得られる信号はパワー・スイッチング・
ステージを駆動するために用いられる。ただし、補償効
果は限られ、すべてのエラー・ソースに向けた改良を制
御することは困難である。
ッチング・ステージを使用するフィード・バック方法を
開示している。この場合には、パワー・ステージ出力が
フィード・バックされ、パルス幅変調入力と合計され
る。結果として得られる信号はパワー・スイッチング・
ステージを駆動するために用いられる。ただし、補償効
果は限られ、すべてのエラー・ソースに向けた改良を制
御することは困難である。
結論として、非直線性のあらゆるソースおよびパワー
・スイッチング増幅ステージにおけるノイズを除去する
ための簡単かつ効果的な手段を組み込んだパルス変調信
号の一般的パワー増幅に関する発明は従来技術では一切
存在しない。
・スイッチング増幅ステージにおけるノイズを除去する
ための簡単かつ効果的な手段を組み込んだパルス変調信
号の一般的パワー増幅に関する発明は従来技術では一切
存在しない。
したがって、本発明の主目的は、パルス変調された信
号の改善されたパワー増幅を可能にすることにある。そ
の際、出力までの後続のすべてのエレメントを通じて変
調器の性能を維持できるように、パワー・ステージおよ
び復調フィルタに関係するすべてのエラー・ソースが除
去される。本発明の他の目的は、パワーステージの非直
線性、電源の変動、および、あらゆる他の非理想的要素
の影響を受けない、実用的なデジタルPCM−パワー変換
システムを提供することにある。
号の改善されたパワー増幅を可能にすることにある。そ
の際、出力までの後続のすべてのエレメントを通じて変
調器の性能を維持できるように、パワー・ステージおよ
び復調フィルタに関係するすべてのエラー・ソースが除
去される。本発明の他の目的は、パワーステージの非直
線性、電源の変動、および、あらゆる他の非理想的要素
の影響を受けない、実用的なデジタルPCM−パワー変換
システムを提供することにある。
発明の概要 請求項１と２によれば、本発明の諸目的は、パルス変
調器とパワー・スイッチング増幅ステージとの間に補正
ユニットを導入することによって達成される。補正ユニ
ットは、パルス・エッジにおけるパルス幅調整による補
償を提供する。結果として得られるパワー・スイッチン
グ・ステージ出力が、歪み、ノイズ、その他のあらゆる
望ましくない寄与要因を含まないように、幅調整は「事
前変形」効果を持つように制御される。
調器とパワー・スイッチング増幅ステージとの間に補正
ユニットを導入することによって達成される。補正ユニ
ットは、パルス・エッジにおけるパルス幅調整による補
償を提供する。結果として得られるパワー・スイッチン
グ・ステージ出力が、歪み、ノイズ、その他のあらゆる
望ましくない寄与要因を含まないように、幅調整は「事
前変形」効果を持つように制御される。
請求項３によれば、本発明の好ましい一実施態様は、
補正ユニットにおけるパルス幅調整がエラー信号入力の
関数である点で独特である。これは、結果として得られ
る制御システムが線形であり、したがって、システムの
設計および最適化が簡略化され、性能の改善が制御可能
である点で有利である。
補正ユニットにおけるパルス幅調整がエラー信号入力の
関数である点で独特である。これは、結果として得られ
る制御システムが線形であり、したがって、システムの
設計および最適化が簡略化され、性能の改善が制御可能
である点で有利である。
請求項４によれば、パルス基準制御システムは、以下
の基本エレメントを備える。
の基本エレメントを備える。
＊ パルス変調信号を受け取る入力端子。
＊ 制御入力によって制御される個別のパルスのエッジ
の遅延を補正するための手段を備えた補正ユニット。
の遅延を補正するための手段を備えた補正ユニット。
＊ 補償を用いる状態フィード・バック。
＊ 最適エラー推定が得られるようにパルス化された基
準入力を修正する基準−整形ブロック。
準入力を修正する基準−整形ブロック。
＊ エラー信号を生成する差分ブロックおよびこのエラ
ーを整形する補償装置。
ーを整形する補償装置。
本発明は、補正ユニットに含まれる制御機能の実現に
関して種々の実施態様を含む。請求項６ないし10によれ
ば、本発明は、オーディオ・パワー増幅に適する改善さ
れたデジタル−アナログ・パワー変換に関して種々の有
利な実施態様を含む。
関して種々の実施態様を含む。請求項６ないし10によれ
ば、本発明は、オーディオ・パワー増幅に適する改善さ
れたデジタル−アナログ・パワー変換に関して種々の有
利な実施態様を含む。
本発明はパルス変調入力信号の改善された増幅のため
の根本的に新規な制御方法である。本発明はアナログま
たはデジタル領域において変調されたあらゆるパルス変
調入力と共に使用可能であり、かつ品質が制御可能なパ
ルス化パワー信号が必要とされるあらゆる負荷にフィー
ドすることができるので、その応用範囲は非常に広い。
最後に、本発明の原理は、パワー変換に際して導入され
るあらゆる妨害に関係なく、出力が入力の定数倍となる
ように、パルス化された基準の完全な再現を実現するこ
とができる。
の根本的に新規な制御方法である。本発明はアナログま
たはデジタル領域において変調されたあらゆるパルス変
調入力と共に使用可能であり、かつ品質が制御可能なパ
ルス化パワー信号が必要とされるあらゆる負荷にフィー
ドすることができるので、その応用範囲は非常に広い。
最後に、本発明の原理は、パワー変換に際して導入され
るあらゆる妨害に関係なく、出力が入力の定数倍となる
ように、パルス化された基準の完全な再現を実現するこ
とができる。
図面の簡単な説明 次に示す図面を参照して、本発明についてさらに説明
する。
する。
第１図は、当技術分野で周知のアナログまたはデジタ
ル入力に基づくパワー増幅の原理を示す。
ル入力に基づくパワー増幅の原理を示す。
第２図はデジタル・パルス変調に基づくパワー変換の
方法を示す。この手法は当技術分野で周知である。
方法を示す。この手法は当技術分野で周知である。
第３図は本発明の一般的なモデルを示す。
第４図は、パワーステージからの状態フィード・バッ
クに基づく二重入力パルス基準制御方法に関する本発明
の好ましい実施形態を示す。
クに基づく二重入力パルス基準制御方法に関する本発明
の好ましい実施形態を示す。
第５図は、パルス・エッジ遅延エラー補正方法に関す
る本発明の種々の実施形態を示す。
る本発明の種々の実施形態を示す。
第６図は、パルスの両縁に操作を加えることにより好
都合な線形制御関数を実施するエッジ遅延補正ユニット
の実装に関する本発明の好ましい一実施形態の原理を示
す。
都合な線形制御関数を実施するエッジ遅延補正ユニット
の実装に関する本発明の好ましい一実施形態の原理を示
す。
第７図は、両側エッジ遅延補正ユニットの好ましい一
実装のシステム・ブロック図を示す。
実装のシステム・ブロック図を示す。
第８図はオーディオ用デジタル−パワー変換システム
に関する本発明の有利な応用例を示す。この場合、基準
整形ブロックＲは１であり、フィード・バック・ブロッ
クＡは一定減衰特性を有する。
に関する本発明の有利な応用例を示す。この場合、基準
整形ブロックＲは１であり、フィード・バック・ブロッ
クＡは一定減衰特性を有する。
第９図は第８図に示す本発明の有利な応用例の線形モ
デルを示す。このモデルはこの応用例に適した補償装置
を定義する。
デルを示す。このモデルはこの応用例に適した補償装置
を定義する。
第10図は、オーディオ用デジタル−パワー変換システ
ムに関する本発明のさらに他の有利な実施形態を示す。
この場合、基準整形ブロックおよびフィード・バック・
ブロックはエラー推定を改善するための一次特性を有す
る。
ムに関する本発明のさらに他の有利な実施形態を示す。
この場合、基準整形ブロックおよびフィード・バック・
ブロックはエラー推定を改善するための一次特性を有す
る。
第11図は、オーディオ用デジタル−パワー変換システ
ムに関する本発明のさらに他の有利な実施形態を示す。
この場合、エラー補正に広域フィード・バック・ソース
が用いられる。
ムに関する本発明のさらに他の有利な実施形態を示す。
この場合、エラー補正に広域フィード・バック・ソース
が用いられる。
第12図は第８図の好ましい実施形態の好ましい一設計
手法の制御ループ特性を示す。
手法の制御ループ特性を示す。
第13図は第８図の好ましい実施形態の好ましい設計方
法の閉ループ・システム特性を示す。
法の閉ループ・システム特性を示す。
第14図は、パワー・スイッチング・ステージにおける
決定論的パルス・タイミング・エラー・ソースを対象と
するエラー補正のシミュレーションの結果を示す。本発
明のこの実施形態の例は歪みを大幅に軽減する。
決定論的パルス・タイミング・エラー・ソースを対象と
するエラー補正のシミュレーションの結果を示す。本発
明のこの実施形態の例は歪みを大幅に軽減する。
第15図は電源変動の影響のシミュレーションを示す。
本発明の代表的な実施形態は、このエラーソースに起因
する相互変調を除去する。
本発明の代表的な実施形態は、このエラーソースに起因
する相互変調を除去する。
詳細な説明 本発明をよく理解するにはパルス変調信号をパワーレ
ベルまで増幅する場合の基本的な物理的限界について検
討することが望ましい。殆どの問題は、変調器からくる
パルスの増幅を受け持つパワー・スイッチング・ステー
ジに関係する。エラー・ソースをパルス・タイミング・
エラー（PTE）とパルス振幅エラー（PAE）に分割するこ
とが望ましい。パルス・タイミング・エラーの原因を次
に示す。
ベルまで増幅する場合の基本的な物理的限界について検
討することが望ましい。殆どの問題は、変調器からくる
パルスの増幅を受け持つパワー・スイッチング・ステー
ジに関係する。エラー・ソースをパルス・タイミング・
エラー（PTE）とパルス振幅エラー（PAE）に分割するこ
とが望ましい。パルス・タイミング・エラーの原因を次
に示す。
＊ ターン・オフおよびターン・オンからパワー・スイ
ッチング・ステージの出力における実際の遷移までの遅
延は、ターン・オンとターン・オフの場合で異なる。こ
の種の遅延はパワースイッチの物理的性質およびこの種
のスイッチを駆動するハードウェアにおける種々のパラ
メータに依存する。
ッチング・ステージの出力における実際の遷移までの遅
延は、ターン・オンとターン・オフの場合で異なる。こ
の種の遅延はパワースイッチの物理的性質およびこの種
のスイッチを駆動するハードウェアにおける種々のパラ
メータに依存する。
＊ ターン・オフとスイッチング間隔におけるその次の
ターン・オンとの間の遅延。
ターン・オンとの間の遅延。
＊ 理論的に要求される無限に速いスイッチングとは違
って有限な立上り時間および立下り時間。
って有限な立上り時間および立下り時間。
パルス振幅エラー（PAE）の主要原因を次に示す。
＊ パワー・スイッチング・ステージへ給電する電源か
らのノイズ。あらゆる電源リプルまたはノイズは変調済
みオーディオ信号と相互変調する。パワー・スイッチン
グ・ステージの電源除去比（PSRR）は0dBである。
らのノイズ。あらゆる電源リプルまたはノイズは変調済
みオーディオ信号と相互変調する。パワー・スイッチン
グ・ステージの電源除去比（PSRR）は0dBである。
＊ パワースイッチの有限なインピーダンス。
＊ 結果として得られるパルス・パワー信号の高周波共
振遷移。
振遷移。
非理想的変調および非理想的復調に関する追加のエラ
ー・ソースがある。復調フィルタ・エラーはさらなる歪
みを導入することもあり得る。磁気コア材料が理想通り
でないためである。また、フィルタは全出力インピーダ
ンスを増大する。したがって、負荷インピーダンスが変
化すれば周波数応答に歪を生じる。
ー・ソースがある。復調フィルタ・エラーはさらなる歪
みを導入することもあり得る。磁気コア材料が理想通り
でないためである。また、フィルタは全出力インピーダ
ンスを増大する。したがって、負荷インピーダンスが変
化すれば周波数応答に歪を生じる。
第１図は当技術分野で周知のアナログ・パルス変調技
法に基づくパワー増幅を実現する方法を示す。変調器出
力はパワー・スイッチング・ステージに供給され、その
ステージの出力は復調されて、負荷に供給される。アナ
ログ入力を基準とする線形制御システムは、前述のエラ
ーの影響が最小限になるように、パワー変換に含まれる
エラーを最小限にする働きをする。デジタル入力は、制
御システムへの入力として働くアナログ入力を生成する
ために別のD/Aコンバータを必要とする。第２図は、同
様に従来技術で周知のデジタル・パルス変調技法を用い
たデジタルからアナログへの直接パワー変換に必要な簡
略化された望ましいシステムを示す。デジタル基準源と
比較できるようにするためにはアナログ／デジタル・コ
ンバータが必要となるので、エラー・フィード・バック
制御の適用は複雑である。このため性能と複雑さが損な
われ、非実用的である。
法に基づくパワー増幅を実現する方法を示す。変調器出
力はパワー・スイッチング・ステージに供給され、その
ステージの出力は復調されて、負荷に供給される。アナ
ログ入力を基準とする線形制御システムは、前述のエラ
ーの影響が最小限になるように、パワー変換に含まれる
エラーを最小限にする働きをする。デジタル入力は、制
御システムへの入力として働くアナログ入力を生成する
ために別のD/Aコンバータを必要とする。第２図は、同
様に従来技術で周知のデジタル・パルス変調技法を用い
たデジタルからアナログへの直接パワー変換に必要な簡
略化された望ましいシステムを示す。デジタル基準源と
比較できるようにするためにはアナログ／デジタル・コ
ンバータが必要となるので、エラー・フィード・バック
制御の適用は複雑である。このため性能と複雑さが損な
われ、非実用的である。
本発明の新規な原理を第３図の全体ブロック図に示
す。変調器は、補償されたパルス信号vcを生成するため
に、パルス変調信号vrを補正するまたは「事前変形」す
る補正ユニットに供給され、その結果として、後続のパ
ワー変換および復調に含まれる非理想的な挙動が除かれ
る。これは、各パルス・エッジにおけるパルス・エッジ
遅延によって実施され、その遅延は補正ユニットに供給
される入力制御信号veによって制御される。この方法を
今後、パルス・エッジ遅延エラー補正（PEDEC）と称す
る。
す。変調器は、補償されたパルス信号vcを生成するため
に、パルス変調信号vrを補正するまたは「事前変形」す
る補正ユニットに供給され、その結果として、後続のパ
ワー変換および復調に含まれる非理想的な挙動が除かれ
る。これは、各パルス・エッジにおけるパルス・エッジ
遅延によって実施され、その遅延は補正ユニットに供給
される入力制御信号veによって制御される。この方法を
今後、パルス・エッジ遅延エラー補正（PEDEC）と称す
る。
本発明はパルス変調入力信号の改善された増幅のため
の根本的に新規な制御方法である。本発明は、アナログ
またはデジタル領域で変調されたあらゆるパルス変調入
力に使用可能であり、かつ品質が制御可能なパルス化さ
れたパワー信号が必要なあらゆる負荷に供給できるとい
う点で応用範囲が広い。本発明は次に示す２つの基本的
な事実に依拠している。
の根本的に新規な制御方法である。本発明は、アナログ
またはデジタル領域で変調されたあらゆるパルス変調入
力に使用可能であり、かつ品質が制御可能なパルス化さ
れたパワー信号が必要なあらゆる負荷に供給できるとい
う点で応用範囲が広い。本発明は次に示す２つの基本的
な事実に依拠している。
＊ パルス変調器が非常に高品質のパルス化された波形
を生成可能であり、この種の波形は制御システム用の基
準として使用可能である。
を生成可能であり、この種の波形は制御システム用の基
準として使用可能である。
＊ パワー・スイッチング変換に含まれるすべてのエラ
ー・ソース（PAEまたはPTE）はパルス幅調整（パルス再
タイミング）によって補正可能であり、すべてのエラー
ソースを完全に除去するにはごく僅かなパルス・エッジ
の幅調整だけが必要である。
ー・ソース（PAEまたはPTE）はパルス幅調整（パルス再
タイミング）によって補正可能であり、すべてのエラー
ソースを完全に除去するにはごく僅かなパルス・エッジ
の幅調整だけが必要である。
エッジ補正は、第５図に概念的に示すように、片側ま
たは両側エッジ補正を用いて実施可能である。片側エッ
ジ補正と両側エッジ補正のどちらを選択するかは変調方
法のタイプには無関係である。エッジ制御は両方とも効
率的な補正を可能にし、さらに、実施戦略が簡単であ
る。次に、本発明のこの形態においては両側エッジ補正
に焦点を絞って説明する。
たは両側エッジ補正を用いて実施可能である。片側エッ
ジ補正と両側エッジ補正のどちらを選択するかは変調方
法のタイプには無関係である。エッジ制御は両方とも効
率的な補正を可能にし、さらに、実施戦略が簡単であ
る。次に、本発明のこの形態においては両側エッジ補正
に焦点を絞って説明する。
本発明の好ましい一実施形態を第４図に示す。二重入
力パルス基準フィード・バック制御システムは以下のも
のを備える。
力パルス基準フィード・バック制御システムは以下のも
のを備える。
＊ パルス変調基準信号vrが供給される入力端子。
＊ 個別パルス・エッジの遅延を制御し、補正された出
力パルス信号vcを生成する手段を備えた補正ユニット
（PEDECユニット）。
力パルス信号vcを生成する手段を備えた補正ユニット
（PEDECユニット）。
＊ パワー・ステージ・ブロックからの補償を含む状態
フィード・バック・ブロックＡ。
フィード・バック・ブロックＡ。
＊ 任意装備の基準整形ブロックＲ。
＊ エラー情報を引き出すための減算ユニット。
＊ 前記エラーを整形し、整形されたエラーveを補正ユ
ニットに供給する補償装置Ｃ。
ニットに供給する補償装置Ｃ。
補正ユニットは種々の線形方法および非線形方法によ
り実現可能である。PEDECユニットの実現に関する本発
明の特に有利な実施形態について以下に記述する。PEDE
Cユニットへの制御エラー信号veで、各スイッチング・
サイクルの後で、制御信号入力veに比例するパルス幅Δ
twの有効な変化を実現するのが有利なことが実証されて
いる。
り実現可能である。PEDECユニットの実現に関する本発
明の特に有利な実施形態について以下に記述する。PEDE
Cユニットへの制御エラー信号veで、各スイッチング・
サイクルの後で、制御信号入力veに比例するパルス幅Δ
twの有効な変化を実現するのが有利なことが実証されて
いる。
単一スイッチング・サイクル内におる平均化により、パ
ルス幅の増分ΔtwとPEDECユニット出力の平均値の対応
する変化Δｃとの間の関係を確立することができる。
以下では話を簡単にするために、PEDECユニット出力パ
ルスの振幅が１であると仮定する。Δtwに対するΔｃ
の関係は次式の通りである。
ルス幅の増分ΔtwとPEDECユニット出力の平均値の対応
する変化Δｃとの間の関係を確立することができる。
以下では話を簡単にするために、PEDECユニット出力パ
ルスの振幅が１であると仮定する。Δtwに対するΔｃ
の関係は次式の通りである。
ここで、ｄは現スイッチング・サイクル内のデューティ
・サイクルであり、tsはスイッチング期間である。した
がって、次式が成立する。
・サイクルであり、tsはスイッチング期間である。した
がって、次式が成立する。
（１）と（３）を組み合わせることにより、次に示す線
形制御関数が得られる。
形制御関数が得られる。
この好ましい線形制御関数は、コントローラの設計を簡
略化し、たとえば、非線形制御関数を用いるのに比べ
て、制御可能な特性の改善を図ることができる点で有利
である。
略化し、たとえば、非線形制御関数を用いるのに比べ
て、制御可能な特性の改善を図ることができる点で有利
である。
本発明の好ましい一実施形態は、（４）式を実現する
両側補正ユニットの実装が簡単である点で独特である。
この方法を第６図に示す。線形制御関数は基準信号vrの
積分によって実現され、その結果として信号viが生成さ
れる。修正された基準信号と制御信号veとの間の比較に
より、パルス・エッジが幅調整される。第６図から次式
が得られる。
両側補正ユニットの実装が簡単である点で独特である。
この方法を第６図に示す。線形制御関数は基準信号vrの
積分によって実現され、その結果として信号viが生成さ
れる。修正された基準信号と制御信号veとの間の比較に
より、パルス・エッジが幅調整される。第６図から次式
が得られる。
ここで、（＾）は、PEDECユニットを通過した後の、補
正済み変数を示す。
正済み変数を示す。
すべてのパルス振幅が１に正規化されるものと仮定す
る。この好ましい実施例において、kwは（１）に定義さ
れるように、次式で表される。
る。この好ましい実施例において、kwは（１）に定義さ
れるように、次式で表される。
両側エッジ補正の提案された実施例では、次の等価制御
利得が得られる。
利得が得られる。
第７図は、両側エッジ補正方法の好ましい実施例を示
す。この方法は非常に簡単で、直接的である。
す。この方法は非常に簡単で、直接的である。
この好ましい解決方法で最適の制御を得るには、パル
スはある最小幅でなければならない。最適性能を得るた
めの最小パルス幅は、変調指数Ｍおよびスイッチング期
間tsと次に示す関係がある。
スはある最小幅でなければならない。最適性能を得るた
めの最小パルス幅は、変調指数Ｍおよびスイッチング期
間tsと次に示す関係がある。
パルス幅および最大変調指数Mmaxに関するこの制限条
件は基本的な限界を意味しない。というのは、補正がこ
の限界を超えてもなお部分的に作用するからである。一
般に、制限付き補正範囲だけが必要とされるので、t0は
tsより１桁又はそれ以下であることが好ましい。
件は基本的な限界を意味しない。というのは、補正がこ
の限界を超えてもなお部分的に作用するからである。一
般に、制限付き補正範囲だけが必要とされるので、t0は
tsより１桁又はそれ以下であることが好ましい。
本発明は、本発明の応用例、特に、デジタルからアナ
ログへのパワー変換に関して幾つかの実施形態を含む。
好ましい一実施形態を第８図のシステムに示す。PEDEC
を当技術分野で周知の高性能デジタル・パルス幅変調方
法（PCM−PWM方法）の１つと組み合わせて用いることに
より、信号は、主音声経路全体を通じて、デジタルまた
はパルス化された状態のままである。このシステムでは
デジタル変調器によって排他的に制御されるので、アナ
ログ・パルス変調用の一切のアナログ変調器または搬送
波生成器を必要としない。本発明のこの特定の実施形態
において、状態フィード・バックはパワー・スイッチン
グ・ステージ出力vpからの電圧フィード・バックであ
る。フィード・バック経路補償装置は単なる減衰であ
り、補償装置ブロックＣ（ｓ）は線形フィルタである。
この特定の実施形態の簡単なコントローラ構造にもかか
わらず、本システムは、システム性能の非常に強力かつ
柔軟な制御を導入する。
ログへのパワー変換に関して幾つかの実施形態を含む。
好ましい一実施形態を第８図のシステムに示す。PEDEC
を当技術分野で周知の高性能デジタル・パルス幅変調方
法（PCM−PWM方法）の１つと組み合わせて用いることに
より、信号は、主音声経路全体を通じて、デジタルまた
はパルス化された状態のままである。このシステムでは
デジタル変調器によって排他的に制御されるので、アナ
ログ・パルス変調用の一切のアナログ変調器または搬送
波生成器を必要としない。本発明のこの特定の実施形態
において、状態フィード・バックはパワー・スイッチン
グ・ステージ出力vpからの電圧フィード・バックであ
る。フィード・バック経路補償装置は単なる減衰であ
り、補償装置ブロックＣ（ｓ）は線形フィルタである。
この特定の実施形態の簡単なコントローラ構造にもかか
わらず、本システムは、システム性能の非常に強力かつ
柔軟な制御を導入する。
好ましい線形制御関数は性能最適化に大きい融通性を
与える。PEDEC制御システム設計の一例について次に規
定する。補償装置は、第９図に示すように、システムの
線形モデルで定義される。PEDECユニットはその等価線
形利得で置き換え、得られたシステムを、PEDECに基づ
くデジタルパワー変換システムのもつ二重入力特性を強
調するように書き直してある。指定された補償装置は、
性能を種々の特性に対して最適化するために充分な融通
性を提供する。結果として得られるループ伝達関数はシ
ステム・モデルから直接誘導される。
与える。PEDEC制御システム設計の一例について次に規
定する。補償装置は、第９図に示すように、システムの
線形モデルで定義される。PEDECユニットはその等価線
形利得で置き換え、得られたシステムを、PEDECに基づ
くデジタルパワー変換システムのもつ二重入力特性を強
調するように書き直してある。指定された補償装置は、
性能を種々の特性に対して最適化するために充分な融通
性を提供する。結果として得られるループ伝達関数はシ
ステム・モデルから直接誘導される。
パワーステージ利得KPに影響を及ぼすノイズ、歪み、ま
たは、電源変動としてのすべての非理想的効果は、感度
関数Ｓ（ｓ）＝（１＋Ｌ（ｓ））-1によって軽減され
る。実際のループ整形はループ帯域幅と所望の感度関数
との間の折衷である。さらなる考慮事項は、システム・
パラメータの不確定性に対する安定性および堅固性であ
る。これらの態様間の魅力的な折衷をもたらす正規化さ
れた１組のシステム・パラメータを表１に示す。補償装
置直流利得KCは所要ループ帯域幅を生成するように最適
化される。標的帯域幅の６〜８倍の帯域幅が、効率とエ
ラー補正能力との間の良好な折衷である。第12図に、各
構成要素と結果として得られるループ伝達関数に関する
ボード・プロットを示す。
たは、電源変動としてのすべての非理想的効果は、感度
関数Ｓ（ｓ）＝（１＋Ｌ（ｓ））-1によって軽減され
る。実際のループ整形はループ帯域幅と所望の感度関数
との間の折衷である。さらなる考慮事項は、システム・
パラメータの不確定性に対する安定性および堅固性であ
る。これらの態様間の魅力的な折衷をもたらす正規化さ
れた１組のシステム・パラメータを表１に示す。補償装
置直流利得KCは所要ループ帯域幅を生成するように最適
化される。標的帯域幅の６〜８倍の帯域幅が、効率とエ
ラー補正能力との間の良好な折衷である。第12図に、各
構成要素と結果として得られるループ伝達関数に関する
ボード・プロットを示す。
本システムの利得はＡブロックによって制御され、所
与の実施形態の例に対して、PEDEC制御システムは標的
帯域幅内においてシステム利得が一定であるように強制
する。これによって、システム利得と周波数応答が共に
安定化する。第９図における本発明のこの一実施形態の
例の線形モデルによれば、結果として得られるシステム
応答は２つの寄与要因から成る。というのは、この基準
がループ内で２つの入力をもつからである。システム伝
達関数を次に示す。
与の実施形態の例に対して、PEDEC制御システムは標的
帯域幅内においてシステム利得が一定であるように強制
する。これによって、システム利得と周波数応答が共に
安定化する。第９図における本発明のこの一実施形態の
例の線形モデルによれば、結果として得られるシステム
応答は２つの寄与要因から成る。というのは、この基準
がループ内で２つの入力をもつからである。システム伝
達関数を次に示す。
Ｋ＝KPである特別な（ただし異常ではない）場合に、シ
ステム伝達関数は次式のように一定である。
ステム伝達関数は次式のように一定である。
一般的な場合では、次の通りである。
第13図に、閉システムに関して結果として得られるボー
ド・プロットを示す。これはループ応答および復調フィ
ルタを含む全システム応答を形成する２つの寄与要因か
ら成る。ループの一定利得特性はＫ＝KPから生じる。復
調フィルタはシステムの応答を排他的に決定する。
ド・プロットを示す。これはループ応答および復調フィ
ルタを含む全システム応答を形成する２つの寄与要因か
ら成る。ループの一定利得特性はＫ＝KPから生じる。復
調フィルタはシステムの応答を排他的に決定する。
上記の実施形態の例のパラメータは単に説明のための
ものにすぎず、他のループ伝達関数利得／帯域幅の折衷
等によって他の種々のシステム特性を考えることができ
る。
ものにすぎず、他のループ伝達関数利得／帯域幅の折衷
等によって他の種々のシステム特性を考えることができ
る。
やはり高品質のデジタルパワー変換に適した他の有利
な実施形態も第10図および第11図に示す。これらの代替
実施形態は異なる補償装置および基準整形ブロックを使
用することを特徴とする。第10図に示す実施形態は、基
準整形ブロックＲ（ｓ）およびフィード・バック補償装
置Ａの両方において一次特性に基づくことが好ましい。
基準およびフィード・バック信号両方の復調における利
点は制御システム内およびフィード・バック補償装置に
関するより低い帯域幅要件内でノイズが最小化されるこ
とである。第11図における実施形態は、広域フィード・
バック・ソースに基づき、したがって、たとえば復調フ
ィルタ・エラーがループ内に含まれ、やはり補正される
ようになる。これには、最適エラー指定用の二次基準整
形器が必要である。
な実施形態も第10図および第11図に示す。これらの代替
実施形態は異なる補償装置および基準整形ブロックを使
用することを特徴とする。第10図に示す実施形態は、基
準整形ブロックＲ（ｓ）およびフィード・バック補償装
置Ａの両方において一次特性に基づくことが好ましい。
基準およびフィード・バック信号両方の復調における利
点は制御システム内およびフィード・バック補償装置に
関するより低い帯域幅要件内でノイズが最小化されるこ
とである。第11図における実施形態は、広域フィード・
バック・ソースに基づき、したがって、たとえば復調フ
ィルタ・エラーがループ内に含まれ、やはり補正される
ようになる。これには、最適エラー指定用の二次基準整
形器が必要である。
パルス・タイミング・エラー（PTE）に対する補正効
果を第14図に示す。ここで、開ループ・システム用のTH
Dおよび３つのPEDECコントローラ構成は最悪ケースの信
号周波数において調査済みである。明らかに、このコン
トローラはこの特定のエラー・ソースの影響をかなり軽
減する。さらに、補償装置利得KCを調節することことに
よって改善を制御することができる。特定の状況におい
て、歪みは20dBから30dB程度軽減される。第15図は苛酷
な電源変動が10VPPである場合におけるPAEの調査結果を
示す。上図は電源と信号の間の明瞭な相互変調を示す。
下図は、たとえばその時間領域内で相互変調が一切現れ
ないように、PEDECコントローラがこの影響をどの程度
除去するかを示す。相互変調歪みは、感度関数によって
理論的に予測されるように、開ループの場合に較べて40
dB以上も低下する。
果を第14図に示す。ここで、開ループ・システム用のTH
Dおよび３つのPEDECコントローラ構成は最悪ケースの信
号周波数において調査済みである。明らかに、このコン
トローラはこの特定のエラー・ソースの影響をかなり軽
減する。さらに、補償装置利得KCを調節することことに
よって改善を制御することができる。特定の状況におい
て、歪みは20dBから30dB程度軽減される。第15図は苛酷
な電源変動が10VPPである場合におけるPAEの調査結果を
示す。上図は電源と信号の間の明瞭な相互変調を示す。
下図は、たとえばその時間領域内で相互変調が一切現れ
ないように、PEDECコントローラがこの影響をどの程度
除去するかを示す。相互変調歪みは、感度関数によって
理論的に予測されるように、開ループの場合に較べて40
dB以上も低下する。
以上、本発明をその例示的実施形態に関して記述した
が、本発明の趣旨および範囲から逸脱することなしに、
前述その他種々の変更、省略、および追加を行うことが
可能であることを理解されたい。
が、本発明の趣旨および範囲から逸脱することなしに、
前述その他種々の変更、省略、および追加を行うことが
可能であることを理解されたい。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/217 H03F 1/32
Claims (11)
- 【請求項１】パルス変調器からのパルス変調信号のスイ
ッチング・パワー増幅ステージでのパワー増幅の際に導
入される非直線性およびノイズのソースに関して補正す
る方法であって、 前記スイッチング・パワー増幅ステージからの補償用状
態フィード・バック・ブロックと前記パルス変調信号の
エラー信号を生成する減算ユニットとを備え、かつ前記
パルス変調器とスイッチング・パワー増幅ステージとの
間に導入された補正ユニットを有し、 前記補正ユニットにより生ぜられたエラー信号に基づき
前記パルス変調信号のパルス・エッジにおいて連続的な
遅延を導入して当該パルス変調信号を再タイミングする
ステップを備え、 この再タイミングするステップが、前記スイッチング・
パワー増幅ステージからのパワー増幅信号に補償効果を
持たらすよう制御されることを特徴とする方法。 - 【請求項２】入ってくるパルス変調信号の立上がりエッ
ジまたは立下がりエッジまたは両方のエッジにおいてパ
ルス・エッジ遅延補正が行われることを特徴とする請求
項１記載の方法。 - 【請求項３】前記補正がスイッチング・サイクルにおけ
る効果的なパルス幅変更Δtwによって実施され、全体的
な直線関係Δtw＝kw・veが確立されるように前記補正ユ
ニットに対するエラー信号veの直線制御関数として前記
補正が制御されることを特徴とする請求項１ないし２に
記載の方法。 - 【請求項４】パルス変調器からのパルス変調信号のパワ
ー・ステージ・ブロックでのパワー増幅の際に導入され
る非直線性およびノイズのソースに関して補正するシス
テムにおいて、 パルス変調信号を受け取る入力と、 個々のパルス・エッジの遅延を制御する手段を備えた補
正ユニットと、 パワーステージ・ブロックからの補償を用いる状態フィ
ード・バック・ブロックと、 任意装備の基準整形ブロックと、 エラー情報を引き出すための減算ユニットと、 前記エラーを整形し、前記整形済みエラーを補正ユニッ
トに供給する補償装置と を有することを特徴とするシステム。 - 【請求項５】両側エッジ補正の実施が、前記補正ユニッ
ト内におけるviとエラー信号veとの比較がΔtw＝kw・ve
の形の直線制御関数を実現するように新規信号viを生成
するためのパルス化された基準信号の積分によって実現
されることを特徴とする請求項４記載のシステム。 - 【請求項６】前記パルス変調信号はパルス幅変調信号で
ある請求項４ないし５に記載の方法の使用。 - 【請求項７】前記入力はデジタルPCM信号を受け取り、
前記パワー・ステージ・ブロックからの補正されたパワ
ー増幅出力がアナログ信号に変換される請求項４ないし
６記載のシステム。 - 【請求項８】前記状態フィード・バックが局部的スイッ
チング・パワー出力電圧vpであり、基準整形ブロックが
１であることを特徴とする請求項４ないし７に記載のシ
ステム。 - 【請求項９】パルス変調器からのパルス変調信号のパワ
ー・ステージ・ブロックでのパワー増幅の際に導入され
る非直線性およびノイズのソースに関して補正するパワ
ー増幅器であって、 パルス変調信号を受け取る入力と、 個々のパルス・エッジの遅延を制御する手段を備えた補
正ユニットと、 パワーステージ・ブロックからの補償を用いる状態フィ
ード・バックと、 任意装備の基準整形ブロックと、 エラー情報を引き出すための減算ユニットと、 前記エラーを整形し、前記整形済みエラーを補正ユニッ
トに供給する補償装置と を有し、 前記状態フィード・バックが局部的スイッチング・パワ
ー出力であり、フィード・バック補償が一次フィルタで
あり、基準整形ブロックが一次システムを実現するもの
であるパワー増幅器。 - 【請求項１０】パルス変調器からのパルス変調信号のパ
ワー・ステージ・ブロックでのパワー増幅の際に導入さ
れる非直線性およびノイズのソースに関して補正するパ
ワー増幅器であって、 パルス変調信号を受け取る入力と、 個々のパルス・エッジの遅延を制御する手段を備えた補
正ユニットと、 パワーステージ・ブロックからの補償を用いる状態フィ
ード・バックと、 任意装備の基準整形ブロックと、 エラー情報を引き出すための減算ユニットと、 前記エラーを整形し、前記整形済みエラーを補正ユニッ
トに供給する補償装置と を有し、 前記状態フィード・バックが広域的スイッチング・パワ
ー出力であり、基準整形ブロックが二次フィルタであ
り、フィード・バック経路補償が一定減衰であるパワー
増幅器。 - 【請求項１１】パルス変調器からのパルス変調信号のパ
ワー・ステージ・ブロックでのパワー増幅の際に導入さ
れる非直線性およびノイズのソースに関して補正するパ
ワー増幅器であって、 パルス変調信号を受け取る入力と、 個々のパルス・エッジの遅延を制御する手段を備えた補
正ユニットと、 パワーステージ・ブロックからの補償を用いる状態フィ
ード・バックと、 任意装備の基準整形ブロックと、 エラー情報を引き出すための減算ユニットと、 前記エラーを整形し、前記整形済みエラーを補正ユニッ
トに供給する補償装置と を有し、 前記パワー・ステージからのパルスを用いて負荷を直接
駆動することを特徴とするパワー増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DK37597 | 1997-04-02 | ||
| DK0375/97 | 1997-04-02 | ||
| PCT/DK1998/000133 WO1998044626A2 (en) | 1997-04-02 | 1998-04-01 | Pulse referenced control method for enhanced power amplification of a pulse modulated signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001517393A JP2001517393A (ja) | 2001-10-02 |
| JP3346581B2 true JP3346581B2 (ja) | 2002-11-18 |
Family
ID=8092799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54107598A Expired - Fee Related JP3346581B2 (ja) | 1997-04-02 | 1998-04-01 | パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6768779B1 (ja) |
| EP (1) | EP1042865B8 (ja) |
| JP (1) | JP3346581B2 (ja) |
| KR (1) | KR100426422B1 (ja) |
| CN (1) | CN1123116C (ja) |
| AT (1) | ATE279811T1 (ja) |
| AU (1) | AU730339B2 (ja) |
| CA (1) | CA2285355C (ja) |
| DE (1) | DE69827039T2 (ja) |
| WO (1) | WO1998044626A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10601379B2 (en) | 2017-07-21 | 2020-03-24 | Panasonic Intellectual Property Management Co., Ltd. | Digital amplifier |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362683B1 (en) * | 1999-07-29 | 2002-03-26 | Tripath Technology, Inc. | Break-before-make distortion compensation for a digital amplifier |
| FI107659B (fi) * | 1999-11-26 | 2001-09-14 | Nokia Mobile Phones Ltd | Signaalin laadun parantaminen |
| US6995482B2 (en) | 2000-01-05 | 2006-02-07 | Freescale Semiconductor, Inc. | Switching circuit and method therefor |
| US6441685B1 (en) | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
| AT410152B (de) | 2000-06-07 | 2003-02-25 | Bier Guenther Ing | Verfahren und vorrichtung zur erzeugung einer einem eingangs-datenstrom folgenden wechselspannung |
| EP1184973B1 (en) | 2000-08-29 | 2007-06-06 | STMicroelectronics S.r.l. | Power amplification equipment |
| SE0003342D0 (sv) * | 2000-09-19 | 2000-09-19 | Bang & Olufsen Powerhouse As | Controlled self-oscillation modulator and power conversion system using such a modulator |
| US6362702B1 (en) | 2000-09-29 | 2002-03-26 | Bang & Olufsen Powerhouse A/S | Controlled self-oscillation modulator and power conversion system using such a modulator |
| US6466087B2 (en) | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
| US7058463B1 (en) | 2000-12-29 | 2006-06-06 | Nokia Corporation | Method and apparatus for implementing a class D driver and speaker system |
| US6462685B1 (en) | 2001-04-05 | 2002-10-08 | Nokia Corporation | Dither signal insertion inversely proportional to signal level in delta-sigma modulators |
| US6504427B2 (en) * | 2001-05-31 | 2003-01-07 | Motorola, Inc. | Switching amplifier having digital correction and method therefor |
| US6404280B1 (en) | 2001-06-01 | 2002-06-11 | Constel Signal Processing Co., Ltd. | Method and system for low-distortion power amplification |
| US6473019B1 (en) | 2001-06-21 | 2002-10-29 | Nokia Corporation | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator |
| US6426714B1 (en) | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
| US6535155B2 (en) | 2001-06-27 | 2003-03-18 | Nokia Corporation | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms |
| US6577258B2 (en) | 2001-10-01 | 2003-06-10 | Nokia Corporation | Adaptive sigma-delta data converter for mobile terminals |
| KR100434236B1 (ko) * | 2001-10-11 | 2004-06-04 | 페어차일드코리아반도체 주식회사 | 모터 제어 구동 회로 |
| CN1195353C (zh) * | 2001-12-03 | 2005-03-30 | 方虎堂 | 脉冲面积调制数字功率处理方法及装置 |
| US7142597B2 (en) * | 2002-09-26 | 2006-11-28 | Freescale Semiconductor, Inc. | Full bridge integral noise shaping for quantization of pulse width modulation signals |
| JP3776392B2 (ja) * | 2002-10-03 | 2006-05-17 | 三菱電機株式会社 | Ｄ級増幅器 |
| CN1277351C (zh) | 2002-10-03 | 2006-09-27 | 三菱电机株式会社 | D类放大器 |
| DE10255352B3 (de) | 2002-11-27 | 2004-02-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Korrektur von Signalverzerrungen in einer Verstärkereinrichtung |
| DE10393487B3 (de) * | 2002-11-27 | 2007-05-16 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Korrektur von Signalverzerrungen in einer Verstärkereinrichtung |
| EP1429454A1 (en) | 2002-12-11 | 2004-06-16 | Dialog Semiconductor GmbH | Center of gravity compensation of class-D amplifier |
| SE0300780D0 (sv) * | 2003-03-24 | 2003-03-24 | Bang & Olufsen Icepower As | Digital pulse width controlled oscillation modulator |
| KR20050120779A (ko) * | 2003-04-07 | 2005-12-23 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 디지털 증폭기, 스위칭 타이밍 수정기 및 펄스 타이밍 에러수정 방법 |
| US6768437B1 (en) | 2003-06-24 | 2004-07-27 | Nokia Corporation | Switched voltage-mode dither signal generation for a sigma-delta modulator |
| US6922100B2 (en) * | 2003-07-29 | 2005-07-26 | Freescale Semiconductor, Inc. | Method and apparatus for switching amplification having variable sample point and variable order correction |
| JP4561459B2 (ja) * | 2004-04-30 | 2010-10-13 | ヤマハ株式会社 | Ｄ級増幅器 |
| ATE435521T1 (de) | 2004-10-28 | 2009-07-15 | Camco Prod & Vertriebs Gmbh | Geschalteter leistungsverstärker und verfahren zur verstärkung eines digitalen signals |
| GB2419757B (en) * | 2004-11-01 | 2008-11-26 | Zetex Plc | A digital amplifier |
| DE602005004818T2 (de) * | 2004-11-12 | 2009-02-19 | Koninklijke Philips Electronics N.V. | Anordnung zum verstärken eines pwm-eingangssignals |
| TWI282211B (en) * | 2005-01-17 | 2007-06-01 | Realtek Semiconductor Corp | Power amplifier and method for correcting error of output signals thereof |
| WO2006079960A1 (en) * | 2005-01-28 | 2006-08-03 | Nxp B.V. | Arrangement for amplifying a pwm input signal |
| JP4802765B2 (ja) * | 2005-03-18 | 2011-10-26 | ヤマハ株式会社 | Ｄ級増幅器 |
| WO2007002770A2 (en) * | 2005-06-27 | 2007-01-04 | Qualcomm Flarion Technologies, Inc. | Methods and apparatus for implementing and using amplifiers for performing various amplification related operations |
| WO2007011012A1 (ja) * | 2005-07-21 | 2007-01-25 | Pioneer Corporation | 電力増幅装置 |
| WO2007010742A1 (ja) * | 2005-07-21 | 2007-01-25 | Pioneer Corporation | Ｄ級電力増幅装置 |
| KR100959228B1 (ko) * | 2005-07-29 | 2010-05-19 | 후지쯔 가부시끼가이샤 | 지연 조정 장치 |
| GB2429351B (en) * | 2005-08-17 | 2009-07-08 | Wolfson Microelectronics Plc | Feedback controller for PWM amplifier |
| US7167118B1 (en) * | 2005-12-08 | 2007-01-23 | Cirrus Logic, Inc. | Centered-pulse consecutive edge modulation (CEM) method and apparatus |
| TWI336166B (en) * | 2006-02-20 | 2011-01-11 | Realtek Semiconductor Corp | Digital amplifier and thereof method |
| US7180439B1 (en) * | 2006-03-16 | 2007-02-20 | Analog Devices, Inc. | Multi-path digital power supply controller |
| KR100861797B1 (ko) * | 2006-04-12 | 2008-10-08 | 재단법인서울대학교산학협력재단 | 펄스 변조를 이용한 고효율 선형 전력 증폭기 시스템에서 고조파 성분을 제거하는 장치 |
| US7598714B2 (en) * | 2006-07-12 | 2009-10-06 | Harman International Industries, Incorporated | Amplifier employing interleaved signals for PWM ripple suppression |
| KR100765792B1 (ko) * | 2006-07-28 | 2007-10-12 | 삼성전자주식회사 | 스위칭 파워 앰프에서 에러 보정 방법 및 장치 |
| DE102006055577B4 (de) * | 2006-11-21 | 2014-03-20 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Sigma-Delta-Modulator mit Rückkopplung für Leistungsverstärker |
| ATE513361T1 (de) * | 2006-12-21 | 2011-07-15 | Bang & Olufsen Icepower As | Fehlerkorrektursystem für eine klasse-d- leistungsstufe |
| WO2009072071A1 (en) * | 2007-12-07 | 2009-06-11 | Nxp B.V. | Transmitter comprising a pulse width pulse position modulator and method thereof |
| US7777562B2 (en) * | 2007-12-20 | 2010-08-17 | Asahi Kasei Emd Corporation | Distortion suppression circuit for digital class-D audio amplifier |
| US20090261902A1 (en) * | 2008-04-17 | 2009-10-22 | Freescale Semiconductor, Inc. | Asynchronous Error Correction Circuit for Switching Amplifier |
| DE112009001227T5 (de) * | 2008-05-21 | 2011-04-07 | Silicon Laboratories, Inc., Austin | Prädiktive Rückkopplungskompensation für PWM-Schaltverstärker |
| US8995691B2 (en) | 2008-07-14 | 2015-03-31 | Audera Acoustics Inc. | Audio amplifier |
| KR20100008749A (ko) | 2008-07-16 | 2010-01-26 | 삼성전자주식회사 | 스위칭 파워 증폭 장치 및 그 제어 방법 |
| DE102008054772B3 (de) * | 2008-12-16 | 2010-04-29 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Mixed-Signal Sendeschaltung für geschaltete Leistungsverstärker |
| JP5167196B2 (ja) * | 2009-05-14 | 2013-03-21 | シャープ株式会社 | 信号補正装置、音声処理装置及びパルス増幅方法 |
| US8040181B2 (en) * | 2009-06-30 | 2011-10-18 | Maxim Integrated Products, Inc. | Time delay compensation and pulse width correction |
| WO2011121954A1 (ja) | 2010-03-31 | 2011-10-06 | パナソニック株式会社 | デジタルアンプ |
| WO2011161911A1 (ja) * | 2010-06-25 | 2011-12-29 | パナソニック株式会社 | 増幅装置 |
| CN102045281B (zh) * | 2010-09-23 | 2013-07-24 | 瑞声声学科技(深圳)有限公司 | 信号的调制方法 |
| EP2618483A1 (en) * | 2012-01-19 | 2013-07-24 | Nxp B.V. | System and method for operating a switched mode amplifier |
| JP6249204B2 (ja) * | 2013-04-22 | 2017-12-20 | 国立大学法人 名古屋工業大学 | パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器 |
| DE102015200442A1 (de) * | 2015-01-14 | 2016-07-14 | Robert Bosch Gmbh | Einschaltverzögerung für eigensichere Batteriezellen |
| US10732714B2 (en) | 2017-05-08 | 2020-08-04 | Cirrus Logic, Inc. | Integrated haptic system |
| US11259121B2 (en) | 2017-07-21 | 2022-02-22 | Cirrus Logic, Inc. | Surface speaker |
| US11342892B2 (en) | 2017-12-27 | 2022-05-24 | Sony Semiconductor Solutions Corporation | Amplifier and signal processing circuit |
| EP3743679B1 (en) | 2018-01-23 | 2023-06-28 | AMO Development, LLC | Methods and systems of optical coherence tomography with fiducial signal for correcting scanning laser nonlinearity |
| US10832537B2 (en) | 2018-04-04 | 2020-11-10 | Cirrus Logic, Inc. | Methods and apparatus for outputting a haptic signal to a haptic transducer |
| US11269415B2 (en) | 2018-08-14 | 2022-03-08 | Cirrus Logic, Inc. | Haptic output systems |
| GB201817495D0 (en) | 2018-10-26 | 2018-12-12 | Cirrus Logic Int Semiconductor Ltd | A force sensing system and method |
| US11644370B2 (en) | 2019-03-29 | 2023-05-09 | Cirrus Logic, Inc. | Force sensing with an electromagnetic load |
| US10828672B2 (en) | 2019-03-29 | 2020-11-10 | Cirrus Logic, Inc. | Driver circuitry |
| US10955955B2 (en) | 2019-03-29 | 2021-03-23 | Cirrus Logic, Inc. | Controller for use in a device comprising force sensors |
| US10726683B1 (en) | 2019-03-29 | 2020-07-28 | Cirrus Logic, Inc. | Identifying mechanical impedance of an electromagnetic load using a two-tone stimulus |
| US11509292B2 (en) | 2019-03-29 | 2022-11-22 | Cirrus Logic, Inc. | Identifying mechanical impedance of an electromagnetic load using least-mean-squares filter |
| US11283337B2 (en) | 2019-03-29 | 2022-03-22 | Cirrus Logic, Inc. | Methods and systems for improving transducer dynamics |
| US10992297B2 (en) | 2019-03-29 | 2021-04-27 | Cirrus Logic, Inc. | Device comprising force sensors |
| US10976825B2 (en) | 2019-06-07 | 2021-04-13 | Cirrus Logic, Inc. | Methods and apparatuses for controlling operation of a vibrational output system and/or operation of an input sensor system |
| CN114008569A (zh) | 2019-06-21 | 2022-02-01 | 思睿逻辑国际半导体有限公司 | 用于在装置上配置多个虚拟按钮的方法和设备 |
| US11408787B2 (en) | 2019-10-15 | 2022-08-09 | Cirrus Logic, Inc. | Control methods for a force sensor system |
| US11380175B2 (en) | 2019-10-24 | 2022-07-05 | Cirrus Logic, Inc. | Reproducibility of haptic waveform |
| US11545951B2 (en) * | 2019-12-06 | 2023-01-03 | Cirrus Logic, Inc. | Methods and systems for detecting and managing amplifier instability |
| US11662821B2 (en) | 2020-04-16 | 2023-05-30 | Cirrus Logic, Inc. | In-situ monitoring, calibration, and testing of a haptic actuator |
| US11933822B2 (en) | 2021-06-16 | 2024-03-19 | Cirrus Logic Inc. | Methods and systems for in-system estimation of actuator parameters |
| US11765499B2 (en) | 2021-06-22 | 2023-09-19 | Cirrus Logic Inc. | Methods and systems for managing mixed mode electromechanical actuator drive |
| US11908310B2 (en) | 2021-06-22 | 2024-02-20 | Cirrus Logic Inc. | Methods and systems for detecting and managing unexpected spectral content in an amplifier system |
| CN113364323B (zh) * | 2021-06-29 | 2022-06-07 | 中车青岛四方车辆研究所有限公司 | 一种基于脉冲密度的辅助变流器控制***及其方法 |
| US11552649B1 (en) | 2021-12-03 | 2023-01-10 | Cirrus Logic, Inc. | Analog-to-digital converter-embedded fixed-phase variable gain amplifier stages for dual monitoring paths |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4140980A (en) * | 1978-02-24 | 1979-02-20 | Rockwell International Corporation | Compensation circuit for trailing edge distortion of pulse-width modulated signal |
| JPS6139708A (ja) | 1984-07-31 | 1986-02-25 | Akai Electric Co Ltd | パルス幅変調アンプにおける電源電圧変動補正方法 |
| US4724396A (en) | 1984-08-21 | 1988-02-09 | Peavey Electronics Corporation | Digital audio amplifier |
| GB9027503D0 (en) | 1990-12-19 | 1991-02-06 | Sandler Mark B | Improvements in or relating to digital to analogue conversion |
| US5077539A (en) * | 1990-12-26 | 1991-12-31 | Apogee Technology, Inc. | Switching amplifier |
| US5389829A (en) * | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
| DK0563421T3 (da) * | 1992-03-31 | 1997-12-29 | Siemens Audiologische Technik | Høreapparat-kredsløbsindretning |
| US5352986A (en) | 1993-01-22 | 1994-10-04 | Digital Fidelity, Inc. | Closed loop power controller |
| GB9318238D0 (en) * | 1993-09-02 | 1993-10-20 | B & W Loudspeakers | Digital converter |
| US5451893A (en) | 1994-05-13 | 1995-09-19 | Samsung Semiconductor, Inc. | Programmable duty cycle converter |
| US5594324A (en) | 1995-03-31 | 1997-01-14 | Space Systems/Loral, Inc. | Stabilized power converter having quantized duty cycle |
| US5617058A (en) * | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
| EA002110B1 (ru) | 1996-03-28 | 2001-12-24 | ТЕКСАС ИНСТРУМЕНТС, КОПЕНГАГЕН АпС | Преобразование сигнала с импульсно-кодовой модуляцией в сигнал с широтно-импульсной модуляцией с равномерным распределением |
| US5963106A (en) * | 1998-03-16 | 1999-10-05 | Sonic Innovations, Inc. | Double-sided pulse width modulator |
| US6466087B2 (en) * | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
-
1998
- 1998-04-01 DE DE69827039T patent/DE69827039T2/de not_active Expired - Lifetime
- 1998-04-01 JP JP54107598A patent/JP3346581B2/ja not_active Expired - Fee Related
- 1998-04-01 AT AT98910630T patent/ATE279811T1/de not_active IP Right Cessation
- 1998-04-01 CN CN98803840A patent/CN1123116C/zh not_active Expired - Fee Related
- 1998-04-01 CA CA002285355A patent/CA2285355C/en not_active Expired - Fee Related
- 1998-04-01 KR KR10-1999-7008953A patent/KR100426422B1/ko not_active IP Right Cessation
- 1998-04-01 EP EP98910630A patent/EP1042865B8/en not_active Expired - Lifetime
- 1998-04-01 US US09/381,975 patent/US6768779B1/en not_active Expired - Fee Related
- 1998-04-01 AU AU64950/98A patent/AU730339B2/en not_active Ceased
- 1998-04-01 WO PCT/DK1998/000133 patent/WO1998044626A2/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10601379B2 (en) | 2017-07-21 | 2020-03-24 | Panasonic Intellectual Property Management Co., Ltd. | Digital amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001517393A (ja) | 2001-10-02 |
| ATE279811T1 (de) | 2004-10-15 |
| EP1042865B1 (en) | 2004-10-13 |
| AU6495098A (en) | 1998-10-22 |
| WO1998044626A2 (en) | 1998-10-08 |
| WO1998044626A3 (en) | 1999-01-28 |
| CA2285355A1 (en) | 1998-10-08 |
| DE69827039D1 (de) | 2004-11-18 |
| CN1123116C (zh) | 2003-10-01 |
| KR100426422B1 (ko) | 2004-04-08 |
| EP1042865B8 (en) | 2005-01-19 |
| AU730339B2 (en) | 2001-03-01 |
| EP1042865A2 (en) | 2000-10-11 |
| KR20010005877A (ko) | 2001-01-15 |
| CN1251697A (zh) | 2000-04-26 |
| CA2285355C (en) | 2004-06-08 |
| US6768779B1 (en) | 2004-07-27 |
| DE69827039T2 (de) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346581B2 (ja) | パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム | |
| US7276963B2 (en) | Switching power amplifier and method for amplifying a digital input signal | |
| KR101126671B1 (ko) | 고효율 증폭 | |
| JP5253413B2 (ja) | Ｄ級電力段のためのエラー修正システム | |
| EP1456942B1 (en) | Time division multiplexed pwm amplifier | |
| US7683708B2 (en) | Digital amplifier with analogue error correction circuit | |
| US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
| EP1456943B1 (en) | Attenuation control for digital power converters | |
| EP1588484B1 (en) | Pulse modulated power converter | |
| AU2012211573B2 (en) | Method of outputting audio signal and audio signal output apparatus using the method | |
| US6191650B1 (en) | Class d amplifier with pulse width modulation and a very low power consumption | |
| MXPA99009025A (en) | Pulse referenced control method for enhanced power amplification of a pulse modulated signal | |
| JP2004266398A (ja) | Ｄ級増幅器 | |
| JP2006522528A (ja) | デジタル増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |