DE602005004818T2 - Anordnung zum verstärken eines pwm-eingangssignals - Google Patents

Anordnung zum verstärken eines pwm-eingangssignals Download PDF

Info

Publication number
DE602005004818T2
DE602005004818T2 DE602005004818T DE602005004818T DE602005004818T2 DE 602005004818 T2 DE602005004818 T2 DE 602005004818T2 DE 602005004818 T DE602005004818 T DE 602005004818T DE 602005004818 T DE602005004818 T DE 602005004818T DE 602005004818 T2 DE602005004818 T2 DE 602005004818T2
Authority
DE
Germany
Prior art keywords
signal
pwm
input signal
arrangement
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005004818T
Other languages
English (en)
Other versions
DE602005004818D1 (de
Inventor
Petrus A. Nuijten
Lutsen L. Dooper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE602005004818D1 publication Critical patent/DE602005004818D1/de
Application granted granted Critical
Publication of DE602005004818T2 publication Critical patent/DE602005004818T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/393A measuring circuit being coupled to the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Die Erfindung betrifft eine Anordnung zum Verstärken eines PWM-Eingangssignals, wobei die Anordnung eine Klasse-D-Ausgangsstufe, einen Fehlerkorrektur-Signalgenerator, der eingerichtet ist, um ein PWM-Ausgangssignal der Klasse-D-Ausgangsstufe mit dem PWM-Eingangssignal zu vergleichen und ein Fehlerkorrektursignal zu liefern, das aus diesem Vergleich resultiert, und Regenerierungsmittel umfasst, die zum Empfangen des PWM-Eingangssignals und des Fehlerkorrektursignals und zum Liefern eines regenerierten PWM-Signals an den Eingang der Klasse-D-Ausgangsstufe eingerichtet sind. Eine solche Anordnung ist aus der internationalen Offenlegungsschrift WO98/44626 bekannt.
  • In der vorhergehend genannten Patentanmeldung steuert das Fehlerkorrektursignal die Regenerierungsmittel, in denen die Flanken des PWM-Eingangssignals versetzt werden, um die Amplituden- und Zeitfehler, die in der Klasse-D-Ausgangsstufe auftreten, zu kompensieren. Zu diesem Zweck verwendet die Anordnung des Standes der Technik einen begrenzten Integrator zum Erzeugen von abfallenden Flanken auf den Eingangsimpulsen. Anschließend werden die abfallenden Flanken mit dem tiefpassgefilterten Fehlerkorrektursignal verglichen und dieser Vergleich erzeugt die Rechteckimpulse mit versetzten Flanken zum Anlegen auf den Eingang des Klasse-D-Verstärkers.
  • Ein Nachteil dieses PWM-Verstärkers des Standes der Technik ist, dass die maximale Korrektur, die erhalten werden kann, derart begrenzt ist, dass nur kleine Fehler der Ausgangsstufe korrigiert werden können. Wenn die Neigung der Flanken weniger steil gemacht würde, wären der maximale Zeitversatz und damit die maximale Korrektur größer. Weniger steile Flanken verringern indes die maximal erreichbare Impulsbreitenmodulation und damit den dynamischen Bereich des Verstärkers.
  • Die vorliegende Erfindung strebt die Überwindung dieses Nachteils der PWM-Verstäkeranordnung des Standes der Technik an und die erfindungsgemäße Anordnung ist daher dadurch gekennzeichnet, dass die Regenerierungsmittel vom PWM-Eingangssignal eine breitenmodulierte Dreieckwelle ableiten, deren Nulldurchgänge am Nullpunktabweichungs-Korrektursignal im Wesentlichen mit den Flanken des PWM-Eingangssignals übereinstimmen, und dass die Dreieckwelle und das Fehlerkorrektursignal einen Komparator steuern, der das regenerierte PWM-Signal liefert. Die Verbesserung durch die Verwendung der breitenmodulierten Dreieckwelle besteht darin, dass die maximal mögliche Fehlerkorrektur in beträchtlichem Maße erweitert wird.
  • Die erfindungsgemäße Anordnung kann in einer Vielzahl von Arten ausgeführt werden. Zum Beispiel können die Dreieckwelle und das Fehlerkorrektursignal an unterschiedliche Eingänge eines Differenzkomparators angelegt werden oder sie können erst in einem Addierer oder Subtrahierer kombiniert werden und die Kombination der zwei Signale kann dann zur Erzeugung des regenerierten PWM-Signals an einen Komparator mit einem einzigen Eingang angelegt werden.
  • Auch kann die Anordnung der vorliegenden Erfindung entweder durch analoge oder durch digitale Mittel hergestellt werden. Die Anordnung ist indes vorzugsweise dadurch gekennzeichnet, dass der Regelkreis, der die Klasse-D-Ausgangsstufe umfasst, der Fehlerkorrekturgenerator und der Komparator mit analogen Mitteln ausgeführt sind, während die Erzeugung der Dreieckwelle ganz oder teilweise mit digitalen Mitteln ausgeführt wird. Die analoge Ausführung des Regelkreises vermeidet, dass durch diesen Kreis (zusätzliches) Quantisierungsrauschen erzeugt wird. Andererseits werden die Zeitgeberschaltungen, von denen erforderlich ist, dass sie die Dreieckwelle genau erzeugen, vorzugsweise mit digitalen Zählern hergestellt.
  • Die Erzeugung der Dreieckwelle kann durch Erhöhen und Erniedrigen eines digitalen Zählers vorgenommen werden, während die Übergänge zwischen den Erhöhungsphasen und den Erniedrigungsphasen vorhergehend von den Flanken des PWM-Eingangssignals berechnet werden. Der Ausgang des Zählers wird dann DA-gewandelt, um die Dreieckwelle zum Anlegen an den analogen Regelkreis zu erhalten. Auf diese Weise ist die Dreieckwelle tatsächlich ein Treppendreieck, was wiederum das Quantisierungsrauschen wesentlich steigert. Um dies zu vermeiden, kann die erfindungsgemäße Anordnung ferner dadurch gekennzeichnet sein, dass die Regenerierungsmittel einen Impulsbreitenwandler umfassen, der das PWM-Eingangssignal empfangt, ein umgewandeltes PWM-Signal erzeugt, dessen Flanken im Wesentlichen in der Mitte zwischen den Flanken des PWM-Eingangssignals liegen, und das umgewandelte PWM-Signal durch einen DA- Wandler an einen analogen Integrator liefert, der eine vollständige Integration des umgewandelten PWM-Signals bereitstellt.
  • Diese neu vorgeschlagene Anordnung gründet auf vollständiger Integration anstatt auf der begrenzten Integration des Dokuments des Standes der Technik. Das umgewandelte PWM-Signal mit den Flanken, die sich im Wesentlichen in der Mitte zwischen den Flanken des ursprünglichen PWM-Eingangssignals befinden, ist voll integriert. Dies ergibt die Dreieckwelle mit Nulldurchgängen, die mit den Nulldurchgängen des ursprünglichen PWM-Eingangssignals übereinstimmen. Anschließend wird das tiefpassgefilterte Fehlerkorrektursignal mit der Dreieckwelle kombiniert und die Kombination von Dreieckwelle und Korrektursignal wird in den Komparator eingegeben, um das regenerierte PWM-Signal zum Anlegen an den Eingang der Klasse-D-Ausgangsstufe zu erzeugen.
  • Zur Erzeugung des umgewandelten PWM-Signals müssen die Impulsbreiten der positiven und der negativen Impulse des Eingangssignals bekannt sein. Dies kann in geeigneter Weise vorgenommen werden, wenn das PWM-Eingangssignal ein abgetastetes Signal ist. In diesem Fall ist der Impulsbreitenwandler vorzugsweise eingerichtet, um die Mitte eines breitenmodulierten Impulses durch Zählen der Abtastungen während des Impulses, Speichern der dabei erhaltenen Zählung und Rückwärtszählen der Zählung bei der doppelten Rate der Abtastungen zu bestimmen. Eine andere Ausführungsform eines Impulsbreitenwandlers ist eingerichtet, um durch Zählen der Abtastungen während des Impulses, Speichern der dabei erhaltenen Zählung, Dividieren der Zählung durch zwei und anschließendes Rückwärtszählen der dividierten Zählung bei der Rate der Abtastungen, die Mitte eines breitenmodulierten Impulses zu bestimmen.
  • Wenn ein Impuls des PWM-Eingangssignals eine gerade Anzahl von Abtastungen aufweist, kann die Mitte des Impulses genau festgestellt werden. Die Anzahl von Abtastungen in der ersten Hälfte des Impulses ist dann gleich der Anzahl von Abtastungen in der zweiten Hälfte. Wenn die Anzahl von Abtasten indes ungerade ist, ist dies nicht mehr der Fall und bei der Bildung des umgewandelten PWM-Signals wird ein Fehler auftreten. Dies kann vermieden werden, wenn die Anordnung einen Upsampler zum Verdoppeln der Abtastung des PWM-Eingangssignals, das an den Impulsbreitenwandler angelegt wird, umfasst. Durch das Verdoppeln der Abtastrate des Eingangssignals wird jeder Impuls eine gerade Anzahl von Abtastungen aufweisen und die Mitte jedes Impulses kann genau festgestellt werden.
  • Eine andere Lösung, die das Upsampling des Eingangssignals vermeidet, ist dadurch gekennzeichnet, dass der Impulsbreitenmodulator eingerichtet ist, um ein umgewandeltes PWM-Signal bereitzustellen, das zwischen den Werten +1 und –1 variiert, dadurch, dass ein Splitter zum Aufteilen der gespeicherten Zählung in einen ganzzahligen Anteil und einen gebrochenen Anteil von 0,5, und Mittel zum Verwenden des gebrochenen Anteils zum Nullstellen des umgewandelten PWM-Signals, wenn der multiplizierte gebrochene Anteil 0,5 beträgt, bereitgestellt werden. In diesem Fall wird der umgewandelte PWM-Impuls drei Pegel (+1, 0 und –1) aufweisen. Wenn dieser aus drei Pegeln bestehende Impuls der vollständigen Integration unterzogen wird, wird während der Impulse mit einer ungeraden Anzahl von Abtastungen ein breitenmoduliertes Dreieck mit abgeflachten Spitzen erzeugt.
  • Das Fehlerkorrektursignal, das aus der Subtraktion zwischen dem PWM-Eingangssignal und dem PWM-Ausgangssignal der Klasse-D-Ausgangsstufe resultiert, wird gewöhnlich durch einen Tiefpassfilter passiert, bevor es mit der Dreieckwelle kombiniert wird. Wenn dieser Tiefpassfilter einen Integrator umfasst (oder daraus besteht), können der Integrator für das Fehlerkorrektursignal und der Integrator für die Dreieckwelle nach der Kombination der zwei Signale durch einen einzigen Integrator ersetzt werden. Dann werden das umgewandelte PWM-Signal und das unzureichend gefilterte Fehlerkorrektursignal tatsächlich zuerst kombiniert und die Kombination dann integriert. Ein analoger Integrator wird eingespart und Fehler, die durch den Integrator verursacht werden, werden reduziert, da der Integrator für die Dreieckwelle sich nun innerhalb des Regelkreises befindet. In diesem Fall erscheint die Dreieckwelle hinter dem Integrator in Kombination mit dem Fehlerkorrektursignal.
  • Die Erfindung wird mit Bezug auf die begleitenden Figuren beschrieben. Es zeigen:
  • 1 eine Anordnung zum Verstärken eines PWM-Eingangssignals des Standes der Technik,
  • 2 Wellenformen, die den Betrieb der Anordnung des Standes der Technik von 1 veranschaulichen,
  • 3 eine erfindungsgemäße Anordnung zum Verstärken eines PWM-Eingangssignals,
  • 4 Wellenformen, die den Betrieb der Anordnung von 3 veranschaulichen,
  • 5 einen Impulsbreitenwandler zur Verwendung in der Anordnung von 3,
  • 6 eine zweite erfindungsgemäße Anordnung zur Verstärkung eines PWM-Eingangssignals,
  • 7 einen zweiten Impulsbreitenwandler zur Verwendung in einer erfindungsgemäßen Anordnung,
  • 8 Wellenformen, die den Betrieb der Anordnung unter Verwendung des Impulsbreitenwandlers von 7 veranschaulichen, und
  • 9 eine dritte erfindungsgemäße Anordnung zum Verstärken eines PWM-Eingangssignals.
  • Die Anordnung des Standes der Technik von 1 umfasst einen Eingangsanschluss 3, an den das PWM-Eingangssignal VI angelegt wird. In diesem Beispiel ist das Eingangssignal ein analoges PWM-Signal. Dieses Signal wird in einer Regenerierungseinheit U verarbeitet, in der eine Korrektur des PWM-Eingangssignals stattfindet und deren Betrieb hiernach erklärt werden wird. Das Ausgangssignal dieser Einheit steuert eine Klasse-D-Ausgangsstufe A, deren Ausgang O zum Beispiel durch einen Standard-Klasse-D-Tiefpassfilter an einen oder mehrere Lautsprecher (nicht gezeigt) gekoppelt werden kann. Zum Verringern der Einwirkungen von Amplituden- und/oder Zeitfehlern, die in dieser Ausgangsstufe auftreten, wird das PWM-Ausgangssignal VO des Verstärkers A an einen Fehlerkorrektursignal-Generator G angelegt, in dem das Ausgangssignal VO zuerst durch ein Dämpfungsglied B gedämpft und anschließend an einen Subtrahierer S geliefert wird. In diesem Subtrahierer wird das Eingangssignal VI vom gedämpften Ausgangssignal VO subtrahiert. Die Differenz zwischen diesen zwei PWM-Signalen wird in einem Tiefpassfilter H mit der Übertragungsfunktion H(s) gefiltert, um ein Fehlerkorrektursignal VE zu erzeugen. Das Dämpfungsglied B in der Leitung zwischen dem Ausgang O und dem Subtrahierer S dient zum Kompensieren des Verstärkungsfaktors K des Verstärkers A, derart, dass die zwei PWM-Signale im Subtrahierer S ungefähr gleiche Amplituden aufweisen.
  • Die Integrator/Komparatoreinheit U weist einen begrenzten Integrator L auf, an den das PWM-Eingangssignal angelegt wird, und der ein begrenztes integriertes PWM-Signal VL liefert. Dieses Signal weist weniger steile Flanken auf als das Eingangssignal. Die Neigungen des begrenzten integrierten Signals VL beginnen mit den Flanken des Eingangssignals und enden eine feste Zeit τ später. Die Signale VI und VL sind in 2 veranschaulicht. In einem Subtrahierer P wird das Fehlersignal VE vom begrenzten integrierten PWM-Signal VL subtrahiert und die Differenz wird an den Eingang eines Komparators C angelegt. Das Ausgangssignal VC des Komparators ist ein PWM-Signal, dessen Flanken in Bezug auf die Flanken des Eingangssignals VI versetzt sind, um sowohl die Zeitfehler als auch die Amplitudenfehler der Ausgangsstufe A zu kompensieren. Wie in 2 veranschaulicht, erscheinen die Flanken des Signals VC zu den Zeitpunkten, an denen das begrenzte integrierte PWM-Signal VL und das Fehlersignal VE gleich sind, d. h., wenn der Ausgang des Subtrahierers P null ist. Aus den Signalkurven von 2 ist ersichtlich, dass die Flanken des Signals VC nicht über eine Periode geändert werden können, die größer als die Neigungsperiode τ des begrenzten integrierten Signals VL ist, und dass die Neigungsperiode τ nicht größer als die kleinste Impulsbreite im Eingangssignal gemacht werden kann. Daher ist der Regelbereich der Anordnung des Standes der Technik stark begrenzt.
  • In 3 wurden Bestandteile, die denjenigen in 1 entsprechen, mit den gleichen Bezugszeichen versehen. Die Anordnung dieser Figur empfängt ein abgetastetes PWM-Eingangssignal V'I, das an einen Impulsbreitenwandler M angelegt wird. Diese Einheit M liefert über einen DA-Wandler D2 ein PWM-Signal VI, das eine feste Verzögerung in Bezug auf das Signal V'I aufweist, an den Subtrahierer S. Das Signal VI dient als Eingangssignal für einen Teil des Impulsbreitenwandlers M und den Fehlerkorrektursignal-Generator G. Der Impulsbreitenwandler (M) erzeugt ein umgewandeltes PWM-Signal VM, dessen Flanken mit der Mitte der Impulse des Eingangssignals VI übereinstimmen. Dies ist in 4 durch die Wellenformen von VI und VM veranschaulicht. In dieser Figur stimmen die absteigenden Flanken des Signals VM mit der Mitte der positiven Impulse des Signals VI überein und die aufsteigenden Flanken von VM stimmen mit der Mitte der negativen Impulse von VI überein. Beispiele des Aufbaus des Impulsbreitenwandlers M werden mit Bezug auf 5 und 6 der Zeichnungen beschrieben.
  • Das umgewandelte PWM-Signal VM wird in einen DA-Wandler D1 eingegeben und das umgewandelte PWM-Analogsignal VA wird anschließend an einen Vollintegrator I angelegt, der das umgewandelte PWM-Signal VA in eine Dreieckwelle VT umwandelt, wie in der dicken Kurve in 4 gezeigt. Es sei erwähnt, dass das Signal VI eine breitenmodulierte Dreieckwelle ist, deren Nulldurchgänge mit den Nulldurchgängen des PWM-Eingangssignals VI übereinstimmen. Die Dreieckwelle VT wird im Subtrahierer P mit dem Fehlerkorrektursignal VE kombiniert und das so kombinierte Signal wird in den Eingang des Komparators C eingegeben, um das korrigierte PWM-Signal VC zu erhalten. Diese Arbeitsvorgänge sind die gleichen, wie diejenigen, die mit Bezug auf 1 erklärt wurden, und sie werden in 4 nicht weiter veranschaulicht. Der wichtige Unterschied in Bezug auf die Anordnung von 1 ist, dass die Neigungen der Dreieckwelle VT eine größere Zeitspanne belegen als diejenigen des begrenzten integrierten Signals VL von 2 und dass der Fehlerkorrekturbereich der Anordnung von 3 daher viel größer sein kann als derjenige der Anordnung des Standes der Technik von 1.
  • 5 zeigt ein Beispiel eines Impulsbreitenwandlers M zur Verwendung in der Anordnung von 3. Das Eingangssignal V'I wird an einen Flankendetektor 1 angelegt. Dieser Flankendetektor kann eine Verzögerung von einer Abtastung und ein XOR-Gatter umfassen, das das Eingangssignal mit dem um eine Abtastung verzögerten Eingangssignal xor-verknüpft. Das XOR-Gatter liefert „Nullen", solange die Abtastung der vorherigen Eingangsabtastung gleichkommt. Wenn eine Flanke im PWM-Eingangssignal auftritt, ist die tatsächliche Eingangsabtastung unterschiedlich von der vorhergehenden Eingangsabtastung, und das XOR-Gatter liefert eine „Eins". Ein Zähler 2 wird mit einem Abtasttakt CL getaktet und weist einen Rücksetzeingang 2a auf, der mit dem Ausgang des Flankendetektors 1 verbunden ist. Wenn eine Flanke ermittelt wird, wird der Zähler auf den Wert 1 rückgesetzt und zählt anschließend die empfangenen Abtastungen, bis eine zweite Flanke ermittelt wird. Der Wert der Zählung wird in eine Verzögerung 3 um eine Abtastung eingegeben, die dazu dient, die letzte Zählung zu halten, wenn der Zähler 2 rückgesetzt wird. Daher stellt die in der Verzögerung 3 von einer Abtastung gespeicherte Zählung die Anzahl von Abtastungen des soeben beendeten Impulses dar, wenn der Flankendetektor eine neue Flanke ermittelt. Ein Puffer 4 mit einem Dateneingang 4a und einem Pop-Eingang 4a speichert die Zählung von der Verzögerung 3 um eine Abtastung beim Empfang eines Impulses vom Flankendetektor 1 an seinem Pop-Eingang 4b.
  • Das PWM-Eingangssignal V'I wird in einer geeigneten Verzögerung 5 verzögert, um das PWM-Signal VI zum Anlegen an den DA-Wandler D2 von 3 zu erhalten. Das verzögerte Signal VI wird auch an einen zweiten Flankendetektor 6 angelegt. Wenn dieser zweite Flankendetektor eine Flanke im verzögerten Eingangssignal VI ermittelt, sendet er einen Impuls an den Pop-Out-Eingang 4c des Puffers 4, mit dem Ergebnis, dass die im Puffer enthaltene Zählung an einem Ausgang 4d des Puffers ausgegeben wird. Diese Zählung wird in einem Dividierer 7 durch zwei dividiert und die so dividierte Zählung ist an einem Eingang 8a eines Rückwärtszählers 8 verfügbar. Der Impuls des zweiten Flankendetektors wird auch an einen Pop-In-Eingang 8b des Rückwärtszählers angelegt und ermöglicht das Speichern der dividierten Zählung im Rückwärtszähler. Anschließend zählt der Rückwärtszähler mit der Rate der Taktimpulse CL rückwärts und, da der Wert der Zählung der Hälfte des Werts der ursprünglichen Zählung im Puffer 4 entspricht, wird der Arbeitsablauf des Rückwärtszählens in der Hälfte der Periode des Impulses abgeschlossen. Der Ausgang des Rückwärtszählers 8 wird an einen Komparator 9 angelegt. Dieser Komparator erzeugt an seinem Ausgang eine „Eins", wenn der Rückwärtszähler leer ist, was in der Mitte des Impulses des (verzögerten) Eingangssignals VI der Fall ist. Der Ausgang des Komparators 9 und das verzögerte PWM-Eingangssignal VI werden in ein XOR-Gatter 10 eingegeben, um das umgewandelte PWM-Signal VM zu erzeugen.
  • Es sei angemerkt, dass die Verzögerung 5 größer sein sollte als die größtmögliche Impulsbreite, entweder positiv oder negativ, um zu verhindern, dass der Puffer 4 zum Zeitpunkt, an dem er ausgelesen wird, immer noch die Zählung des vorhergehenden Impulses enthält. Andererseits sollte die Verzögerung, wenn der Puffer nur eine Zählung speichern kann, kleiner als die kleinstmögliche Impulsperiode, d. h. die Summe der Breiten von zwei aufeinander folgenden Impulsen, eines positiven und eines negativen Impulses, sein, um zu verhindern, dass der Puffer, zu dem Zeitpunkt, an dem er ausgelesen wird, bereits die Zählung des nächsten Impulses enthält. Daher sollte die Impulsperiode konstant sein. Andererseits können, wenn der Puffer 4 mehrere Zählwerte enthalten kann und nach der FIFO-Methode organisiert ist, auch PMW-Signale mit variablen Impulsperioden, wie rauschgeformte PWM-Signale, gehandhabt werden. In diesem Fall muss die Verzögerung größer als die größtmögliche Impulsbreite sein und die Puffergröße, d. h. die Anzahl von Zählungen, die im Puffer gespeichert werden kann, muss größer sein als das Zweifache der durch die kleinstmögliche Impulsperiode dividierten Verzögerung.
  • Der Impulsbreitenwandler von 5 arbeitet nur richtig, wenn jeder Impuls des PWM-Eingangssignals eine gerade Anzahl von Abtastungen aufweist. In diesem Fall liegt jede Flanke des Ausgangssignals VM des Impulsbreitenwandlers genau in der Mitte eines Impulses des PWM-Eingangssignals, wobei die Hälfte der Abtastungen des Eingangsimpulses vor der Flanke liegen und die andere Hälfte der Abtastungen hinter der Flanke liegen. Jeder Impuls des Eingangssignals mit einer ungeraden Anzahl von Abtastungen ergibt indes einen Fehler im Ausgangssignal des Impulsbreitenwandlers und auch in der davon abgeleiteten Dreieckwelle.
  • Eine Lösung dieses Problems ist in 6 gezeigt. In der Anordnung gemäß dieser Figur ist ein Upsampler F mit einem Upsampling-Verhältnis von 2 vor der Anordnung eingefügt, derart, dass die Anzahl von Abtastungen aller Impulse des Eingangssignals verdoppelt wird und Impulse mit ungeraden Anzahlen von Abtastungen vermieden werden, wobei das Verhältnis aller Impulse zueinander unverändert bleibt.
  • Die Anordnung von 6 veranschaulicht auch, dass der Subtrahierer P der Anordnung von 6 durch die Verwendung eines Differenzkomparators C gestrichen werden kann. Ein Eingang des Komparators C wird für das Dreiecksignal VT und der andere Eingang für das Fehlerkorrektursignal VE verwendet.
  • Wenn die Verwendung des Upsamplers F in 6 zu einer unannehmbar oder unerwünscht hohen Abtastfrequenz führen würde, könnte das Problem der ungeraden Anzahl von Abtastungen in einem Impuls mit dem Impulsbreitenwandler von 7 gelöst werden. In dieser Figur weisen die Bestandteile, die denjenigen von 5 entsprechen, die gleichen Bezugszeichen auf und erfordern keine weitere Erklärung.
  • In diesem Impulsbreitenwandler wird der Ausgang des Dividierers 7 an einen Splitter 11 angelegt, der die dividierte Zählung in einen ganzzahligen Anteil und einen gebrochenen Anteil aufteilt. Der ganzzahlige Anteil wird auf die gleiche Weise wie im Impulsbreitenwandler von 5 an den Eingang 8a des Rückwärtszählers 8 angelegt. Der gebrochene Anteil, der gleich 0 ist, wenn der gezählte Impuls eine gerade Anzahl von Abtastungen aufweist, und gleich 0,5 ist, wenn der Impuls eine ungerade Anzahl von Abtastungen aufweist, wird an einen Multiplizierer 12 angelegt, der mit 2 multipliziert und infolgedessen, in Abhängigkeit davon, ob die Impulszählung gerade oder beziehungsweise ungerade ist, ein einzelnes Bit 0 oder 1 liefert. Dieses einzelne Bit wird an einen Eingang eines UND-Gatters 13 angelegt. Der andere Eingang dieses UND-Gatters ist mit einem dritten Flankendetektor 14 verbunden, der die Flanken im Ausgang VM des XOR-Gatters 10 ermittelt. Daher ist der Ausgang V'M des UND-Gatters 13 immer 0, außer, wenn der Flankendetektor 14 eine Flanke im umgewandelten Ausgangssignal VM ermittelt und der gebrochene Anteil der dividierten Zählung nicht Null ist. Die zwei Ein-Bit-Signale VM und V'M steuern einen Zwei-Bit-DA-Wandler D1, der den Ein-Bit-DA-Wandler D1 von 3 und 6 ersetzt. Dieser Zwei-Bit-DA-Wandler ist derart konstruiert, dass das Ausgangssignal VA dieses DA-Wandlers wie folgt ist:
    1, wenn VM = 1 und V'M = 0
    –1, wenn VM = 0 und V'M = 0
    0, wenn V'M = 1
  • 8 zeigt das Eingangssignal VI, das Ausgangssignal VA des Zwei-Bit-DA-Wandlers D1 und den Ausgang VT des Integrators I. In dieser Figur wird angenommen, dass die dritten und vierten Impulse des Eingangssignals eine ungerade Anzahl von Abtastungen aufweisen, während die ersten, zweiten und fünften Impulse eine gerade Anzahl von Abtastungen aufweisen.
  • Die Anordnung von 9 entspricht derjenigen von 3, außer, dass der Integrator I in der Ausgangsleitung des Subtrahierers P anstatt in seiner +–Eingangsleitung verbunden ist. Es wird hierbei angenommen, dass der Tiefpassfilter H zum Tiefpassfiltern des Fehlerkorrektursignals in 3 mindestens einen Integratorabschnitt umfasst. Dieser Integratorabschnitt und der Integrator I von 3 können dann in der Ausgangsleitung des Subtrahierers P durch einen einzigen Integrator ersetzt werden. Der Tiefpassfilter H' von 9 ist gleich wie der Hochpassfilter H von 3 minus einen Integratorabschnitt. Der Subtrahierer P subtrahiert das unzureichend tiefpassgefilterte Fehierkorrektursignal V'E vom umgewandelten PWM-Signal VA und der Integrator I liefert die Kombination der Dreieckwelle VT und des ausreichend tiefpassgefilterten Fehlerkorrektursignals VE an den Eingang des Komparators C.
  • Die in den Figuren gezeigten und vorhergehend beschriebenen Ausführungsformen der vorliegenden Erfindung sollen als veranschaulichend und nicht in einem einschränkenden Sinne aufgefasst werden. Fachleute können viele Abwandlungen an diesen Ausführungsformen vornehmen, ohne den Bereich der vorliegenden Erfindung, wie in den beigefügten Ansprüchen definiert, zu verlassen. Wenn zum Beispiel das Dämpfungsglied B in der Anordnung von 3 das Signal V0 invertiert, dann werden beide Kombinatoren S und P Addierer anstatt von Subtrahierern.

Claims (8)

  1. Anordnung zum Verstärken eines PWM-Eingangssignals (VI), wobei die Anordnung eine Klasse-D-Ausgangsstufe (A), einen Fehlerkorrektursignal-Generator (G), der eingerichtet ist, um ein PWM-Ausgangssignal (VO) der Klasse-D-Ausgangsstufe mit dem PWM-Eingangssignal (VI) zu vergleichen und um ein Fehlerkorrektursignal (VE) zu liefern, das aus diesem Vergleich resultiert, und Regenerierungsmittel (U) umfasst, die eingerichtet sind, um das PWM-Eingangssignal (VI) und das Fehlerkorrektursignal (VE) zu empfangen und um ein regeneriertes PWM-Signal (VC) an den Eingang der Klasse-D-Ausgangsstufe zu liefern, dadurch gekennzeichnet, dass die Regenerierungsmittel von dem PWM-Eingangssignal (VI, V'I) eine breitenmodulierte Dreieckwelle (VT) ableiten, deren Nulldurchgänge am Nullpunktabweichungs-Korrektursignal im Wesentlichem mit den Flanken des PWM-Eingangssignals übereinstimmen, und dass die Dreieckwelle und das Fehlerkorrektursignal einen Komparator steuern, der das regenerierte PWM-Signal (VC) liefert.
  2. Anordnung zum Verstärken eines PWM-Eingangssignals nach Anspruch 1, dadurch gekennzeichnet, dass die Regelschleife, die die Klasse-D-Ausgangsstufe (A), den Fehlerkorrekturgenerator (G) und den Komparator (C) umfasst, durch analoge Mittel ausgeführt ist, während die Erzeugung der Dreieckwelle (VT) ganz oder teilweise durch digitale Mittel (M) ausgeführt wird.
  3. Anordnung zum Verstärken eines PWM-Eingangssignals nach Anspruch 2, dadurch gekennzeichnet, dass die Regenerierungsmittel einen Impulsbreitenwandler (M) umfassen, der das PWM-Eingangssignal empfangt, ein umgewandeltes PWM-Signal (VM) erzeugt, dessen Flanken im Wesentlichen in der Mitte zwischen den Flanken des PWM-Eingangssignals (VI) liegen, und das umgewandelte PWM-Signal (VM) durch einen DA-Wandler (DI) an einen analogen Integrator (I) liefert, der eine vollständige Integration des umgewandelten PWM-Signals (VM) bereitstellt.
  4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass das Fehlerkorrektursignal (V'E) und das umgewandelte PWM-Signal (VA) beide an einen Kombinator (P) angelegt werden, dass das Ausgangssignal dieses Kombinators an einen Integrator (I) angelegt wird, und dass der Ausgang des Integrators (I) die Kombination der Dreieckwelle (VT) und des Fehlerkorrektursignals (VE) zum Steuern des Komparators (C) umfasst.
  5. Anordnung nach Anspruch 3, die ein abgetastetes PWM-Eingangssignal empfangt, dadurch gekennzeichnet, dass der Impulsbreitenwandler (M) eingerichtet ist, um durch Zählen (2) der Abtastungen während des Impulses, Speichern (4) der dabei erhaltenen Zählung und Rückwärtszählen (8) der Zählung bei der doppelten Rate der Abtastungen die Mitte eines breitenmodulierten Impulses zu bestimmen.
  6. Anordnung nach Anspruch 3, die ein abgetastetes PWM-Eingangssignal empfängt, dadurch gekennzeichnet, dass der Impulsbreitenwandler (M) eingerichtet ist, um durch Zählen (2) der Abtastungen während des Impulses, Speichern (4) der dabei erhaltenen Zählung, Dividieren (7) dieser Zählung durch zwei und Rückwärtszählen (8) der dividierten Zählung bei der Rate der Abtastungen die Mitte eines breitenmodulierten Impulses zu bestimmen.
  7. Anordnung nach Anspruch 5 oder 6, gekennzeichnet durch einen Upsampler (F) zum Verdoppeln der Abtastung des PWM-Eingangssignals (VI), das an den Impulsbreitenwandler (M) angelegt wird.
  8. Anordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der Impulsbreitenwandler (M) eingerichtet ist, um ein umgewandeltes PWM-Signal (VA) bereitzustellen, das zwischen den Werten +1 und –1 variiert, dadurch, dass ein Splitter (11), um die gespeicherte Zählung in einen ganzzahligen Anteil und einen gebrochenen Anteil von 0,5 zu unterteilen, und Mittel (12, 13) zur Verwendung des gebrochenen Anteils bereitgestellt werden, um das umgewandelte PWM-Signal (VA) nullzustellen, wenn der multiplizierte gebrochene Anteil 0,5 beträgt.
DE602005004818T 2004-11-12 2005-11-08 Anordnung zum verstärken eines pwm-eingangssignals Active DE602005004818T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04105729 2004-11-12
EP04105729 2004-11-12
PCT/IB2005/053657 WO2006051478A1 (en) 2004-11-12 2005-11-08 Arrangement for amplifying a pwm input signal

Publications (2)

Publication Number Publication Date
DE602005004818D1 DE602005004818D1 (de) 2008-03-27
DE602005004818T2 true DE602005004818T2 (de) 2009-02-19

Family

ID=35462546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005004818T Active DE602005004818T2 (de) 2004-11-12 2005-11-08 Anordnung zum verstärken eines pwm-eingangssignals

Country Status (7)

Country Link
EP (1) EP1813015B1 (de)
JP (1) JP2008520150A (de)
KR (1) KR20070074666A (de)
CN (1) CN100533960C (de)
AT (1) ATE386364T1 (de)
DE (1) DE602005004818T2 (de)
WO (1) WO2006051478A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765792B1 (ko) * 2006-07-28 2007-10-12 삼성전자주식회사 스위칭 파워 앰프에서 에러 보정 방법 및 장치
US7839211B2 (en) 2006-12-21 2010-11-23 Bang & Olufsen Icepower A/S Error correction system for a class-D power stage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346581B2 (ja) * 1997-04-02 2002-11-18 バング アンド オルフセン・パワーハウス・エイ/エス パルス変調信号の強化されたパワー増幅用パルス基準制御方法及びシステム
EP1184973B1 (de) * 2000-08-29 2007-06-06 STMicroelectronics S.r.l. Leistungsverstärkervorrichtung
US6504427B2 (en) * 2001-05-31 2003-01-07 Motorola, Inc. Switching amplifier having digital correction and method therefor
US6404280B1 (en) * 2001-06-01 2002-06-11 Constel Signal Processing Co., Ltd. Method and system for low-distortion power amplification

Also Published As

Publication number Publication date
DE602005004818D1 (de) 2008-03-27
CN101057397A (zh) 2007-10-17
EP1813015A1 (de) 2007-08-01
WO2006051478A1 (en) 2006-05-18
ATE386364T1 (de) 2008-03-15
KR20070074666A (ko) 2007-07-12
EP1813015B1 (de) 2008-02-13
JP2008520150A (ja) 2008-06-12
CN100533960C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
DE69916585T2 (de) Einrichtung und verfahren zum takten von digitalen und analogen schaltungen auf einem gemeinsam substrat zur geräuschverminderung
DE69209206T2 (de) Burstsignal-Sender
DE69833553T2 (de) Verfahren und gerät zur leistungsverbesserung durch qualifikation von pulsen in einem überabgetasteten rauschformungssignalprozessor
DE10021824C2 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
DE19907530A1 (de) D-Verstärker und Verfahren zum Erzeugen eines Bezugssignals, das repräsentativ für das Ausgangssignal eines D-Verstärkers ist
DE112005000786B4 (de) Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM)
DE60211208T2 (de) Sigma-delta modulation
DE10347293A1 (de) Klasse D-Verstärker
DE69014414T2 (de) Abtast- und Halteanordnung.
DE2357067C3 (de) Elektrische Schaltungsanordnung in Verbindung mit einer Spracherkennungseinrichtung
DE2159575B2 (de) Deltamodulator
DE602005001311T2 (de) Schaltverstärker
DE102008062526A1 (de) Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators
DE1952379A1 (de) Delta-Modulationssystem
DE2711292A1 (de) Verzoegerungsleitung
DE2434946C3 (de) Deltamodulator zur Umwandlung analoger Zeichen in einem vorgegebenen Frequenzband in digitale Zeichen
DE602005004818T2 (de) Anordnung zum verstärken eines pwm-eingangssignals
DE3121310A1 (de) Digitales filter
DE3203852A1 (de) Anordnung und verfahren zur digitalen filterung eines digitalisierten chrominanzsignals in einem digitalen fernsehsystem
DE10219857B4 (de) PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals
DE10233391C1 (de) Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung
DE3733739C1 (de) Anordnung zur A/D-Wandlung mit A/D-Wandler
DE2813338C2 (de) "Anordnung zum interpolierenden Umcodieren eines Deltamodulationssignals"
DE2651043C3 (de) Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife
DE10327620B4 (de) Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL