JP3332668B2 - Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor device - Google Patents
Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor deviceInfo
- Publication number
- JP3332668B2 JP3332668B2 JP14987395A JP14987395A JP3332668B2 JP 3332668 B2 JP3332668 B2 JP 3332668B2 JP 14987395 A JP14987395 A JP 14987395A JP 14987395 A JP14987395 A JP 14987395A JP 3332668 B2 JP3332668 B2 JP 3332668B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ion
- plating bath
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の配線形成
に用いる新規な無電解めっき浴、及び該無電解めっき浴
を用いる半導体装置の配線形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel electroless plating bath used for forming wiring of a semiconductor device and a method for forming wiring of a semiconductor device using the electroless plating bath.
【０００２】[0002]
【従来の技術】従来、半導体装置の配線となる金属膜の
堆積には、アルミニウムのスパッタ法や、タングステン
のＣＶＤ法等が用いられてきた。2. Description of the Related Art Conventionally, a metal film serving as a wiring of a semiconductor device has been deposited by a sputtering method of aluminum, a CVD method of tungsten, or the like.
【０００３】しかしながら、スパッタ法やＣＶＤ法によ
ると、十分なカバーレッジがとれないという問題、及
び、金属化合物に多大なエネルギーを与えて金属を遊離
させたり、対応する金属化合物を分離したりして、半導
体基板の表面に金属を堆積させるため、膨大なコストが
掛かると共にプロセス的にも複雑であるという問題があ
る。However, according to the sputtering method and the CVD method, there is a problem that sufficient coverage cannot be obtained, and a large amount of energy is given to the metal compound to release the metal or to separate the corresponding metal compound. However, since a metal is deposited on the surface of a semiconductor substrate, there is a problem that enormous cost is required and the process is complicated.
【０００４】そこで、これらの問題を解決する方法とし
て、最近、特開平４−３０７７３６号公報に示されるよ
うに、無電解めっき法による金属膜の堆積が注目される
ようになってきた。To solve these problems, attention has recently been paid to the deposition of a metal film by an electroless plating method as disclosed in Japanese Patent Application Laid-Open No. 4-307736.
【０００５】そして、無電解めっき浴としては、“ＥＬ
ＥＣＴＲＯＬＥＳＳ ＰＬＡＴＩＮＧ （１９８５）
Ｃｈａｐｔｅｒ １７ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐｌ
ａｔｉｎｇ Ｏｆ Ｓｉｌｖｅｒ Ｎ．Ｋｏｕｒａ”に
おいて、下記の組成を有するものが提案されている。[0005] As an electroless plating bath, "EL
ECTROLES PLATING (1985)
Chapter 17 Electroless Pl
ating of Silver N. Koura "has the following composition.
【０００６】 硝酸銀（銀イオン供給源） 8.8X10-3mol/l ロッセル塩（還元剤） 3.5X10-2mol/l エチレンジアミン（錯化剤） 5.4X10-2mol/l ３、５―ジヨードチロシン（安定剤） 4.0X10-5mol/l ＮａＯＨ又はＫＯＨ（ｐＨ調整剤） ｐＨ 10.0 浴温度 35℃Silver nitrate (silver ion source) 8.8X10 -3 mol / l Rossel salt (reducing agent) 3.5X10 -2 mol / l Ethylenediamine (complexing agent) 5.4X10 -2 mol / l 3,5-diiodotyrosine (Stabilizer) 4.0X10 -5 mol / l NaOH or KOH (pH adjuster) pH 10.0 Bath temperature 35 ℃
【０００７】[0007]
【発明が解決しようとする課題】ところが、本件発明者
らが前記の無電解めっき浴を用いて半導体装置の金属配
線層を形成したところ、半導体装置の特性が劣化すると
いうことを見つけた。However, the present inventors have found that when a metal wiring layer of a semiconductor device is formed using the above-described electroless plating bath, the characteristics of the semiconductor device are degraded.
【０００８】そこで、種々検討した結果、前記の無電解
めっき浴にＮａやＫなどの金属不純物（アルカリ金属、
アルカリ土金属など）が含まれており、該金属不純物が
配線金属としてのめっき膜に含有された後、半導体装置
中に拡散して半導体装置の特性を劣化させることを見出
した。Therefore, as a result of various studies, it has been found that metal impurities such as Na and K (alkali metal,
Alkaline metal, etc.), and found that after the metal impurities are contained in the plating film as the wiring metal, they diffuse into the semiconductor device and deteriorate the characteristics of the semiconductor device.
【０００９】本件発明者らが、前記の無電解銀めっき浴
中のＮａ量及びＫ量を原子発光分析（ＩＣＰ）により求
めたところ、それぞれ７４１１ｐｐｍ及び６９９３ｐｐ
ｍという大きい値を示した。また、堆積した銀めっき膜
中にもＮａやＫが含まれており、半導体基板上に堆積し
た０．５μｍの膜厚を有する銀膜中のＮａ量及びＫ量を
測定したところ、それぞれ８４２ｐｐｍ及び４１１ｐｐ
ｍであった。これらの値は、半導体装置の配線金属に含
まれる金属不純物の許容値をはるかに上回るものであ
り、このように金属不純物の量の多い銀膜を半導体装置
の配線に用いることはできなかった。The inventors determined the amounts of Na and K in the electroless silver plating bath by atomic emission spectrometry (ICP), and found that they were 7411 ppm and 6993 pp, respectively.
It showed a large value of m. In addition, Na and K were also contained in the deposited silver plating film, and the amount of Na and the amount of K in the silver film having a thickness of 0.5 μm deposited on the semiconductor substrate were measured. 411pp
m. These values far exceed the allowable values of the metal impurities contained in the wiring metal of the semiconductor device, and thus a silver film having a large amount of the metal impurity cannot be used for the wiring of the semiconductor device.
【００１０】前記に鑑み、本発明は、半導体装置の金属
配線層を無電解めっき浴を用いて形成しても、金属配線
層に金属不純物がほとんど含まれないようにすることを
目的とする。In view of the above, it is an object of the present invention to provide a semiconductor device in which a metal wiring layer is formed by using an electroless plating bath so that the metal wiring layer hardly contains metal impurities.
【００１１】[0011]
【課題を解決するための手段】本発明は、金属配線層に
金属不純物が含まれるのは、無電解めっき浴中の金属イ
オンの還元剤及びｐＨ調整剤に含まれている金属に原因
があることを見い出し、該知見に基づいて成されたもの
であって、化学式中に金属を含まない、金属イオンの還
元剤及びｐＨ調整剤を有する無電解めっき浴を用いるも
のである。According to the present invention, the metal impurities contained in the metal wiring layer are caused by the metal contained in the metal ion reducing agent and the pH adjuster in the electroless plating bath. The present invention has been made based on the above findings, and uses an electroless plating bath having a metal ion reducing agent and a pH adjuster, which does not contain a metal in the chemical formula.
【００１２】具体的に請求項１の発明が講じた解決手段
は、半導体装置の配線形成に用いる無電解めっき浴を、
金属イオンを含む金属材料、化学式中に金属を含まない
前記金属イオンの還元剤、化学式中に金属を含まない前
記金属イオンの錯化剤、及び、テトラメチルアンモニウ
ムハイドロオキサイドを含むｐＨ調整剤を有する構成と
するものである。Specifically, a solution taken by the first aspect of the present invention is to provide an electroless plating bath used for forming a wiring of a semiconductor device.
A metal material containing a metal ion, a reducing agent for the metal ion containing no metal in the chemical formula, a complexing agent for the metal ion containing no metal in the chemical formula, and tetramethylammonium
And a pH adjuster containing a hydrogen hydroxide .
【００１３】請求項２の発明は、請求項１の金属材料に
含まれる金属イオンを、銀イオン、銅イオン、金イオ
ン、ニッケルイオン、コバルトイオン又はパラジウムイ
オンに限定するものである。According to a second aspect of the present invention, the metal ions contained in the metal material of the first aspect are limited to silver ions, copper ions, gold ions, nickel ions, cobalt ions or palladium ions.
【００１４】銀イオンは硝酸銀より、銅イオンは硫酸銅
より、金イオンはシアン化金アンモニウム又は塩化金よ
り、ニッケルイオンは硫酸ニッケル又は塩化ニッケルよ
り、コバルトイオンは硫酸コバルト又は塩化コバルトよ
り、パラジウムイオンは硫酸パラジウム又は塩化パラジ
ウムよりそれぞれ供給されるが、金属材料としてはこれ
らに限られるものではない。Silver ions are from silver nitrate, copper ions are from copper sulfate, gold ions are from gold ammonium cyanide or gold chloride, nickel ions are from nickel sulfate or nickel chloride, cobalt ions are from cobalt sulfate or cobalt chloride, palladium ions. Is supplied from palladium sulfate or palladium chloride, respectively, but the metal material is not limited to these.
【００１５】請求項３の発明は、請求項１の金属材料に
含まれる金属イオンを、銀イオン、銅イオン、金イオン
又はパラジウムイオンに限定すると共に、還元剤を、酒
石酸、化学式中に金属を含まない酒石酸塩、単糖類、二
糖類、多糖類、ヒドラジン、ヒドラジン誘導体、アルデ
ヒド及び多価アルコールのうちの少なくとも１つを含有
しているものに限定するものである。According to a third aspect of the present invention, the metal ions contained in the metal material of the first aspect are limited to silver ions, copper ions, gold ions or palladium ions, the reducing agent is tartaric acid, and the metal is included in the chemical formula. It is not limited to those containing at least one of a tartrate, a monosaccharide, a disaccharide, a polysaccharide, a hydrazine, a hydrazine derivative, an aldehyde, and a polyhydric alcohol which are not contained.
【００１６】化学式中に金属を含まない酒石酸塩として
は酒石酸アンモニウムが挙げられ、単糖類としてはグル
コース、デキストロース、グルコラクトン、グルコピラ
ノース、フルクトース又はこれらの混合物が挙げられ、
二糖類としてはサッカロース、ラクトース、マルトース
又はこれらの混合物が挙げられ、多糖類としてはアルギ
ン酸、セルロース、デンプン、グリコゲン、プルラン又
はこれらの混合物が挙げられ、ヒドラジン誘導体として
は硫酸ヒドラジン、塩酸ヒドラジン、抱水ヒドラジン又
はこれらの混合物が挙げられ、アルデヒドとしてはホル
マリン、グリオキサール又はこれらの混合物が挙げら
れ、多価アルコールとしてはグリセリンが挙げられる
が、化学式中に金属を含まない還元剤はこれらに限らな
い。Tartrate salts free of metals in the chemical formula include ammonium tartrate, and monosaccharides include glucose, dextrose, glucolactone, glucopyranose, fructose or mixtures thereof.
Examples of disaccharides include saccharose, lactose, maltose and mixtures thereof, examples of polysaccharides include alginic acid, cellulose, starch, glycogen, pullulan and mixtures thereof, and examples of hydrazine derivatives include hydrazine sulfate, hydrazine hydrochloride, and hydrate. Hydrazine or a mixture thereof is mentioned, aldehyde is formalin, glyoxal or a mixture thereof, and polyhydric alcohol is glycerin, but a reducing agent not containing a metal in the chemical formula is not limited thereto.
【００１７】請求項４の発明は、請求項１の金属材料に
含まれる金属イオンを、ニッケルイオン又はコバルトイ
オンに限定すると共に、還元剤を、次亜リン酸、化学式
中に金属を含まない次亜リン酸塩、化学式中に金属を含
まない水素化ホウ素化合物、ヒドラジン及びヒドラジン
誘導体のうちの少なくとも１つを含有しているものに限
定するものである。According to a fourth aspect of the present invention, the metal ion contained in the metal material of the first aspect is limited to a nickel ion or a cobalt ion, and the reducing agent is hypophosphorous acid. It is limited to those containing at least one of a phosphite, a borohydride compound containing no metal in the chemical formula, hydrazine and a hydrazine derivative.
【００１８】化学式中に金属を含まない次亜リン酸塩と
しては次亜リン酸アンモニウムが挙げられ、化学式中に
金属を含まない水素化ホウ素化合物としてはボラン、ボ
ラザン、ボラゼン、ボラジン、ボランの誘導体、ボラザ
ンの誘導体、ボラゼンの誘導体、ボラジンの誘導体又は
これらの混合物が挙げられ、ボランの誘導体としてはジ
ボラン、メチルジボラン又はこれらの混合物、ボラザン
の誘導体としてはジボラザン、ジエチルアミンボラザ
ン、ジメチルアミンボラザン、トリメチルアミンボラザ
ン又はこれらの混合物が挙げられるが、これらに限定さ
れない。Examples of hypophosphites which do not contain metals in the chemical formula include ammonium hypophosphite, and examples of borohydride compounds which do not contain metals in the chemical formula include borane, borazane, borazene, borazine and borane derivatives. Borane derivative, borazene derivative, borazine derivative or a mixture thereof.Examples of borane derivative include diborane, methyldiborane or a mixture thereof, and borazane derivative includes diborazane, diethylamineborazane, dimethylamineborazane, Examples include, but are not limited to, trimethylamine borazane or mixtures thereof.
【００１９】請求項５の発明は、請求項１の金属材料に
含まれる金属イオンを、銀イオン又は銅イオンに限定す
ると共に、錯化剤を、エチレンジアミン、エチレンジア
ミン誘導体、アンモニア及びトリエタノールアミンのう
ちの少なくとも１つを含有しているものに限定するもの
である。According to a fifth aspect of the present invention, the metal ions contained in the metal material of the first aspect are limited to silver ions or copper ions, and the complexing agent is selected from ethylenediamine, ethylenediamine derivatives, ammonia and triethanolamine. Is limited to those containing at least one of the following.
【００２０】エチレンジアミン誘導体としては、N,N-ビ
ス（２−ヒドロキシエチル）エチレンジアミン、N,N'-
ビス（２−ヒドロキシエチル）エチレンジアミンエチレ
ンジアミン、N,N,N',N'-テトラキス（２−ヒドロキシエ
チル）エチレンジアミン、エチレンジアミンテトラ酢酸
又はこれらの混合物が挙げられるが、これらに限らな
い。As the ethylenediamine derivative, N, N-bis (2-hydroxyethyl) ethylenediamine, N, N'-
Bis (2-hydroxyethyl) ethylenediamine ethylenediamine, N, N, N ', N'-tetrakis (2-hydroxyethyl) ethylenediamine, ethylenediaminetetraacetic acid, or a mixture thereof, but is not limited thereto.
【００２１】請求項６の発明は、請求項１の金属材料に
含まれる金属イオンを、金イオン、ニッケルイオン、コ
バルトイオン又はパラジウムイオンに限定すると共に、
錯化剤をカルボン酸基を含む化合物に限定するものであ
る。According to a sixth aspect of the present invention, the metal ions contained in the metal material of the first aspect are limited to gold ions, nickel ions, cobalt ions or palladium ions.
The complexing agent is limited to a compound containing a carboxylic acid group.
【００２２】カルボン酸基を含む化合物としては、クエ
ン酸、酢酸、乳酸、オルソ−ヒドロキシ安息香酸、シュ
ウ酸、マロン酸、コハク酸、リンゴ酸、酒石酸、オルソ
−フタル酸、ジグリコール酸、チオグリコール酸、チオ
ジグリコール酸、グリシン、メチルグリジン、ジメチル
グリジン、アントラニル酸、ピコリン酸、キノリン酸又
はこれらの混合物が挙げられるが、これらに限らない。Examples of the compound containing a carboxylic acid group include citric acid, acetic acid, lactic acid, ortho-hydroxybenzoic acid, oxalic acid, malonic acid, succinic acid, malic acid, tartaric acid, ortho-phthalic acid, diglycolic acid, and thioglycol. Acids, thiodiglycolic acid, glycine, methyl glycine, dimethyl glycine, anthranilic acid, picolinic acid, quinolinic acid or mixtures thereof.
【００２３】[0023]
【００２４】[0024]
【００２５】請求項７の発明は、金属材料を硝酸銀に、
還元剤を酒石酸に、錯化剤をエチレンジアミンに、それ
ぞれ限定するものである。According to the invention of claim 7 , the metal material is silver nitrate,
The reducing agent is tartaric acid, the complexing agent is ethylenediamine ,
Each is limited.
【００２６】請求項８の発明は、請求項１の金属材料を
２種以上の金属イオンを含有しているものに限定するも
のである。The invention according to claim 8 limits the metal material according to claim 1 to a material containing two or more kinds of metal ions.
【００２７】組み合わせる金属イオンとしては、ニッケ
ルイオンとコバルトイオン、ニッケルイオンとタングス
テンイオン、コバルトイオンとタングステンイオン等が
挙げられるが、これらに限定されない。タングステンイ
オンは、例えばタングステン酸アンモニウムなどから供
給される。The metal ions to be combined include, but are not limited to, nickel ions and cobalt ions, nickel ions and tungsten ions, and cobalt ions and tungsten ions. Tungsten ions are supplied from, for example, ammonium tungstate.
【００２８】請求項９の発明は、請求項１の構成に、め
っき液のｐＨ低下を抑制する化学式中に金属を含まない
ｐＨ緩衝剤、めっき速度の低下を抑制する化学式中に金
属を含まない促進剤、めっき液の分解を防止する化学式
中に金属を含まない安定剤、及びめっき膜の膜質を緻密
にする化学式中に金属を含まない界面活性剤のうちの少
なくとも１つをさらに含んでいる構成を付加するもので
ある。According to a ninth aspect of the present invention, in the constitution of the first aspect, a pH buffer which does not contain a metal in the chemical formula for suppressing a decrease in the pH of the plating solution, and a metal which is not contained in the chemical formula for suppressing a decrease in the plating rate. The composition further includes at least one of an accelerator, a stabilizer that does not contain a metal in a chemical formula that prevents decomposition of a plating solution, and a surfactant that does not contain a metal in a chemical formula that makes the quality of a plating film dense. The configuration is added.
【００２９】ｐＨ緩衝剤としては、モノカルボン酸、ジ
カルボン酸、オキシカルボン酸、無機酸又はこれらの混
合物が挙げられ、促進剤としては、ジカルボン酸、オキ
シカルボン酸又はこれらの混合物が挙げられるが、これ
らに限定されない。Examples of the pH buffer include a monocarboxylic acid, a dicarboxylic acid, an oxycarboxylic acid, an inorganic acid and a mixture thereof, and examples of the accelerator include a dicarboxylic acid, an oxycarboxylic acid and a mixture thereof. It is not limited to these.
【００３０】モノカルボン酸としては、ギ酸、酢酸、プ
ロピオン酸、酪酸、吉草酸、アクリル酸、トリメチル酢
酸、安息香酸、クロル酢酸又はこれらの混合物が挙げら
れ、ジカルボン酸としては、シュウ酸、コハク酸、マロ
ン酸、マレイン酸、イタコン酸、パラフタル酸又はこれ
らの混合物が挙げられ、オキシカルボン酸としては、グ
リコール酸、乳酸、サリチル酸、酒石酸、クエン酸又は
これらの混合物が挙げられ、無機酸としては、ホウ酸、
炭酸、亜硫酸又はこれらの混合物が挙げられるが、これ
らに限定されない。Examples of the monocarboxylic acid include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, acrylic acid, trimethylacetic acid, benzoic acid, chloroacetic acid and mixtures thereof. Examples of the dicarboxylic acid include oxalic acid and succinic acid. , Malonic acid, maleic acid, itaconic acid, paraphthalic acid or mixtures thereof.Examples of oxycarboxylic acids include glycolic acid, lactic acid, salicylic acid, tartaric acid, citric acid or mixtures thereof. Boric acid,
Examples include, but are not limited to, carbonic acid, sulfurous acid, or mixtures thereof.
【００３１】安定剤としては、イオウ化合物、窒素化合
物、ヨー化物又はこれらの化合物が挙げられるが、これ
らに限定されない。[0031] Stabilizers include, but are not limited to, sulfur compounds, nitrogen compounds, iodides or these compounds.
【００３２】イオウ化合物としては、チオ尿素、チオ硫
酸塩、ジエチルジチオカルバミン酸塩、ロダニン又はこ
れらの混合物が挙げられ、窒素化合物としては、2,2'-
ジピリジル、オルソフェナントロリン、2,2'- ビキノリ
ン又はこれらの混合物が挙げられ、ヨー化物としては、
3-ヨードチロシン、3,5-ジヨードチロシン又はこれらの
混合物が挙げられるが、これらに限らない。Examples of the sulfur compound include thiourea, thiosulfate, diethyldithiocarbamate, rhodanine and mixtures thereof, and examples of the nitrogen compound include 2,2′-
Dipyridyl, orthophenanthroline, 2,2'-biquinoline or a mixture thereof, and as the iodide,
Examples include, but are not limited to, 3-iodotyrosine, 3,5-diiodotyrosine, or mixtures thereof.
【００３３】界面活性剤としては、例えば、非イオン性
のフッ素系界面活性剤が挙げられるが、これに限らな
い。Examples of the surfactant include, but are not limited to, nonionic fluorine-based surfactants.
【００３４】請求項１０の発明が講じた解決手段は、半
導体装置の配線形成方法を、半導体基板上に形成された
絶縁膜に凹部を形成する第１の工程と、金属イオンを含
む金属材料、化学式中に金属を含まない前記金属イオン
の還元剤、化学式中に金属を含まない前記金属イオンの
錯化剤、及び、テトラメチルアンモニウムハイドロオキ
サイドを含むｐＨ調整剤を有する無電解めっき浴により
前記凹部内に埋め込み金属層を形成する第２の工程とを
備えている構成とするものである。According to a tenth aspect of the present invention, there is provided a method of forming a wiring of a semiconductor device on a semiconductor substrate.
A first step of forming a recess in the insulating film, a metal material containing a metal ion, a reducing agent for the metal ion containing no metal in the chemical formula, a complexing agent for the metal ion containing no metal in the chemical formula, and , Tetramethyl ammonium hydroxide
A second step of forming a buried metal layer in the recess by using an electroless plating bath having a pH adjuster including a side .
【００３５】請求項１１の発明は、請求項１０の構成
に、前記第１の工程と前記第２の工程との間に、前記凹
部の底部に、前記埋め込み金属層のコンタクト抵抗を低
減する抵抗低減層、前記埋め込み金属層の反応を防止す
るバリア層、及び前記金属イオンの反応を促進する触媒
層を順次形成する中間層形成工程をさらに備えている構
成を付加するものである。尚、触媒層とバリア層とは同
一の層であってもよい。この場合には、触媒層とバリア
層とを兼用できるので、製造工程を短縮することができ
る。触媒層とバリア層とを同一の層により構成する場合
には、パラジウム層、パラジウムを含むＴｉＮ層、Ｔｉ
Ｎ層若しくはＷ層又はこれらの混合層等を用いることが
できるが、これらに限らない。According to an eleventh aspect of the present invention, in the configuration of the tenth aspect , between the first step and the second step, a contact resistance of the buried metal layer is reduced at the bottom of the concave portion. The structure further includes an intermediate layer forming step of sequentially forming a reduction layer, a barrier layer for preventing the reaction of the buried metal layer, and a catalyst layer for promoting the reaction of the metal ions. Note that the catalyst layer and the barrier layer may be the same layer. In this case, since the catalyst layer and the barrier layer can be shared, the manufacturing process can be shortened. When the catalyst layer and the barrier layer are composed of the same layer, a palladium layer, a TiN layer containing palladium,
An N layer, a W layer, a mixed layer thereof, or the like can be used, but is not limited thereto.
【００３６】請求項１２の発明は、請求項１１の触媒層
を、Ｐｄ層又はＴｉ層に限定するものである。According to a twelfth aspect of the present invention, the catalyst layer of the eleventh aspect is limited to a Pd layer or a Ti layer.
【００３７】請求項１３の発明は、請求項１１のバリア
層を、ＴｉＮ層、ＴｉＷ層又はＷ層に限定するものであ
る。According to a thirteenth aspect of the present invention, the barrier layer of the eleventh aspect is limited to a TiN layer, a TiW layer or a W layer.
【００３８】請求項１４の発明は、請求項１１の抵抗低
減層をＴｉ層に限定するものである。According to a fourteenth aspect , the resistance reduction layer according to the eleventh aspect is limited to a Ti layer.
【００３９】請求項１５の発明は、請求項１１の構成
に、前記中間層形成工程は、前記凹部の内部を含む前記
絶縁膜の上に、前記抵抗低減層、バリア層及び触媒層を
順次形成する工程と、前記絶縁膜の上の前記抵抗低減
層、バリア層及び触媒層を化学機械研磨法により除去す
ることにより、前記凹部の底部にのみ前記抵抗低減層、
バリア層及び触媒層を形成する工程とを含み、前記第２
の工程は、前記凹部の底部にのみ形成された前記触媒層
の上に選択的に前記埋め込み金属層を形成する工程を含
む構成を付加するものである。[0039]Claim 15The invention ofClaim 11
Preferably, the step of forming an intermediate layer includes:Including
On the insulating film, The resistance reducing layer, the barrier layer and the catalyst layer
Forming sequentially;On the insulating filmThe resistance reduction
Layer, barrier layer and catalyst layer are removed by chemical mechanical polishing.
By doing so, the resistance-reducing layer only on the bottom of the concave portion,
Forming a barrier layer and a catalyst layer;
Wherein the catalyst layer is formed only on the bottom of the recess.
Selectively forming the buried metal layer on the substrate.
That is, the configuration shown in FIG.
【００４０】請求項１６の発明は、請求項１１の構成
に、前記第２の工程は、前記凹部の内部を含む前記絶縁
膜の上に前記無電解めっき浴により全面的に金属層を形
成する工程と、前記絶縁膜の上の金属層を除去すること
により、前記凹部内に前記埋め込み金属層を形成する工
程とを含む構成を付加するものである。The invention of claim 16, in the configuration of claim 11, wherein the second step, the insulation including the inside of the recess
Forming a metal layer entirely on the film by the electroless plating bath, and forming the buried metal layer in the recess by removing the metal layer on the insulating film. The configuration is added.
【００４１】請求項１７の発明は、請求項１０又は１１
の構成に、前記第２の工程は、前記凹部の内部を含む前
記絶縁膜の上に前記無電解めっき浴により全面的に金属
層を形成する工程と、前記絶縁膜の上の金属層を化学機
械研磨法により除去して、前記凹部内に表面が前記絶縁
膜の表面と面一である前記埋め込み金属層を形成する工
程とを含む構成を付加するものである。The invention of claim 17 is the invention of claim 10 or 11
The configuration, the second step, before including the inside of the recess
Forming a metal layer entirely on the insulating film by the electroless plating bath, and removing the metal layer on the insulating film by a chemical mechanical polishing method so that the surface of the insulating film is formed in the recess. And forming a buried metal layer flush with the surface of the metal layer.
【００４２】請求項１８の発明は、請求項１０又は１１
の構成に、前記第１の工程よりも前に、前記半導体基板
の上に、埋め込みプラグを有する下層絶縁膜を形成する
下層絶縁膜形成工程をさらに備え、前記第１の工程は、
前記下層絶縁膜の上に前記絶縁膜を形成する工程と、前
記絶縁膜の上に、前記埋め込みプラグと対応する部位に
開口部を有する配線領域形成用レジストパターンを形成
する工程と、前記配線領域形成用レジストパターンをマ
スクとして前記絶縁膜に対してエッチングを行なうこと
により、前記絶縁膜に配線領域となる前記凹部を形成す
る工程とを含む構成を付加するものである。The invention of claim 18 is the invention of claim 10 or 11
The method further comprises, before the first step, a lower insulating film forming step of forming a lower insulating film having a buried plug on the semiconductor substrate, wherein the first step includes:
Forming the insulating film on the lower insulating film, forming a resist pattern for forming a wiring region having an opening at a position corresponding to the buried plug on the insulating film, And etching the insulating film using the forming resist pattern as a mask to form the concave portion serving as a wiring region in the insulating film.
【００４３】請求項１９の発明は、請求項１０又は１１
の構成に、前記第１の工程よりも前に、前記半導体基板
の上に、埋め込みプラグを有する下層絶縁膜を形成する
下層絶縁膜形成工程をさらに備え、前記第１の工程は、
前記下層絶縁膜の上に、前記埋め込みプラグと対応する
部位に前記凹部となる開口部を形成する工程を含む構成
を付加するものである。The invention of claim 19 is the invention of claim 10 or 11
The method further comprises, before the first step, a lower insulating film forming step of forming a lower insulating film having a buried plug on the semiconductor substrate, wherein the first step includes:
On the lower insulating film, a configuration including a step of forming an opening serving as the concave portion at a portion corresponding to the buried plug is added.
【００４４】請求項２０の発明は、請求項１０〜１９の
無電解めっき浴の金属イオンを、銀イオン、銅イオン、
金イオン、ニッケルイオン、コバルトイオン又はパラジ
ウムイオンに限定するものである。According to a twentieth aspect of the present invention, the metal ions in the electroless plating bath of the tenth to nineteenth aspects are silver ions, copper ions,
It is limited to gold ions, nickel ions, cobalt ions or palladium ions.
【００４５】請求項２１の発明は、請求項１０〜１９の
無電解めっき浴の金属イオンを、銀イオン、銅イオン、
金イオン又はパラジウムイオンに限定し、無電解めっき
浴の還元剤を、酒石酸、化学式中に金属を含まない酒石
酸塩、単糖類、二糖類、多糖類、ヒドラジン、ヒドラジ
ン誘導体、アルデヒド及び多価アルコールのうちの少な
くとも１つを含有しているものに限定するものである。According to a twenty-first aspect of the present invention, the metal ions in the electroless plating bath according to the tenth to nineteenth aspects are silver ions, copper ions,
Restriction of gold ion or palladium ion, reducing agent of electroless plating bath, tartaric acid, tartrate salt containing no metal in chemical formula, monosaccharide, disaccharide, polysaccharide, hydrazine, hydrazine derivative, aldehyde and polyhydric alcohol It is limited to those containing at least one of them.
【００４６】請求項２２の発明は、請求項１０〜１９の
無電解めっき浴の金属イオンを、ニッケルイオン又はコ
バルトイオンに限定し、無電解めっき浴の還元剤を、次
亜リン酸、化学式中に金属を含まない次亜リン酸塩、化
学式中に金属を含まない水素化ホウ素化合物、ヒドラジ
ン及びヒドラジン誘導体のうちの少なくとも１つを含有
しているものに限定するものである。According to the invention of claim 22 , the metal ions in the electroless plating bath of claims 10 to 19 are limited to nickel ions or cobalt ions, and the reducing agent of the electroless plating bath is hypophosphorous acid, In which at least one of a metal-free hypophosphite, a metal-free borohydride compound, a hydrazine and a hydrazine derivative in a chemical formula is contained.
【００４７】請求項２３の発明は、請求項１０〜１９の
無電解めっき浴の金属イオンを、銀イオン又は銅イオン
に限定し、無電解めっき浴の錯化剤を、エチレンジアミ
ン、エチレンジアミン誘導体、アンモニア及びトリエタ
ノールアミンのうちの少なくとも１つを含有してものに
限定するものである。According to a twenty- third aspect of the present invention, the metal ions of the electroless plating bath of the tenth to nineteenth aspects are limited to silver ions or copper ions, and the complexing agent of the electroless plating bath is ethylenediamine, ethylenediamine derivative, ammonia And at least one of triethanolamine and triethanolamine.
【００４８】請求項２４の発明は、請求項１０〜１９の
無電解めっき浴の金属イオンを、金イオン、ニッケルイ
オン、コバルトイオン又はパラジウムイオンに限定し、
無電解めっき浴の錯化剤をカルボン酸基を含む化合物に
限定するものである。According to a twenty-fourth aspect of the present invention, the metal ions of the electroless plating bath of the tenth to nineteenth aspects are limited to gold ions, nickel ions, cobalt ions or palladium ions,
The complexing agent of the electroless plating bath is limited to a compound containing a carboxylic acid group.
【００４９】[0049]
【００５０】請求項２５の発明は、請求項１０〜１９の
無電解めっき浴の金属材料を硝酸銀に、還元剤を酒石酸
に、錯化剤をエチレンジアミンに、それぞれ限定するも
のである。The invention of claim 25, the nitrate of metal material of the electroless plating bath of claim 10 to 19, a reducing agent to tartaric acid, ethylene diamine complexing agent is limited, respectively.
【００５１】請求項２６の発明は、請求項１０〜１９の
無電解めっき浴の金属材料を２種以上の金属イオンを含
有しているものに限定するものである。According to a twenty-sixth aspect of the present invention, the metal material of the electroless plating bath according to the tenth to nineteenth aspects is limited to those containing two or more metal ions.
【００５２】請求項２７の発明は、請求項１０〜１９の
無電解めっき浴は、めっき液のｐＨ低下を抑制する化学
式中に金属を含まないｐＨ緩衝剤、めっき速度の低下を
抑制する化学式中に金属を含まない促進剤、めっき液の
分解を防止する化学式中に金属を含まない安定剤、及び
めっき膜の膜質を緻密にする化学式中に金属を含まない
界面活性剤のうちの少なくとも１つをさらに含んでいる
構成を付加するものである。According to a twenty-seventh aspect of the present invention, in the electroless plating bath according to the tenth to nineteenth aspects , a pH buffer containing no metal in a chemical formula for suppressing a decrease in the pH of a plating solution, a chemical formula for suppressing a decrease in a plating rate. At least one of a metal-free accelerator, a metal-free stabilizer in a chemical formula for preventing decomposition of a plating solution, and a metal-free surfactant in a chemical formula for densifying the quality of a plating film Is added.
【００５３】[0053]
【作用】請求項１の構成により、還元剤、錯化剤及びｐ
Ｈ調整剤はいずれも化学式中に金属を含まないため、無
電解めっき浴中に金属不純物がほとんど含まれることは
ない。According to the constitution of claim 1, a reducing agent, a complexing agent and p
Since none of the H adjusters contains a metal in the chemical formula, almost no metal impurities are contained in the electroless plating bath.
【００５４】請求項２の構成における金属材料に含まれ
る金属イオンは、無電解めっきにより金属として良好に
析出する。The metal ions contained in the metal material according to the second aspect of the present invention are favorably precipitated as a metal by electroless plating.
【００５５】請求項３の構成における金属材料に含まれ
る金属イオンは、酸化還元電位が高く、めっき液中で析
出しやすい。また、請求項３の構成における銀イオン、
銅イオン、金イオン又はパラジウムイオンの還元剤は、
酸化還元電位が高いと共に化学式中に金属を含まない。The metal ions contained in the metal material according to the third aspect of the invention have a high oxidation-reduction potential and are easily precipitated in the plating solution. Further, silver ions in the constitution of claim 3,
Copper ion, gold ion or palladium ion reducing agent,
High redox potential and no metal in chemical formula.
【００５６】請求項４の構成における金属材料に含まれ
る金属イオンは、銀イオン、銅イオン、金イオン、パラ
ジウムイオン等に比べて酸化還元電位が低い。これに対
して、請求項４の還元剤も酸化還元電位が比較的低い。The metal ions contained in the metal material according to the fourth aspect have a lower oxidation-reduction potential than silver ions, copper ions, gold ions, palladium ions and the like. On the other hand, the reducing agent of claim 4 also has a relatively low oxidation-reduction potential.
【００５７】請求項５の構成における錯化剤は、アルカ
リ性側において銀イオン又は銅イオンの錯体を形成す
る。The complexing agent according to the fifth aspect forms a complex of silver ion or copper ion on the alkaline side.
【００５８】請求項６の構成における錯化剤であるカル
ボン酸基を含む化合物は、金イオン、ニッケルイオン、
コバルトイオン、パラジウムイオンと錯体を形成する。The compound having a carboxylic acid group as a complexing agent in the constitution of claim 6 is a gold ion, a nickel ion,
Forms a complex with cobalt ion and palladium ion.
【００５９】[0059]
【００６０】請求項７の構成により、硝酸銀、酒石酸、
エチレンジアミンを有する無電解銀めっき浴は、金属不
純物を含まず、また、形成される銀めっき膜の膜質、半
導体基板への銀めっき膜の密着性、及び半導体基板上の
コンタクトホール又は配線用溝への銀めっき膜の埋め込
み性等において特に良好である。According to the constitution of claim 7 , silver nitrate, tartaric acid,
The electroless silver plating bath containing ethylenediamine does not contain metal impurities, and the film quality of the formed silver plating film, the adhesion of the silver plating film to the semiconductor substrate, and the contact hole or wiring groove on the semiconductor substrate. This is particularly good in the embedding property of the silver plating film.
【００６１】請求項８の構成により、２種以上の金属よ
りなる合金めっき膜を形成することができ、合金めっき
膜は硬さが向上するので好ましい。According to the constitution of claim 8 , an alloy plating film composed of two or more kinds of metals can be formed, and the alloy plating film is preferable because hardness is improved.
【００６２】請求項１０の構成により、請求項１と同
様、無電解めっき浴中に金属不純物がほとんど含まれる
ことはない。According to the tenth aspect , as in the first aspect, almost no metal impurities are contained in the electroless plating bath.
【００６３】請求項１１の構成により、凹部の底部に抵
抗低減層を形成するため、埋め込み金属層と半導体基板
とのコンタクト抵抗が低減する。また、抵抗低減層の上
にバリア層を形成するため、埋め込み金属層を構成する
金属が半導体基板上に形成されているトランジスタ等の
素子に拡散しない。さらに、バリア層の上に触媒層を形
成するため、埋め込み金属層とその下層とが異なる材料
よりなる場合でも埋め込み金属層は良好に堆積する。According to the eleventh aspect , the contact resistance between the buried metal layer and the semiconductor substrate is reduced because the resistance reducing layer is formed at the bottom of the recess. Further, since the barrier layer is formed on the resistance reducing layer, the metal forming the buried metal layer does not diffuse into elements such as transistors formed on the semiconductor substrate. Further, since the catalyst layer is formed on the barrier layer, the buried metal layer is deposited well even when the buried metal layer and the lower layer are made of different materials.
【００６４】請求項１２の構成により、Ｐｄ層やＴｉ層
は、通常、蒸着やスパッタにより形成され緻密であるた
め、この上に堆積されるめっき膜も緻密になる。また、
Ｐｄ層やＴｉ層は、めっき膜形成後の加熱処理の際に、
めっき膜中の空孔（ボイド）の発生や半導体基板との密
着性不良を生じさせない。According to the twelfth aspect , since the Pd layer and the Ti layer are usually formed by vapor deposition or sputtering and are dense, the plating film deposited thereon is also dense. Also,
The Pd layer and the Ti layer are heated during the heat treatment after the plating film is formed.
It does not cause generation of voids (voids) in the plating film or poor adhesion to the semiconductor substrate.
【００６５】請求項１５の構成により、絶縁膜の上の抵
抗低減層、バリア層及び触媒層を化学機械研磨法により
除去して、凹部の底部にのみ抵抗低減層、バリア層及び
触媒層を残存させるため、凹部の底部にのみ選択的に埋
め込み金属層を形成することができる。この場合、抵抗
低減層、バリア層及び触媒層は金属よりなるが、化学機
械研磨法により除去するので、簡易且つ確実に除去でき
る。[0065] More structure of claim 15, the resistance reduction layer on the insulating film, the barrier layer and the catalyst layer is removed by chemical mechanical polishing, only the resistance reduction layer on the bottom of the recess, the barrier layer and the catalyst layer Since it is left, the buried metal layer can be selectively formed only at the bottom of the concave portion. In this case, the resistance reducing layer, the barrier layer, and the catalyst layer are made of metal, but can be easily and reliably removed because they are removed by the chemical mechanical polishing method.
【００６６】請求項１６の構成により、凹部の内部を含
む絶縁膜の上に全面的に金属層を形成した後、絶縁膜の
上の金属層を除去すると、凹部内に埋め込み金属層を形
成することができる。According to the sixteenth aspect , the inside of the recess is included.
After forming a metal layer over the entire insulating film , the metal layer on the insulating film is removed, whereby a buried metal layer can be formed in the recess.
【００６７】請求項１７の構成により、絶縁膜の上に形
成された金属膜を化学機械研磨法により除去すると、埋
め込み金属層の表面と絶縁膜の表面とが面一になる。こ
の場合、金属層は化学機械研磨法により除去するので、
簡易且つ確実に除去できる。According to the seventeenth aspect , when the metal film formed on the insulating film is removed by the chemical mechanical polishing method, the surface of the buried metal layer and the surface of the insulating film become flush. In this case, since the metal layer is removed by the chemical mechanical polishing method,
Simple and reliable removal.
【００６８】請求項１８の構成により、絶縁膜の上に形
成され下層絶縁膜の埋め込みプラグと対応する部位に開
口部を有する配線領域形成用レジストパターンをマスク
として絶縁膜に対してエッチングを行なうと、埋め込み
プラグと対応する部位に配線用の凹部が形成される。According to the eighteenth aspect of the present invention, the insulating film is etched using the wiring region forming resist pattern having an opening at a position corresponding to the embedded plug of the lower insulating film formed on the insulating film as a mask. Then, a concave portion for wiring is formed in a portion corresponding to the embedded plug.
【００６９】請求項１９の構成により、埋め込みプラグ
を有する下層絶縁膜の上に形成され、埋め込みプラグと
対応する部位に凹部となる開口部を形成した後、前記凹
部に埋め込み金属層を形成すると、埋め込みプラグと埋
め込み配線層とは接続される。According to the structure of claim 19 , after forming an opening which is formed on the lower insulating film having the buried plug and corresponds to the buried plug and serves as a recess, a buried metal layer is formed in the recess. The embedded plug and the embedded wiring layer are connected.
【００７０】[0070]
（第１実施例）以下、本発明の第１実施例に係る無電解
めっき浴について説明する。(First Embodiment) Hereinafter, an electroless plating bath according to a first embodiment of the present invention will be described.
【００７１】以下の組成による無電解銀めっき浴を準備
した。この無電解めっき浴中のＮａ量及びＫ量を原子発
光分析（ＩＣＰ）により求めたところ、それぞれ２ｐｐ
ｍ及び３ｐｐｍであって微量の値を示した。この微量の
不純物は、各成分の製造過程において混入したものと考
えられる。An electroless silver plating bath having the following composition was prepared. When the amounts of Na and K in the electroless plating bath were determined by atomic emission spectrometry (ICP), each was 2 pp.
m and 3 ppm, which were trace values. It is considered that this minute amount of impurities was mixed in the production process of each component.
【００７２】＊本発明の第１実施例に係る無電解銀めっ
き浴 硝酸銀（銀イオン供給源） 8.8X10-3mol/l 酒石酸（還元剤） 5.3X10-2mol/l エチレンジアミン（錯化剤） 5.4X10-2mol/l 15wt% テトラメチルアンモニウムハイドロオキサイド水
溶液（ｐＨ調整剤） ３、５−ジヨードチロシン（安定剤） 8.0X10-5mol/l ｐＨ 10.0 浴温度 35℃ 第１実施例に係るめっき浴により基板上に堆積した０．
５μｍ膜厚の銀めっき膜中のＮａ量及びＫ量を測定した
ところ、それぞれ０．２ｐｐｍ、０．２ｐｐｍであっ
た。これらの値は、半導体装置の配線金属に含まれる金
属不純物の許容値を大きく下回り、このめっき浴を用い
て堆積する銀膜は半導体装置の金属配線に使用可能であ
ることを確認できた。* Electroless silver plating bath according to the first embodiment of the present invention Silver nitrate (silver ion supply source) 8.8X10 -3 mol / l tartaric acid (reducing agent) 5.3X10 -2 mol / l ethylenediamine (complexing agent) 5.4X10 -2 mol / l 15wt% aqueous solution of tetramethylammonium hydroxide (pH adjuster) 3,5-diiodotyrosine (stabilizer) 8.0X10 -5 mol / l pH 10.0 Bath temperature 35 ° C According to the first example 0.1 deposited on the substrate by the plating bath.
When the amounts of Na and K in the silver plating film having a thickness of 5 μm were measured, they were 0.2 ppm and 0.2 ppm, respectively. These values are much lower than the allowable value of metal impurities contained in the wiring metal of the semiconductor device, and it has been confirmed that the silver film deposited using this plating bath can be used for the metal wiring of the semiconductor device.
【００７３】図１は、第１実施例に係るめっき浴中の硝
酸銀＋エチレンジアミン、及び酒石酸の酸化還元電位
（Ｎ．Ｈ．Ｅ）を測定した結果を示している。図１に示
すように、銀膜を堆積するｐＨ９．８付近における電位
差は約０．１８Ｖであり、第１実施例における、還元剤
と錯化剤との組合せ、還元剤及び錯化剤の各濃度、並び
にｐＨの値は、めっき液中で銀が析出することなく適度
な速さで基板上に銀膜を堆積するのに適したものである
ことが確認できた。また、テトラメチルアンモニウムハ
イドロオキサイド水溶液は、ｐＨを９．８付近に調整す
ることに何等問題はなかった。安定剤である３、５−ジ
ヨードチロシンの効果により、このめっき浴はめっき開
始後約８時間が経過してもｐＨの値にほとんど変化がな
かったと共に、酸化銀の析出によるめっき浴の分解も全
くなかった。FIG. 1 shows the results of measuring the oxidation-reduction potential (NHE) of silver nitrate + ethylenediamine and tartaric acid in the plating bath according to the first embodiment. As shown in FIG. 1, the potential difference around pH 9.8 at which the silver film is deposited is about 0.18 V, and each of the combination of the reducing agent and the complexing agent, the reducing agent and the complexing agent in the first embodiment. It was confirmed that the concentration and the pH value were suitable for depositing a silver film on a substrate at an appropriate speed without depositing silver in the plating solution. Further, the tetramethylammonium hydroxide aqueous solution had no problem in adjusting the pH to around 9.8. Due to the effect of 3,5-diiodotyrosine, which is a stabilizer, the plating bath hardly changed its pH value even after about 8 hours from the start of plating, and the plating bath was decomposed due to precipitation of silver oxide. There was nothing at all.
【００７４】（第１の配線形成方法）以下、第１実施例
に係るめっき浴を用いる半導体装置の第１の配線形成方
法について図２（ａ）〜（ｃ）を参照しながら説明す
る。(First Wiring Forming Method) Hereinafter, a first wiring forming method of a semiconductor device using the plating bath according to the first embodiment will be described with reference to FIGS. 2 (a) to 2 (c).
【００７５】まず、図２（ａ）に示すように、半導体素
子（図示は省略している）が形成された半導体基板１１
の上に、絶縁膜１２を０．７μｍの膜厚に堆積した後、
リソグラフィ・エッチング技術によりコンタクトホール
（素子と接続する領域）１３及び配線用の溝１４を形成
する。その後、半導体基板と銀膜との抵抗低減層として
のＴｉ膜１５（２５ｎｍ）、バリア層としてのＴｉＮ膜
１６（１００ｎｍ）、銀めっきのための触媒層としての
パラジウム膜１７（１００ｎｍ）をそれぞれスパッタ法
により堆積する。First, as shown in FIG. 2A, a semiconductor substrate 11 on which a semiconductor element (not shown) is formed.
After the insulating film 12 is deposited to a thickness of 0.7 μm on the
A contact hole (region to be connected to an element) 13 and a wiring groove 14 are formed by lithography / etching technology. Then, a Ti film 15 (25 nm) as a resistance reduction layer between the semiconductor substrate and the silver film, a TiN film 16 (100 nm) as a barrier layer, and a palladium film 17 (100 nm) as a catalyst layer for silver plating are respectively sputtered. It is deposited by the method.
【００７６】次に、半導体基板１１を第１実施例に係る
めっき浴に５時間浸漬させた後、水洗して、図２（ｂ）
に示すように、銀膜１８を形成する。この場合、メッキ
浴により形成される銀膜１８の膜厚は約０．２２μｍで
ある。図３は、第１実施例に係るめっき浴による、めっ
き時間と銀膜の膜厚及びめっき浴のｐＨとの関係を示し
ている。図３から明らかなように、約８時間経過までは
ｐＨはほとんど不変（０．０６の減少）であり、銀膜の
膜厚は０．２２μｍ（５時間）で飽和する。従って、前
記と同じ組成のめっき浴を新しく建浴し、半導体基板１
１を２時間浸漬する作業をさらに４回繰り返して、コン
タクトホール１３及び配線用の溝１４に銀を完全に埋め
込むことにより、図２（ｂ）に示すように、絶縁膜１２
を銀膜１８により覆う。Next, the semiconductor substrate 11 was immersed in the plating bath according to the first embodiment for 5 hours, washed with water, and
A silver film 18 is formed as shown in FIG. In this case, the thickness of the silver film 18 formed by the plating bath is about 0.22 μm. FIG. 3 shows the relationship between the plating time, the thickness of the silver film, and the pH of the plating bath in the plating bath according to the first embodiment. As is clear from FIG. 3, the pH is almost unchanged (decrease of 0.06) until about 8 hours, and the thickness of the silver film is saturated at 0.22 μm (5 hours). Therefore, a new plating bath having the same composition as described above is newly prepared and the semiconductor substrate 1
2 is further repeated four times to completely embed silver in the contact hole 13 and the wiring groove 14, thereby forming the insulating film 12 as shown in FIG.
Is covered with the silver film 18.
【００７７】次に、化学機械研磨（ＣＭＰ）により、絶
縁膜１２の上の銀膜１８、パラジウム膜１７、ＴｉＮ膜
１６及びＴｉ膜１５を除去して、コンタクトホール１３
及び配線用の溝１４に埋め込まれた銀膜１８の表面と絶
縁膜１２の表面とをほぼ同一平面にすることにより、図
２（ｃ）に示すように、銀膜よりなる埋め込み配線１９
を形成する。Next, the silver film 18, the palladium film 17, the TiN film 16 and the Ti film 15 on the insulating film 12 are removed by chemical mechanical polishing (CMP).
By making the surface of the silver film 18 buried in the wiring groove 14 and the surface of the insulating film 12 substantially flush with each other, as shown in FIG.
To form
【００７８】埋め込み配線１９中には、ＮａやＫなどの
金属不純物は許容値以下しか含まれていなかったため、
半導体素子の特性は悪影響を受けることはなかった。ま
た、この埋め込み配線１９においては、第１実施例に係
るめっき浴と、触媒層であるパラジウム膜１７の特性と
によって、緻密性、半導体基板１１との密着性、並び
にコンタクトホール１３及び配線用の溝１４への埋め込
み特性が向上しており、コンタクト抵抗が低減してお
り、めっき工程までに行なった半導体素子に対するエ
ッチングによるダメージを回復するためにめっき工程の
後に行なう半導体基板１１に対する４００〜５００℃の
加熱（アニール）を行なっても、埋め込み配線１９中に
空孔（ボイド）が発生したり、埋め込み配線１９と半導
体基板１１との密着不良が生じたりすることはなかっ
た。Since the buried wiring 19 contained only metal impurities such as Na and K below the allowable value,
The characteristics of the semiconductor element were not adversely affected. Further, in the buried wiring 19, depending on the plating bath according to the first embodiment and the characteristics of the palladium film 17 as the catalyst layer, the denseness, the adhesion to the semiconductor substrate 11, the contact hole 13 and the wiring The embedding characteristics in the groove 14 are improved, the contact resistance is reduced, and the semiconductor substrate 11 performed after the plating step is recovered at 400 to 500 ° C. in order to recover damage due to etching of the semiconductor element performed before the plating step. Even if the heating (annealing) was performed, no voids (voids) were generated in the embedded wiring 19, and poor adhesion between the embedded wiring 19 and the semiconductor substrate 11 did not occur.
【００７９】尚、前記の半導体基板１１に対する加熱
は、銀膜１８等に対する化学機械研磨の前に行なっても
よい。The heating of the semiconductor substrate 11 may be performed before the chemical mechanical polishing of the silver film 18 or the like.
【００８０】また、めっき工程よりも前に、パラジウム
膜１７の表面をＢＨＦ（弗酸：弗化アンモニウム＝１：
２０）の溶液に浸漬して水洗することにより、パラジウ
ム膜１７の表面を清浄化してもよい。Before the plating step, the surface of the palladium film 17 is treated with BHF (hydrofluoric acid: ammonium fluoride = 1: 1).
The surface of the palladium film 17 may be cleaned by immersion in the solution of 20) and washing with water.
【００８１】また、第１実施例に係るめっき浴の各成分
の濃度、ｐＨ及び温度等については、前記のものに限ら
ず、めっき浴中で銀が析出せず、めっき浴から半導体基
板への銀膜の堆積反応が終了するまで、めっき浴が安定
するものであればよい。本発明者らの鋭意検討の結果、
硝酸銀のモル濃度に対して、酒石酸及びエチレンジアミ
ンは３倍から１０倍程度のモル濃度、3,5-ジヨードチロ
シンは３００分の１から３０分の１のモル濃度が好まし
く、ｐＨは９から１２程度、温度は２０℃から５０℃程
度がそれぞれ好ましいことを見いだしたが、本発明はこ
れらに限定されない。The concentration, pH, temperature and the like of each component of the plating bath according to the first embodiment are not limited to those described above. It is sufficient that the plating bath is stable until the deposition reaction of the silver film is completed. As a result of intensive studies by the present inventors,
Tartaric acid and ethylenediamine are preferably about 3 to 10 times the molar concentration of silver nitrate, and 3,5-diiodotyrosine is preferably a 1/300 to 1/30 molar concentration, and the pH is 9 to 12 times. It has been found that the temperature and the temperature are preferably about 20 ° C. to 50 ° C., respectively, but the present invention is not limited to these.
【００８２】さらに、前記の第１の配線形成方法におい
ては、コンタクトホール１３のみにＣＶＤによりタング
ステン等を埋め込んでおき、配線用の溝１４のみに銀膜
１８を埋め込んでもよい。Further, in the first wiring forming method, tungsten or the like may be buried only in the contact hole 13 by CVD, and the silver film 18 may be buried only in the wiring groove 14.
【００８３】（第２の配線形成方法）以下、第１実施例
に係るめっき浴を用いる半導体装置の第２の配線形成方
法について図４（ａ）〜（ｃ）を参照しながら説明す
る。(Second Wiring Forming Method) A second wiring forming method of a semiconductor device using the plating bath according to the first embodiment will be described below with reference to FIGS.
【００８４】まず、図４（ａ）に示すように、半導体素
子（図示は省略している）が形成された半導体基板２１
の上に、絶縁膜２２を０．７μｍの膜厚に堆積した後、
リソグラフィ・エッチング技術によりコンタクトホール
（素子と接続する領域）２３及び配線用の溝２４を形成
する。その後、半導体基板と銀膜との抵抗低減層として
のＴｉ膜２５（２５ｎｍ）、バリア層としてのＴｉＮ膜
２６（１００ｎｍ）、銀めっきのための触媒層としての
パラジウム膜２７（１００ｎｍ）をそれぞれスパッタに
より堆積する。First, as shown in FIG. 4A, a semiconductor substrate 21 on which a semiconductor element (not shown) is formed.
After depositing an insulating film 22 to a thickness of 0.7 μm on the
A contact hole (region connected to the element) 23 and a trench 24 for wiring are formed by lithography / etching technology. Thereafter, a Ti film 25 (25 nm) as a resistance reduction layer between the semiconductor substrate and the silver film, a TiN film 26 (100 nm) as a barrier layer, and a palladium film 27 (100 nm) as a catalyst layer for silver plating are respectively sputtered. Is deposited.
【００８５】次に、図４（ｂ）に示すように、化学機械
研磨（ＣＭＰ）により、絶縁膜２２の上のパラジウム膜
２７、ＴｉＮ膜２６及びＴｉ膜２５を除去する。Next, as shown in FIG. 4B, the palladium film 27, the TiN film 26 and the Ti film 25 on the insulating film 22 are removed by chemical mechanical polishing (CMP).
【００８６】次に、半導体基板２１を前記第１実施例に
係るめっき浴に２時間浸漬させた後、水洗する。その
後、前記と同じ組成のめっき浴を新たに建浴し、半導体
基板２１を２時間浸漬する作業をさらに１回行なってコ
ンタクトホール２３及び配線用の溝２４に銀を完全に埋
め込むをいう操作を１回さらに繰り返し、コンタクトホ
ール２３と配線用の溝２４のみに銀を完全に埋め込むこ
とにより、図４（ｃ）に示すように、銀膜よりなる埋め
込み配線２８を形成する。この場合、銀めっきは、その
触媒層であるパラジウム膜２７が存在する部位にのみ成
長するため、コンタクトホール２３及び配線用の溝２４
への選択埋め込みが実現できる。Next, the semiconductor substrate 21 is immersed in the plating bath according to the first embodiment for 2 hours and then washed with water. Thereafter, an operation of newly building a plating bath having the same composition as described above and immersing the semiconductor substrate 21 for two hours is performed once more to completely fill the contact hole 23 and the wiring groove 24 with silver. By repeating the process once more, silver is completely buried only in the contact hole 23 and the wiring groove 24, thereby forming a buried wiring 28 made of a silver film as shown in FIG. 4C. In this case, since the silver plating grows only in the portion where the palladium film 27 as the catalyst layer exists, the contact hole 23 and the wiring groove 24 are formed.
Can be selectively embedded in
【００８７】埋め込み配線２９中には、ＮａやＫなどの
金属不純物は許容値以下しか含まれていなかったため、
半導体素子の特性は悪影響を受けることはなかった。ま
た、この埋め込み配線２８においても、第１実施例に係
るめっき浴と、触媒層であるパラジウム膜２７の特性と
によって、緻密性、半導体基板２１との密着性、並び
にコンタクトホール２３及び配線用の溝２４への埋め込
み特性が向上しており、コンタクト抵抗が低減してお
り、めっき工程までに行なった半導体素子に対するエ
ッチングによるダメージを回復するためにめっき工程の
後に行なう半導体基板２１に対する４００〜５００℃の
加熱（アニール）を行なっても、埋め込み配線２８中に
空孔（ボイド）が発生したり、埋め込み配線２８と半導
体基板２１との密着不良が生じたりすることはなかっ
た。Since the buried wiring 29 contains only metal impurities such as Na and K below the allowable value,
The characteristics of the semiconductor element were not adversely affected. Also in the buried wiring 28, depending on the plating bath according to the first embodiment and the characteristics of the palladium film 27 as the catalyst layer, the denseness, the adhesion to the semiconductor substrate 21, the contact hole 23 and the wiring The embedding characteristics in the groove 24 are improved, the contact resistance is reduced, and the semiconductor substrate 21 performed after the plating step is recovered at 400 to 500 ° C. in order to recover damage due to etching of the semiconductor element performed before the plating step. Even when heating (annealing) was performed, no voids (voids) were generated in the embedded wiring 28, and no adhesion failure between the embedded wiring 28 and the semiconductor substrate 21 occurred.
【００８８】尚、めっき工程よりも前に、パラジウム膜
２７の表面をＢＨＦ（弗酸：弗化アンモニウム＝１：２
０）の溶液に浸漬して水洗することにより、パラジウム
膜２７の表面を清浄化してもよい。Prior to the plating step, the surface of the palladium film 27 was treated with BHF (hydrofluoric acid: ammonium fluoride = 1: 2).
The surface of the palladium film 27 may be cleaned by immersion in the solution of 0) and washing with water.
【００８９】また、前記の第２の配線形成方法において
は、コンタクトホール２３のみにＣＶＤによりタングス
テン等を埋め込んでおき、配線用の溝２４のみに埋め込
み配線２９を形成してもよい。In the second wiring forming method described above, tungsten or the like may be buried only in the contact hole 23 by CVD, and the buried wiring 29 may be formed only in the wiring groove 24.
【００９０】（第３の配線形成方法）以下、第１実施例
に係るめっき浴を用いる半導体装置の第３の配線形成方
法について図５（ａ）〜（ｅ）を参照しながら説明す
る。(Third Wiring Forming Method) A third wiring forming method of a semiconductor device using the plating bath according to the first embodiment will be described below with reference to FIGS.
【００９１】まず、図５（ａ）に示すように、半導体素
子（図示は省略している）が形成された半導体基板３１
の上に、第１の絶縁膜３２を堆積した後、該第１の絶縁
膜３２に対してリソグラフィ・エッチング技術を施すこ
とによりコンタクトホールを形成する。その後、スパッ
タによりＴｉ膜及びＴｉＮ膜を堆積した後、ＣＶＤによ
りタングステンを堆積して、コンタクトホール内にタン
グステンプラグ３３を形成する。その後、第２の絶縁膜
３４を堆積した後、該第２の絶縁膜３４の上に、配線領
域に開口部３５ａを有するレジストパターン３５をリソ
グラフィ技術により形成する。First, as shown in FIG. 5A, a semiconductor substrate 31 on which a semiconductor element (not shown) is formed.
After depositing a first insulating film 32 thereon, a contact hole is formed by applying a lithographic etching technique to the first insulating film 32. Then, after depositing a Ti film and a TiN film by sputtering, tungsten is deposited by CVD to form a tungsten plug 33 in the contact hole. Thereafter, after depositing a second insulating film 34, a resist pattern 35 having an opening 35a in a wiring region is formed on the second insulating film 34 by lithography.
【００９２】次に、レジストパターン３５をマスクとし
て第２の絶縁膜３４に対してエッチングを行なって、図
５（ｂ）に示すように、第２の絶縁膜３４に配線用の溝
３６を形成する。その後、半導体素子と銀膜との抵抗低
減層としてのＴｉ膜３７（２５ｎｍ）、バリア層として
のＴｉＮ膜３８（１００ｎｍ）、銀めっきのための触媒
層としてのパラジウム膜３９（１００ｎｍ）をそれぞれ
コリメータ・スパッタにより堆積する。Next, the second insulating film 34 is etched using the resist pattern 35 as a mask to form a wiring groove 36 in the second insulating film 34 as shown in FIG. 5B. I do. Thereafter, a Ti film 37 (25 nm) as a resistance reduction layer between the semiconductor element and the silver film, a TiN film 38 (100 nm) as a barrier layer, and a palladium film 39 (100 nm) as a catalyst layer for silver plating are respectively collimated. -Deposited by sputtering.
【００９３】次に、レジストパターン３５を洗浄液によ
り除去する。このようにすると、レジストパターン３５
上のＴｉ膜３７、ＴｉＮ膜３８及びパラジウム膜３９が
リフトオフされ、図５（ｄ）に示すように、Ｔｉ膜３
７、ＴｉＮ膜３８及びパラジウム膜３９は配線用の溝３
６の内部にのみ残る。Next, the resist pattern 35 is removed with a cleaning liquid. By doing so, the resist pattern 35
The upper Ti film 37, TiN film 38, and palladium film 39 are lifted off, and as shown in FIG.
7, the TiN film 38 and the palladium film 39 are
It remains only inside 6.
【００９４】次に、半導体基板３１を前記第１実施例に
係るめっき浴に２時間浸漬させた後、水洗する。その
後、前記と同じ組成のめっき浴を新たに建浴し、半導体
基板３１を２時間浸漬する作業をさらに２回行なって、
配線用の溝３６に銀を完全に埋め込むことにより、図５
（ｅ）に示すように、銀膜よりなる埋め込み配線４０を
形成する。この場合、銀めっきは、その触媒層であるパ
ラジウム膜３９が存在する部位にのみ成長するため、配
線用の溝３６への選択埋め込みが実現できる。Next, the semiconductor substrate 31 is immersed in the plating bath according to the first embodiment for 2 hours and then washed with water. Thereafter, a new plating bath having the same composition as described above was newly constructed, and the operation of dipping the semiconductor substrate 31 for 2 hours was further performed twice.
By completely embedding silver in the wiring groove 36, FIG.
As shown in FIG. 3E, a buried wiring 40 made of a silver film is formed. In this case, since the silver plating grows only in the portion where the palladium film 39 as the catalyst layer exists, selective embedding in the wiring groove 36 can be realized.
【００９５】埋め込み配線４０中には、ＮａやＫなどの
金属不純物は許容値以下しか含まれていなかったため、
半導体素子の特性は悪影響を受けることはなかった。ま
た、この埋め込み配線４０においても、第１実施例に係
るめっき浴と、触媒層であるパラジウム膜３９の特性と
によって、緻密性、半導体基板３１との密着性、並び
に配線用の溝３６への埋め込み特性が向上しており、
コンタクト抵抗が低減しており、めっき工程までに行
なった半導体素子に対するエッチングによるダメージを
回復するためにめっき工程の後に行なう半導体基板３１
に対する４００〜５００℃の加熱（アニール）を行なっ
ても、埋め込み配線４０中に空孔（ボイド）が発生した
り、埋め込み配線４０と半導体基板３１との密着不良が
生じたりすることはなかった。Since the buried wiring 40 contained only metal impurities such as Na and K below the allowable value,
The characteristics of the semiconductor element were not adversely affected. Also in the buried wiring 40, depending on the plating bath according to the first embodiment and the characteristics of the palladium film 39 as the catalyst layer, the denseness, the adhesion to the semiconductor substrate 31, and the formation of the wiring groove 36 are improved. The embedding characteristics have been improved,
The semiconductor substrate 31 has a reduced contact resistance and is used after the plating step to recover damage due to etching of the semiconductor element performed up to the plating step.
Even when heating (annealing) was performed at 400 to 500 ° C., no voids (voids) were generated in the embedded wiring 40, and poor adhesion between the embedded wiring 40 and the semiconductor substrate 31 did not occur.
【００９６】尚、めっき工程よりも前に、パラジウム膜
３９の表面をＢＨＦ（弗酸：弗化アンモニウム＝１：２
０）の溶液に浸漬して水洗することにより、パラジウム
膜３９の表面を清浄化してもよい。Prior to the plating step, the surface of the palladium film 39 was treated with BHF (hydrofluoric acid: ammonium fluoride = 1: 2).
The surface of the palladium film 39 may be cleaned by immersion in the solution of 0) and washing with water.
【００９７】（第４の配線形成方法）以下、第１実施例
に係るめっき浴を用いる半導体装置の第４の配線形成方
法について図６（ａ）〜（ｄ）を参照しながら説明す
る。(Fourth Wiring Forming Method) A fourth wiring forming method of a semiconductor device using the plating bath according to the first embodiment will be described below with reference to FIGS. 6 (a) to 6 (d).
【００９８】まず、図６（ａ）に示すように、半導体素
子（図示は省略している）が形成された半導体基板４１
の上に、第１の絶縁膜４２を堆積した後、該第１の絶縁
膜４２に対してリソグラフィ・エッチング技術を施すこ
とによりコンタクトホールを形成する。その後、スパッ
タによりＴｉ膜及びＴｉＮ膜を堆積した後、ＣＶＤによ
りタングステンを堆積して、コンタクトホール内にタン
グステンプラグ４３を形成する。その後、第１の絶縁膜
４２の上に、配線領域に開口部４４ａを有するレジスト
パターン４４をリソグラフィ技術により形成する。First, as shown in FIG. 6A, a semiconductor substrate 41 on which a semiconductor element (not shown) is formed.
After a first insulating film 42 is deposited on the first insulating film 42, a contact hole is formed by performing a lithography / etching technique on the first insulating film 42. Then, after depositing a Ti film and a TiN film by sputtering, tungsten is deposited by CVD to form a tungsten plug 43 in the contact hole. Thereafter, a resist pattern 44 having an opening 44a in the wiring region is formed on the first insulating film 42 by lithography.
【００９９】次に、図６（ｂ）に示すように、半導体基
板と銀膜との抵抗低減層としてのＴｉ膜４５（２５ｎ
ｍ）、バリア層としてのＴｉＮ膜４６（１００ｎｍ）、
銀めっきのための触媒層としてのパラジウム膜４７（１
００ｎｍ）をそれぞれコリメータ・スパッタにより堆積
する。Next, as shown in FIG. 6B, a Ti film 45 (25n) as a resistance reducing layer between the semiconductor substrate and the silver film is formed.
m), a TiN film 46 (100 nm) as a barrier layer,
Palladium film 47 (1) as a catalyst layer for silver plating
00 nm) is deposited by collimator sputtering.
【０１００】次に、化学機械研磨（ＣＭＰ）により、レ
ジストパターン４４の上のパラジウム膜４７、ＴｉＮ膜
４６及びＴｉ膜４５を除去し、その後、半導体基板４１
を前記第１実施例に係るめっき浴に２時間浸漬させた
後、水洗する。その後、前記と同じ組成のめっき浴を新
たに建浴し、半導体基板４１を２時間浸漬する作業をさ
らに２回行なって、レジストパターン４４の開口部４４
ａに選択的に金属配線４０を形成する（図６（ｃ）を参
照）。この場合、銀めっきは、その触媒層であるパラジ
ウム膜４７が存在する部位にのみ成長するため、配線領
域にのみ選択的に金属配線４０を形成することができ
る。Next, the palladium film 47, the TiN film 46 and the Ti film 45 on the resist pattern 44 are removed by chemical mechanical polishing (CMP).
Is immersed in the plating bath according to the first embodiment for 2 hours, and then washed with water. Thereafter, a new plating bath having the same composition as described above is newly constructed, and the operation of immersing the semiconductor substrate 41 for 2 hours is performed twice more, so that the opening 44 of the resist pattern 44 is formed.
A metal wiring 40 is selectively formed on a (see FIG. 6C). In this case, since the silver plating grows only in the portion where the palladium film 47 as the catalyst layer exists, the metal wiring 40 can be selectively formed only in the wiring region.
【０１０１】次に、レジストパターン４４を洗浄液によ
り除去して、図６（ｃ）に示すように、金属配線４０を
残した後、図６（ｄ）に示すように、層間絶縁膜となる
第２の絶縁膜４８を全面に堆積する。Next, the resist pattern 44 is removed with a cleaning solution to leave the metal wiring 40 as shown in FIG. 6C, and thereafter, as shown in FIG. A second insulating film 48 is deposited on the entire surface.
【０１０２】尚、前記第１〜第４の配線形成方法におい
て、以下に説明する第２実施例に係る無電解めっき浴を
用いても、同様の良好な配線形成ができる。In the first to fourth wiring forming methods, the same good wiring can be formed by using the electroless plating bath according to the second embodiment described below.
【０１０３】（第２実施例）以下、本発明の第２実施例
に係る無電解めっき浴について説明する。(Embodiment 2) Hereinafter, an electroless plating bath according to Embodiment 2 of the present invention will be described.
【０１０４】 ＊本発明の第２実施例に係る無電解銅めっき浴 硫酸銅（銅イオン供給源） 6.0X10-2mol/l ホルムアルデヒド（還元剤） 4.0X10-1mol/l エチレンジアミンテトラ酢酸（錯化剤） 3.0X10-1mol/l 15wt% テトラメチルアンモニウムハイドロオキサイド水溶液（ｐＨ調整剤） 8-ヒドロキシ-7- ヨード-5- キノリンスルホン酸（安定剤） 2.0X10-4mol/l ｐＨ 12.8 浴温度 75℃ 銅堆積速度 ３μｍ/ 時間 （第３実施例）以下、本発明の第３実施例に係る無電解
めっき浴について説明する。* Electroless copper plating bath according to the second embodiment of the present invention Copper sulfate (copper ion supply source) 6.0X10 -2 mol / l formaldehyde (reducing agent) 4.0X10 -1 mol / l ethylenediaminetetraacetic acid (complex) 3.0X10 -1 mol / l 15wt% aqueous solution of tetramethylammonium hydroxide (pH adjuster) 8-hydroxy-7-iodo-5-quinolinesulfonic acid (stabilizer) 2.0X10-4mol / l pH 12.8 Bath temperature 75 ° C. Copper deposition rate 3 μm / hour (Third Embodiment) Hereinafter, an electroless plating bath according to a third embodiment of the present invention will be described.
【０１０５】以下の組成による無電解ニッケルめっき浴
を準備した。この無電解めっき浴中のＮａ量及びＫ量を
原子発光分析（ＩＣＰ）により求めたところ、それぞれ
４ｐｐｍ及び３ｐｐｍであって微量の値を示した。この
微量の不純物は、各成分の製造過程において混入したも
のと考えられる。An electroless nickel plating bath having the following composition was prepared. When the amounts of Na and K in the electroless plating bath were determined by atomic emission spectrometry (ICP), they were 4 ppm and 3 ppm, respectively, which were very small values. It is considered that this minute amount of impurities was mixed in the production process of each component.
【０１０６】 ＊本発明の第３実施例に係る無電解ニッケルめっき浴 硫酸ニッケル（ニッケルイオン供給源） 8.0X10-2mol/l 次亜リン酸（還元剤） 2.3X10-1mol/l 乳酸（錯化剤） 3.0X10-1mol/l プロピオン酸（ｐＨ緩衝剤） 3.0X10-2mol/l 15% テトラメチルアンモニウムハイドロオキサイド水溶液（ｐＨ調整剤） チオ尿素（安定剤） 5.0X10-6mol/l ｐＨ 4.5 浴温度 90℃ 第３実施例に係るめっき浴により基板上に堆積した０．
３μｍ膜厚のニッケルめっき膜中のＮａ量及びＫ量を測
定したところ、それぞれ０．２ｐｐｍ、０．２ｐｐｍで
あった。これらの値は、半導体装置の配線金属に含まれ
る金属不純物の許容値を大きく下回り、このめっき浴を
用いて堆積するニッケル膜を半導体装置の配線に使用可
能であることが確認できた。* Electroless nickel plating bath according to the third embodiment of the present invention nickel sulfate (nickel ion supply source) 8.0X10 -2 mol / l hypophosphorous acid (reducing agent) 2.3X10 -1 mol / l lactic acid ( Complexing agent) 3.0X10 -1 mol / l Propionic acid (pH buffer) 3.0X10 -2 mol / l 15% tetramethylammonium hydroxide aqueous solution (pH adjuster) Thiourea (stabilizer) 5.0X10 -6 mol / l pH 4.5 Bath temperature 90 ° C Deposited on the substrate by the plating bath according to the third embodiment.
When the Na amount and the K amount in the 3 μm-thick nickel plating film were measured, they were 0.2 ppm and 0.2 ppm, respectively. These values are much lower than the allowable value of the metal impurities contained in the wiring metal of the semiconductor device, and it has been confirmed that the nickel film deposited using this plating bath can be used for the wiring of the semiconductor device.
【０１０７】（第５の配線形成方法）以下、第３実施例
に係るめっき浴を用いる半導体装置の第５の配線形成方
法について図７（ａ）〜（ｄ）を参照しながら説明す
る。(Fifth Wiring Forming Method) A fifth wiring forming method of a semiconductor device using the plating bath according to the third embodiment will be described below with reference to FIGS. 7 (a) to 7 (d).
【０１０８】まず、図７（ａ）に示すように、半導体素
子（図示は省略している）が形成された半導体基板５１
の上に絶縁膜５２を堆積した後、該絶縁膜５２に対して
リソグラフィ・エッチング技術を施すことによりコンタ
クトホールを形成する。その後、半導体基板とニッケル
膜との抵抗低減層としてのＴｉ膜５３（２５ｎｍ）、バ
リア層としてのＴｉＮ膜５４（１００ｎｍ）、ニッケル
めっきのための触媒層としてのパラジウム膜５５（１０
０ｎｍ）をそれぞれスパッタ法により全面に亘って堆積
する。First, as shown in FIG. 7A, a semiconductor substrate 51 on which a semiconductor element (not shown) is formed.
After depositing an insulating film 52 thereon, a lithographic etching technique is applied to the insulating film 52 to form a contact hole. Thereafter, a Ti film 53 (25 nm) as a resistance reduction layer between the semiconductor substrate and the nickel film, a TiN film 54 (100 nm) as a barrier layer, and a palladium film 55 (10 nm) as a catalyst layer for nickel plating.
0 nm) is deposited over the entire surface by sputtering.
【０１０９】次に、図７（ｂ）に示すように、化学機械
研磨（ＣＭＰ）により、絶縁膜５２の上のパラジウム膜
５５、ＴｉＮ膜５４及びＴｉ膜５３を除去する。Next, as shown in FIG. 7B, the palladium film 55, the TiN film 54 and the Ti film 53 on the insulating film 52 are removed by chemical mechanical polishing (CMP).
【０１１０】次に、半導体基板５１を前記第３実施例に
係るめっき浴に１時間浸漬させた後、水洗して、コンタ
クトホールにニッケルを完全に埋め込むことにより、図
７（ｃ）に示すように、ニッケル膜よりなる埋め込みプ
ラグ５６を形成する。この場合、ニッケルめっきは、そ
の触媒層であるパラジウム膜５５が存在する部位にのみ
成長するため、コンタクトホールへの選択埋め込みが実
現できる。Next, the semiconductor substrate 51 is immersed in the plating bath according to the third embodiment for one hour, washed with water, and completely filled with nickel in the contact holes, as shown in FIG. 7C. Then, an embedded plug 56 made of a nickel film is formed. In this case, since nickel plating grows only in a portion where the palladium film 55 as the catalyst layer exists, selective embedding in the contact hole can be realized.
【０１１１】次に、抵抗低減層となるＴｉ膜及びバリア
層となるＴｉＮ膜よりなる第１の金属層、並びにアルミ
ニウム配線層となる第２の金属膜を順次堆積した後、こ
れら第１及び第２の金属膜に対してフォトリソグラフィ
・エッチング技術を施すことにより、アルミニウムより
なる金属配線５７を埋め込みプラグ５６の上に形成す
る。Next, a first metal layer consisting of a Ti film serving as a resistance reducing layer and a TiN film serving as a barrier layer, and a second metal film serving as an aluminum wiring layer are sequentially deposited. By performing a photolithography / etching technique on the second metal film, a metal wiring 57 made of aluminum is formed on the buried plug 56.
【０１１２】埋め込みプラグ５６中には、ＮａやＫなど
の金属不純物は許容値以下しか含まれていなかったた
め、半導体素子の特性は悪影響を受けることはなかっ
た。また、この埋め込みプラグ５６においては、第３実
施例に係るめっき浴と、触媒層であるパラジウム膜５５
の特性とによって、緻密性、半導体基板５１との密着
性、及びコンタクトホールへの埋め込み特性が向上して
おり、コンタクト抵抗が低減しており、めっき工程
までに行なった半導体素子に対するエッチングによるダ
メージを回復するためにめっき工程の後に行なう半導体
基板５１に対する４００〜５００℃の加熱（アニール）
を行なっても、埋め込みプラグ５６中に空孔（ボイド）
が発生したり、埋め込みプラグ５６と半導体基板５１と
の密着不良が生じたりすることはなかった。Since the buried plug 56 contained only metal impurities such as Na and K below the allowable value, the characteristics of the semiconductor element were not adversely affected. In the embedded plug 56, the plating bath according to the third embodiment and the palladium film 55 as a catalyst layer are used.
, The denseness, the adhesion to the semiconductor substrate 51, and the burying property in the contact hole are improved, the contact resistance is reduced, and damage due to etching of the semiconductor element performed up to the plating step is reduced. Heating (annealing) the semiconductor substrate 51 at 400 to 500 ° C. after the plating step to recover
Vacancies in the embedded plug 56
And no poor adhesion between the buried plug 56 and the semiconductor substrate 51 occurred.
【０１１３】尚、めっき工程よりも前に、パラジウム膜
５５の表面をＢＨＦ（弗酸：弗化アンモニウム＝１：２
０）の溶液に浸漬して水洗することにより、パラジウム
膜５５の表面を清浄化してもよい。Prior to the plating step, the surface of the palladium film 55 was treated with BHF (hydrofluoric acid: ammonium fluoride = 1: 2).
The surface of the palladium film 55 may be cleaned by immersion in the solution of 0) and washing with water.
【０１１４】また、第３実施例に係るめっき浴の各成分
の濃度、ｐＨ及び温度等については、前記のものに限ら
ず、めっき浴中でニッケルが析出せず、めっき浴から半
導体基板への銀膜の堆積反応が終了するまで、めっき浴
が安定するものであればよい。本発明者らの鋭意検討の
結果、硫酸ニッケルのモル濃度に対して、次亜リン酸及
び乳酸は２倍から１０倍程度のモル濃度、チオ尿素は５
００００分の１から１００００分の１のモル濃度が好ま
しく、ｐＨは３．５から６程度、温度は８０℃から１０
０℃程度がそれぞれ好ましいことを見いだしたが、本発
明はこれらに限定されない。The concentration, pH, temperature and the like of each component of the plating bath according to the third embodiment are not limited to those described above. It is sufficient that the plating bath is stable until the deposition reaction of the silver film is completed. As a result of extensive studies by the present inventors, hypophosphorous acid and lactic acid have a molar concentration of about 2 to 10 times, and thiourea has a molar concentration of 5 to 10 times the molar concentration of nickel sulfate.
A molar concentration of 1 / 10,000 to 1 / 10,000 is preferable, the pH is about 3.5 to 6, and the temperature is 80 to 10 ° C.
It has been found that about 0 ° C. is preferable, but the present invention is not limited to these.
【０１１５】また、第１〜第４の配線形成方法において
は第１実施例又は第２実施例に係るめっき浴を用い、第
５の配線形成方法においては第３実施例に係るめっき浴
を用いたが、本発明はこれらに限られるものではない。In the first to fourth wiring forming methods, the plating bath according to the first embodiment or the second embodiment is used, and in the fifth wiring forming method, the plating bath according to the third embodiment is used. However, the present invention is not limited to these.
【０１１６】また、第１〜第５の配線形成方法において
は、埋め込み配線又は埋め込みプラグと、これらの下層
の材料とが異なるため、抵抗低減層、バリア層及び触媒
層を設けたが、埋め込み配線又は埋め込みプラグと、こ
れらの下層の材料とが同じ場合には、抵抗低減層、バリ
ア層及び触媒層を設けなくてもよい。In the first to fifth wiring forming methods, the buried wiring or the buried plug is different from the material of the lower layer. Therefore, the resistance reduction layer, the barrier layer and the catalyst layer are provided. Alternatively, when the buried plug and the material of the lower layer are the same, the resistance reducing layer, the barrier layer, and the catalyst layer may not be provided.
【０１１７】[0117]
【発明の効果】請求項１の発明に係る無電解めっき浴に
よると、無電解めっき浴中に金属不純物がほとんど含ま
れないため、該無電解めっき浴により形成する金属層中
の金属不純物の量を許容値以下にすることができるの
で、半導体装置の特性を劣化させることなく、無電解め
っき浴により金属層を形成することが可能になる。According to the electroless plating bath according to the first aspect of the present invention, since the metal electroless plating bath contains almost no metal impurities, the amount of metal impurities in the metal layer formed by the electroless plating bath is reduced. Can be reduced to an allowable value or less, so that the metal layer can be formed by the electroless plating bath without deteriorating the characteristics of the semiconductor device.
【０１１８】請求項２の発明に係る無電解めっき浴によ
ると、金属材料に含まれる金属イオンは、無電解めっき
により金属として良好に析出するため、半導体装置の金
属配線又はプラグとして使用することができる。特に、
銀、銅、金は、配線金属として従来用いられているアル
ミニウムに比べて比抵抗が低いために、配線金属として
特に好適である。According to the electroless plating bath according to the second aspect of the present invention, the metal ions contained in the metal material are satisfactorily precipitated as a metal by the electroless plating, so that they can be used as metal wires or plugs in semiconductor devices. it can. In particular,
Silver, copper, and gold are particularly suitable as wiring metals because they have lower specific resistance than aluminum conventionally used as wiring metals.
【０１１９】請求項３の発明に係る無電解めっき浴によ
ると、金属材料に含まれる金属イオンは、めっき液中で
析出しやすいため、良好に金属層を形成することができ
るので特に好適である。また、化学式中に金属を含まな
い、銀イオン、銅イオン、金イオン又はパラジウムイオ
ンの還元剤は、酸化還元電位が高く、前記の金属イオン
の析出を適度に抑制するので好適である。According to the electroless plating bath of the third aspect of the present invention, the metal ions contained in the metal material are easily deposited in the plating solution, so that the metal layer can be favorably formed, which is particularly preferable. . Further, a reducing agent of silver ion, copper ion, gold ion or palladium ion containing no metal in the chemical formula is preferable because it has a high oxidation-reduction potential and moderately suppresses the deposition of the metal ion.
【０１２０】請求項４の発明に係る無電解めっき浴によ
ると、金属材料に含まれる金属イオンは、銀イオン、銅
イオン、金イオン、パラジウムイオン等に比べて酸化還
元電位が低いが、還元剤も酸化還元電位が比較的低いの
で、前記の金属イオンよりなるめっき層を効率良く堆積
することができると共に、前記の還元剤は化学式中に金
属を含まない。According to the electroless plating bath of the present invention, the metal ions contained in the metal material have a lower oxidation-reduction potential than silver ions, copper ions, gold ions, palladium ions, etc. Since the oxidation-reduction potential is relatively low, the plating layer made of the metal ions can be efficiently deposited, and the reducing agent does not include a metal in the chemical formula.
【０１２１】請求項５の発明に係る無電解めっき浴によ
ると、錯化剤は、アルカリ性側において銀イオン又は銅
イオンの錯体を形成し、アルカリ性のめっき浴において
金属の堆積を助長するので好ましい。According to the electroless plating bath according to the fifth aspect of the present invention, the complexing agent is preferable because it forms a complex of silver ions or copper ions on the alkaline side and promotes metal deposition in the alkaline plating bath.
【０１２２】請求項６の発明に係る無電解めっき浴によ
ると、カルボン酸基を含む化合物は、金イオン、ニッケ
ルイオン、コバルトイオン、パラジウムイオンと錯体を
形成するので好ましい。According to the electroless plating bath of the present invention, the compound containing a carboxylic acid group is preferable because it forms a complex with gold, nickel, cobalt and palladium ions.
【０１２３】[0123]
【０１２４】請求項７の発明に係る無電解めっき浴によ
ると、金属不純物を含まないこと、並びに、形成される
銀めっき膜の膜質、半導体基板への銀めっき膜の密着
性、及び半導体基板上のコンタクトホール又は配線用溝
への銀めっき膜の埋め込み性等において特に良好である
こと等の理由により、半導体基板上に銀めっき膜よりな
る金属層を形成するための無電解めっき浴としては最も
好ましい。また、エチレンジアミンは取扱いが容易であ
るため好ましい。 According to the electroless plating bath of the invention of claim 7 , it is free from metal impurities, the quality of the silver plating film to be formed, the adhesiveness of the silver plating film to the semiconductor substrate, and the The most suitable as an electroless plating bath for forming a metal layer made of a silver plating film on a semiconductor substrate, because the embedding property of the silver plating film into the contact hole or the wiring groove of the metal substrate is particularly good. preferable. Ethylenediamine is preferred because it is easy to handle .
【０１２５】請求項８の発明に係る無電解めっき浴によ
ると、２種以上の金属よりなる合金めっき膜を形成する
ことができ、合金めっき膜は単金属よりなる金属層より
も硬さが向上するので好ましい。[0125] According to the electroless plating bath according to the invention of claim 8, it is possible to form an alloy plating film consisting of two or more metals, improved hardness than the metal layer alloy plating film is made of a single metal Is preferred.
【０１２６】請求項９の発明に係る無電解めっき浴によ
ると、ｐＨ緩衝剤、促進剤、安定剤及び界面活性剤が有
している効果がそれぞれ得られる。According to the electroless plating bath of the ninth aspect, the effects of the pH buffer, the accelerator, the stabilizer, and the surfactant can be obtained.
【０１２７】請求項１０の発明に係る半導体装置の製造
方法によると、請求項１の発明と同様、半導体装置の特
性を劣化させることなく、無電解めっき浴により金属層
を形成することが可能になる。According to the method of manufacturing a semiconductor device according to the tenth aspect , it is possible to form a metal layer by an electroless plating bath without deteriorating the characteristics of the semiconductor device, as in the first aspect. Become.
【０１２８】請求項１１の発明に係る半導体装置の製造
方法によると、埋め込み金属層と半導体基板とのコンタ
クト抵抗が低減し、埋め込み金属層を構成する金属が半
導体基板上に形成されているトランジスタ等の素子に拡
散せず、埋め込み金属層とその下層とが異なる材料より
なる場合でも埋め込み金属層は良好に堆積する。According to the method of manufacturing a semiconductor device according to the eleventh aspect of the present invention, the contact resistance between the buried metal layer and the semiconductor substrate is reduced, and the transistor or the like in which the metal constituting the buried metal layer is formed on the semiconductor substrate Even if the buried metal layer and the lower layer are made of different materials, the buried metal layer is satisfactorily deposited.
【０１２９】請求項１２の発明に係る半導体装置の製造
方法によると、Ｐｄ層又はＴｉ層の上に堆積されるめっ
き膜は緻密になると共に、めっき膜形成後の加熱処理の
際に、めっき膜中の空孔（ボイド）の発生や半導体基板
との密着性不良を生じさせないので好ましい。According to the method of manufacturing a semiconductor device according to the twelfth aspect, the plating film deposited on the Pd layer or the Ti layer becomes dense, and when the heat treatment is performed after the formation of the plating film, the plating film is formed. This is preferable because it does not cause voids or voids in the semiconductor substrate.
【０１３０】請求項１５の発明に係る半導体装置の製造
方法によると、凹部の底部にのみ選択的に埋め込み金属
層を形成することができるため、絶縁膜の上の金属層を
除去する工程が不要になるので、効率良く埋め込み金属
層を形成することができる。According to the method of manufacturing a semiconductor device according to the fifteenth aspect of the present invention, the buried metal layer can be selectively formed only at the bottom of the recess, so that the step of removing the metal layer on the insulating film is unnecessary. Therefore, the buried metal layer can be formed efficiently.
【０１３１】請求項１６の発明に係る半導体装置の製造
方法によると、凹部の内部を含む絶縁膜の上に全面的に
金属層を形成した後、絶縁膜の上の金属層を除去するこ
とにより、凹部内に埋め込み金属層を確実に形成するこ
とができる。According to the method of manufacturing a semiconductor device according to the sixteenth aspect of the present invention, after the metal layer is formed entirely on the insulating film including the inside of the concave portion, the metal layer on the insulating film is removed. Thus, the buried metal layer can be reliably formed in the recess.
【０１３２】請求項１７の発明に係る半導体装置の製造
方法によると、絶縁膜の上に形成された金属膜を化学機
械研磨法により除去するので、エッチングにより除去で
きない金属膜も除去することができる。According to the method of manufacturing a semiconductor device according to the seventeenth aspect , the metal film formed on the insulating film is removed by the chemical mechanical polishing method, so that the metal film that cannot be removed by etching can also be removed. .
【０１３３】請求項１８の発明に係る半導体装置の製造
方法によると、下層絶縁膜の埋め込みプラグと対応する
部位に開口部を有する配線領域形成用レジストパターン
をマスクとして絶縁膜に対してエッチングを行なうた
め、埋め込みプラグと対応する部位に配線用の凹部を形
成することができ、該凹部に埋め込み金属層を形成する
と、埋め込みプラグと接続する埋め込み配線層を確実に
形成できる。According to the method of manufacturing a semiconductor device of the eighteenth aspect, the insulating film is etched using the wiring region forming resist pattern having an opening at a portion corresponding to the buried plug of the lower insulating film as a mask. Therefore, a concave portion for wiring can be formed in a portion corresponding to the buried plug, and when a buried metal layer is formed in the concave portion, a buried wiring layer connected to the buried plug can be formed reliably.
【０１３４】請求項１９の発明に係る半導体装置の製造
方法によると、埋め込みプラグと対応する部位に凹部と
なる開口部を形成した後、前記凹部に埋め込み金属層を
形成するので、埋め込みプラグと接続する埋め込み配線
層を確実に形成できる。According to the method of manufacturing a semiconductor device according to the nineteenth aspect of the present invention, after forming an opening serving as a concave portion at a portion corresponding to the buried plug, a buried metal layer is formed in the concave portion. Embedded wiring layer to be formed can be reliably formed.
【図１】本発明の第１実施例に係る無電解めっき浴中
の、硝酸銀＋エチレンジアミン、及び酒石酸の酸化還元
電位（Ｎ．Ｈ．Ｅ）を示す図である。FIG. 1 is a view showing the oxidation-reduction potential (NHE) of silver nitrate + ethylenediamine and tartaric acid in an electroless plating bath according to a first example of the present invention.
【図２】本発明の第１実施例に係る無電解めっき浴を用
いる半導体装置の第１の配線形成方法の各工程を示す断
面図である。FIG. 2 is a sectional view showing each step of a first wiring forming method of a semiconductor device using an electroless plating bath according to a first embodiment of the present invention.
【図３】本発明の第１実施例に係る無電解めっき浴によ
りめっきをする場合のめっき時間と、銀膜の膜厚及びめ
っき浴のｐＨとの関係を示す図である。FIG. 3 is a diagram showing a relationship between a plating time, a film thickness of a silver film, and a pH of a plating bath when plating with an electroless plating bath according to a first embodiment of the present invention.
【図４】本発明の第１実施例に係る無電解めっき浴を用
いる半導体装置の第２の配線形成方法の各工程を示す断
面図である。FIG. 4 is a sectional view showing each step of a second wiring forming method of the semiconductor device using the electroless plating bath according to the first embodiment of the present invention.
【図５】本発明の第１実施例に係る無電解めっき浴を用
いる半導体装置の第３の配線形成方法の各工程を示す断
面図である。FIG. 5 is a sectional view showing each step of a third wiring forming method of the semiconductor device using the electroless plating bath according to the first embodiment of the present invention.
【図６】本発明の第１実施例に係る無電解めっき浴を用
いる半導体装置の第４の配線形成方法の各工程を示す断
面図である。FIG. 6 is a sectional view showing each step of a fourth wiring forming method of the semiconductor device using the electroless plating bath according to the first embodiment of the present invention.
【図７】本発明の第３実施例に係る無電解めっき浴を用
いる半導体装置の第５の配線形成方法の各工程を示す断
面図である。FIG. 7 is a sectional view showing each step of a fifth wiring forming method for a semiconductor device using an electroless plating bath according to a third embodiment of the present invention.
１１ 半導体基板 １２ 絶縁膜 １３ コンタクトホール １４ 配線用の溝 １５ Ｔｉ膜 １６ ＴｉＮ膜 １７ パラジウム膜 １８ 銀膜 １９ 埋め込み配線 ２１ 半導体基板 ２２ 絶縁膜 ２３ コンタクトホール ２４ 配線用の溝 ２５ Ｔｉ膜 ２６ ＴｉＮ膜 ２７ パラジウム膜 ２８ 埋め込み配線層 ３１ 半導体基板 ３２ 第１の絶縁膜 ３３ タングステンプラグ ３４ 第２の絶縁膜 ３５ レジストパターン ３５ａ 開口部 ３６ 配線用の溝 ３７ Ｔｉ膜 ３８ ＴｉＮ膜 ３９ パラジウム膜 ４０ 埋め込み配線 ４１ 半導体基板 ４２ 第１の絶縁膜 ４３ タングステンプラグ ４４ レジストパターン ４４ａ 開口部 ４５ Ｔｉ膜 ４６ ＴｉＮ膜 ４７ パラジウム膜 ４８ 第２の絶縁膜 Reference Signs List 11 semiconductor substrate 12 insulating film 13 contact hole 14 wiring groove 15 Ti film 16 TiN film 17 palladium film 18 silver film 19 embedded wiring 21 semiconductor substrate 22 insulating film 23 contact hole 24 wiring groove 25 Ti film 26 TiN film 27 Palladium film 28 Embedded wiring layer 31 Semiconductor substrate 32 First insulating film 33 Tungsten plug 34 Second insulating film 35 Resist pattern 35a Opening 36 Wiring groove 37 Ti film 38 TiN film 39 Palladium film 40 Embedded wiring 41 Semiconductor substrate 42 first insulating film 43 tungsten plug 44 resist pattern 44a opening 45 Ti film 46 TiN film 47 palladium film 48 second insulating film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/88 Ｒ Ｍ 審査官 菅野 智子 (56)参考文献 特開 昭51−107068（ＪＰ，Ａ) 特開 平６−220645（ＪＰ，Ａ) 特開 平５−320928（ＪＰ，Ａ) 特開 平５−13413（ＪＰ，Ａ) 特開 平６−120215（ＪＰ，Ａ) 特開 平５−90204（ＪＰ，Ａ) 特開 平６−97160（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/768 H01L 21/3213 ────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01L 21/28 301 H01L 21/88 RM Examiner Tomoko Kanno (56) References JP-A-51-107068 (JP, A) JP-A-6-220645 (JP, A) JP-A-5-320928 (JP, A) JP-A-5-13413 (JP, A) JP-A-6-120215 (JP, A) JP-A-5-90204 ( JP, A) JP-A-6-97160 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/768 H01L 21/3213
Claims (27)
金属を含まない前記金属イオンの還元剤、化学式中に金
属を含まない前記金属イオンの錯化剤、及び、テトラメ
チルアンモニウムハイドロオキサイドを含むｐＨ調整剤
を有することを特徴とする半導体装置の配線形成に用い
る無電解めっき浴。1. A metal material containing a metal ion, a reducing agent for the metal ion containing no metal in the chemical formula, a complexing agent for the metal ion containing no metal in the chemical formula, and a tetrame
An electroless plating bath for forming wiring of a semiconductor device, comprising a pH adjuster containing tillammonium hydroxide .
ン、金イオン、ニッケルイオン、コバルトイオン又はパ
ラジウムイオンであることを特徴とする請求項１に記載
の半導体装置の配線形成に用いる無電解めっき浴。2. The electroless plating method according to claim 1, wherein the metal ions are silver ions, copper ions, gold ions, nickel ions, cobalt ions or palladium ions. bath.
ン、金イオン又はパラジウムイオンであり、前記還元剤
は、酒石酸、化学式中に金属を含まない酒石酸塩、単糖
類、二糖類、多糖類、ヒドラジン、ヒドラジン誘導体、
アルデヒド及び多価アルコールのうちの少なくとも１つ
を含有していることを特徴とする請求項１に記載の半導
体装置の配線形成に用いる無電解めっき浴。3. The metal ion is a silver ion, a copper ion, a gold ion or a palladium ion, and the reducing agent is tartaric acid, a tartrate salt containing no metal in the chemical formula, a monosaccharide, a disaccharide, a polysaccharide, Hydrazine, hydrazine derivatives,
2. The electroless plating bath according to claim 1, wherein the electroless plating bath contains at least one of an aldehyde and a polyhydric alcohol.
コバルトイオンであり、 前記還元剤は、次亜リン酸、化学式中に金属を含まない
次亜リン酸塩、化学式中に金属を含まない水素化ホウ素
化合物、ヒドラジン及びヒドラジン誘導体のうちの少な
くとも１つを含有していることを特徴とする請求項１に
記載の半導体装置の配線形成に用いる無電解めっき浴。4. The metal ion is a nickel ion or a cobalt ion, and the reducing agent is hypophosphorous acid, hypophosphite having no metal in the chemical formula, hydrogenation having no metal in the chemical formula. 2. The electroless plating bath according to claim 1, wherein the electroless plating bath contains at least one of a boron compound, hydrazine and a hydrazine derivative.
ンであり、 前記錯化剤は、エチレンジアミン、エチレンジアミン誘
導体、アンモニア及びトリエタノールアミンのうちの少
なくとも１つを含有していることを特徴とする請求項１
に記載の半導体装置の配線形成に用いる無電解めっき
浴。5. The method according to claim 1, wherein the metal ion is a silver ion or a copper ion, and the complexing agent contains at least one of ethylenediamine, an ethylenediamine derivative, ammonia, and triethanolamine. Claim 1
4. An electroless plating bath used for forming a wiring of a semiconductor device according to 4.
イオン、コバルトイオン又はパラジウムイオンであり、 前記錯化剤はカルボン酸基を含む化合物であることを特
徴とする請求項１に記載の半導体装置の配線形成に用い
る無電解めっき浴。6. The semiconductor device according to claim 1, wherein the metal ion is a gold ion, a nickel ion, a cobalt ion or a palladium ion, and the complexing agent is a compound containing a carboxylic acid group. Electroless plating bath used to form wiring.
剤は酒石酸であり、前記錯化剤はエチレンジアミンであ
ることを特徴とする請求項１に記載の半導体装置の配線
形成に用いる無電解めっき浴。7. The metal material is silver nitrate, the reducing agent is tartaric acid, and the complexing agent is ethylene diamine.
Electroless plating bath used in the wiring formation of the semiconductor device according to claim 1, characterized in that that.
含有していることを特徴とする請求項１に記載の半導体
装置の配線形成に用いる無電解めっき浴。8. The electroless plating bath according to claim 1, wherein the metal material contains two or more types of metal ions.
に金属を含まないｐＨ緩衝剤、めっき速度の低下を抑制
する化学式中に金属を含まない促進剤、めっき液の分解
を防止する化学式中に金属を含まない安定剤、及びめっ
き膜の膜質を緻密にする化学式中に金属を含まない界面
活性剤のうちの少なくとも１つをさらに含んでいること
を特徴とする請求項１に記載の半導体装置の配線形成に
用いる無電解めっき浴。9. A pH buffering agent that does not contain a metal in the chemical formula that suppresses a decrease in the pH of the plating solution, a promoter that does not contain a metal in the chemical formula that suppresses a decrease in the plating rate, and a chemical formula that prevents decomposition of the plating solution. 2. The semiconductor according to claim 1, further comprising at least one of a metal-free stabilizer and a metal-free surfactant in a chemical formula for densifying the film quality of the plating film. Electroless plating bath used for wiring of equipment.
部を形成する第１の工程と、 金属イオンを含む金属材料、化学式中に金属を含まない
前記金属イオンの還元剤、化学式中に金属を含まない前
記金属イオンの錯化剤、及び、テトラメチルアンモニウ
ムハイドロオキサイドを含むｐＨ調整剤を有する無電解
めっき浴により前記凹部内に埋め込み金属層を形成する
第２の工程とを備えていることを特徴とする半導体装置
の配線形成方法。10. A recess in an insulating film formed on a semiconductor substrate.
A first step of forming a part , a metal material containing a metal ion, a reducing agent for the metal ion containing no metal in the chemical formula, a complexing agent for the metal ion containing no metal in the chemical formula, and tetramethyl Ammoniu
Forming a buried metal layer in the recess by using an electroless plating bath having a pH adjuster containing hydrogen hydroxide .
間に、前記凹部の底部に、前記埋め込み金属層のコンタ
クト抵抗を低減する抵抗低減層、前記埋め込み金属層の
反応を防止するバリア層、及び前記金属イオンの反応を
促進する触媒層を順次形成する中間層形成工程をさらに
備えていることを特徴とする請求項１０に記載の半導体
装置の配線形成方法。11. A resistance reduction layer for reducing a contact resistance of the buried metal layer at a bottom of the concave portion between the first step and the second step, and a reaction of the buried metal layer is prevented. The method according to claim 10 , further comprising an intermediate layer forming step of sequentially forming a barrier layer and a catalyst layer that promotes the reaction of the metal ions.
ることを特徴とする請求項１１に記載の半導体装置の配
線形成方法。12. The catalyst layer, the wiring formation method of a semiconductor device according to claim 11, characterized in that a Pd layer or a Ti layer.
又はＷ層であることを特徴とする請求項１１に記載の半
導体装置の配線形成方法。Wherein said barrier layer is a wiring forming method according to claim 11, wherein the TiN layer, a TiW layer or a W layer.
特徴とする請求項１１に記載の半導体装置の配線形成方
法。14. The method according to claim 11 , wherein the resistance reducing layer is a Ti layer.
部を含む前記絶縁膜 の上に、前記抵抗低減層、バリア層
及び触媒層を順次形成する工程と、前記絶縁膜の上の前
記抵抗低減層、バリア層及び触媒層を化学機械研磨法に
より除去することにより、前記凹部の底部にのみ前記抵
抗低減層、バリア層及び触媒層を形成する工程とを含
み、 前記第２の工程は、前記凹部の底部にのみ形成された前
記触媒層の上に選択的に前記埋め込み金属層を形成する
工程を含むことを特徴とする請求項１１に記載の半導体
装置の配線形成方法。15. The intermediate layer forming step, on the insulating film including the inside of the recess, the resistance reduction layer, sequentially forming a barrier layer and a catalyst layer, prior to on the insulating film < forming the resistance-reducing layer, the barrier layer, and the catalyst layer only on the bottom of the concave portion by removing the resistance-reducing layer, the barrier layer, and the catalyst layer by a chemical mechanical polishing method. 12. The method according to claim 11 , wherein the second step includes a step of selectively forming the buried metal layer on the catalyst layer formed only at the bottom of the recess. .
含む前記絶縁膜の上に前記無電解めっき浴により全面的
に金属層を形成する工程と、前記絶縁膜の上の金属層を
除去することにより、前記凹部内に前記埋め込み金属層
を形成する工程とを含むことを特徴とする請求項１１に
記載の半導体装置の配線形成方法。16. The second step, the interior of the recess
Forming a metal layer entirely on the insulating film using the electroless plating bath, and forming the buried metal layer in the recess by removing the metal layer on the insulating film. The method of forming a wiring of a semiconductor device according to claim 11 , comprising:
含む前記絶縁膜の上に前記無電解めっき浴により全面的
に金属層を形成する工程と、前記絶縁膜の上の金属層を
化学機械研磨法により除去して、前記凹部内に表面が前
記絶縁膜の表面と面一である前記埋め込み金属層を形成
する工程とを含むことを特徴とする請求項１０又は１１
に記載の半導体装置の配線形成方法。17. The second step, the interior of the recess
Forming a metal layer over the entire surface of the insulating film by the electroless plating bath, and removing the metal layer on the insulating film by a chemical mechanical polishing method, so that the surface is insulated in the recess. claim, characterized in that it comprises a step of forming the buried metal layer is flush with the surface of the film 10 or 11
4. The method for forming a wiring of a semiconductor device according to claim 1.
体基板の上に、埋め込みプラグを有する下層絶縁膜を形
成する下層絶縁膜形成工程をさらに備え、 前記第１の工程は、前記下層絶縁膜の上に前記絶縁膜を
形成する工程と、前記絶縁膜の上に、前記埋め込みプラ
グと対応する部位に開口部を有する配線領域形成用レジ
ストパターンを形成する工程と、前記配線領域形成用レ
ジストパターンをマスクとして前記絶縁膜に対してエッ
チングを行なうことにより、前記絶縁膜に配線領域とな
る前記凹部を形成する工程とを含むことを特徴とする請
求項１０１又は１１に記載の半導体装置の配線形成方
法。18. The method according to claim 18, further comprising: forming a lower insulating film having a buried plug on the semiconductor substrate before the first step. Forming the insulating film on the insulating film, forming a resist pattern for forming a wiring region having an opening at a position corresponding to the buried plug on the insulating film, by performing the etching with respect to the insulating film using the resist pattern as a mask, 請 which comprises a step of forming the recess to serve as the wiring region on the insulating film
12. The method for forming a wiring of a semiconductor device according to claim 101 or 11 .
体基板の上に、埋め込みプラグを有する下層絶縁膜を形
成する下層絶縁膜形成工程をさらに備え、 前記第１の工程は、前記下層絶縁膜の上に、前記埋め込
みプラグと対応する部位に前記凹部となる開口部を形成
する工程を含むことを特徴とする請求項１０又は１１に
記載の半導体装置の配線形成方法。19. The method according to claim 19, further comprising, before the first step, a lower insulating film forming step of forming a lower insulating film having a buried plug on the semiconductor substrate. 12. The method according to claim 10 , further comprising the step of forming an opening serving as the concave portion at a position corresponding to the embedded plug on the insulating film.
銀イオン、銅イオン、金イオン、ニッケルイオン、コバ
ルトイオン又はパラジウムイオンであることを特徴とす
る請求項１０〜１９のいずれか１項に記載の半導体装置
の配線形成方法。20. The metal ion of the electroless plating bath,
20. The method for forming a wiring of a semiconductor device according to claim 10 , wherein the ion is a silver ion, a copper ion, a gold ion, a nickel ion, a cobalt ion or a palladium ion.
銀イオン、銅イオン、金イオン又はパラジウムイオンで
あり、 前記無電解めっき浴の還元剤は、酒石酸、化学式中に金
属を含まない酒石酸塩、単糖類、二糖類、多糖類、ヒド
ラジン、ヒドラジン誘導体、アルデヒド及び多価アルコ
ールのうちの少なくとも１つを含有していることを特徴
とする請求項１０〜１９のいずれか１項に記載の半導体
装置の配線形成方法。21. The metal ion of the electroless plating bath,
Silver ion, copper ion, gold ion or palladium ion, the reducing agent of the electroless plating bath is tartaric acid, tartrate salt containing no metal in the chemical formula, monosaccharide, disaccharide, polysaccharide, hydrazine, hydrazine derivative, 20. The method for forming a wiring of a semiconductor device according to claim 10 , further comprising at least one of an aldehyde and a polyhydric alcohol.
ニッケルイオン又はコバルトイオンであり、 前記無電解めっき浴の還元剤は、次亜リン酸、化学式中
に金属を含まない次亜リン酸塩、化学式中に金属を含ま
ない水素化ホウ素化合物、ヒドラジン及びヒドラジン誘
導体のうちの少なくとも１つを含有していることを特徴
とする請求項１０〜１９のいずれか１項に記載の半導体
装置の配線形成方法。22. The metal ion of the electroless plating bath,
Nickel ions or cobalt ions, the reducing agent of the electroless plating bath is hypophosphorous acid, hypophosphite not containing a metal in the chemical formula, a borohydride compound containing no metal in the chemical formula, hydrazine and 20. The method according to claim 10 , further comprising at least one of a hydrazine derivative.
銀イオン又は銅イオンであり、 前記無電解めっき浴の錯化剤は、エチレンジアミン、エ
チレンジアミン誘導体、アンモニア及びトリエタノール
アミンのうちの少なくとも１つを含有していることを特
徴とする請求項１０〜１９のいずれか１項に記載の半導
体装置の配線形成方法。23. The metal ion of the electroless plating bath is
A silver ion or copper ion, a complexing agent of the electroless plating bath, claim, characterized by containing ethylenediamine, ethylenediamine derivatives, at least one of ammonia and triethanolamine 10-19 7. The method for forming a wiring of a semiconductor device according to claim 1.
金イオン、ニッケルイオン、コバルトイオン又はパラジ
ウムイオンであり、 前記無電解めっき浴の錯化剤はカルボン酸基を含む化合
物であることを特徴とする請求項１０〜１９のいずれか
１項に記載の半導体装置の配線形成方法。24. The metal ion of the electroless plating bath,
It is a gold ion, a nickel ion, a cobalt ion or a palladium ion, The complexing agent of the said electroless plating bath is a compound containing a carboxylic acid group, The Claims any one of Claims 10-19 characterized by the above-mentioned. A method for forming a wiring of a semiconductor device.
銀であり、前記無電解めっき浴の還元剤は酒石酸であ
り、前記無電解めっき浴の錯化剤はエチレンジアミンで
あることを特徴とする請求項１０〜１９のいずれか１項
に記載の半導体装置の配線形成方法。25. The metal material of the electroless plating bath is silver nitrate, the reducing agent of the electroless plating bath is tartaric acid, and the complexing agent of the electroless plating bath is ethylenediamine.
Wiring formation method of a semiconductor device according to any one of claims 10 to 19, characterized in that.
以上の金属イオンを含有していることを特徴とする請求
項１０〜１９のいずれか１項に記載の半導体装置の配線
形成方法。26. metallic material of said electroless plating bath according to characterized in that it contains two or more metal ions
Item 20. The method for forming a wiring of a semiconductor device according to any one of Items 10 to 19 .
Ｈ低下を抑制する化学式中に金属を含まないｐＨ緩衝
剤、めっき速度の低下を抑制する化学式中に金属を含ま
ない促進剤、めっき液の分解を防止する化学式中に金属
を含まない安定剤、及びめっき膜の膜質を緻密にする化
学式中に金属を含まない界面活性剤のうちの少なくとも
１つをさらに含んでいることを特徴とする請求項１０〜
１９のいずれか１項に記載の半導体装置の配線形成方
法。27. The electroless plating bath contains a p
PH buffering agent that does not contain metal in the chemical formula that suppresses H reduction, promoter that does not contain metal in the chemical formula that suppresses reduction in plating rate, stabilizer that does not contain metal in the chemical formula that prevents decomposition of plating solution, and claim 10, characterized in that it further comprises at least one of a surfactant containing no metal in the chemical formula of the dense film quality of the plated film
20. The method for forming a wiring of a semiconductor device according to any one of the items 19 to 19 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14987395A JP3332668B2 (en) | 1994-07-14 | 1995-06-16 | Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-162030 | 1994-07-14 | ||
| JP16203094 | 1994-07-14 | ||
| JP14987395A JP3332668B2 (en) | 1994-07-14 | 1995-06-16 | Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883796A JPH0883796A (en) | 1996-03-26 |
| JP3332668B2 true JP3332668B2 (en) | 2002-10-07 |
Family
ID=26479641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14987395A Expired - Fee Related JP3332668B2 (en) | 1994-07-14 | 1995-06-16 | Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332668B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101736300B1 (en) * | 2015-08-07 | 2017-05-17 | 아트켐 주식회사 | Electroless silver plating solution and it used silver plating method |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854140A (en) * | 1996-12-13 | 1998-12-29 | Siemens Aktiengesellschaft | Method of making an aluminum contact |
| US6054173A (en) * | 1997-08-22 | 2000-04-25 | Micron Technology, Inc. | Copper electroless deposition on a titanium-containing surface |
| JP3778239B2 (en) * | 1998-01-30 | 2006-05-24 | 株式会社荏原製作所 | Plating apparatus and substrate processing method using the same |
| US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
| KR100635685B1 (en) | 1998-05-25 | 2006-10-17 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor equipment and fabrication method thereof |
| JP3187011B2 (en) | 1998-08-31 | 2001-07-11 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| US6278153B1 (en) | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
| KR100334959B1 (en) * | 1998-10-29 | 2002-06-20 | 박종섭 | Metal wiring method of semiconductor device _ |
| KR100559030B1 (en) * | 1998-12-30 | 2006-06-16 | 주식회사 하이닉스반도체 | Copper metal wiring formation method of semiconductor device |
| JP3820329B2 (en) * | 1999-09-14 | 2006-09-13 | 株式会社ルネサステクノロジ | Semiconductor substrate plating method |
| JP4657408B2 (en) * | 1999-10-13 | 2011-03-23 | 株式会社トクヤマ | Metal film abrasive |
| JP4474605B2 (en) * | 2000-01-11 | 2010-06-09 | 奥野製薬工業株式会社 | Electroless nickel plating solution |
| KR100404941B1 (en) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | Method of forming a metal wiring in a semiconductor device |
| KR100434946B1 (en) * | 2001-09-28 | 2004-06-10 | 학교법인 성균관대학 | Method for forming Cu interconnection of semiconductor device using electroless plating |
| KR100430949B1 (en) * | 2001-10-22 | 2004-05-12 | 엘지.필립스 엘시디 주식회사 | Electroless silver plating solution and method of forming metal interconnects using the same |
| US20050095855A1 (en) * | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
| US7332193B2 (en) * | 2004-10-18 | 2008-02-19 | Enthone, Inc. | Cobalt and nickel electroless plating in microelectronic devices |
| SE0403042D0 (en) * | 2004-12-14 | 2004-12-14 | Polymer Kompositer I Goeteborg | Improved stabilization and performance of autocatalytic electroless process |
| EP1876260B1 (en) * | 2006-07-07 | 2018-11-28 | Rohm and Haas Electronic Materials LLC | Improved electroless copper compositions |
| JP2008184679A (en) * | 2007-01-31 | 2008-08-14 | Okuno Chem Ind Co Ltd | Activation composition for electroless palladium plating |
| JP5201897B2 (en) * | 2007-07-10 | 2013-06-05 | 新光電気工業株式会社 | Electroless copper plating solution and electroless copper plating method |
| JP5157373B2 (en) * | 2007-11-07 | 2013-03-06 | コニカミノルタホールディングス株式会社 | Ink jet ink for forming metal pattern and method for forming metal pattern |
| KR101224204B1 (en) * | 2010-12-07 | 2013-01-21 | 한국생산기술연구원 | Electroless silver plating solution including hydrazine, electroless plating method using the same and silver coating layer prepared by the same |
| KR101224206B1 (en) * | 2010-12-07 | 2013-01-21 | 한국생산기술연구원 | Electroless silver plating solution with high stability, electroless plating method using the same and silver coating layer prepared by the same |
| US10036097B2 (en) | 2012-12-21 | 2018-07-31 | Okuno Chemical Industries Co., Ltd. | Conductive coating film forming bath |
| JP6054279B2 (en) * | 2013-10-17 | 2016-12-27 | 東京エレクトロン株式会社 | Metal wiring layer forming method, metal wiring layer forming apparatus, and storage medium |
| EP3070185A4 (en) | 2014-01-27 | 2017-06-28 | Okuno Chemical Industries Co., Ltd. | Conductive film-forming bath |
| JP6404174B2 (en) * | 2015-04-16 | 2018-10-10 | 東京エレクトロン株式会社 | Plating processing method, storage medium, and plating processing system |
| WO2020241295A1 (en) * | 2019-05-29 | 2020-12-03 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
-
1995
- 1995-06-16 JP JP14987395A patent/JP3332668B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101736300B1 (en) * | 2015-08-07 | 2017-05-17 | 아트켐 주식회사 | Electroless silver plating solution and it used silver plating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0883796A (en) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332668B2 (en) | Electroless plating bath used for forming wiring of semiconductor device and method for forming wiring of semiconductor device | |
| EP0692554B1 (en) | Electroless plating bath used for forming a wiring of a semiconductor device, and method of forming a wiring of a semiconductor device | |
| CN1094799C (en) | Palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication | |
| US7262504B2 (en) | Multiple stage electroless deposition of a metal layer | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| US5358907A (en) | Method of electrolessly depositing metals on a silicon substrate by immersing the substrate in hydrofluoric acid containing a buffered metal salt solution | |
| JP4055319B2 (en) | Manufacturing method of semiconductor device | |
| US20050085031A1 (en) | Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers | |
| US4297393A (en) | Method of applying thin metal deposits to a substrate | |
| US7064065B2 (en) | Silver under-layers for electroless cobalt alloys | |
| JP5074025B2 (en) | Composition for electroless plating of ternary materials for use in the semiconductor industry | |
| EP1020543A1 (en) | Deposition of copper on an activated surface of a substrate | |
| JP2002075913A (en) | Electroless copper-plating bath and copper adhesion method using it | |
| EP1861208A2 (en) | Cobalt self-initiated electroless via fill for stacked memory cells | |
| JP3341401B2 (en) | Method of forming wiring metal film by plating method | |
| Jing et al. | Electroless gold deposition on silicon (100) wafer based on a seed layer of silver | |
| TWI342591B (en) | Compositions for the electroless deposition of ternary materials for the semiconductor industry | |
| EP2784180B1 (en) | Method for activating a copper surface for electroless plating | |
| JP2000256866A (en) | Electroless nickel plating bath | |
| CN116324032A (en) | Electroless nickel deposition on copper without palladium activation | |
| KR950004839B1 (en) | Metal wiring method of semiconductor device | |
| JP4343366B2 (en) | Copper deposition on substrate active surface | |
| KR101224207B1 (en) | Electroless copper plating solution including cationic surfactant for wiring and copper coating layer prepared by the same | |
| JPH039522A (en) | Manufacture of semiconductor device | |
| CN104716089A (en) | Method for conducting non-electric metal deposition on metal layer and application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |