JP3325816B2 - Offset voltage correction circuit for DC amplifier circuit - Google Patents
Offset voltage correction circuit for DC amplifier circuitInfo
- Publication number
- JP3325816B2 JP3325816B2 JP31457197A JP31457197A JP3325816B2 JP 3325816 B2 JP3325816 B2 JP 3325816B2 JP 31457197 A JP31457197 A JP 31457197A JP 31457197 A JP31457197 A JP 31457197A JP 3325816 B2 JP3325816 B2 JP 3325816B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- amplifier circuit
- differential amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、差動増幅回路とエ
ミッタフォロア回路により構成された直流増幅回路のオ
フセット電圧補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an offset voltage correction circuit for a DC amplifier circuit composed of a differential amplifier circuit and an emitter follower circuit.
【０００２】[0002]
【従来の技術】図２は従来のこの種の直流増幅回路を示
す回路図である。直流増幅回路は、一対のトランジスタ
Ｑ１、トランジスタＱ２により形成された第１の差動増
幅回路１０と、トランジスタＱ３により形成された第１
のエミッタフォロア回路３１から構成される。エミッタ
フォロア回路３１は差動増幅回路１０の負荷として接続
されており、エミッタフォロア回路３１から差動増幅回
路１０へは負帰還がかけられている。１は電源電圧ＶCC
の加えられる電源端子、２は入力端子、３は出力端子で
あり、Ｓ４は差動増幅回路１０の駆動電流となる電流Ｉ
4 を供給する定電流源、Ｓ５は互いに接続されたトラン
ジスタＱ１、Ｑ２のエミッタに接続し、電流Ｉ4 の２倍
の電流を流す定電流源、Ｓ６はトランジスタＱ３のエミ
ッタに接続する定電流源である。なお、入力端子２は差
動増幅回路１０の入力端子を兼ねている。2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional DC amplification circuit of this type. The DC amplifier circuit includes a first differential amplifier circuit 10 formed by a pair of transistors Q1 and Q2, and a first differential amplifier circuit formed by a transistor Q3.
, An emitter follower circuit 31. The emitter follower circuit 31 is connected as a load of the differential amplifier circuit 10, and negative feedback is applied from the emitter follower circuit 31 to the differential amplifier circuit 10. 1 is the power supply voltage V CC
Is a power supply terminal, 2 is an input terminal, 3 is an output terminal, and S4 is a current I that is a drive current of the differential amplifier circuit 10.
4 a constant current source for supplying a, S5 is connected to the emitter of one another connected transistors Q1, Q2, a constant current source for supplying twice the current of the current I 4, constant current source connected to the emitter of the transistor Q3 S6 It is. Note that the input terminal 2 also serves as an input terminal of the differential amplifier circuit 10.
【０００３】このように構成された直流増幅回路では、
入力端子２に信号が加えられなくても出力端子３にオフ
セット電圧を発生する。これは、第１のエミッタフォロ
ア回路３１の入力電流としてトランジスタＱ３のベース
に電流ＩB が常時流れるので、トランジスタＱ２のコレ
クタの電流が（Ｉ4 −I B ) 、トランジスタＱ１のコレ
クタの電流が（Ｉ4 ＋I B ) となり電流値が異なること
による。オフセット電圧ＶOFF は（１）式で表される。 ＶOFF ＝ＶT Ｌｎ｛（Ｉ4 ＋I B ) ／（Ｉ4 −I B ) ｝ （１） なお、ＶT は熱電圧、Ｌｎは自然対数の記号である。[0003] In the DC amplifier circuit configured as described above,
An offset voltage is generated at the output terminal 3 even if no signal is applied to the input terminal 2. Since this flows the base current I B is always of the transistor Q3 as an input current of the first emitter follower circuit 31, the current collector of the transistor Q2 (I 4 -I B), the current collector of the transistor Q1 ( I 4 + I B ) because the current values are different. The offset voltage V OFF is expressed by equation (1). V OFF = V T Ln Note {(I 4 + I B) / (I 4 -I B)} (1), the V T thermal voltage, Ln is the natural logarithm of the symbols.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、このように
差動増幅回路の駆動電流の一部がエミッタフォロア回路
の入力電流として流れる場合でも、オフセット電圧をほ
とんど発生させないオフセット電圧補正回路を提供する
ことにある。SUMMARY OF THE INVENTION The present invention provides an offset voltage correction circuit that hardly generates an offset voltage even when a part of the drive current of the differential amplifier circuit flows as the input current of the emitter follower circuit. Is to do.
【０００５】[0005]
【課題を解決するための手段】本発明は、第１の差動増
幅回路を形成する第１と第２のトランジスタ、第１の差
動増幅回路の負荷として第２のトランジスタに接続した
第１のエミッタフオロア回路を有する直流増幅回路のオ
フセット電圧補正回路において、第４と第５のトランジ
スタにより形成される第２の差動増幅回路と第５のトラ
ンジスタに接続する第２のエミッタフオロア回路、第１
の差動増幅回路の第２のトランジスタと第２の差動増幅
回路の第４と第５のトランジスタに複数の出力側から夫
々に電流を供給する第１の電流ミラー回路、入力側が第
１の電流ミラー回路の出力側に第１の接続点で接続する
ことにより電流を供給され、入力側の２倍の電流が流れ
る複数の出力側を有し、共通接続された第１及び第２の
トランジスタのエミッタ並びに第４及び第５のトランジ
スタのエミッタにその出力側が夫々に接続された第２の
電流ミラー回路、第２の差動増幅回路の負荷として第４
のトランジスタに第２の接続点で接続され、第２の接続
点から流出する第１のエミッタフオロア回路の入力電流
に相当する電流を第２の差動増幅回路の入力側と第１の
差動増幅回路の入力側に流す第３の電流ミラー回路、第
３の電流ミラー回路に第４の電流ミラー回路を介して入
力側が接続され、出力側が接続する第１の電流ミラー回
路と第２の電流ミラー回路との該第１の接続点から該入
力電流に相当する電流を分流する第５の電流ミラー回路
を有することを特徴とする。SUMMARY OF THE INVENTION According to the present invention, there are provided first and second transistors forming a first differential amplifier circuit, and a first transistor connected to a second transistor as a load of the first differential amplifier circuit. And a second emitter follower circuit connected to the fifth transistor and a second differential amplifier circuit formed by the fourth and fifth transistors.
A first current mirror circuit for supplying currents from a plurality of outputs to the second transistor of the differential amplifier circuit and the fourth and fifth transistors of the second differential amplifier circuit, respectively; A first and a second transistor which are supplied with current by being connected to an output side of a current mirror circuit at a first connection point and have a plurality of output sides through which a current twice as large as an input side flows, and which are connected in common. A second current mirror circuit whose output side is connected to the emitter of the fourth transistor and the emitter of the fourth and fifth transistors, respectively.
, The current corresponding to the input current of the first emitter follower circuit flowing out of the second connection point and being connected to the input side of the second differential amplification circuit and the first differential amplification circuit. A third current mirror circuit flowing to an input side of the circuit, a first current mirror circuit and a second current mirror connected on the input side to the third current mirror circuit via the fourth current mirror circuit and connected on the output side A fifth current mirror circuit that shunts a current corresponding to the input current from the first connection point with the circuit.
【０００６】[0006]
【発明の実施の形態】本発明の直流増幅回路のオフセッ
ト電圧補正回路は、差動増幅回路の負荷部分を除いて直
流増幅回路と同じ構成の別回路を形成し、直流増幅回路
を形成する第１の差動増幅回路の第１と第２のトランジ
スタのコレクタを流れる電流の異なる状態と似た状態を
その類似の別回路の第２の差動増幅回路を形成する第４
と第５のトランジスタに発生させる。そして、別回路か
ら流出する電流を第１の差動増幅回路と第２の差動増幅
回路の入力側に流し、同時に第１と第２の差動増幅回路
の共通接続されたエミッタに流れる電流を流出する電流
の２倍だけ減少させる帰還動作が行われる。流出する電
流を第１のエミッタフオロア回路の入力電流に相当する
電流にすることにより、直流増幅回路の第１の差動増幅
回路を形成する第１と第２のトランジスタのコレクタの
電流を同じにすることができる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An offset voltage correction circuit of a DC amplifier circuit according to the present invention is formed by forming another circuit having the same configuration as that of a DC amplifier circuit except for a load portion of a differential amplifier circuit to form a DC amplifier circuit. A state similar to a different state of the current flowing through the collectors of the first and second transistors of one differential amplifier circuit is formed to form a similar second circuit of a second differential amplifier circuit.
And the fifth transistor. The current flowing out of the other circuit flows to the input sides of the first differential amplifier circuit and the second differential amplifier circuit, and at the same time, the current flowing to the commonly connected emitters of the first and second differential amplifier circuits. A feedback operation is performed to reduce the current flowing out by two times. By making the outflowing current a current corresponding to the input current of the first emitter follower circuit, the collector currents of the first and second transistors forming the first differential amplifier circuit of the DC amplifier circuit are made the same. be able to.
【０００７】[0007]
【実施例】以下、本発明の直流増幅回路のオフセット電
圧補正回路の実施例を示す回路図である図１を参照しな
がら説明する。なお、図２と同一部分は同じ符号を付与
してある。直流増幅回路は、第１の差動増幅回路１０と
その差動増幅回路１０の負荷として接続される第１のエ
ミッタフォロア回路３１から形成される。エミッタフォ
ロア回路３１から差動増幅回路１０へは負帰還がかけら
れる。差動増幅回路１０を形成する一対のトランジスタ
Ｑ１、Ｑ２は、共通接続されたエミッタがトランジスタ
Ｑ１３のコレクタに接続される。トランジスタＱ１のコ
レクタは電源端子１に接続し、トランジスタＱ２のコレ
クタはトランジスタＱ９のコレクタとトランジスタＱ３
のベースに接続する。エミッタフォロア回路３１を形成
するトランジスタＱ３のコレクタは電源端子１に接続
し、エミッタはトランジスタＱ２のベースと出力端子３
に接続し、また定電流源Ｓ２を経て接地される。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of an offset voltage correcting circuit for a DC amplifier according to the present invention. The same parts as those in FIG. 2 are denoted by the same reference numerals. The DC amplifier circuit is formed by a first differential amplifier circuit 10 and a first emitter follower circuit 31 connected as a load of the differential amplifier circuit 10. Negative feedback is applied from the emitter follower circuit 31 to the differential amplifier circuit 10. The pair of transistors Q1 and Q2 forming the differential amplifier circuit 10 have their commonly connected emitters connected to the collector of the transistor Q13. The collector of the transistor Q1 is connected to the power supply terminal 1, and the collector of the transistor Q2 is connected to the collector of the transistor Q9 and the transistor Q3.
Connect to the base. The collector of the transistor Q3 forming the emitter follower circuit 31 is connected to the power supply terminal 1, and the emitter is connected to the base of the transistor Q2 and the output terminal 3.
And grounded via a constant current source S2.
【０００８】トランジスタＱ４、Ｑ５は第２の差動増幅
回路２０を形成し、トランジスタＱ６は第２のエミッタ
フォロア回路３２を形成する。エミッタフオロア回路３
２を形成するトランジスタＱ６は差動増幅回路２０の負
荷としてベースがトランジスタＱ５のコレクタ、エミッ
タがトランジスタＱ５のベースに接続されると共に定電
流源Ｓ３を経て接地されている。また、トランジスタＱ
４、Ｑ5 のコレクタは、第１の電流ミラー回路２１のト
ランジスタＱ１０、Ｑ１１のコレクタに夫々接続する。
なお、定電流源Ｓ２、Ｓ３には同じ電流Ｉ2 が流れる。
したがって、差動増幅回路２０とエミッタフォロア回路
３２により、差動増幅回路２０の負荷部分を除いて第１
の差動増幅回路１０と第１のエミッタフォロア回路３１
で構成される直流増幅回路と類似の別回路が構成され
る。The transistors Q4 and Q5 form a second differential amplifier circuit 20, and the transistor Q6 forms a second emitter follower circuit 32. Emitter follower circuit 3
The transistor Q6 forming the transistor No. 2 has a base connected to the collector of the transistor Q5, an emitter connected to the base of the transistor Q5 as a load of the differential amplifier circuit 20, and grounded via a constant current source S3. Also, the transistor Q
4. The collectors of Q5 are connected to the collectors of transistors Q10 and Q11 of the first current mirror circuit 21, respectively.
Incidentally, the same current I 2 flows through the constant current source S2, S3.
Therefore, the differential amplifier circuit 20 and the emitter follower circuit 32 remove the first amplifier circuit except for the load portion.
Differential amplifier circuit 10 and first emitter follower circuit 31
And another circuit similar to the DC amplifier circuit composed of.
【０００９】トランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０、
Ｑ１１により、第１の電流ミラー回路２１が形成され
る。第１の電流ミラー回路２１のダイオード接続された
入力側のトランジスタＱ７のコレクタは、定電流源Ｓ１
を経て接地される。定電流源Ｓ１には電流Ｉ1 が流れ
る。複数の出力側のトランジスタＱ９、Ｑ１０、Ｑ１１
は、コレクタが夫々トランジスタＱ２、Ｑ４、Ｑ５のコ
レクタに接続しており、差動増幅回路１０と差動増幅回
路２０の駆動電流となる電流を供給する。また、出力側
のトランジスタＱ８は第２の電流ミラー回路２２に電流
を供給する。第１の電流ミラー回路２１の各トランジス
タのエミッタは、電源端子１に接続される。The transistors Q7, Q8, Q9, Q10,
Q11 forms the first current mirror circuit 21. The collector of the diode-connected input side transistor Q7 of the first current mirror circuit 21 is connected to a constant current source S1.
Through the ground. Current I 1 flows through the constant current source S1. Plural output transistors Q9, Q10, Q11
Has a collector connected to the collectors of the transistors Q2, Q4, and Q5, respectively, and supplies a current serving as a drive current for the differential amplifier circuit 10 and the differential amplifier circuit 20. The output transistor Q8 supplies a current to the second current mirror circuit 22. The emitter of each transistor of the first current mirror circuit 21 is connected to the power supply terminal 1.
【００１０】トランジスタＱ１２、Ｑ１３、Ｑ１４によ
り、第２の電流ミラー回路２２が形成される。ダイオー
ド接続された入力側のトランジスタＱ１２のコレクタ
は、第１の電流ミラー回路２１のトランジスタＱ８のコ
レクタに第１の接続点Ｐ１で接続する。出力側のトラン
ジスタＱ１３、Ｑ１４のコレクタは、トランジスタＱ
１、Ｑ２の共通接続されたエミッタ、トランジスタＱ
４、Ｑ５の共通接続されたエミッタに夫々接続され、差
動増幅回路１０と差動増幅回路２０の接地側に流れる電
流を設定する。出力側のトランジスタＱ１３、Ｑ１４に
は、入力側のトランジスタＱ１２の２倍の電流が流れ
る。第２の電流ミラー回路２２の各トランジスタのエミ
ッタは接地される。The transistors Q12, Q13 and Q14 form a second current mirror circuit 22. The collector of the diode-connected input side transistor Q12 is connected to the collector of the transistor Q8 of the first current mirror circuit 21 at the first connection point P1. The collectors of the output side transistors Q13 and Q14 are
1, Q2 commonly connected emitter, transistor Q
4 and Q5, which are respectively connected to the commonly connected emitters and set currents flowing to the ground sides of the differential amplifier circuit 10 and the differential amplifier circuit 20. A current twice as large as that of the transistor Q12 on the input side flows through the transistors Q13 and Q14 on the output side. The emitter of each transistor of the second current mirror circuit 22 is grounded.
【００１１】トランジスタＱ１５、Ｑ１６により第３の
電流ミラー回路２３が形成される。ダイオード接続され
た入力側のトランジスタＱ１５のコレクタとエミッタ
は、トランジスタＱ４のコレクタとベースに夫々接続す
る。コレクタ同志は第２の接続点Ｐ２で接続する。トラ
ンジスタＱ１５、Ｑ１６のエミッタは互いに接続され
る。出力側のトランジスタＱ１６のコレクタはダイオー
ド接続されたトランジスタＱ１７のコレクタに接続し、
トランジスタＱ１６のエミッタは第１の差動増幅回路１
０のトランジスタＱ１のベースに接続する。エミッタを
電源端子１に接続されたトランジスタＱ１７、Ｑ１８に
より第４の電流ミラー回路２４が形成される。出力側の
トランジスタＱ１８のコレクタは、ダイオード接続され
たトランジスタＱ１９のコレクタに接続される。エミッ
タを互いに接続されて接地されたトランジスタＱ１９、
Ｑ２０により、第５の電流ミラー回路２５が形成され
る。出力側のトランジスタＱ２０のコレクタは、第１の
電流ミラー回路２１と第２の電流ミラー回路２２の第１
の接続点Ｐ１に接続する。A third current mirror circuit 23 is formed by the transistors Q15 and Q16. The collector and the emitter of the diode-connected input side transistor Q15 are connected to the collector and the base of the transistor Q4, respectively. The collectors are connected at a second connection point P2. The emitters of the transistors Q15 and Q16 are connected to each other. The collector of the output side transistor Q16 is connected to the collector of the diode-connected transistor Q17,
The emitter of the transistor Q16 is the first differential amplifier circuit 1
0 is connected to the base of the transistor Q1. A fourth current mirror circuit 24 is formed by the transistors Q17 and Q18 whose emitters are connected to the power supply terminal 1. The collector of the output side transistor Q18 is connected to the collector of the diode-connected transistor Q19. A transistor Q19 having emitters connected to each other and grounded,
The Q20 forms the fifth current mirror circuit 25. The collector of the transistor Q20 on the output side is connected to the first current mirror circuit 21 and the first current mirror circuit 22.
To the connection point P1.
【００１２】このように構成された直流増幅回路のオフ
セット電圧補正回路の動作を次に説明する。直流増幅回
路の第１のエミッタフオロア回路３１の入力電流がない
場合には、第１の差動増幅回路１０の接地側の電流は電
流ミラー回路２２により２Ｉ1 に設定されており、トラ
ンジスタＱ１、Ｑ２には夫々コレクタ電流として電流Ｉ
1 が流れる。エミッタフオロア回路３１の入力電流とな
る電流ＩB がトランジスタＱ３のベースに流れることに
より、第１の差動増幅回路１０のトランジスタＱ２のコ
レクタに電流（Ｉ1 −ＩB ）が流れると、トランジスタ
Ｑ１には電流（Ｉ1 ＋ＩB )がコレクタ電流として流れ
ようとする。The operation of the offset voltage correction circuit of the DC amplification circuit thus configured will be described below. If there is no input current of the first Emittafuoroa circuit 31 of the DC amplification circuit, the ground side of the current of the first differential amplifier circuit 10 is set by the current mirror circuit 22 to 2I 1, the transistors Q1, Q2 Each have a current I as a collector current.
1 flows. By current I B as an input current of Emittafuoroa circuit 31 flows to the base of transistors Q3, the current collector of the transistor Q2 of the first differential amplifier circuit 10 (I 1 -I B) flows in the transistor Q1 The current (I 1 + I B ) tends to flow as a collector current.
【００１３】第２の差動増幅回路２０と第２のエミッタ
フオロア回路３２により構成される別回路でも、似た状
態が発生する。すなわち、トランジスタＱ６のベースに
は第１のエミッタフオロア回路３１の入力電流に相当す
る電流ＩB が流れ、トランジスタＱ５のコレクタには電
流（Ｉ 1 −ＩB ）が流れる。しかし、差動増幅回路２０
の片側のトランジスタＱ４には差動増幅回路１０のトラ
ンジスタＱ１とは異なり電流Ｉ1 がトランジスタＱ１０
から供給されるので、トランジスタＱ４のコレクタには
電流（Ｉ1 −ＩB ）が流れる。したがって、電流ＩB が
第２の接続点Ｐ２から第３の電流ミラー回路２３に流出
する。A second differential amplifier circuit 20 and a second emitter
A similar circuit may be used in another circuit constituted by the follower circuit 32.
Condition occurs. That is, the base of the transistor Q6
Corresponds to the input current of the first emitter follower circuit 31.
Current IBFlows to the collector of the transistor Q5.
Flow (I 1-IB) Flows. However, the differential amplifier circuit 20
The transistor Q4 on one side of the
The current I differs from the transistor Q1.1Is the transistor Q10
From the collector of the transistor Q4.
Current (I1-IB) Flows. Therefore, the current IBBut
Outflow from the second connection point P2 to the third current mirror circuit 23
I do.
【００１４】この電流ＩB は、第２の差動増幅回路２０
の入力側であるトランジスタＱ４のベースと第１の差動
増幅回路１０の入力側であるトランジスタＱ１のベース
に流れる。また、電流ＩB は第４の電流ミラー回路２４
を介して第５の電流ミラー回路２５にも流れる。そし
て、第１の接続点Ｐ１から電流ＩB を分流し、第２の電
流ミラー回路２２の入力電流を減少させる。このことに
より、差動増幅回路１０と差動増幅回路２０の接地側の
電流は、電流２Ｉ1 から電流２（Ｉ1 −ＩB ）に変化す
る。したがって、トランジスタＱ１のコレクタにもトラ
ンジスタＱ２のコレクタと同じ電流（Ｉ1 −ＩB ）がバ
ランスして流れる。なお、第３の電流ミラー回路２３に
流出する電流は、常に電流ＩB になるのではなく、極め
て短時間の一連の帰還動作により電流ＩB で安定すると
考えることができる。[0014] The current I B, the second differential amplifier circuit 20
And the base of the transistor Q1 which is the input side of the first differential amplifier circuit 10 and the base of the transistor Q4 which is the input side of the first differential amplifier circuit 10. The current I B and the fourth current mirror circuit 24
Through the fifth current mirror circuit 25. Then, electric current I B min from the first connection point P1, decreasing the input current of the second current mirror circuit 22. Thus, the ground side of the current of the differential amplifier circuit 10 and the differential amplifier circuit 20 is changed from the current 2I 1 current 2 (I 1 -I B). Therefore, flows the same current as the collector also transistor Q2 to the collector of the transistor Q1 (I 1 -I B) is balanced. The current flowing to the third current mirror circuit 23, rather than always be current I B, it can be considered stable at current I B in a very short time of a series of feedback operation.
【００１５】[0015]
【発明の効果】以上述べたように、本発明の直流増幅回
路のオフセット電圧補正回路は、差動増幅回路の負荷部
分を除いて直流増幅回路と同じ構成の別回路を形成して
ある。そして、別回路から流出する電流を第１の差動増
幅回路と第２の差動増幅回路の入力側に流し、同時に第
１と第２の差動増幅回路の共通接続されたエミッタに流
れる電流を流出する電流の２倍だけ減少するような帰還
動作が行われる。 流出する電流を第１のエミッタフオ
ロア回路の入力電流に相当する電流にすることにより、
直流増幅回路の第１の差動増幅回路を形成する第１と第
２のトランジスタのコレクタの電流を同じにすることが
でき、オフセット電圧の発生をほとんどなくすことがで
きる。As described above, the offset voltage correction circuit of the DC amplifier circuit according to the present invention forms another circuit having the same configuration as the DC amplifier circuit except for the load portion of the differential amplifier circuit. The current flowing out of the other circuit flows to the input sides of the first differential amplifier circuit and the second differential amplifier circuit, and at the same time, the current flowing to the commonly connected emitters of the first and second differential amplifier circuits. A feedback operation is performed such that the current is reduced by twice the current flowing out of the circuit. By making the outflowing current a current corresponding to the input current of the first emitter follower circuit,
The collector currents of the first and second transistors forming the first differential amplifier circuit of the DC amplifier circuit can be made equal, and the generation of an offset voltage can be almost eliminated.
【図１】 本発明の直流増幅回路のオフセット電圧補正
回路の実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of an offset voltage correction circuit of a DC amplifier circuit according to the present invention.
【図２】 従来の直流増幅回路のオフセット電圧補正回
路の回路図である。FIG. 2 is a circuit diagram of a conventional offset voltage correction circuit of a DC amplifier circuit.
２ 入力端子 ３ 出力端子 Ｐ１ 接続点 Ｓ１ 定電流源 2 input terminal 3 output terminal P1 connection point S1 constant current source
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−199952（ＪＰ，Ａ) 特開 平４−40108（ＪＰ，Ａ) 特開 昭62−176313（ＪＰ，Ａ) 特開 昭55−134513（ＪＰ，Ａ) 特開 昭62−161204（ＪＰ，Ａ) 実開 平４−119117（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-9-199952 (JP, A) JP-A-4-40108 (JP, A) JP-A-62-176313 (JP, A) JP-A-55-1999 134513 (JP, A) JP-A-62-161204 (JP, A) JP-A-4-119117 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 3/45
Claims (2)
２のトランジスタ、第１の差動増幅回路の負荷として第
２のトランジスタに接続した第１のエミッタフオロア回
路を有する直流増幅回路のオフセット電圧補正回路にお
いて、第４と第５のトランジスタにより形成される第２
の差動増幅回路と第５のトランジスタに接続する第２の
エミッタフオロア回路、第１の差動増幅回路の第２のト
ランジスタと第２の差動増幅回路の第４と第５のトラン
ジスタに複数の出力側から夫々に電流を供給する第１の
電流ミラー回路、入力側が第１の電流ミラー回路の出力
側に第１の接続点で接続することにより電流を供給さ
れ、入力側の２倍の電流が流れる複数の出力側を有し、
共通接続された第１及び第２のトランジスタのエミッタ
並びに第４及び第５のトランジスタのエミッタにその出
力側が夫々に接続された第２の電流ミラー回路、第２の
差動増幅回路の負荷として第４のトランジスタに第２の
接続点で接続され、第２の接続点から流出する第１のエ
ミッタフオロア回路の入力電流に相当する電流を第２の
差動増幅回路の入力側と第１の差動増幅回路の入力側に
流す第３の電流ミラー回路、第３の電流ミラー回路に第
４の電流ミラー回路を介して入力側が接続され、出力側
が接続する第１の電流ミラー回路と第２の電流ミラー回
路との該第１の接続点から該入力電流に相当する電流を
分流する第５の電流ミラー回路を有することを特徴とす
る直流増幅回路のオフセット電圧補正回路。1. A DC amplifier circuit having first and second transistors forming a first differential amplifier circuit, and a first emitter follower circuit connected to the second transistor as a load of the first differential amplifier circuit. In the offset voltage correction circuit of FIG.
The second emitter follower circuit connected to the differential amplifier circuit and the fifth transistor, the second transistor of the first differential amplifier circuit, and the fourth and fifth transistors of the second differential amplifier circuit A first current mirror circuit for supplying a current from the output side, and a current supplied by connecting the input side to the output side of the first current mirror circuit at a first connection point, so that the current is twice as large as the input side Has a plurality of outputs through which
A second current mirror circuit, whose output side is connected to the emitters of the first and second transistors and the emitters of the fourth and fifth transistors, which are connected in common, respectively, is used as a load of the second differential amplifier circuit. 4 connected to an input side of the first emitter follower circuit, which is connected to the transistor No. 4 at the second connection point and flows out from the second connection point, to the input side of the second differential amplifier circuit and the first differential amplifier. A third current mirror circuit flowing to the input side of the amplifier circuit, a first current mirror circuit connected to an input side of the third current mirror circuit via a fourth current mirror circuit, and a second current mirror connected to the output side; An offset voltage correction circuit for a DC amplifier circuit, comprising: a fifth current mirror circuit that shunts a current corresponding to the input current from the first connection point with the mirror circuit.
差動増幅回路、第２のエミッタフオロア回路から第２の
差動増幅回路に負帰還がかけられている請求項１の直流
増幅回路のオフセット電圧補正回路。2. The offset voltage of the DC amplifier circuit according to claim 1, wherein negative feedback is applied from the first emitter follower circuit to the first differential amplifier circuit, and from the second emitter follower circuit to the second differential amplifier circuit. Correction circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31457197A JP3325816B2 (en) | 1997-10-31 | 1997-10-31 | Offset voltage correction circuit for DC amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31457197A JP3325816B2 (en) | 1997-10-31 | 1997-10-31 | Offset voltage correction circuit for DC amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136042A JPH11136042A (en) | 1999-05-21 |
| JP3325816B2 true JP3325816B2 (en) | 2002-09-17 |
Family
ID=18054893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31457197A Expired - Fee Related JP3325816B2 (en) | 1997-10-31 | 1997-10-31 | Offset voltage correction circuit for DC amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325816B2 (en) |
-
1997
- 1997-10-31 JP JP31457197A patent/JP3325816B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136042A (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810008B2 (en) | Butsuyuburuzoufukuki | |
| JP3697679B2 (en) | Stabilized power circuit | |
| JPH0476524B2 (en) | ||
| US5162751A (en) | Amplifier arrangement | |
| JPH0583003B2 (en) | ||
| JP2615269B2 (en) | Offset reduction circuit of differential amplifier | |
| JP3325816B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| JPH08172693A (en) | Loudspeaker driving circuit | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JP3325813B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
| JP2003533082A (en) | FT frequency doubler with low power bias circuit | |
| JPH0712128B2 (en) | amplifier | |
| WO1998008301A1 (en) | High gain, wide band amplifier | |
| JP3444667B2 (en) | Variable gain amplifier circuit | |
| JPS60248010A (en) | Composite transistor circuit | |
| JP2000091857A (en) | Operational amplifier and voltage follower circuit using it | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2607970B2 (en) | Offset cancellation circuit | |
| JP2598121Y2 (en) | Power amplifier circuit | |
| JP3338334B2 (en) | Amplifier circuit | |
| JP3838731B2 (en) | amplifier | |
| JPH0252884B2 (en) | ||
| JPS6324653Y2 (en) | ||
| JP3116359B2 (en) | Base current compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |