JP3116359B2 - Base current compensation circuit - Google Patents
Base current compensation circuitInfo
- Publication number
- JP3116359B2 JP3116359B2 JP02082699A JP8269990A JP3116359B2 JP 3116359 B2 JP3116359 B2 JP 3116359B2 JP 02082699 A JP02082699 A JP 02082699A JP 8269990 A JP8269990 A JP 8269990A JP 3116359 B2 JP3116359 B2 JP 3116359B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベース電流補償回路に関し、特に低電圧電源
にても動作可能なベース電流補償回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a base current compensation circuit, and more particularly to a base current compensation circuit that can operate even with a low-voltage power supply.
第２図は従来の代表的なベース電流補償回路の回路図
である。第２図において、本回路は、ベース入力端子ｃ
を有し、入力段であるトランジスタQ1,Q2の差動対、ト
ランジスタQ3,Q4と抵抗R3,R4とから成る能動負荷と、エ
ミッタホロワとして働く出力段のトランジスタQ5,トラ
ンジスタQ6,Q7,Q8、抵抗R5,R6,R7,R8,R9より成る定電流
源，低電圧源端子ｂより入力段に直流バイアスを与える
為のバイアス抵抗R1によって、差動増幅回路を構成して
いる。FIG. 2 is a circuit diagram of a typical conventional base current compensation circuit. In FIG. 2, the circuit includes a base input terminal c
Having an input stage, a differential pair of transistors Q1 and Q2, an active load including transistors Q3 and Q4 and resistors R3 and R4, and transistors Q5, Q6, Q7, and Q8 of an output stage serving as an emitter follower, and a resistor. A differential amplifier circuit is constituted by a constant current source including R5, R6, R7, R8, and R9 and a bias resistor R1 for applying a DC bias to the input stage from the low voltage source terminal b.
ここで端子ａは電源電圧電圧端子であり、端子ｃは差
動増幅回路の入力端子であり、端子ｄは差動増幅回路の
出力端子である。この差動増幅回路のベース電流補償回
路は、エミッタがトランジスタQ1のコレクタに、コレク
タがトランジスタQ3のベース・コレクタとトランジスタ
Q4のベースに、ベースがトランジスタQ21のベースに接
続されたトランジスタQ20と、ベースが前述のトランジ
スタQ20のベースにコレクタがトランジスタQ22のエミッ
タに、エミッタがトランジスタQ23のベース・コレクタ
に接続されたトランジスタQ21と、ベース・コレクタが
前述のトランジスタQ21のエミッタに、エミッタが他方
を電源端子ａに接続された抵抗R10に接続されたトラン
ジスタQ23と、前述の抵抗R10と、エミッタがトランジス
タQ21のコレクタに、コレクタが接地され、ベースがト
ランジスタQ1のベースとバイアス用抵抗R1と入力端子ｃ
とに接続されたトランジスタQ22とを含み、構成されて
いる。Here, terminal a is a power supply voltage terminal, terminal c is an input terminal of the differential amplifier circuit, and terminal d is an output terminal of the differential amplifier circuit. The base current compensation circuit of this differential amplifier circuit has an emitter connected to the collector of transistor Q1 and a collector connected to the base and collector of transistor Q3.
A transistor Q20 having a base connected to the base of the transistor Q21, a transistor Q21 having a base connected to the base of the transistor Q20, a collector connected to the emitter of the transistor Q22, and an emitter connected to the base and collector of the transistor Q23. The transistor Q23 whose base and collector are connected to the emitter of the transistor Q21, the emitter is connected to the resistor R10 whose other end is connected to the power supply terminal a, the resistor R10 and the emitter are connected to the collector of the transistor Q21, Is grounded, the base is the base of the transistor Q1, the bias resistor R1, and the input terminal c.
And a transistor Q22 connected thereto.
このベース電流補償回路の動作について説明する。差
動増幅回路の入力段であるトランジスタQ1のベース電流
〔IBQ1＋ΔiBQ1〕は次の式（１）に示されるようにな
る。The operation of the base current compensation circuit will be described. The base current [I BQ1 + Δi BQ1 ] of the transistor Q1, which is the input stage of the differential amplifier circuit, is as shown in the following equation (1).
ここでIBQ1,IBQ22は、それぞれトランジスタQ1,Q22の
直流ベース電流であり、ΔiBQ1,ΔiBQ22は、それぞれト
ランジスタQ1,Q22の交流ベース電流であり、hFEQ1,h
FEQ20,hFEQ21,hFEQ22はそれぞれトランジスタQ1,Q20,Q2
1,Q22の電流増幅率である。 Here I BQ1, I BQ22 are each a DC base current of the transistor Q1, Q22, Δi BQ1, Δi BQ22 are each AC base currents of the transistors Q1, Q22, h FEQ1, h
FEQ20 , h FEQ21 , h FEQ22 are transistors Q1, Q20, Q2, respectively.
1, Current amplification rate of Q22.
いま、トランジスタQ1とQ20、トランジスタQ21とQ22
とが、それぞれ同一タイプ、同一形状のトランジスタに
て構成すると、hFEQ1≒hFEQ20,hFEQ21≒hFEQ22となり、
hFEQ1,hFEQ21≫１の条件下において、前式（１）はIBQ1
＋ΔiBQ1≒IBQ22＋ΔiBQ22となり、トランジスタQ1のベ
ース電流はトランジスタQ22のベース電流により補償さ
れる。ここで、トランジスタQ23と抵抗R10は、トランジ
スタQ20のコレクタとベースの動作電位を与える為に設
けている。Now, transistors Q1 and Q20, transistors Q21 and Q22
And h FEQ1 ≒ h FEQ20 , h FEQ21 ≒ h FEQ22
h FEQ1, h FEQ21 in >> 1 conditions, Equation (1) is I BQ1
+ Δi BQ1 ≒ I BQ22 + Δi BQ22 , and the base current of the transistor Q1 is compensated by the base current of the transistor Q22. Here, the transistor Q23 and the resistor R10 are provided to provide an operating potential of the collector and the base of the transistor Q20.
しかし、前述した従来のベース電流補償回路には、以
下の様な欠点がある。このベース電流補償回路を含んだ
差動増幅回路を動作させる為には供給する電源電圧とし
て次の式（２）に示す電圧値VCC以上が必要である。However, the above-described conventional base current compensation circuit has the following disadvantages. In order to operate the differential amplifier circuit including the base current compensation circuit, a power supply voltage to be supplied needs to have a voltage value V CC or more represented by the following equation (2).
ここでIcQ7はトランジスタQ7のエミッタ電流であり、
VCEQ1,VCEQ7はそれぞれトランジスタQ1,Q7のコレクタ・
エミッタ間の飽和電圧であり、VBEQ20,VBEQ21,VBEQ23は
それぞれトランジスタQ20,Q23,Q24のエミッタ・ベース
間の順方向電圧であり、hFEQ21,hFEQ20はそれぞれトラ
ンジスタQ21,Q20の電流増幅率である。一般に、エミッ
タ・ベース間の順方向電圧VBE≒0.7［Ｖ］は既値であ
る。これを考慮すると、従来のベース電流補償回路を含
んだ差動増幅回路では電源電圧が2.0〜2.5［Ｖ］程度の
低電圧電源では、動作しない欠点がある。また、このベ
ース電流補償回路の入力のダイナミックレンジは次の式
（３）及び（４）に示される様になる。 Where I cQ7 is the emitter current of transistor Q7,
V CEQ1 and V CEQ7 are the collectors of transistors Q1 and Q7, respectively.
Saturation voltage between emitters, V BEQ20 , V BEQ21 , V BEQ23 are forward voltages between the emitters and bases of transistors Q20, Q23, Q24, respectively, and h FEQ21 , h FEQ20 are current amplifications of transistors Q21, Q20, respectively. Rate. Generally, the forward voltage V BE ≒ 0.7 [V] between the emitter and the base is a known value. Considering this, the conventional differential amplifier circuit including the base current compensation circuit has a disadvantage that it does not operate with a low voltage power supply having a power supply voltage of about 2.0 to 2.5 [V]. The dynamic range of the input of the base current compensation circuit is as shown in the following equations (3) and (4).
信号が正の場合の入力のダイナミックレンジでは、 信号が負の場合の入力のダイナミックレンジでは、 VIN -＝VB−（VBEQ1＋VCEQ7＋IEQ7×R7）［Ｖ］ ……（４） ここで、VBは定電圧源ｂの持つ電圧値であり、VCEQ1
はトランジスタQ1のコレクタ・エミッタ間の飽和電圧で
ある。そこで、このベース電流補償回路を低電圧電源で
動作させる一例として、式（３）にVCC＝5.0［Ｖ］,R10
＝1.0［ＫΩ］,VBEQ1＝VBEQ20＝VBEQ21＝VBEQ23＝0.7
［Ｖ］,VCEQ1＝0.25［Ｖ］,VB＝2.5［Ｖ］,IEQ7＝100
［μＡ］,hFEQ21＝hFEQ20＝100の値を代入すると、VIN +
＝0.8Vとなる。この値を次の電源電圧に対する利用率を
示す次式（５）に代入すると32％となり、低電圧電源に
よる利用率が悪い。In the dynamic range of the input when the signal is positive, In the dynamic range of the input when the signal is negative, V IN − = V B − (V BEQ1 + V CEQ7 + I EQ7 × R7) [V] (4) where V B is the voltage of the constant voltage source b. Value and V CEQ1
Is a saturation voltage between the collector and the emitter of the transistor Q1. Therefore, as an example of operating this base current compensating circuit with a low voltage power supply, V CC = 5.0 [V], R10
= 1.0 [KΩ], V BEQ1 = V BEQ20 = V BEQ21 = V BEQ23 = 0.7
[V], V CEQ1 = 0.25 [V], V B = 2.5 [V], I EQ7 = 100
[ ΜA ], h FEQ21 = h FEQ20 = 100, the value of V IN +
= 0.8V. Substituting this value into the following equation (5), which indicates the utilization factor for the next power supply voltage, gives 32%, which indicates that the utilization factor by the low-voltage power supply is poor.
効率よくする手段として、定電圧源ｂの電圧値VBの最
適値を式（３），（４）より算出すると、次の式（６）
となる。 As a means of efficiently, the optimum value of the voltage value V B of the constant voltage source b Equation (3), as calculated from (4), the following equation (6)
Becomes
式（６）に、VCC＝5.0［Ｖ］,R7＝R10＝1.0［ＫΩ］,
VCEQ1＝VCEQ7＝0.25［Ｖ］,VBEQ1＝VBEQ20＝VBEQ21＝V
BEQ23＝0.7［Ｖ］,hFEQ21＝hFEQ20＝100,IEQ7＝100［μ
Ａ］の値を代入すると、VB＝2.175［Ｖ］となる。そこ
で式（３），（４）より、VIN +＝VIN -＝1.25［Ｖ］とな
り、式（３）より電源電圧に対する利用率は45［％］と
なる。しかし、この手段を使っても低電圧電源による利
用率は悪く、つまり入力のダイナミックレンジが狭いと
いう欠点を有する。 In equation (6), V CC = 5.0 [V], R7 = R10 = 1.0 [KΩ],
V CEQ1 = V CEQ7 = 0.25 [V], V BEQ1 = V BEQ20 = V BEQ21 = V
BEQ23 = 0.7 [V], h FEQ21 = h FEQ20 = 100, I EQ7 = 100 [μ
When the value of [A] is substituted, V B = 2.175 [V]. Therefore equation (3), (4) from, V IN + = V IN - a = 1.25 [V], and the formula (3) 45 [%] is utilization than for the supply voltage. However, even if this means is used, there is a drawback that the utilization by the low-voltage power supply is poor, that is, the dynamic range of the input is narrow.
本発明の目的は、前記欠点を除去し、低電圧電源で使
用しても、入力のダイナミックレンジが広くとれるベー
ス電流補償回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a base current compensating circuit which eliminates the above-mentioned drawbacks and allows a wide dynamic range of an input even when used with a low voltage power supply.
本発明のベース電流補償回路の構成は、入力端子と出
力端子とがそれぞれベースに接続されたトランジスタ差
動対と、前記差動対に直列接続された能動負荷及び第１
の定電流源と、前記差動対の出力側に接続された出力ト
ランジスタと、前記能動負荷と並列に接続された第１の
電流ミラー回路を設け、前記第１の電流ミラー回路の出
力を、第１のトランジスタのベースと第２のトランジス
タのコレクタに接続し、前記第１のトランジスタのエミ
ッタを前記第２のトランジスタのベースに接続し、前記
第２のトランジスタのエミッタを接地し、前記第１のト
ランジスタのコレクタを第２の電流ミラー回路の入力に
接続し、前記第２の電流ミラー回路の出力を前記入力端
子に接続し、前記入力端子に抵抗を介して定電圧源に接
続したことを特徴とする。The configuration of the base current compensation circuit according to the present invention includes a transistor differential pair having an input terminal and an output terminal connected to a base, an active load connected in series to the differential pair, and a first transistor.
A constant current source, an output transistor connected to the output side of the differential pair, and a first current mirror circuit connected in parallel with the active load, and an output of the first current mirror circuit, A first transistor connected to a base of a second transistor and a collector of the second transistor; an emitter of the first transistor connected to a base of the second transistor; an emitter of the second transistor grounded; Connected to the input of a second current mirror circuit, the output of the second current mirror circuit was connected to the input terminal, and the input terminal was connected to a constant voltage source via a resistor. Features.
次に本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例のベース電流補償回路を示
す回路図である。FIG. 1 is a circuit diagram showing a base current compensation circuit according to one embodiment of the present invention.
第１図において、本実施例のベース電流補償回路は、
入力段を成すトランジスタQ1,Q2の差動対と、低電圧源
ｂより入力段へ接続された抵抗R1と、能動負荷を成すト
ランジスタQ3,Q4と抵抗R3,R4と、出力段を成すトランジ
スタQ5と、定電流源を成すトランジスタQ6,Q7,Q8と抵抗
R5,R6,R7,R8,R9とにより構成される差動増幅回路の能動
負荷とを設け、電流ミラー回路を成すトランジスタQ9と
抵抗R2が接続されており、このトランジスタQ9のコレク
タには、エミッタが接地されたトランジスタQ10のコレ
クタとトランジスタQ11のベースが接続されており、ト
ランジスタQ11のエミッタはトランジスタQ10のベースに
接続され、トランジスタQ11のコレクタはトランジスタQ
12,Q13より成る電流ミラー回路の入力端であるトランジ
スタQ12のコレクタ・ベースとトランジスタQ13のベース
が接続されており、トランジスタQ12,Q13のエミッタは
電源端子に接続されている。そして、トランジスタQ12,
Q13から成る電流ミラー回路の出力端であるトランジス
タQ13のコレクタは、差動増幅回路の入力端子ｃである
トランジスタQ1のベースと抵抗R1に接続されている。In FIG. 1, the base current compensation circuit of the present embodiment
A differential pair of transistors Q1 and Q2 forming an input stage, a resistor R1 connected from a low voltage source b to the input stage, transistors Q3 and Q4 and resistors R3 and R4 forming an active load, and a transistor Q5 forming an output stage And transistors Q6, Q7, Q8, which form a constant current source, and a resistor
An active load of a differential amplifier circuit composed of R5, R6, R7, R8, R9 is provided, a transistor Q9 forming a current mirror circuit and a resistor R2 are connected, and a collector of the transistor Q9 has an emitter. Is grounded, the collector of transistor Q10 is connected to the base of transistor Q11, the emitter of transistor Q11 is connected to the base of transistor Q10, and the collector of transistor Q11 is connected to transistor Q11.
The collector / base of the transistor Q12, which is the input terminal of the current mirror circuit composed of the transistors Q12 and Q13, is connected to the base of the transistor Q13, and the emitters of the transistors Q12, Q13 are connected to the power supply terminal. And the transistor Q12,
The collector of the transistor Q13, which is the output terminal of the current mirror circuit composed of Q13, is connected to the base of the transistor Q1, which is the input terminal c of the differential amplifier circuit, and the resistor R1.
第１図において、従来例を示す第２図と同等部分は、
同一符号をもってした。第１図において、本実施例で
は、差動増幅回路の能動負荷を構成するトランジスタQ
3,Q4と抵抗R3,R4と、カレントミラー構成であるトラン
ジスタQ9と抵抗R2が接続され、トランジスタQ9の、コレ
クタにはトランジスタQ10のコレクタとトランジスタQ11
のベースとが接続され、トランジスタQ10のエミッタは
接地され、トランジスタQ11のエミッタはトランジスタQ
10のベースに接続され、トランジスタQ11のコレクタに
は、トランジスタQ12のコレクタ及びベースと、トラン
ジスタQ13のベースとが接続され、トランジスタQ12,Q13
のエミッタはそれぞれ電源端子ａに接続され、カレント
ミラー構成となっている。このトランジスタQ13のコレ
クタは、トランジスタQ1のベースである入力端子ｃに接
続されている。その他の回路構成は、第２図のそれと同
等であり省略する。In FIG. 1, the same parts as in FIG.
The same code was used. In FIG. 1, in this embodiment, a transistor Q constituting an active load of a differential amplifier circuit is shown.
3, Q4 and resistors R3 and R4, and a transistor Q9 and a resistor R2 in a current mirror configuration are connected, and the collector of the transistor Q9 has a collector of the transistor Q10 and a transistor Q11.
The emitter of transistor Q10 is grounded, and the emitter of transistor Q11 is connected to transistor Q10.
The collector and base of the transistor Q12 are connected to the base of the transistor Q13, and the collector and the base of the transistor Q13 are connected to the collector of the transistor Q11.
Are connected to a power supply terminal a to form a current mirror configuration. The collector of the transistor Q13 is connected to the input terminal c which is the base of the transistor Q1. Other circuit configurations are the same as those in FIG.
本実施例において、ベース電流補償回路の動作につい
て説明する。差動増幅回路の入力段であるトランジスタ
Q1にて発生するベース電流〔IBQ1＋ΔiBQ1〕は、次の式
（７）に示されるようになる。In this embodiment, the operation of the base current compensation circuit will be described. Transistor that is the input stage of the differential amplifier circuit
The base current [I BQ1 + Δi BQ1 ] generated in Q1 is as shown in the following equation (7).
ここで、ICQ13はトランジスタQ13の直流コレクタ電流
であり、ΔiCQ13はトランジスタQ13の交流コレクタ電流
であり、hFEQ1,hCEQ3,hFEQ9,hFEQ10,hFEQ11,hFEQ12,h
FEQ13はそれぞれトランジスタQ1,Q3,Q9,Q10,Q11,Q12,Q1
3の電流増幅率である。いま、トランジスタQ1とQ10,Q1
1,トランジスタQ3とQ9,トランジスタQ12とQ13が、それ
ぞれ同一タイプ同一形状のトランジスタにて構成する
と、hFEQ1≒hFEQ10≒hFEQ11,hFEQ3≒hFEQ9,hFEQ12≒h
FEQ13となり、hFEQ1,hFEQ3,hFEQ9,hFEQ10,hFEQ11,h
FEQ12,hFEQ13≫１の条件下において、前記（７）式はI
BQ1＋ΔiBQ1≒ICQ13＋ΔiCQ13となり、トランジスタQ1
のベース電流はトランジスタQ13のコレクタ電流により
補償される。 Here, I CQ13 is a DC collector current of the transistor Q13, Δi CQ13 is an AC collector current of the transistor Q13, h FEQ1 , h CEQ3 , h FEQ9 , h FEQ10 , h FEQ11 , h FEQ12 , h
FEQ13 are transistors Q1, Q3, Q9, Q10, Q11, Q12, Q1
3 is the current amplification factor. Now, transistors Q1 and Q10, Q1
1, If the transistors Q3 and Q9 and the transistors Q12 and Q13 are composed of transistors of the same type and shape, respectively, h FEQ1 ≒ h FEQ10 ≒ h FEQ11 , h FEQ3 ≒ h FEQ9 , h FEQ12 ≒ h
FEQ13 , h FEQ1 , h FEQ3 , h FEQ9 , h FEQ10 , h FEQ11 , h
FEQ12 , h Under the condition of FEQ13≫1, the above equation (7) is
BQ1 + Δi BQ1 ≒ I CQ13 + Δi CQ13 , and the transistor Q1
Is compensated by the collector current of transistor Q13.
以上説明したように本発明の回路構成にする事によ
り、まずこのベース電流補償回路を含む差動増幅回路を
動作させる為に供給する電源電圧として、次の式（８）
に示す電圧値以上で良い事になる。As described above, by employing the circuit configuration of the present invention, first, the following equation (8) is used as the power supply voltage supplied to operate the differential amplifier circuit including the base current compensation circuit.
The voltage value shown in FIG.
VCC≧IEQ7×R7＋IEQ7/2×R4＋VCEQ7 ＋VBEQ2＋VBEQ5＋VCEQ4 ……（８） ここで、IEQ7はトランジスタQ7のエミッタ電流であ
り、VCEQ7,VCEQ4はそれぞれトランジスタQ7,Q4のコレク
タ・エミッタ間の飽和電圧であり、VBEQ2,VBEQ5はそれ
ぞれトランジスタQ2,Q5のエミッタ・ベース間の順方向
電圧である。一般にエミッタ・ベース間の順方向電圧V
BE≒0.7［Ｖ］は既値であり、IEQ7×R7＋IEQ7/2×R4＋V
CEQ7＋VCEQ4≦0.6［Ｖ］に設定する事により、このベー
ス電流補償回路を含む差動増幅回路では、電源電圧が2.
0〜2.5［Ｖ］程度の低電圧電源で動作できる効果があ
る。V CC ≧ I EQ7 × R7 + I EQ7 / 2 × R4 + V CEQ7 + V BEQ2 + V BEQ5 + V CEQ4 (8) where I EQ7 is the emitter current of the transistor Q7, and V CEQ7 and V CEQ4 are the transistors Q7 and Q4, respectively. This is the saturation voltage between the collector and the emitter, and V BEQ2 and V BEQ5 are the forward voltages between the emitter and the base of the transistors Q2 and Q5, respectively. Generally, forward voltage V between emitter and base
BE ≒ 0.7 [V] is the default value and I EQ7 × R7 + I EQ7 / 2 × R4 + V
By setting CEQ7 + V CEQ4 ≤ 0.6 [V], the power supply voltage of the differential amplifier circuit including the base current compensation circuit is 2.
There is an effect that it can operate with a low voltage power supply of about 0 to 2.5 [V].
また本実施例におけるベース電流補償回路における入
力のダイナミックレンジは次の式（９）及び前述の式
（４）に示される様になる。Further, the dynamic range of the input in the base current compensation circuit in the present embodiment is as shown in the following equation (9) and the above-mentioned equation (4).
信号が正の場合の入力のダイナミックレンジ： VIN +｛VCC−（IEQ7/2×R4＋VCEQ4＋VBEQ5）｝ −（VB−VBEQ1＋VBEQ2） ……（９） ここで電源電圧VCC＝5.0［Ｖ］とし、R7＝1.0［Ｋ
Ω］,VBEQ1＝0.7［Ｖ］,VCEQ7＝0.25［Ｖ］,IEQ7＝100
［μＡ］,VB＝2.5［Ｖ］の値を式（４）に代入すると、
VIN -＝1.45［Ｖ］となり、前記式（５）より電源電圧に
対する利用率は、58［％］となり、従来例と同じ条件下
より入力のダイナミックレンジを広くできる効果があ
る。The dynamic range of the input when the signal is positive: V IN + {V CC- (I EQ7 / 2 × R4 + V CEQ4 + V BEQ5 )} − (V B − V BEQ1 + V BEQ2 ) …… (9) where the power supply voltage V CC = 5.0 [V], R7 = 1.0 [K
Ω], V BEQ1 = 0.7 [V], V CEQ7 = 0.25 [V], I EQ7 = 100
Substituting the value of [μA], V B = 2.5 [V] into equation (4),
V IN - = 1.45 [V], and the above formula (5) utilization than for the supply voltage, 58 [%], and there is wide can effectively the dynamic range of the input from the same conditions as the conventional example.
ここで、低電圧源ｂの電圧値VBの最適値を従来例と同
様に求めると次の式（10）となる。Here, the optimum value of the voltage value V B of the low voltage source b determined as in the conventional example when the following equation (10).
前記式（10）に、VCC＝5.0［Ｖ］,R4＝R7＝1.0［Ｋ
Ω］,VCEQ4＝VCEQ7＝0.25［Ｖ］,VBEQ1＝VBEQ2＝VBEQ5
＝0.7［Ｖ］,IEQ7＝100［μＡ］の値を代入すると、VB
＝2.525［Ｖ］となる。そこで前記式（４），（９）よ
り、VIN +＝VIN -＝1.475［Ｖ］となり、前記式（５）よ
り電源電圧に対する利用率は59［％］となり、従来例に
比較し入力のダイナミックレンジを広くとれることがわ
かる。 In the equation (10), V CC = 5.0 [V], R 4 = R 7 = 1.0 [K
Ω], V CEQ4 = V CEQ7 = 0.25 [V], V BEQ1 = V BEQ2 = V BEQ5
= 0.7 [V], I EQ7 = 100 [μA], V B
= 2.525 [V]. Therefore, from the above equations (4) and (9), V IN + = V IN − = 1.475 [V], and from the above equation (5), the utilization factor with respect to the power supply voltage is 59 [%]. It can be seen that the dynamic range can be widened.
以上説明したように、本発明は、低電圧電源でもダイ
ナミックレンジが広くとれるという効果がある。As described above, the present invention has an effect that a wide dynamic range can be obtained even with a low-voltage power supply.
【図面の簡単な説明】 第１図は本発明の一実施例のベース電流補償回路を示す
回路図、第２図は従来の回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q20,Q2
1,Q22,Q23……トランジスタ、R1,R2,R3,R4,R5,R6,R7,R
8,R9,R10……抵抗、ａ……電源電圧端子、ｂ……定電圧
源、ｃ……差動増幅回路の入力端子、ｄ……差動増幅回
路の出力端子。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a base current compensation circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional circuit. Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q9, Q10, Q11, Q12, Q13, Q20, Q2
1, Q22, Q23 …… Transistor, R1, R2, R3, R4, R5, R6, R7, R
8, R9, R10: resistance, a: power supply voltage terminal, b: constant voltage source, c: input terminal of differential amplifier circuit, d: output terminal of differential amplifier circuit.
Claims (1)
接続されたトランジスタ差動対と、前記差動対に直列接
続された能動負荷及び第１の定電流源と、前記差動対の
出力側に接続された出力トランジスタと、前記能動負荷
と並列に接続された第１の電流ミラー回路を設け、前記
第１の電流ミラー回路の出力を、第１のトランジスタの
ベースと第２のトランジスタのコレクタに接続し、前記
第１のトランジスタのエミッタを前記第２のトランジス
タのベースに接続し、前記第２のトランジスタのエミッ
タを接地し、前記第１のトランジスタのコレクタを第２
の電流ミラー回路の入力に接続し、前記第２の電流ミラ
ー回路の出力を前記入力端子に接続し、前記入力端子に
抵抗を介して定電圧源に接続したことを特徴とするベー
ス電流補償回路。1. A transistor differential pair having an input terminal and an output terminal respectively connected to a base, an active load and a first constant current source connected in series to the differential pair, and an output of the differential pair. And a first current mirror circuit connected in parallel with the active load, the output of the first current mirror circuit being connected to the base of the first transistor and the output of the second transistor. Connected to the collector, the emitter of the first transistor is connected to the base of the second transistor, the emitter of the second transistor is grounded, and the collector of the first transistor is connected to the second
A current mirror circuit connected to the input terminal, an output terminal of the second current mirror circuit connected to the input terminal, and the input terminal connected to a constant voltage source via a resistor. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02082699A JP3116359B2 (en) | 1990-03-29 | 1990-03-29 | Base current compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02082699A JP3116359B2 (en) | 1990-03-29 | 1990-03-29 | Base current compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03282606A JPH03282606A (en) | 1991-12-12 |
| JP3116359B2 true JP3116359B2 (en) | 2000-12-11 |
Family
ID=13781656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02082699A Expired - Fee Related JP3116359B2 (en) | 1990-03-29 | 1990-03-29 | Base current compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116359B2 (en) |
-
1990
- 1990-03-29 JP JP02082699A patent/JP3116359B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03282606A (en) | 1991-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| US4249136A (en) | PWM Signal power amplifier | |
| JPH0681013U (en) | Current source circuit | |
| JP2733962B2 (en) | Gain control amplifier | |
| JP3116359B2 (en) | Base current compensation circuit | |
| JP3153569B2 (en) | Voltage-current converter | |
| US5347197A (en) | Display device having a display tube including a cold cathode and a current mirror drive circuit for the cold cathode | |
| JPH0145766B2 (en) | ||
| JP2591853B2 (en) | Clamp circuit | |
| JP2793194B2 (en) | Constant current circuit | |
| JP3325813B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| JPH0349463Y2 (en) | ||
| JPH0716138B2 (en) | Amplifier circuit device | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS6324653Y2 (en) | ||
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JPH0347010B2 (en) | ||
| JP3283981B2 (en) | Differential amplifier | |
| JP2580941Y2 (en) | Differential amplifier | |
| JP3325816B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| KR830001932B1 (en) | Amplification circuit | |
| JPH05206759A (en) | Base current compensation circuit | |
| JPH0479482B2 (en) | ||
| JP3063432B2 (en) | Voltage control amplifier circuit | |
| JP2716560B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |