JPH0252884B2 - - Google Patents
Info
- Publication number
- JPH0252884B2 JPH0252884B2 JP58198127A JP19812783A JPH0252884B2 JP H0252884 B2 JPH0252884 B2 JP H0252884B2 JP 58198127 A JP58198127 A JP 58198127A JP 19812783 A JP19812783 A JP 19812783A JP H0252884 B2 JPH0252884 B2 JP H0252884B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- current source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオフセツト電圧の発生を防止する為の
高い入力インピーダンス特性を有するトランジス
タ増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor amplifier circuit having high input impedance characteristics to prevent offset voltage from occurring.
第１図は本出願人が特願昭57−99047号によつ
て開示した差動増幅回路である。斯る差動増幅器
２０は電流源用トランジスタT23とトランジスタ
T21，T22からなる差動対とダイオードD23とトラ
ンジスタT27からなる能動負荷回路から形成され
ている。無信号時に信号入力側のトランジスT21
のエミツタ・ベース間にオフセツト電流が流れる
が、トランジスタ差動対を形成するトランジスタ
と同一の電気的特性を有するトランジスタT25に
電流源用トランジスタT24を介してトランジスタ
T21に流れる電流と等価の電流Ｉが供給される。
従つて、トランジスタT25のベース電流I/βがダ
イオード２２とトランジスタT26，T28から形成
されたカレントミラー回路２１に流し込まれる。
ダイオードD22に略ベース電流I/βと等しい電流が
流れ、トランジスタT26，T28にコレクタ電流I/β
が流れ得る状態となる。尚、ダイオードD21には
定電流Ｉが流れるようになされ、ダイオードD21
とトランジスタT23，T24はカレントミラー回路
から形成されている。そして、トランジスタT23
は2Iの電流が流れる。また、抵抗R1，R2は基準
電圧源回路２２である。 FIG. 1 shows a differential amplifier circuit disclosed by the present applicant in Japanese Patent Application No. 57-99047. Such a differential amplifier 20 includes a current source transistor T 23 and a transistor
It is formed from a differential pair consisting of T 21 and T 22 and an active load circuit consisting of a diode D 23 and a transistor T 27 . Transistor T 21 on the signal input side when there is no signal
An offset current flows between the emitter and base of the transistor T25 , which has the same electrical characteristics as the transistors forming the transistor differential pair, through the current source transistor T24 .
A current I equivalent to the current flowing through T 21 is supplied.
Therefore, the base current I/β of the transistor T 25 flows into the current mirror circuit 21 formed from the diode 22 and the transistors T 26 and T 28 .
A current approximately equal to the base current I/β flows through the diode D 22 , and a collector current I/β flows through the transistors T 26 and T 28 .
is in a state where it can flow. Note that a constant current I is made to flow through the diode D21 , and the diode D21
and transistors T 23 and T 24 are formed from a current mirror circuit. And transistor T 23
A current of 2I flows through. Further, resistors R 1 and R 2 are a reference voltage source circuit 22.
このように、無信号時はトランジスタ差動対の
夫々のトランジスタT21，T22からI/βに等しい電
流が引き込まれ、トランジスタ差動対の負荷に流
れる電流を等しくしてオフセツトを消去してい
る。 In this way, when there is no signal, a current equal to I/β is drawn from each transistor T 21 and T 22 of the transistor differential pair, equalizing the current flowing to the load of the transistor differential pair and eliminating the offset. There is.
然し乍ら、増幅回路２０が動作状態にあるとき
は、トランジスタ差動対の夫々のベース・エミツ
タ間電圧が異なる為に、夫々のベース電流に比例
してオフセツト電流も変化し、その変動分の電流
±△Ｉが抵抗R2に流れ込み、入力端子４の電位
は変動する。従つて、低電源電圧で使用する場合
や、或いは高精度な装置に用いられる場合、また
は斯る差動増幅器を比較器等に用いた場合は基準
電圧源の電位が変動して好ましくない。 However, when the amplifier circuit 20 is in operation, the voltage between the base and emitter of each transistor differential pair is different, so the offset current also changes in proportion to the base current of each, and the current ± ΔI flows into the resistor R 2 and the potential at the input terminal 4 fluctuates. Therefore, when used at a low power supply voltage, when used in a highly accurate device, or when such a differential amplifier is used in a comparator or the like, the potential of the reference voltage source fluctuates, which is undesirable.
本発明は上述に鑑みなされたもので、その主な
目的はオフセツト電圧を消去するトランジスタ増
幅回路を提供するにある。 The present invention has been made in view of the above, and its main purpose is to provide a transistor amplifier circuit that eliminates offset voltage.
他の目的は入力インピーダンスの高いトランジ
スタ増幅回路を提供するにある。 Another object is to provide a transistor amplifier circuit with high input impedance.
更にまた他の目的はトランジスタ差動対に夫々
流れるベース電流量によつて異なるオフセツト成
分をも除去してオフセツトの発生を防止するトラ
ンジスタ増幅回路を提供するにある。 Still another object of the present invention is to provide a transistor amplifier circuit that prevents the occurrence of offset by removing offset components that vary depending on the amount of base current flowing through each differential pair of transistors.
本発明のトランジスタ増幅回路は、無信号時の
みならず、動作時に於てもトランジスタ差動対の
夫々に流れるベース電流によるベース・エミツタ
間電圧の差によつて生じる電位差、所謂信号入力
端子間の電位差がオフセツトとして発生するのを
防止するものである。 The transistor amplifier circuit of the present invention has a potential difference between the so-called signal input terminals, which is caused by the difference in base-emitter voltage due to the base current flowing through each of the transistor differential pairs, not only when there is no signal but also during operation. This prevents a potential difference from occurring as an offset.
以下、本発明に依るトランジスタ増幅回路に就
いて第２図及び第３図に基づき説明する。 The transistor amplifier circuit according to the present invention will be explained below with reference to FIGS. 2 and 3.
第２図に於て、１，２は電源電圧供給用の端
子、３，４が信号入力端子、５が出力端子であ
る。７は差動増幅器であつて、電流源用トランジ
スタT3トランジスタT1，T2からなる差動対、ダ
イオードD4とトランジスタT4及びT5，T6を含む
能動負荷回路８から形成されている。９乃至１３
はカレントミラー回路等を形成する電流源回路で
あり、ダイオードD1とトランジスタT3，T10もカ
レントミラー回路を形成している。また、トラン
ジスタT8，T13はトランジスタT1，T2からなる
差動対と同等の電気的特性を有するトランジスタ
で形成される。 In FIG. 2, 1 and 2 are terminals for supplying power voltage, 3 and 4 are signal input terminals, and 5 is an output terminal. Reference numeral 7 denotes a differential amplifier, which is formed from a differential pair consisting of a current source transistor T3 , transistors T1 and T2 , and an active load circuit 8 including a diode D4 and transistors T4 , T5 , and T6 . There is. 9 to 13
is a current source circuit forming a current mirror circuit, etc., and the diode D 1 and transistors T 3 and T 10 also form a current mirror circuit. Further, the transistors T 8 and T 13 are formed of transistors having the same electrical characteristics as the differential pair consisting of the transistors T 1 and T 2 .
本発明のトランジスタ差動増幅回路の動作に就
いて説明する。差動増幅器７のトランジスタ差動
対は電流源用トランジスタT3を介して定電流Ｉ
が供給され、トランジスタT1，T2に夫々コレク
タ電流I1，I2が流れている。無信号時は理想的に
はコレクタ電流I1とI2は等しい。一方、能動負荷
回路７がカレントミラー回路を形成しているの
で、トランジスタT2のコレクタ電流I2もトランジ
スタT1のコレクタ電流I1と等しい電流が流れよう
とするので、その差分（I2−I1）の電流±△ｉが
出力として現われる。 The operation of the transistor differential amplifier circuit of the present invention will be explained. The differential pair of transistors of the differential amplifier 7 receives a constant current I via the current source transistor T3 .
is supplied, and collector currents I 1 and I 2 flow through transistors T 1 and T 2 , respectively. Ideally, collector currents I 1 and I 2 are equal when there is no signal. On the other hand, since the active load circuit 7 forms a current mirror circuit, the collector current I 2 of the transistor T 2 is also equal to the collector current I 1 of the transistor T 1 , so the difference (I 2 − The current ±△i of I 1 ) appears as an output.
次に、差動増幅器７に付設された電流源回路の
詳細な説明に入る。トランジスタT7とダイオー
ドD2からなるカレントミラー回路９のバイアス
側が能動負荷回路８のトランジスタT5のコレク
タに接続され、トランジスタT1のコレクタ電流I1
と同等の電流がトランジスタT5によつてカレン
トミラー回路９から引き込まれる。従つて、トラ
ンジスタT7のミラー電流I1がトランジスタT8を
介してI1／βの電流がカレントミラー回路１０に流
れ込む。そして、トランジスタT9により、トラ
ンジスタT1のベース側から略I1／βの電流を引き込
む。尚、βはトランジスタT8の電流増幅率であ
り、トランジスタT1，T2，T13も電気的特性がト
ランジスタT8と等しい。一方、能動負荷回路８
のトランジスタT6は電流源用トランジスタT10か
らI1の電流を引き込む。また、トランジスタT10
を介して電流ＩがトランジスタT6とカレントミ
ラー回路１１に流れ込むので、カレントミラー回
路１１にはその差分の電流I2が流れ込む。そし
て、ダイオードD6とトランジスタT12からなるカ
レントミラー回路１２からI2の電流を引き込み、
トランジスタT13を介してI2／βの電流がカレント
ミラー回路１３に流れ込む。従つて、トランジス
タT2のベース側からI2／βの電流がカレントミラー
回路１３に引き込まれる。依つて、トランジスタ
差動対のトランジスタT1，T2の夫々のベース側
からベース電流に等しい電流が引き込まれる為に
動作状態であつても極めて高い精度で補正が可能
である。 Next, a detailed explanation of the current source circuit attached to the differential amplifier 7 will be given. The bias side of the current mirror circuit 9 consisting of the transistor T 7 and the diode D 2 is connected to the collector of the transistor T 5 of the active load circuit 8, and the collector current I 1 of the transistor T 1 is connected to the collector of the transistor T 5 of the active load circuit 8 .
A current equivalent to is drawn from the current mirror circuit 9 by the transistor T5 . Therefore, the current I 1 /β of the mirror current I 1 of the transistor T 7 flows into the current mirror circuit 10 via the transistor T 8 . Then, the transistor T 9 draws a current of approximately I 1 /β from the base side of the transistor T 1 . Note that β is the current amplification factor of the transistor T8 , and the transistors T1 , T2 , and T13 also have the same electrical characteristics as the transistor T8 . On the other hand, active load circuit 8
The transistor T6 draws the current of I1 from the current source transistor T10 . Also, transistor T 10
Since the current I flows into the transistor T 6 and the current mirror circuit 11 via the current mirror circuit 11, the current I 2 corresponding to the difference flows into the current mirror circuit 11. Then, the current of I 2 is drawn from the current mirror circuit 12 consisting of the diode D 6 and the transistor T 12 ,
A current of I 2 /β flows into the current mirror circuit 13 via the transistor T 13 . Therefore, a current of I 2 /β is drawn into the current mirror circuit 13 from the base side of the transistor T 2 . Therefore, since a current equal to the base current is drawn from the base side of each of the transistors T 1 and T 2 of the transistor differential pair, correction can be performed with extremely high accuracy even in the operating state.
従つて、無信号時或いは動作時のオフセツトの
発生を完全に阻止できるのみならず、２乃至３ボ
ルトの低電源電圧で使用するトランジスタ増幅回
路としても極めて好適である。また、本発明のト
ランジスタ増幅回路を比較器として用いた場合で
も、基準電圧源にオフセツトを発生させる異常な
電流が流れ込むことがなく信頼性の高い比較器を
提供できる。更にまた、その入力インピーダンス
は極めて高いものとなる特長を有する。 Therefore, it is not only possible to completely prevent offset from occurring when there is no signal or during operation, but it is also extremely suitable as a transistor amplifier circuit used at a low power supply voltage of 2 to 3 volts. Further, even when the transistor amplifier circuit of the present invention is used as a comparator, a highly reliable comparator can be provided without any abnormal current flowing into the reference voltage source that causes an offset. Furthermore, it has the feature that its input impedance is extremely high.
第３図は本発明のトランジスタ増幅回路の他の
実施例であるが、無論、第２図実施例と逆極性の
トランジスタを用いたとしても、同様な概念に基
づいてオフセツトの消去が可能であることは言う
までもない。また、同一機能の部分には同一符号
を記した。 Although FIG. 3 shows another embodiment of the transistor amplifier circuit of the present invention, it is of course possible to eliminate the offset based on the same concept even if transistors with opposite polarity to those in the embodiment of FIG. 2 are used. Needless to say. In addition, parts with the same function are denoted by the same reference numerals.
尚、第２図および第３図に於て、一般にダイオ
ードD1〜D7は、ダイオード接続されたトランジ
スタによつて形成されるのが通常である。 In addition, in FIGS. 2 and 3, the diodes D 1 to D 7 are generally formed by diode-connected transistors.
第１図は従来のトランジスタ増幅回路の回路
図、第２図は本発明に係るトランジスタ増幅回路
の一実施例を示す回路図、第３図は本発明に係る
トランジスタ増幅回路の他の実施例を示す回路図
である。
７：差動増幅器、８：能動負荷回路、９乃至１
３：電流源回路。
FIG. 1 is a circuit diagram of a conventional transistor amplifier circuit, FIG. 2 is a circuit diagram showing one embodiment of the transistor amplifier circuit according to the present invention, and FIG. 3 is a circuit diagram showing another embodiment of the transistor amplifier circuit according to the present invention. FIG. 7: Differential amplifier, 8: Active load circuit, 9 to 1
3: Current source circuit.
Claims (1)
差動対と第１と第２のトランジスタを含む能動負
荷回路から形成された差動増幅回路、該第１のト
ランジスタに電流を流し込む第１の電流源回路、
該トランジスタ差動対を形成するトランジスタと
電気的特性の等しい第３のトランジスタを介して
該第１の電流源回路から電流を引き込む第２の電
流源回路、該第１の電流源用トランジスタに流れ
る電流と等しい電流を該能動負荷回路の第２のト
ランジスタと第３の電流源回路に流し込む第２の
電流源用トランジスタ、該第３の電流源回路に該
能動負荷回路に流れる電流と等しい電流が引き込
まれる第４の電流源回路、第６のトランジスタを
介して該第４の電流源回路から、電流を引き込む
第５の電流源回路、該トランジスタ差動対の一方
のトランジスタのベースから該第２の電流源回路
に、該トランジスタ差動対の他方のトランジスタ
のベースから該第５の電流源回路に該トランジス
タ差動対の夫々のトランジスタに流れるベース電
流と等価の電流を引き込むことによつて、該トラ
ンジスタ差動対の夫々のトランジスタから該能動
負荷回路に流れる負荷電流を等しくなしオフセツ
トの発生を防止したことを特徴とするトランジス
タ増幅回路。 ２ 第３と第４のトランジスタがトランジスタ差
動対を形成するトランジスタの電気的特性と等し
い特性を具えた特許請求の範囲第１項記載のトラ
ンジスタ増幅回路。 ３ 第１と第２のトランジスタを具えた能動負荷
回路がカレントミラー回路である特許請求の範囲
第１項記載のトランジスタ増幅回路。 ４ 第１と第２の電流源用トランジスタがダイオ
ードと共にカレントミラー回路で形成された特許
請求の範囲第１項記載のトランジスタ増幅回路。 ５ 第１乃至第５の電流源回路の夫々がカレント
ミラー回路を形成した特許請求の範囲第１項記載
のトランジスタ増幅回路。[Claims] 1. A differential amplifier circuit formed from an active load circuit including a first current source transistor, a differential pair of transistors, and a first and second transistor, in which current flows into the first transistor. a first current source circuit;
a second current source circuit that draws current from the first current source circuit through a third transistor having the same electrical characteristics as the transistors forming the transistor differential pair; the current flows into the first current source transistor; a second current source transistor that flows a current equal to the current into the second transistor and a third current source circuit of the active load circuit; a fourth current source circuit that draws current from the fourth current source circuit through a sixth transistor; a fifth current source circuit that draws current from the fourth current source circuit through a sixth transistor; By drawing a current equivalent to the base current flowing through each transistor of the transistor differential pair into the current source circuit from the base of the other transistor of the transistor differential pair to the fifth current source circuit, A transistor amplifier circuit characterized in that load currents flowing from each transistor of the transistor differential pair to the active load circuit are equalized to prevent offset from occurring. 2. The transistor amplifier circuit according to claim 1, wherein the third and fourth transistors have electrical characteristics equal to those of the transistors forming the transistor differential pair. 3. The transistor amplifier circuit according to claim 1, wherein the active load circuit including the first and second transistors is a current mirror circuit. 4. The transistor amplifier circuit according to claim 1, wherein the first and second current source transistors are formed of a current mirror circuit together with a diode. 5. The transistor amplifier circuit according to claim 1, wherein each of the first to fifth current source circuits forms a current mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198127A JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198127A JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089112A JPS6089112A (en) | 1985-05-20 |
| JPH0252884B2 true JPH0252884B2 (en) | 1990-11-15 |
Family
ID=16385897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198127A Granted JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089112A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620378U (en) * | 1992-05-01 | 1994-03-15 | 武 腰塚 | Crane hook |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509463Y2 (en) * | 1986-04-15 | 1996-09-04 | 三洋電機株式会社 | Differential amplifier circuit |
-
1983
- 1983-10-21 JP JP58198127A patent/JPS6089112A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620378U (en) * | 1992-05-01 | 1994-03-15 | 武 腰塚 | Crane hook |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089112A (en) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60205618A (en) | Cascode-connected current source circuit layout | |
| JPS6210047B2 (en) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH04227104A (en) | Amplifier circuit | |
| JP3095838B2 (en) | Amplifier circuit | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JPH03123208A (en) | Differential current amplifier circuit | |
| JP2533201B2 (en) | AM detection circuit | |
| JPH0252884B2 (en) | ||
| JPH09105763A (en) | Comparator circuit | |
| JP2644191B2 (en) | Buffer amplifier | |
| JPH0145242B2 (en) | ||
| JP2712310B2 (en) | Current mirror circuit | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| JP2754824B2 (en) | Constant voltage circuit | |
| JPS62161204A (en) | Amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2901441B2 (en) | Buffer amplifier | |
| JPS62173808A (en) | Buffer amplifier | |
| JPS6155805B2 (en) | ||
| JPH0152927B2 (en) | ||
| JP2828836B2 (en) | Feedback amplifier bias circuit | |
| JP3325816B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| JPH0152929B2 (en) |