JP2598121Y2 - Power amplifier circuit - Google Patents

Description

【考案の詳細な説明】[Detailed description of the invention]

【０００１】[0001]

【産業上の利用分野】本考案は電力増幅回路にかかり、
特に、低インピーダンスのスピーカなどの駆動に好適な
電力増幅回路の改良に関する。The present invention relates to a power amplifier circuit,
In particular, the present invention relates to an improvement in a power amplifier circuit suitable for driving a low-impedance speaker or the like.

【０００２】[0002]

【従来の技術】一般に増幅回路では、安定で良好な特性
を得るためにネガティブ・フィードバック（Negative F
eedback）が行われており、電力増幅回路でも同様であ
る。図３には、かかる電力増幅回路の従来例が示されて
いる。同図において、入力端子１０に外部から供給され
た増幅対象の信号は、電圧増幅部１２に入力される。こ
の電圧増幅部１２の入力側には、電解コンデンサＣ１，
抵抗Ｒ１直並列に接続されている。電圧増幅部１２は、
トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４によるコンプリメ
ンタリ差動増幅回路を中心に構成されている。2. Description of the Related Art Generally, in an amplifier circuit, a negative feedback (Negative F.D.
eedback), and the same applies to the power amplifier circuit. FIG. 3 shows a conventional example of such a power amplifier circuit. In FIG. 1, a signal to be amplified supplied from the outside to an input terminal 10 is input to a voltage amplifier 12. An electrolytic capacitor C1,
The resistor R1 is connected in series and parallel. The voltage amplifier 12
It is mainly configured by a complementary differential amplifier circuit including transistors Q1, Q2, Q3, and Q4.

【０００３】トランジスタＱ５，Ｑ６，Ｑ１１，１２
は、前記コンプリメンタリ差動増幅回路のそれぞれ負荷
であり、トランジスタＱ７〜１０はベースが各々接続さ
れた対の回路でカレントミラー回路を構成し定電流源と
して作用する。また、抵抗Ｒ２，Ｒ３は、直接的にはト
ランジスタＱ９，Ｑ８のコレクタ電流について適宜の電
圧降下を得るためのもので、これによって規定されたコ
レクタ電流が各カレントミラー回路に投影されるように
なる。[0003] Transistors Q5, Q6, Q11, 12
Is a load of the complementary differential amplifier circuit, and the transistors Q7 to Q10 form a current mirror circuit with a pair of circuits each having a base connected to each other, and function as a constant current source. The resistors R2 and R3 are for directly obtaining an appropriate voltage drop with respect to the collector currents of the transistors Q9 and Q8, so that the defined collector current is projected to each current mirror circuit. .

【０００４】これらの差動増幅回路による正の半サイク
ル，負の半サイクルにおける増幅出力は、トランジスタ
Ｑ１３，Ｑ１４を各々介して、それらのコレクタ側から
各々行われる。なお、トランジスタＱ１３，Ｑ１４間の
ダイオードＤ１，Ｄ２，抵抗Ｒ４は、プッシュプル増幅
によるスイッチング歪を低減するためのものである。The amplified output in the positive half cycle and the negative half cycle by these differential amplifier circuits is performed from the collector side thereof through transistors Q13 and Q14, respectively. The diodes D1, D2 and the resistor R4 between the transistors Q13 and Q14 are for reducing switching distortion due to push-pull amplification.

【０００５】次に、電圧増幅部１２の出力側には、電力
増幅部１４が設けられている。上述したトランジスタＱ
１３，Ｑ１４のコレクタから各々出力されたプッシュプ
ルの増幅信号は、トランジスタＱ１５，Ｑ１６のベース
に各々入力されている。これらのトランジスタＱ１５，
Ｑ１６で各々増幅された信号は、抵抗Ｒ５，Ｒ６を介し
て負荷Ｌ１に供給される。この出力の一部は、抵抗Ｒ
７，Ｒ８，コンデンサＣ２によるネガティブ・フィード
バック回路を介して電圧増幅部１２にフィードバックさ
れる。Next, on the output side of the voltage amplifying section 12, a power amplifying section 14 is provided. The transistor Q described above
The push-pull amplified signals output from the collectors of the transistors 13 and Q14 are input to the bases of the transistors Q15 and Q16, respectively. These transistors Q15,
The signal amplified by Q16 is supplied to the load L1 via the resistors R5 and R6. Part of this output is a resistor R
The signal is fed back to the voltage amplifying unit 12 via a negative feedback circuit composed of R7, R8 and a capacitor C2.

【０００６】なお、トランジスタＱ１，Ｑ２，Ｑ９，Ｑ
１０，Ｑ１１，Ｑ１２，Ｑ１４，Ｑ１５はＮＰＮ型であ
り、他のトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，
Ｑ８，Ｑ１３，Ｑ１６はＰＮＰ型である。また、ＶＣ
Ｃ，ＶＥＥは駆動用の電源である。The transistors Q1, Q2, Q9, Q
10, Q11, Q12, Q14, Q15 are of NPN type, and the other transistors Q3, Q4, Q5, Q6, Q7,
Q8, Q13 and Q16 are of the PNP type. Also, VC
C and VEE are driving power supplies.

【０００７】[0007]

【考案が解決しようとする課題】ところで、このような
電力増幅回路では、ネガティブ・フィードバック回路に
よる閉ループが構成されているため、出力インピーダン
ス（具体的には接続点Ｐ１からみたインピーダンス）が
どうしても低くなる。このため、たとえば極端な低イン
ピーダンスのスピーカを負荷として接続したり、あるい
は出力を短縮したりすると、ネガティブ・フィードバッ
クループが働かず、入力信号が過大に増幅されて出力さ
れるために動作が不安定になるという不都合がある。By the way, in such a power amplifier circuit, since a closed loop is formed by a negative feedback circuit, the output impedance (specifically, the impedance viewed from the connection point P1) is inevitably reduced. . For example, if a speaker with extremely low impedance is connected as a load or the output is shortened, the negative feedback loop does not work and the input signal is excessively amplified and output, resulting in unstable operation. There is a disadvantage of becoming.

【０００８】他方、近年では、カーステレオやいわゆる
ミニコンポと称されるステレオ装置などにおいて低電
圧，大電力によるスピーカの駆動が要望されており、極
端な低インピーダンススピーカに良好に電力を供給でき
る電力増幅回路が必要とされている。On the other hand, in recent years, there has been a demand for low-voltage, high-power loudspeaker driving in car stereos and stereo devices called so-called mini-components. A circuit is needed.

【０００９】本考案は、これらの点に着目したもので、
その目的の一つは、低インピーダンススピーカなどの負
荷に対して安定に増幅動作を行うことである。他の目的
は、出力の短絡による回路の破壊を良好に防止すること
である。更に他の目的は、負荷がスピーカのときに、そ
のダンピングを良好に調整することである。The present invention focuses on these points.
One of the purposes is to perform a stable amplification operation with respect to a load such as a low impedance speaker. Another object is to satisfactorily prevent destruction of a circuit due to a short circuit of an output. Yet another object is to better adjust the damping when the load is a speaker.

【００１０】本考案は、電圧を増幅する電圧増幅部と、
前記電圧増幅部の出力側に接続し、所定のゲインを設定
可能な増幅素子を有する帰還型の電力増幅部と、並列に
接続された複数の増幅素子の出力側が負荷に接続された
最終電力増幅部と、前記電力増幅部の出力側と前記最終
電力増幅部の入力側との間に接続したカレントミラー回
路とからなる電力増幅回路を提供する。他の考案は、前
記電力増幅回路において、前記負荷がスピーカのとき
に、そのスピーカに並列に抵抗を接続したことを特徴と
する。The present invention provides a voltage amplifying unit for amplifying a voltage,
A feedback-type power amplifier connected to the output side of the voltage amplifier and having an amplifying element capable of setting a predetermined gain; and a final power amplifier in which the outputs of a plurality of amplifying elements connected in parallel are connected to a load. And a current mirror circuit connected between an output side of the power amplification section and an input side of the final power amplification section. Another invention is characterized in that in the power amplifier circuit, when the load is a speaker, a resistor is connected in parallel to the speaker.

【００１１】[0011]

【作用】本考案によれば、電力増幅部と最終電力増幅部
とは、カレントミラー回路によって分離されている。最
終電力増幅部に接続された負荷に流れる電流は、カレン
トミラー回路の作用によって電力増幅部の出力電流によ
って決定され、負荷からみた出力インピーダンスは非常
に高くなる。このため、低インピーダンス負荷の駆動も
可能となり、また出力の短絡があっても安全となる。ま
た、負荷がスピーカの場合には、並列に抵抗が接続され
る。これによって、出力インピーダンスが高いことによ
るスピーカの制動不良が解消される。According to the present invention, the power amplifier and the final power amplifier are separated by a current mirror circuit. The current flowing to the load connected to the final power amplifier is determined by the output current of the power amplifier due to the action of the current mirror circuit, and the output impedance seen from the load becomes very high. Therefore, it is possible to drive a low impedance load, and it is safe even if the output is short-circuited. When the load is a speaker, a resistor is connected in parallel. As a result, the loudspeaker braking failure due to the high output impedance is eliminated.

【００１２】[0012]

【実施例】以下、本考案による電力増幅回路の一実施例
について、添付図面を参照しながら説明する。なお、上
述した従来例と同様または相当する構成部分について
は、同一の符号を用いる。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a power amplification circuit according to the present invention; Note that the same reference numerals are used for components that are the same as or correspond to those in the above-described conventional example.

【００１３】＜第１実施例＞ 図１には、本実施例の回路構成が示されている。同図に
おいて、上述した電圧増幅部１２の出力側には、電力増
幅部２０が設けられている。この電力増幅部２０の構成
は、前記従来技術と同様であるが、値の異なる抵抗Ｒ１
０，Ｒ１２，Ｃ１０によってネガティブ・フィードバッ
ク回路が構成されている。<First Embodiment> FIG. 1 shows a circuit configuration of the present embodiment. In the figure, a power amplifier 20 is provided on the output side of the voltage amplifier 12 described above. The configuration of the power amplifying unit 20 is the same as that of the above-described prior art, but has a different value of the resistor R1.
0, R12, and C10 constitute a negative feedback circuit.

【００１４】次に、この電力増幅部２０の出力側には、
カレントミラー回路２２が設けられている。詳述する
と、上述したトランジスタＱ１５，Ｑ１６のコレクタ側
は、トランジスタＱ２０，Ｑ２１のコレクタ側に各々接
続されており、これらのトランジスタＱ２０，Ｑ２１の
エミッタ側は、電源ＶＣＣ，ＶＥＥからの電源線ＬＡ，
ＬＢに各々接続されている。Next, on the output side of the power amplification unit 20,
A current mirror circuit 22 is provided. More specifically, the collectors of the transistors Q15 and Q16 are connected to the collectors of the transistors Q20 and Q21, respectively, and the emitters of the transistors Q20 and Q21 are connected to the power supply lines LA and VCC from the power supplies VCC and VEE.
LB.

【００１５】他方、これらの電源線ＬＡ，ＬＢにはトラ
ンジスタＱ２２，Ｑ２３のエミッタ側が各々接続されて
おり、それらのベースはトランジスタＱ２０，Ｑ２１の
ベースに各々接続されている。なお、トランジスタＱ２
０，Ｑ２１のベースは、それぞれ自己のコレクタ側に接
続されており、トランジスタＱ２２，Ｑ２３のコレクタ
も共通に接続されている。これらのトランジスタＱ２
０，Ｑ２１，Ｑ２２，Ｑ２３によって、カレントミラー
回路２２が構成されている。On the other hand, the emitters of transistors Q22 and Q23 are connected to these power supply lines LA and LB, respectively, and their bases are connected to the bases of transistors Q20 and Q21, respectively. The transistor Q2
The bases of 0 and Q21 are respectively connected to their own collectors, and the collectors of transistors Q22 and Q23 are also connected in common. These transistors Q2
The current mirror circuit 22 is composed of 0, Q21, Q22, and Q23.

【００１６】次に、以上のようなカレントミラー回路２
２の出力側には、最終電力増幅部２４が設けられてい
る。この最終電力増幅部２４は、上述したトランジスタ
Ｑ２２，Ｑ２３と同様の回路が、必要数並列に接続され
た構成となっている。すなわち、トランジスタＱ２２に
は、トランジスタＱ２４〜Ｑ３２が各々並列に接続され
ており、それらのエミッタは電源線ＬＡに接続されてお
り、それらのベース，コレクタはトランジスタＱ２２の
ベース，コレクタに各々共通に接続されている。Next, the current mirror circuit 2 as described above
2 is provided with a final power amplifier 24 on the output side. The final power amplifying section 24 has a configuration in which a required number of circuits similar to the transistors Q22 and Q23 are connected in parallel. That is, transistors Q24 to Q32 are connected in parallel to transistor Q22, their emitters are connected to power supply line LA, and their bases and collectors are commonly connected to the base and collector of transistor Q22, respectively. Have been.

【００１７】他方、トランジスタＱ２３には、トランジ
スタＱ３３〜Ｑ４１が各々並列に接続されており、それ
らのエミッタは電源線ＬＢに接続されており、それらの
ベース，コレクタはトランジスタＱ２３のベース，コレ
クタに各々共通に接続されている。そして、トランジス
タＱ２２〜Ｑ４１のコレクタが負荷Ｌ２に接続されてい
る。On the other hand, transistors Q33 to Q41 are connected in parallel to transistor Q23, their emitters are connected to power supply line LB, and their bases and collectors are respectively connected to the base and collector of transistor Q23. Connected in common. The collectors of the transistors Q22 to Q41 are connected to the load L2.

【００１８】以上の各部のうち、ネガティブ・フィード
バック回路を構成する抵抗Ｒ１０，Ｒ１２，Ｃ１０は、
上述した従来技術とは全く異なる値となっている。すな
わち、前記従来例では、Ｒ７＝３．３ＫΩ，Ｒ８＝１Ｋ
Ω，Ｃ２＝１０００μＦとなっているが、本実施例で
は、Ｒ１０＝３．３Ω，Ｒ１２＝１Ω，Ｃ１０＝１００
００μＦとなっており、インピーダンスとしてみたとき
は非常に低い値となっている。Of the above components, the resistors R10, R12, and C10 constituting the negative feedback circuit are:
The value is completely different from the above-described conventional technology. That is, in the conventional example, R7 = 3.3 KΩ and R8 = 1K
Ω, C2 = 1000 μF, but in this embodiment, R10 = 3.3Ω, R12 = 1Ω, C10 = 100
00 μF, which is a very low value when viewed as impedance.

【００１９】また、本実施例も従来例と同様にプッシュ
プルの回路構成となっており、回路の上半分は正の半サ
イクルの信号増幅部分に対応し、下半分は負の半サイク
ルの信号増幅部分に対応している。なお、以上の説明で
は、トランジスタＱ２４〜Ｑ４１による部分を最終電力
増幅部２４としたが、これらもトランジスタＱ２０，Ｑ
２１に対してカレントミラー回路を構成するものであ
る。また、トランジスタＱ２１，Ｑ２３〜Ｑ４１はＮＰ
Ｎ型であり、他のトランジスタＱ２０，Ｑ２２〜Ｑ３２
はＰＮＰ型である。The present embodiment also has a push-pull circuit configuration as in the conventional example. The upper half of the circuit corresponds to the signal amplifying portion of the positive half cycle, and the lower half thereof corresponds to the signal of the negative half cycle. It corresponds to the amplification part. In the above description, the portion constituted by the transistors Q24 to Q41 is defined as the final power amplifier 24.
21 constitutes a current mirror circuit. The transistors Q21 and Q23 to Q41 are NP
N-type transistors Q20, Q22 to Q32
Is a PNP type.

【００２０】次に、以上のように構成された本実施例の
動作について説明する。増幅すべき信号は、端子１０か
ら電圧増幅部１２に供給され、トランジスタＱ１〜Ｑ４
によるコンプリメンタリ接続された差動増幅回路で増幅
されて電力増幅部２０に出力される。Next, the operation of the embodiment constructed as described above will be described. A signal to be amplified is supplied from a terminal 10 to a voltage amplifying unit 12, and the transistors Q1 to Q4
, And is output to the power amplifying unit 20 by the complementary amplifier circuit connected in a complementary manner.

【００２１】電力増幅部２０では、従来例と同様にして
信号増幅が行われるが、接続点Ｐ２には負荷は接続され
ていない。このため、抵抗Ｒ１０，Ｒ１２，Ｃ１０によ
るネガティブ・フィードバック回路に電力が供給される
ことになる。ところが、これらＲ１０，Ｒ１２，１０の
回路は、上述したように低インピーダンスに構成されて
いる。このため、接続点Ｐ２に生成される電圧は、Ｒ１
０，Ｒ１２，Ｃ１０によって電流に変換されることにな
る。In the power amplifier 20, signal amplification is performed in the same manner as in the conventional example, but no load is connected to the connection point P2. Therefore, power is supplied to the negative feedback circuit formed by the resistors R10, R12, and C10. However, the circuits of R10, R12, and R10 are configured to have low impedance as described above. Therefore, the voltage generated at the connection point P2 is R1
0, R12 and C10 convert the current into a current.

【００２２】この電流の正の半サイクルは、Ｑ１５，Ｑ
２０から供給され、負の半サイクルはＱ１６，Ｑ２１か
ら供給される。他方、トランジスタＱ２０，Ｑ２１に対
しては、トランジスタＱ２２，Ｑ４１がカレントミラー
回路を構成している。このため、トランジスタＱ２０に
流れる電流と同様の電流がトランジスタＱ２２，Ｑ２４
〜Ｑ３２に各々流れるようになり、トランジスタＱ２１
に流れる電流と同様の電流がトランジスタＱ２３，Ｑ３
３〜Ｑ４１に各々流れるようになる。これらの電流は、
合計されて負荷Ｌ２に流れ、ここで電力に変換されるこ
とになる。The positive half cycle of this current is represented by Q15, Q
20 and the negative half cycle from Q16 and Q21. On the other hand, transistors Q22 and Q41 form a current mirror circuit with respect to transistors Q20 and Q21. Therefore, a current similar to the current flowing through transistor Q20 is applied to transistors Q22 and Q24.
To Q32, and the transistor Q21
Currents flowing through the transistors Q23 and Q3
The current flows from 3 to Q41. These currents
They are summed and flow to the load L2, where they are converted to electric power.

【００２３】すなわち、正の半サイクルでは、トランジ
スタＱ２０に流れる電流がトランジスタＱ２２，Ｑ２４
〜Ｑ３２で１０倍となって負荷Ｌ２に流れる。また、負
の半サイクルでは、トランジスタＱ２１に流れる電流が
トランジスタＱ２３，Ｑ３３〜Ｑ４１で１０倍となって
負荷Ｌ２に流れる。That is, in the positive half cycle, the current flowing through the transistor Q20 is reduced by the transistors Q22 and Q24.
From Q32 to 10 times, it flows to the load L2. In the negative half cycle, the current flowing through the transistor Q21 is increased by a factor of 10 in the transistors Q23 and Q33 to Q41 and flows through the load L2.

【００２４】この場合において、負荷Ｌ２に流れる電流
は、トランジスタＱ２０，Ｑ２１に流れる電流，すなわ
ちネガティブ・フィードバック回路Ｒ１０，Ｒ１２，Ｃ
１０に流れる電流に比例しており、負荷Ｌ２自体には依
存しない。このため、本実施例の電力増幅回路の出力イ
ンピーダンスは非常に高いものとなる。従って、たとえ
ば０．数Ω程度の低インピーダンスの負荷を安定に駆動
することが可能となる。また、同様の理由により、同図
に破線で示すように出力端子を短縮しても、電流の変化
がないことにより確実な安全回路として利用できる。In this case, the current flowing through the load L2 is the current flowing through the transistors Q20 and Q21, ie, the negative feedback circuits R10, R12 and C
10 and is not dependent on the load L2 itself. Therefore, the output impedance of the power amplifying circuit of the present embodiment becomes very high. Therefore, for example, 0. It is possible to drive a low impedance load of about several ohms stably. For the same reason, even if the output terminal is shortened as shown by a broken line in the figure, the output terminal can be used as a reliable safety circuit because there is no change in current.

【００２５】更に、ネガティブ・フィードバック回路Ｒ
１０，Ｒ１２，Ｃ１０が低インピーダンスとなっている
ため、電源ＶＣ，ＶＥの電圧が低くても、良好に負荷Ｌ
２に大電流を供給することが可能となる。Further, a negative feedback circuit R
10, R12 and C10 have low impedance, so that even if the voltages of the power supplies VC and VE are low, the load L
2 can be supplied with a large current.

【００２６】＜第２実施例＞ 次に、図２を参照しながら本考案の第２実施例について
説明する。スピーカが負荷の場合には、ダンピング又は
制動の問題がある。従来の増幅回路は、上述したように
ネガティブフィードバックによる閉ループが構成されて
いるため、出力インピーダンスは一般に低い値となって
いる。従って、スピーカの制動は良好に行われる。<Second Embodiment> Next, a second embodiment of the present invention will be described with reference to FIG. When the speaker is a load, there is a problem of damping or braking. Since the conventional amplifier circuit has a closed loop based on negative feedback as described above, the output impedance is generally low. Accordingly, the braking of the speaker is performed well.

【００２７】ところが、上述した第１実施例によれば、
カレントミラー回路２２の作用によって出力インピーダ
ンスは非常に高くなる。このため、負荷として接続され
るスピーカはほとんど無制動の状態となり、スピーカに
よっては音の切れが悪くなって音質が低下することもあ
る。この第２実施例は、それらの点に着目したものであ
る。However, according to the first embodiment described above,
The output impedance becomes very high due to the operation of the current mirror circuit 22. For this reason, the speaker connected as a load is almost in a state of no braking, and depending on the speaker, the sound quality may be deteriorated due to poor sound cutoff. The second embodiment focuses on these points.

【００２８】図２には、本実施例の構成が示されてお
り、基本的な構成は前記第１実施例と同様である。本実
施例では、負荷であるスピーカＬ３に対して並列に制動
抵抗Ｒ２０が接続されている。この制動抵抗Ｒ２０によ
って、スピーカＬ３に対する制動が良好に行われる。FIG. 2 shows the configuration of this embodiment. The basic configuration is the same as that of the first embodiment. In this embodiment, a braking resistor R20 is connected in parallel with the speaker L3 as a load. With this braking resistor R20, braking of the speaker L3 is performed favorably.

【００２９】なお、制動抵抗Ｒ２０の値を適宜設定する
ことで制動量を変化させることができる。これによっ
て、スピーカＬ３で再生される音の音質も変化するよう
になり、好みに応じた再生が可能となる。なお、制動抵
抗Ｒ２０を、負荷調整用に用いるようにしてもよい。The braking amount can be changed by appropriately setting the value of the braking resistor R20. As a result, the sound quality of the sound reproduced by the speaker L3 also changes, and reproduction according to the user's preference becomes possible. Note that the braking resistor R20 may be used for load adjustment.

【００３０】なお、本考案は何ら上記実施例に限定され
るものではなく、たとえば次のようなものも含まれる。 （１）前記実施例において、Ｒ１０，Ｒ１２，Ｃ１０を
高インピーダンスに構成し、低インピーダンスの負荷
（図示せず）を接続点Ｐ２とアースとの間に接続して
も、同様に電流変換は可能である。たとえば、従来例の
ようにＲ１０＝３．３ＫΩ，Ｒ１２＝１ＫΩ，Ｃ１０＝
１０００μＦとして、接続点Ｐ２とアースとの間に負荷
として３．３＋１＝４．３Ωのものを接続してもよい。The present invention is not limited to the above embodiment, but includes, for example, the following. (1) In the above embodiment, even if R10, R12, and C10 are configured to have a high impedance, and a low-impedance load (not shown) is connected between the connection point P2 and the ground, the current can be similarly converted. It is. For example, as in the conventional example, R10 = 3.3 KΩ, R12 = 1 KΩ, C10 =
With a load of 1000 μF, a load of 3.3 + 1 = 4.3Ω may be connected between the connection point P2 and the ground.

【００３１】 （２）回路構成も、同様の作用を奏するように種々設計
の変更が可能である。たとえば、最終電力増幅部２４の
トランジスタの接続段数も任意であり、必要に応じて増
減してよい。また、各部の回路定数や駆動電圧の値など
も必要に応じて設定してよい。 （３）本考案の適用対象としては、カーステレオなどに
おいて、低い電圧の電源を用いて低インピーダンス（た
とえば数オーム以下）のスピーカを大出力で駆動する場
合などが好適であるが、これに限定されるものではな
い。(2) The circuit configuration can be variously changed in design so as to achieve the same operation. For example, the number of connection stages of the transistors of the final power amplification unit 24 is also arbitrary, and may be increased or decreased as needed. Further, the circuit constants and the values of the driving voltages of the respective units may be set as necessary. (3) The present invention is preferably applied to a case where a low-voltage power supply is used to drive a low-impedance (for example, several ohms or less) speaker with a large output in a car stereo or the like, but is not limited thereto. It is not something to be done.

【００３２】[0032]

【考案の効果】以上説明したように、本考案による電力
増幅回路によれば、電力増幅の出力段にカレントミラー
回路を用いることとしたので、非常に高い出力インピー
ダンスが得られる。従って、低インピーダンスの負荷を
安定して駆動することができるとともに、出力の短絡な
どが生じても回路の破壊が良好に防止されて安全である
という効果がある。また、負荷がスピーカの場合には並
列に抵抗を接続することとしたので、良好にスピーカの
制動を行って音質の向上を図ることができる。As described above, according to the power amplifier circuit of the present invention, a current mirror circuit is used in the output stage of power amplification, so that a very high output impedance can be obtained. Therefore, it is possible to stably drive a low-impedance load, and even if an output short circuit or the like occurs, it is possible to prevent the circuit from being broken well and to be safe. When the load is a speaker, the resistors are connected in parallel, so that the speaker can be satisfactorily braked and the sound quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本考案の第１実施例による電力増幅回路を示す
構成図である。FIG. 1 is a configuration diagram illustrating a power amplifier circuit according to a first embodiment of the present invention.

【図２】本考案の第２実施例による電力増幅回路の主要
部分を示す構成図である。FIG. 2 is a configuration diagram showing a main part of a power amplifier circuit according to a second embodiment of the present invention.

【図３】従来の電力増幅回路の一例を示す構成図であ
る。FIG. 3 is a configuration diagram illustrating an example of a conventional power amplifier circuit.

【符号の説明】[Explanation of symbols]

１０…入力端子、１２…電圧増幅部、１４，２０…電力
増幅部、２２…カレントミラー回路、２４…最終電力増
幅部、Ｃ１，Ｃ２，Ｃ１０…コンデンサ、Ｄ１，Ｄ２…
ダイオード、Ｌ１，Ｌ２…負荷、Ｌ３…スピーカ、Ｐ
１，Ｐ２…接続点、Ｑ１〜Ｑ１６，Ｑ２０〜Ｑ４１…ト
ランジスタ、Ｒ１〜Ｒ８，Ｒ１０，Ｒ１２…抵抗、Ｒ２
０…制動抵抗、ＶＣ，ＶＣＣ，ＶＥ，ＶＥＥ…駆動用電
源。10 input terminal, 12 voltage amplifying unit, 14, 20 power amplifying unit, 22 current mirror circuit, 24 final power amplifying unit, C1, C2, C10 capacitor, D1, D2 ...
Diode, L1, L2: load, L3: speaker, P
1, P2 ... connection point, Q1 to Q16, Q20 to Q41 ... transistor, R1 to R8, R10, R12 ... resistance, R2
0: braking resistor, VC, VCC, VE, VEE: driving power supply.

フロントページの続き (56)参考文献 特開 昭63−285003（ＪＰ，Ａ) 特開 昭58−207706（ＪＰ，Ａ) 特開 昭56−110307（ＪＰ，Ａ) 特開 昭63−156407（ＪＰ，Ａ) 実開 昭63−56899（ＪＰ，Ｕ) 実開 昭62−61526（ＪＰ，Ｕ) 実開 昭56−93013（ＪＰ，Ｕ)Continuation of the front page (56) References JP-A-63-285003 (JP, A) JP-A-58-207706 (JP, A) JP-A-56-110307 (JP, A) JP-A-63-156407 (JP, A) , A) Japanese Utility Model Showa 63-56899 (JP, U) Japanese Utility Model Showa 62-61526 (JP, U) Japanese Utility Model Showa 56-93013 (JP, U)

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項１】電圧を増幅する電圧増幅部と、 前記電圧増幅部の出力側に接続し、所定のゲインを設定
可能な増幅素子を有する帰還型の電力増幅部と、 並列に接続された複数の増幅素子の出力側が負荷に接続
された最終電力増幅部と、 前記電力増幅部の出力側と前記最終電力増幅部の入力側
との間に接続したカレントミラー回路とからなる電力増
幅回路。A feedback amplifier connected to an output side of the voltage amplifying unit and having an amplifying element capable of setting a predetermined gain; And a current mirror circuit connected between the output side of the power amplifying section and the input side of the final power amplifying section. 【請求項２】請求項１記載の電力増幅回路において、 前記負荷がスピーカのときに、そのスピーカに並列に抵
抗を接続したことを特徴とする電力増幅回路。2. The power amplifier circuit according to claim 1, wherein when the load is a speaker, a resistor is connected in parallel to the speaker.