JP4803775B2

JP4803775B2 - ボディグラッビングスイッチ

Info

Publication number: JP4803775B2
Application number: JP2000551477A
Authority: JP
Inventors: エーユー，ステファン，シー．; マエス，デビッド; ラヒン，ショードリー，エフ．
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 1998-05-28
Filing date: 1999-03-03
Publication date: 2011-10-26
Anticipated expiration: 2019-03-03
Also published as: EP1090458A1; JP2002517115A; WO1999061220A1; AR019590A1

Description

【０００１】
（発明の分野）
本発明は、ＣＭＯＳスイッチの分野に関するものである。より詳細には、本発明は、ＣＭＯＳスイッチにおけるボディ効果（body effect）を除去する回路に関する。
【０００２】
（背景技術）
集積回路（ＩＣ）チップは、現代の電子製品及びコンピュータ製品の殆ど全てに使用され組み込まれている。例えば、コンピュータ、電話、電子商品等のような現代の製品は、通常１つ又はそれより多くのＩＣチップを備えている。当業者に良く知られているように、ＩＣチップは、しばしばスイッチキャパシタ回路（switched capacitor circuit）を備え、これは、フィルタ、データコンバータ、通信回路等を備える多くのアナログ回路及びミックスドシグナル回路（mixed-signal circuits）を実現するのに使用されている。
【０００３】
スイッチキャパシタ回路の主要な要素の一つはスイッチである。ＩＣチップのセッティングにおいて、相補形ＭＯＳ（ＣＭＯＳ）スイッチは、その高速で、小型で、ゼロ・ターンオン電圧ドロップ（zero turn-on voltage drop）の利点を活かすべく、しばしば使用されている。従来技術を示す図１は、ＩＣチップに使用され得る従来のＣＭＯＳスイッチ１００を説明するものである。従来のＣＭＯＳスイッチ１００は、ｎチャンネルＭＯＳ（ＮＭＯＳ）トランジスタＭ１及びｐチャンネルＭＯＳ（ＰＭＯＳ）トランジスタＭ２を備えている。ＮＭＯＳトランジスタＭ１及びＰＭＯＳトランジスタＭ２は、コモンソースノード１０２及びコモンドレインノード１０４において互いに並列に接続されている。作動時、ＣＭＯＳスイッチ１００は、ノード１０２において入力信号Ｖ_inを受信し、Ｖ_inをノード１０４において出力信号Ｖ_outとして伝達する。
【０００４】
ＣＭＯＳスイッチ１００を作動するため、ＮＭＯＳトランジスタＭ１のゲートは、供給電圧レールＶ_ddに接続され、ＰＭＯＳトランジスタＭ２のゲートは、地電位に接続される。トランジスタＭ２のボディが供給電圧Ｖ_ddに結合されるとき、トランジスタＭ１のボディ（例えば、基板やバルク）は地電位に結合される。トランジスタＭ１及びＭ２は、ソースノード１０２及びドレインノード１０４において互いに接続される。
【０００５】
標準のトランジスタ部品で設計されれば、ＣＭＯＳスイッチ１００は、５Ｖ又はそれより大きい供給電圧Ｖ_ddで適切に機能する。しかしながら、今日のＩＣチップは、要部寸法が絶え間なく縮まっているため、５Ｖよりも低い供給電圧（例えば３Ｖ）を使用するものが増えている。前記低い供給電圧の使用は、電力を節約することになり、これにより、モバイルコンピューティング及び通信分野を含む多くのアプリケーションにおいて有利となる。
【０００６】
残念ながら、ＣＭＯＳスイッチのセッティングにおける３Ｖのような低い供給電圧の使用は、トランジスタＭ１及びＭ２のスイッチングに逆に影響し得る永続的なボディ効果（例えばバックゲートバイアス効果）をもたらす。特に、低い供給電圧においては、トランジスタＭ１及びＭ２におけるボディ効果と組み合わせられる低いゲートのオーバードライブにより、ＣＭＯＳスイッチ１００のトランジスタＭ１及びＭ２が適切にターンオンしない可能性がある。ボディがソース／ドレインと異なる電位にあるとき、ＭＯＳトランジスタにボディ効果が生じ、ソース／ドレインとトランジスタのボディ（すなわち基板）の間に逆バイアス接合（reverse biased junction）が形成される。逆バイアスＰＮ接合は、関連するドレイン又はソースの周りに空乏領域が形成される原因となる。
【０００７】
例えば、ＮＭＯＳトランジスタの基板又はボディ（例えばｐ型シリコン）が、該トランジスタのソース又はドレイン（例えばｎ型シリコン）に対して負に形成されているとき、基板とソース／ドレインの間の空乏領域は、より大きな電圧降下を示し、これによって、より厚くなる。従って、トランジスタをターンオンするには、大きな空乏領域を克服するべく、ＮＭＯＳトランジスタのゲートに、より高い電圧を印加しなければならない。ボディ効果の最終的な結果は、基板とソース又はドレインとの間の逆バイアスが増加することにより、ＮＭＯＳトランジスタの有効なしきい値電圧Ｖ_TH,NMOSが、見掛けの上で増加するということである。同様にして、ＰＭＯＳトランジスタの有効なしきい値電圧｜Ｖ_TH,PMOS｜は、そのボディ（例えばｎ型シリコン）がソース又はドレイン（例えばｐ型シリコン）よりも高い電位にあるならば増加する。
【０００８】
例えば、ボディ効果の無いＣＭＯＳスイッチ１００のトランジスタＭ１及びＭ２は、しきい値電圧Ｖ_TH＝Ｖ_TH,NMOS＝｜Ｖ_TH,PMOS｜＝０．８ボルトで特徴付けられる。もし、ボディ効果が０．５ボルトを付加することであると仮定すれば、トランジスタＭ１及びＭ２の見掛け上のしきい値電圧Ｖ_THは、１．３ボルト（０．８＋０．５ボルト）である。供給電圧Ｖ_ddが３Ｖ、入力ノード及び出力ノードにおける電圧が約１．５ボルト（つまりＶ_dd／２）という状態では、見掛け上のしきい値電圧と、ゲート・ソース電圧（gate to source voltage）Ｖ_gs（例えばゲートのオーバドライブ）の間のマージンは、たったの０．２ボルトである。このような狭いマージンでは、ＣＭＯＳスイッチ１００は、信頼性良く動作しない。さらに、３Ｖ定格の供給電圧Ｖ_ddの供給電圧は、実際には２．７ボルトから３．３Ｖの間で変動する可能性がある。供給電圧が２．７Ｖであるとき、電圧のマージンはさらに減少する。従って、トランジスタＭ１及びＭ２は適切にターンオンしないかも知れない。
【０００９】
ボディ効果によって引き起こされるスイッチング問題の明白な解決手段の一つは、より高い供給電圧を使用することである。例えば、５ボルトのような高い供給電圧は、ボディ効果を補償する高いゲート電圧を付加することによって、ボディ効果を克服する。他の手法は、影響を受けたトランジスタに、より大きなゲートのオーバドライブを提供する特別のクロックブースタ（clock booster）又はチャージポンプ回路を使用するものである。残念ながら、このような回路は、供給電圧よりも高い内部電圧を生成する。従って、これらの回路は、通常、特別に高電圧のトランジスタ構造を必要とするものである。しかしながら、標準のサブミクロンオーダーの市販シリコンプロセスは、通常、高い製造コストが原因で、このような構造を実施しない。さらに、このようなプロセスにおける小さなトランジスタ寸法は、通常のトランジスタが比較的低い絶縁破壊電圧を有することを意味する。
【００１０】
他の解決手段は、ボディ効果を克服するべく、例えば、０．３から０．４ボルトのしきい値電圧を有する低しきい値トランジスタを採用する。しかしながら、斯かる解決手段は、低しきい値電圧トランジスタが余分の処理工程を必要とするため、よりコストが掛かるものである。しかしながら、市販のＣＭＯＳプロセスの大部分は、通常、このオプションを具備しない。さらに、低しきい値電圧トランジスタは、ターンオフされている時ですら、著しい漏電電流を有している。
【００１１】
従って、必要とされていることは、コストが掛かる複雑な回路構造を必要としないで、低い供給電圧でＣＭＯＳスイッチをスイッチングするための回路及び方法である。また、ＣＭＯＳスイッチで使用されるトランジスタのボディ効果を除去する回路及び方法も必要とされている。
【００１２】
（発明の要約）
概して言えば、本発明は、ボディ効果を除去することによって、低い供給電圧でスイッチの導通を可能にする回路を提供することにより、前述したニーズを充足するものである。本発明は、プロセス、装置、システム、デバイス又は方法を含む多数の方法で実施され得ることを認識しなければならない。本発明の幾つかの実施形態を以下に述べる。
【００１３】
一つの実施形態において、本発明は、スイッチ回路を提供する。このスイッチ回路は、スイッチ及び第１のボディグラッビング回路を備えている。スイッチは、第１のトランジスタ及び第２のトランジスタを備えている。第１のトランジスタは、ボディを具備し、コモンソース及びコモンドレインを形成するべく、第２のトランジスタと並列に接続されている。コモンソースは、入力ノードを定め、コモンドレインは、出力ノードを定める。第１のボディグラッビング回路は、第１のトランジスタのボディに接続されている。第１のボディグラッビング回路は、第１及び第２のトランジスタがターンオン電圧信号を受信する際、第１のトランジスタのボディを入力ノードに接続するように配置されており、これにより、第１のトランジスタにおける第１のボディ効果は除去される。
【００１４】
他の実施形態において、スイッチ回路は、第１及び第２のスイッチング手段、並びに第１のボディ接続手段を備えている。第１及び第２のスイッチング手段は、入力信号を出力ノードに伝達するように配置されている。第１のスイッチング手段はボディを有する。該スイッチング手段は、入力ノードにおいて入力信号を受信する。第１及び第２のスイッチング手段は、入力ノード及び出力ノードにおいて接続されている。第１のボディグラッビング回路は、第１及び第２のスイッチング手段がターンオン電圧信号を受信する際、第１のスイッチング手段のボディを入力ノードに接続するように配置されており、これにより、第１のスイッチング手段における第１のボディ効果は実質的に除去される。
【００１５】
さらに他の実施形態において、本発明は、ボディ、ソース、ドレイン及びゲートを具備する第１のトランジスタにおけるボディ効果を除去するための方法を提供する。前記方法は、（ａ）ソースにおいて入力信号を受信し、（ｂ）第１の電圧を第１のトランジスタに印加し、（ｃ）第１のトランジスタのボディを入力ノードに接続して、第１のトランジスタのボディにおける電圧を第１のトランジスタのソースと同じ電圧にし、さらに（ｄ）第１のトランジスタのドレインにおける出力電圧を取得することを備えている。
【００１６】
好都合なことに、本発明は、ＣＭＯＳスイッチがターンオンされようとしているときに、ボディをトランジスタのソース及び／又はドレインに結合することにより、トランジスタにおけるボディ効果を除去する。このソース及び／又はドレインへのボディの結合又はグラッビングは、供給電圧が低いときでさえ、スイッチの導通を可能にすることにより、トランジスタを容易にターンオンさせる。さらに、本発明のボディグラッビング回路は、供給電圧の全範囲に対して、クロックブースター又はチャージポンプを必要とすることなくチャンネル導通を提供する。さらに、ボディグラッビング回路は、高いゲートのオーバドライブ電圧を必要としないので、現代のサブミクロンオーダーのシリコンプロセスにおける故障の危険性を低減する。本発明の他の側面及び利点は、添付の図面に関連して本発明の原理を例示する、以下の詳細な説明によって明らかになるであろう。
【００１７】
組み込まれ、本明細書の一部を形成する添付図面は、本発明の実施形態を図示し、明細書本文と共に、本発明の原理を説明するのに役立つ。
【００１８】
（好ましい実施形態の説明）
以下の本発明の詳細な説明において、本発明の十分な理解に供するべく、ボディグラッビング回路及び方法、数多くの特定の詳細について述べる。しかしながら、本発明がこれらの特定の詳細無しで実施し得ることは、当業者には自明であろう。他の例において、良く知られた方法、手順、部品、及び回路は、本発明の特徴を不必要に分かりくくしないように、詳細に説明しなかった。
【００１９】
本発明は、ＣＭＯＳスイッチ回路におけるボディグラッビングスイッチを提供する。ボディグラッビングスイッチは、ＣＭＯＳスイッチがターンオンされようとしているときに、ボディをトランジスタのソース及び／又はドレインに結合することにより、ＣＭＯＳスイッチにおける１つ又はそれより多くのＭＯＳトランジスタのボディ効果を除去する。このソース及び／又はドレインへのボディの結合又はグラッビングは、トランジスタのチャンネルが中間の供給電圧（mid-supply voltage）に近接しているときでさえスイッチの導通を可能にすることにより、トランジスタを容易にターンオンさせる。
【００２０】
図２Ａは、本発明の一実施形態に係る、トランジスタのボディを結合するボディグラッビング回路を備えたＣＭＯＳスイッチ２００を示す。ＣＭＯＳスイッチ２００は、ＮＭＯＳトランジスタＭ１及びＰＭＯＳトランジスタＭ２を備えている。トランジスタＭ１及びＭ２は、コモンソースノード２０２及びコモンドレインノード２０４において接続されている。入力電圧信号Ｖ_inは、入力ノードでもあるコモンソースノード２０２において提供される。ＣＭＯＳスイッチ２００は、出力ノードでもあるコモンドレインノード２０４において出力電圧信号Ｖ_outを出力する。
【００２１】
ＮＭＯＳトランジスタＭ１のゲートは、ボディが地電位に結合されているとき、入力電圧信号ＣＫ１を受信する。ＰＭＯＳトランジスタＭ２のゲートは、入力電圧信号ＣＫ１Ｂを受信する。トランジスタＭ２のボディは、ボディグラッビング回路におけるトランジスタＭ４を介する供給電圧レールＶ_ddに結合されている。
【００２２】
図２Ａにおけるボディグラッビング回路は、一対のＰＭＯＳトランジスタＭ３及びＭ４を備えている。トランジスタＭ４は、トランジスタＭ２のボディと供給電圧レールＶ_ddの間に接続されている。より詳細には、トランジスタＭ４のドレインはノード２０６においてトランジスタＭ２のボディに接続され、ソースは供給電圧レールＶ_ddに接続されている。トランジスタＭ４のボディ及びソースは互いに且つ供給電圧レールＶ_ddに接続されている。トランジスタＭ４は、ゲートにおいて入力信号ＣＫ２を受信する。
【００２３】
ボディグラッビング回路の他のトランジスタＭ３は、ノード２０６におけるトランジスタＭ２のボディと入力ノード２０２の間に接続されている。より詳細には、トランジスタＭ３のソース及びボディは、ノード２０６においてトランジスタＭ２のボディに接続され、トランジスタＭ３のドレインは、入力ノード２０２に接続されている。トランジスタＭ３は、ゲートにおいて入力電圧信号ＣＫ２Ｂを受信する。
【００２４】
図２Ｂは、ＣＭＯＳスイッチ２００の作動状態におけるタイムチャート２５０を示す。トランジスタＭ１、Ｍ２、Ｍ３及びＭ４は、それぞれ入力ゲート電圧ＣＫ１、ＣＫ１Ｂ、ＣＫ２Ｂ及びＣＫ２に応答して作動する。入力ゲート電圧ＣＫ１、ＣＫ１Ｂ、ＣＫ２Ｂ及びＣＫ２は地電位を参照して測定され議論されることが認識されなければならない。
【００２５】
最初に時刻ｔ１では、トランジスタＭ１のゲート入力電圧信号ＣＫ１はロー（例えば地電位）であり、トランジスタＭ２のゲート入力電圧信号ＣＫ１Ｂはハイ（例えば供給電圧Ｖ_dd）である。さらに、トランジスタＭ３のゲート入力電圧信号ＣＫ２Ｂはハイ（例えば供給電圧Ｖ_dd）である。従って、トランジスタＭ１、Ｍ２及びＭ３はオフである。オンである唯一のトランジスタは、ローの入力電圧信号ＣＫ２を備えるトランジスタＭ４である。この状態で、トランジスタＭ４は、ボディノード２０６の電圧を供給電圧Ｖ_ddに引き寄せる。Ｍ１のボディは地電位であり、トランジスタＭ２のボディは供給電圧Ｖ_ddであるため、トランジスタＭ１及びＭ２は共にオフである。従って、ＣＭＯＳスイッチ２００もまたオフ状態にある。
【００２６】
時刻ｔ２では、ＣＭＯＳスイッチ２００はターンオンする。トランジスタＭ１の入力ゲート電圧信号ＣＫ１が供給電圧Ｖ_dd（例えば３Ｖ）まで上昇したとき、トランジスタＭ１はターンオンする。一方、トランジスタＭ２のゲート入力電圧信号ＣＫ１Ｂは、地電位（例えば０Ｖ）に下降する。従って、トランジスタＭ１及びＭ２の両方がターンオンされる。この構成において、ＮＭＯＳトランジスタＭ１のボディは地電位にあり、ＰＭＯＳトランジスタＭ２のボディはまだ供給電圧Ｖ_ddに結合されている。この状態において、トランジスタＭ１及びＭ２は、従来のＣＭＯＳスイッチ回路におけるのと同様にボディ効果を受ける。
【００２７】
時刻ｔ３では、トランジスタＭ４のゲート入力電圧信号ＣＫ２は、ロー（例えば地電位）からハイ（例えば供給電圧）に上昇する。この電圧の遷移はトランジスタＭ４をターンオフする。一方、ボディグラッビング回路におけるトランジスタＭ３の入力ゲート電圧は、ハイ電圧からロー電圧（例えば供給電圧から地電位に）に下降し、これにより、トランジスタＭ３をターンオンする。トランジスタＭ３のスイッチングは、トランジスタＭ２のボディノード２０６を入力ノード２０２に短絡させる。
【００２８】
結局、トランジスタＭ３は、トランジスタＭ２のボディを、供給電圧レールＶ_ddの代わりに入力電圧Ｖ_inに結合又は「グラッブ」（すなわち接続）させる。結果として、トランジスタＭ２のボディ、ソース及びドレインは、同じ電圧を有する。従って、トランジスタＭ２におけるＰＮ接合は逆バイアスされない。逆バイアス接合の欠如は、空乏領域がトランジスタに形成されず、これによってボディ効果を効果的に除去することを意味する。その結果、トランジスタＭ２の有効しきい値電圧Ｖ_THは低減され、これにより、従来のＣＭＯＳスイッチトランジスタよりも信頼性良く且つ容易にトランジスタがターンオンすることを可能にする。
【００２９】
本発明の好ましい実施形態は、時刻ｔ２とｔ３の間に少しの遅延を与える。特に、入力信号ＣＫ２及びＣＫ２Ｂは、入力信号ＣＫ１及びＣＫ１Ｂが時刻ｔ２で変化した後、時刻ｔ３で変化する。好ましくは、斯かる遅延は、トランジスタＭ２のドレインからボディへの電流に起因する可能性のあるラッチアップ（latch-up）を防ぐのに十分な長さとされる。
【００３０】
他の実施形態において、ｔ２及びｔ３は同じである。つまり、信号ＣＫ１、ＣＫ１Ｂ、ＣＫ２及びＣＫ２Ｂは、ｔ２とｔ３の間の遅延無く同時に変化する。一つの実施形態では、入力信号ＣＫ２Ｂは、短い遅延の後に入力信号ＣＫ２に追従する。
【００３１】
時刻ｔ４では、ＣＭＯＳスイッチはターンオフされる。特に、入力ゲート電圧信号ＣＫ１、ＣＫ１Ｂ、ＣＫ２及びＣＫ２Ｂは、時刻ｔ１の元のオフ状態に戻る。この状態では、トランジスタＭ３はオフであり、トランジスタＭ４はオンである。従って、トランジスタＭ２のボディは、電圧供給レールＶ_ddに戻るように接続される。好ましくは、トランジスタＭ１及びＭ２は、トランジスタＭ３及びＭ４の遷移の後にターンオフする。
【００３２】
本発明の他の実施形態によれば、ボディグラッビングスイッチ回路は、ＣＭＯＳスイッチにおけるＮＭＯＳトランジスタのボディにも接続される。図３Ａは、本発明の一実施形態に係る、ＮＭＯＳトランジスタのボディを結合するボディグラッビング回路を備えたＣＭＯＳスイッチ３００を示す。図２ＡのＣＭＯＳスイッチ２００と同様に、ＣＭＯＳスイッチ３００は、ＮＭＯＳトランジスタＭ１及びＰＭＯＳトランジスタＭ２を備えている。トランジスタＭ１及びＭ２は、コモンソースノード３０２及びコモンドレインノード３０４において接続されている。入力電圧信号Ｖ_inは、入力ノードであるコモンソースノード３０２において提供される。ＣＭＯＳスイッチ３００は、出力ノードであるコモンドレインノード３０４において出力電圧信号Ｖ_outを出力する。
【００３３】
ＮＭＯＳトランジスタＭ１のゲートは、入力電圧信号ＣＫ１を受信する。トランジスタＭ１のボディは、ボディグラッビング回路におけるトランジスタＭ６を介する地電位に接続されている。ＰＭＯＳトランジスタＭ２のゲートは入力電圧信号ＣＫ１Ｂを受信する一方、ボディは供給電圧レールＶ_ddに結合されている。
【００３４】
図３Ａにおけるボディグラッビング回路は、一対のＮＭＯＳトランジスタＭ５及びＭ６を備えている。トランジスタＭ６は、トランジスタＭ１のボディと接地レールの間に接続されている。すなわち、トランジスタＭ６のドレインはノード３０６においてトランジスタＭ１のボディに接続され、トランジスタＭ６のソースはアースに接続されている。トランジスタＭ６のボディ及びソースは互いに且つアースに接続されている。トランジスタＭ６は、ゲートにおいて入力信号ＣＫ３を受信する。
【００３５】
ボディグラッビング回路の他のトランジスタＭ５は、ノード３０６におけるトランジスタＭ１のボディと入力ノード３０２の間に接続されている。より詳細には、トランジスタＭ５のソース及びボディは、ノード３０６においてトランジスタＭ１のボディに接続され、トランジスタＭ５のドレインは、入力ノード３０２に接続されている。トランジスタＭ５は、ゲートにおいて入力電圧信号ＣＫ３Ｂを受信する。
【００３６】
図３Ｂは、ＣＭＯＳスイッチ３００の作動状態におけるタイムチャート３５０を示す。トランジスタＭ１、Ｍ２、Ｍ５及びＭ６は、それぞれ入力ゲート電圧ＣＫ１、ＣＫ１Ｂ、ＣＫ３Ｂ及びＣＫ３に応答して作動する。入力ゲート電圧ＣＫ１、ＣＫ１Ｂ、ＣＫ３Ｂ及びＣＫ３は地電位を参照して測定され議論されることが認識されなければならない。
【００３７】
最初に時刻ｔ１では、トランジスタＭ１のゲート入力電圧信号ＣＫ１はロー（例えば地電位）であり、トランジスタＭ２のゲート入力電圧信号ＣＫ１Ｂはハイ（例えば供給電圧Ｖ_dd）である。さらに、トランジスタＭ５のゲート入力電圧信号ＣＫ３Ｂはロー（例えば地電位）である。従って、トランジスタＭ１、Ｍ２及びＭ５はオフである。オンである唯一のトランジスタは、ハイの入力電圧信号ＣＫ３（例えば供給電圧Ｖ_dd）を備えるトランジスタＭ６である。この状態で、トランジスタＭ６は、ボディノード３０６の電圧をアースに引き寄せる。Ｍ１のボディは地電位であり、トランジスタＭ２のボディは供給電圧Ｖ_ddであるため、トランジスタＭ１及びＭ２は共にオフである。従って、ＣＭＯＳスイッチ３００もまたオフ状態にある。
【００３８】
時刻ｔ２では、ＣＭＯＳスイッチ３００はターンオンする。トランジスタＭ１の入力ゲート電圧信号ＣＫ１が供給電圧Ｖ_dd（例えば３Ｖ）まで上昇したとき、トランジスタＭ１はターンオンする。一方、トランジスタＭ２のゲート入力電圧信号ＣＫ１Ｂは、地電位（例えば０Ｖ）に下降する。従って、トランジスタＭ１及びＭ２の両方がターンオンされる。この構成において、ＮＭＯＳトランジスタＭ１のボディはまだ地電位にあり、ＰＭＯＳトランジスタＭ２のボディは供給電圧Ｖ_ddに結合されている。この状態において、トランジスタＭ１及びＭ２は、従来のＣＭＯＳスイッチ回路におけるのと同様にボディ効果を受ける。
【００３９】
時刻ｔ３では、トランジスタＭ６のゲート入力電圧信号ＣＫ３は、ハイ（例えば供給電圧）からロー（例えば地電位）に下降する。この電圧の遷移はトランジスタＭ４をターンオフする。一方、ボディグラッビング回路におけるトランジスタＭ５の入力ゲート電圧信号ＣＫ３Ｂは、ロー電圧からハイ電圧（例えば地電位から供給電圧に）に上昇し、これにより、トランジスタＭ５をターンオンする。トランジスタＭ５のスイッチングは、トランジスタＭ１のボディノード３０６を入力ノード３０２に短絡させる。
【００４０】
結局、トランジスタＭ５は、トランジスタＭ１のボディを、供給電圧レールＶ_ddの代わりに入力電圧Ｖ_inに結合又は「グラッブ」させる。結果として、トランジスタＭ１のボディ、ソース及びドレインは、同じ電圧を有する。従って、トランジスタＭ１におけるＰＮ接合は逆バイアスされない。逆バイアス接合の欠如は、空乏領域がトランジスタに形成されず、これによってボディ効果を効果的に除去することを意味する。その結果、トランジスタＭ１の有効しきい値電圧Ｖ_THは低減され、これにより、従来のＣＭＯＳスイッチトランジスタよりも信頼性良く且つ容易にトランジスタがターンオンすることを可能にする。
【００４１】
図２ＡのＣＭＯＳスイッチ２００と同様に、ＣＭＯＳスイッチ３００の好ましい実施形態は、時刻ｔ２とｔ３の間に少しの遅延を与える。特に、入力信号ＣＫ３及びＣＫ３Ｂは、入力信号ＣＫ１及びＣＫ１Ｂが時刻ｔ２で変化した後、時刻ｔ３で変化する。好ましくは、斯かる遅延は、トランジスタＭ１のドレインからボディへ流れる電子に起因する可能性のあるラッチアップを防ぐのに十分な長さとされる。
【００４２】
他の実施形態において、ｔ２及びｔ３は同じである。つまり、信号ＣＫ１、ＣＫ１Ｂ、ＣＫ３及びＣＫ３Ｂは、ｔ２とｔ３の間の遅延無く同時に変化する。一つの実施形態では、入力信号ＣＫ３Ｂは、短い遅延の後に入力信号ＣＫ３に追従する。
【００４３】
時刻ｔ４では、ＣＭＯＳスイッチ３００はターンオフされる。特に、入力ゲート電圧信号ＣＫ１、ＣＫ１Ｂ、ＣＫ３及びＣＫ３Ｂは、時刻ｔ１の元のオフ状態に戻る。この状態では、トランジスタＭ５はオフであり、トランジスタＭ６はオンである。従って、トランジスタＭ１のボディは、アースに戻るように結合される。好ましくは、トランジスタＭ１及びＭ２は、トランジスタＭ５及びＭ６の遷移の後にターンオフする。
【００４４】
本発明の他の実施形態によれば、ボディグラッビングスイッチ回路は、ＣＭＯＳスイッチにおけるＮＭＯＳ及びＰＭＯＳトランジスタの各々のボディにも接続される。図４Ａは、本発明の一実施形態に係る、ＮＭＯＳ及びＰＭＯＳトランジスタのボディを結合する一対のボディグラッビング回路を備えたＣＭＯＳスイッチ４００を示す。図２ＡのＣＭＯＳスイッチ２００及び図３ＡのＣＭＯＳスイッチ３００と同様に、ＣＭＯＳスイッチ４００は、ＮＭＯＳトランジスタＭ１及びＰＭＯＳトランジスタＭ２を備えている。トランジスタＭ１及びＭ２は、コモンソースノード４０２及びコモンドレインノード４０４において接続されている。入力電圧信号Ｖ_inは、入力ノードであるコモンソースノード４０２において提供される。ＣＭＯＳスイッチ４００は、出力ノードであるコモンドレインノード４０４において出力電圧信号Ｖ_outを出力する。
【００４５】
ＰＭＯＳトランジスタＭ２のゲートは、入力電圧信号ＣＫ１Ｂを受信する。トランジスタＭ２のボディは、ＰＭＯＳトランジスタＭ３及びＭ４を備える第１のボディグラッビング回路を介して、供給電圧レールＶ_dd又はノード４０２に接続されている。ＮＭＯＳトランジスタＭ１のゲートは入力電圧信号ＣＫ１を受信する。トランジスタＭ１のボディは、一対のＮＭＯＳトランジスタＭ５及びＭ６を備える第２のボディグラッビング回路を介して、地電位又はノード４０２に接続されている。
【００４６】
図４Ａにおける第１のボディグラッビング回路は、一対のＰＭＯＳトランジスタＭ３及びＭ４を備えている。トランジスタＭ４は、トランジスタＭ２のボディと供給電圧レールＶ_ddの間に接続されている。より詳細には、トランジスタＭ４のドレインはノード４０６においてトランジスタＭ２のボディに接続され、ソースは供給電圧レールＶ_ddに接続されている。トランジスタＭ４のボディ及びソースは互いに且つ供給電圧レールＶ_ddに接続されている。トランジスタＭ４は、ゲートにおいて入力信号ＣＫ２を受信する。
【００４７】
ボディグラッビング回路の他のトランジスタＭ３は、ノード４０６におけるトランジスタＭ２のボディと入力ノード４０２の間に接続されている。より詳細には、トランジスタＭ３のソース及びボディは、ノード４０６においてトランジスタＭ２のボディに接続され、トランジスタＭ３のドレインは、入力ノード４０２に接続されている。トランジスタＭ３は、ゲートにおいて入力電圧信号ＣＫ２Ｂを受信する。
【００４８】
図４Ａにおける第２のボディグラッビング回路は、一対のＮＭＯＳトランジスタＭ５及びＭ６を備えている。トランジスタＭ６は、トランジスタＭ１のボディとアースレールの間に接続されている。すなわち、トランジスタＭ６のドレインはノード４０８においてトランジスタＭ１のボディに接続され、トランジスタＭ６のソースはアースに接続されている。トランジスタＭ６のボディ及びソースは互いに且つアースに接続されている。トランジスタＭ６は、ゲートにおいて入力信号ＣＫ３を受信する。
【００４９】
ボディグラッビング回路の他のトランジスタＭ５は、ノード４０８におけるトランジスタＭ１のボディと入力ノード４０２の間に接続されている。より詳細には、トランジスタＭ５のソース及びボディは、ノード４０８においてトランジスタＭ１のボディに接続され、トランジスタＭ５のドレインは、入力ノード４０２に接続されている。トランジスタＭ５は、ゲートにおいて入力電圧信号ＣＫ３Ｂを受信する。
【００５０】
図４Ｂは、ＣＭＯＳスイッチ４００の作動状態におけるタイムチャート４５０を示す。トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５及びＭ６は、それぞれ入力ゲート電圧ＣＫ１、ＣＫ１Ｂ、ＣＫ２Ｂ、ＣＫ２、ＣＫ３Ｂ及びＣＫ３に応答して作動する。タイムチャート４５０は、図２Ｂ及び３Ｂに関して上述したタイムチャートの組み合わせである。従って、ＣＭＯＳスイッチ４００は、図２ＡのＣＭＯＳスイッチ２００及び図３ＡのＣＭＯＳスイッチ３００と同じように作動する。
【００５１】
しかしながら、タイムチャート４５０は、信号ＣＫ２及びＣＫ３が変化する時刻と、信号ＣＫ２Ｂ及びＣＫ３Ｂが変化する時刻との間に遅延があることを示していることに注意しなければならない。特に、このタイムチャートは、時刻ｔ３とｔ５の間の遅延、及び時刻ｔ６とｔ７の間の遅延を表している。タイムチャートはこれらの遅延を示すが、ＣＭＯＳスイッチ４００はこれらの遅延無しで作動し得ることが認識されなければならない。
【００５２】
好都合なことに、本発明は、ＣＭＯＳスイッチがターンオンされようとしているときに、ボディをトランジスタのソース及び／又はドレインに結合することにより、トランジスタにおけるボディ効果を除去する。このソース及び／又はドレインへのボディの結合又はグラッビングは、供給電圧が低いときでさえ、スイッチの導通を可能にすることにより、トランジスタを容易にターンオンさせる。さらに、本発明のボディグラッビング回路は、供給電圧の全範囲に対して、クロックブースター又はチャージポンプを必要とすることなくチャンネル導通を提供する。さらに、ボディグラッビング回路は、高いゲートのオーバドライブ電圧を必要としないので、現代のサブミクロンオーダーのシリコンプロセスにおける故障の危険性を低減する。
【００５３】
好ましい幾つかの実施形態について本発明を説明したが、本発明の範囲内にある変更、入れ替え及び均等物が存在する。本発明の方法及び装置の両方を実施する代替手段があることにも注意しなければならない。従って、添付した請求の範囲は、本発明の真の思想及び範囲内にあるこのような変更、入れ替え及び均等物の全てを含むように解釈されることを意図している。
【図面の簡単な説明】
【図１】図１は、従来技術に関するものであり、ＩＣチップに使用され得る従来のＣＭＯＳスイッチを示す。
【図２Ａ】図２Ａは、本発明の一実施形態に係る、ＰＭＯＳトランジスタのボディを結合するボディグラッビング回路を備えたＣＭＯＳスイッチを示す。
【図２Ｂ】図２Ｂは、図２ＡのＣＭＯＳスイッチの作動状態におけるタイムチャートを示す。
【図３Ａ】図３Ａは、本発明の一実施形態に係る、ＮＭＯＳトランジスタのボディを結合するボディグラッビング回路を備えたＣＭＯＳスイッチ３００を示す。
【図３Ｂ】図３Ｂは、図３ＡのＣＭＯＳスイッチの作動状態におけるタイムチャートを示す。
【図４Ａ】図４Ａは、ＣＭＯＳスイッチにおける両トランジスタのボディを結合するボディグラッビング回路を備えたＣＭＯＳスイッチを示す。
【図４Ｂ】図４Ｂは、図４ＡのＣＭＯＳスイッチの作動状態におけるタイムチャートを示す。

Claims

スイッチと、第１のボディグラッビング回路とを備えたスイッチ回路であって、前記スイッチは、第１のトランジスタ及び第２のトランジスタを備え、第１のトランジスタは、ボディを有し、コモンソース及びコモンドレインを形成するべく第２のトランジスタと並列に接続されており、コモンソースは、入力ノードを定め、コモンドレインは、出力ノードを定め、前記第１のボディグラッビング回路は、第１のトランジスタのボディに接続され、第１のボディ効果が第１のトランジスタ内で除去されるように、第１及び第２のトランジスタがターンオン電圧信号を受信する際に、第１のトランジスタのボディを入力ノードに接続するように配置され、
前記第１のボディグラッビング回路は、更に、第１のトランジスタのボディと第１の電圧レベルの間に接続された第３のトランジスタと、第１のトランジスタのボディと入力ノードの間に接続された第４のトランジスタとを備え、前記第３のトランジスタは、第１のトランジスタがターンオフ電圧信号を受信する際に、第１のトランジスタのボディを第１の電圧レベルに接続するように配置され、前記第４のトランジスタは、第１のトランジスタがターンオン電圧信号を受信する際に、第１のトランジスタのボディを入力ノードに接続するように配置され、
前記第３のトランジスタは、前記第１及び第２のトランジスタがターンオン電圧信号を受信した後、ターンオフ電圧信号に応答してターンオフし、
前記第３のトランジスタがターンオフ電圧信号に応答してターンオフする際に、前記第４のトランジスタは、ターンオンして、前記第１のトランジスタのボディを入力ノードに接続することを特徴とすることを特徴とするスイッチ回路。
前記第２のトランジスタは、ボディを有し、前記スイッチ回路は、更に、第２のトランジスタのボディに接続された第２のボディグラッビング回路を備え、前記第２のボディグラッビング回路は、第２のボディ効果が第２のトランジスタ内で欠けるように、第１及び第２のトランジスタがターンオン電圧信号を受信する際に、第２のトランジスタのボディを入力ノードに接続するように配置されていることを特徴とする請求項１に記載のスイッチ回路。
前記第２のボディグラッビング回路は、更に、第２のトランジスタのボディの間に接続された第５のトランジスタと、第２のトランジスタのボディと入力ノードの間に接続された第６のトランジスタとを備え、前記第５のトランジスタは、第２のトランジスタがターンオフ電圧信号を受信する際に、第２のトランジスタのボディを第２の電圧レベルに接続するように配置され、前記第６のトランジスタは、第２のトランジスタがターンオン電圧信号を受信する際に、第２のトランジスタのボディを入力ノードに接続するように配置されていることを特徴とする請求項２に記載のスイッチ回路。
前記スイッチ回路は、ＣＭＯＳスイッチ回路であることを特徴とする請求項１に記載のスイッチ回路。
前記第１及び第２のトランジスタは、ＭＯＳトランジスタであることを特徴とする請求項１に記載のスイッチ回路。
前記第１のトランジスタは、ｎチャンネルＭＯＳトランジスタであり、前記第２のトランジスタは、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項１に記載のスイッチ回路。
前記第１のトランジスタは、ｐチャンネルＭＯＳトランジスタであり、前記第２のトランジスタは、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１に記載のスイッチ回路。
前記第３及び第４のトランジスタは、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項１に記載のスイッチ回路。
前記第１のトランジスタは、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項８に記載のスイッチ回路。
前記第３及び第４のトランジスタは、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１に記載のスイッチ回路。
前記第１のトランジスタは、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１０に記載のスイッチ回路。
前記ターンオン信号は、更に、第１のターンオン信号及び第２のターンオン信号を備え、前記第１のトランジスタは、第１のターンオン信号を受信し、前記第２のトランジスタは、第２のターンオン信号を同時に受信することを特徴とする請求項１に記載のスイッチ回路。
前記第４のトランジスタは、前記第３のトランジスタがターンオフした後にターンオンすることを特徴とする請求項１に記載のスイッチ回路。
前記第１、第２、第３及び第４のトランジスタは、同時に状態を変化させることを特徴とする請求項１３に記載のスイッチ回路。
前記第３及び第４のトランジスタは、同時に状態を変化させることを特徴とする請求項１３に記載のスイッチ回路。
前記スイッチ回路は、スイッチキャパシタ回路で使用されることを特徴とする請求項１に記載のスイッチ回路。
前記スイッチ回路は、低電圧スイッチ回路であることを特徴とする請求項１に記載のスイッチ回路。
入力信号を出力ノードに伝達する第１及び第２のスイッチング手段であって、第１のスイッチング手段がボディを有し、第１のスイッチング手段が入力ノードにおいて入力信号を受信し、第１及び第２のスイッチング手段が入力ノード及び出力ノードで接続されている前記第１及び第２のスイッチング手段と、第１のスイッチング手段における第１のボディ効果が除去されるように、第１及び第２のスイッチング手段がターンオン電圧信号を受信する際に、第１のスイッチング手段のボディを入力ノードに接続する第１のボディ接続手段とを備え、
前記第１のボディ接続手段は、更に、前記第１のスイッチング手段がターンオフ電圧信号を受信する際に、第１のスイッチング手段のボディを第１の電圧レベルに接続する第３のスイッチング手段と、前記第１のスイッチング手段がターンオン電圧信号を受信する際に、第１のスイッチング手段のボディを入力ノードに接続する第４のスイッチング手段とを備え、
前記第３のスイッチング手段は、前記第１及び第２のスイッチング手段がターンオン信号を受信した後、ターンオフ電圧信号に応答してターンオフし、
前記第３のスイッチング手段がターンオフ電圧信号に応答してターンオフする際に、前記第４のスイッチング手段は、ターンオンして、前記第１のスイッチング手段のボディを入力ノードに接続することを特徴とするスイッチ回路。
前記第２のスイッチング手段は、ボディを有し、前記スイッチ回路は、更に、第２のスイッチング手段のボディに接続された第２のボディ接続手段を備え、前記第２のボディ接続手段は、第２のスイッチング手段における第２のボディ効果が実質的に除去されるように、前記第１及び第２のスイッチング手段がターンオン電圧信号を受信する際に、第２のスイッチング手段のボディを入力ノードに接続することを特徴とする請求項１８に記載のスイッチ回路。
前記第２のボディ接続手段は、更に、前記第２のスイッチング手段のボディに接続され、第２のスイッチング手段がターンオフ電圧信号を受信する際に、第２のスイッチング手段のボディを第２の電圧レベルに接続するように配置された第５のスイッチング手段と、第２のスイッチング手段のボディと入力ノードの間に接続された第６のスイッチング手段とを備え、前記第６のスイッチング手段は、第２のスイッチング手段がターンオン電圧信号を受信する際に、第２のスイッチング手段のボディを入力ノードに接続するように配置されていることを特徴とする請求項１９に記載のスイッチ回路。
前記スイッチ回路は、ＣＭＯＳスイッチ回路であることを特徴とする請求項１８に記載のスイッチ回路。
前記第１及び第２のスイッチング手段は、ＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記第１のスイッチング手段は、ｎチャンネルＭＯＳトランジスタであり、前記第２のスイッチング手段は、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記第１のスイッチング手段は、ｐチャンネルＭＯＳトランジスタであり、前記第２のスイッチング手段は、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記第３及び第４のスイッチング手段は、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記第１のスイッチング手段は、ｐチャンネルＭＯＳトランジスタであることを特徴とする請求項２５に記載のスイッチ回路。
前記第３及び第４のスイッチング手段は、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記第１のスイッチング手段は、ｎチャンネルＭＯＳトランジスタであることを特徴とする請求項１８に記載のスイッチ回路。
前記ターンオン信号は、更に、第１のターンオン信号及び第２のターンオン信号を備え、前記第１のスイッチング手段は、第１のターンオン電圧信号を受信し、前記第２のスイッチング手段は、第２のターンオンを同時に受信することを特徴とする請求項１８に記載のスイッチ回路。
前記第４のスイッチング手段は、前記第３のスイッチング手段がターンオンした後にターンオンすることを特徴とする請求項２９に記載のスイッチ回路。
前記第１、第２、第３及び第４のスイッチング手段は、同時に状態を変化させることを特徴とする請求項３０に記載のスイッチ回路。
前記第３及び第４のスイッチング手段は、同時に状態を変化させることを特徴とする請求項３０に記載のスイッチ回路。
前記スイッチ回路は、スイッチキャパシタ回路で使用されることを特徴とする請求項１８に記載のスイッチ回路。
ボディ、ソース、ドレイン及びゲートを有する第１のトランジスタにおけるボディ効果を除去する方法であって、
ソースにおいて入力信号を受信し、
第１のトランジスタに第１の電圧を印加し、
第１のトランジスタがターンオフ電圧信号を受信するとき、第１のトランジスタのボディを第１の電圧レベルに接続するために配置した第２のトランジスタを用いて、第１のトランジスタのボディを第１の電圧レベルに接続し、
第１のトランジスタがターンオン電圧信号を受信した後、第２のトランジスタが、ターンオフ電圧信号に応答してターンオフするとき、第１のトランジスタのボディにおける電圧が、第１のトランジスタのソースと同じ電圧となるように、第１のトランジスタのボディとソースとの間に接続される第３のトランジスタを用いて、第１のトランジスタのボディをソースに接続し、
第１のトランジスタのドレインにおける出力電圧を取得することを特徴とする方法。
前記第１のトランジスタは、ＣＭＯＳスイッチ回路で使用されることを特徴とする請求項３４に記載の方法。
前記第１のトランジスタは、ＣＭＯＳトランジスタであることを特徴とする請求項３４に記載の方法。
前記ＣＭＯＳスイッチ回路は、コモンソースノード及びコモンドレインノードを形成するべく、第１のトランジスタと並列に接続された第４のトランジスタを備え、前記コモンソースノードは、入力ノードを定め、前記コモンドレインノードは、出力ノードを定めることを特徴とする請求項３４に記載の方法。