JP3277056B2 - 信号増幅回路及びこれを用いた画像表示装置 - Google Patents

信号増幅回路及びこれを用いた画像表示装置

Info

Publication number
JP3277056B2
JP3277056B2 JP30951793A JP30951793A JP3277056B2 JP 3277056 B2 JP3277056 B2 JP 3277056B2 JP 30951793 A JP30951793 A JP 30951793A JP 30951793 A JP30951793 A JP 30951793A JP 3277056 B2 JP3277056 B2 JP 3277056B2
Authority
JP
Japan
Prior art keywords
signal
voltage
switching element
capacitor
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30951793A
Other languages
English (en)
Other versions
JPH07162788A (ja
Inventor
靖 久保田
憲一 加藤
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30951793A priority Critical patent/JP3277056B2/ja
Priority to TW083102639A priority patent/TW243522B/zh
Priority to EP94302380A priority patent/EP0657863B1/en
Priority to DE69432947T priority patent/DE69432947T2/de
Priority to KR1019940033650A priority patent/KR100187342B1/ko
Publication of JPH07162788A publication Critical patent/JPH07162788A/ja
Priority to US08/554,286 priority patent/US5734366A/en
Priority to US09/004,327 priority patent/US6054976A/en
Application granted granted Critical
Publication of JP3277056B2 publication Critical patent/JP3277056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/68—Circuit details for cathode-ray display tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、信号増幅回路および、
この信号増幅回路を用いた、液晶ディスプレイ等の画像
表示装置に関するものである。
【０００２】
【従来の技術】バッファ・アンプは、入力インピーダン
スが高く、出力インピーダンスが低いという特性と、電
圧利得がほぼ１であるという特性とを有している。この
ため、バッファ・アンプは極めて広い分野で利用されて
いる。
【０００３】以下、アクティブ・マトリクス駆動方式の
画像表示装置を例に挙げ、そこで用いられているバッフ
ァ・アンプについて説明する。
【０００４】アクティブ・マトリクス駆動方式の画像表
示装置は、図１２に示すように、駆動回路１０１・１０
２と、表示部１０３とからなっている。
【０００５】表示部１０３は、マトリクス状に配列した
表示セルＣijからなっている。駆動回路１０１は、映像
信号をサンプリングし、サンプリングにより得られた電
圧をデータとしてデータ信号線Ｓj に送る。駆動回路１
０２は、走査信号線Ｇi を順次選択し、データ信号線Ｓ
j 上のデータを表示セルＣijに送る。
【０００６】液晶ディスプレイの場合、各表示セルＣij
は、図１３に示すように、液晶素子１０４と、液晶素子
１０４を駆動するＦＥＴ（電界効果トランジスター）１
０５とで構成されており、必要に応じて、コンデンサー
１０６が追加される。
【０００７】ＦＥＴ１０５のゲートは走査信号線Ｇi に
接続されており、ＦＥＴ１０５のドレイン、ソースは、
それぞれ、データ信号線Ｓj 、液晶素子１０４の電極に
接続されている。液晶素子１０４のもう一方の電極はす
べての表示セルＣijに共通な共通線に接続されている。
これにより、液晶素子１０４の液晶の透過率または反射
率がデータに応じて変調され、表示が行われる。
【０００８】駆動回路１０１には、ディジタル・データ
をデータ信号線Ｓj に出力するディジタル・ドライバー
と、アナログ・データをデータ信号線Ｓj に出力するア
ナログ・ドライバーとがある。
【０００９】ディジタル・ドライバーの一例として、３
ビット入力のディジタル・ドライバー、すなわち、８階
調（＝２3 ）の表示を行うためのディジタル・ドライバ
ーの構成を図１４に示す。
【００１０】このディジタル・ドライバーは、シフト・
レジスター１０７と、ラッチ１０８…と、スイッチング
回路１０９…と、ディジタル・バッファ１１０…とで構
成されている。
【００１１】ディジタル・バッファ１１０は、図１５に
示すように、スイッチング回路１０９…からの信号を復
号するためのデコーダー１１１と、デコーダー１１１の
出力にしたがって８階調の表示を行うための電圧値Ｖ１
〜Ｖ８を選択するスイッチング回路１１２…とで構成さ
れている。
【００１２】このように、ディジタル・ドライバーで
は、階調数と同数の電圧レベルとスイッチング回路１１
２…とが必要になる。したがって、多階調の表示を行う
場合、回路規模が大きくなる。このため、多階調の表示
には、次に述べるアナログ・ドライバーの方が適してい
る。
【００１３】アナログ・ドライバーの駆動方式には、点
順次駆動方式と線順次駆動方式とがある。
【００１４】点順次駆動方式のアナログ・ドライバー
は、図１６に示すように、シフト・レジスター１０７
と、ラッチ１０８…と、スイッチング回路１１２…とで
構成されており、シフト・レジスター１０７の各段から
のパルスに同期させて、スイッチング回路１１２…を開
閉することにより、データをデータ信号線Ｓj に出力し
ている。
【００１５】したがって、データをデータ信号線Ｓj に
出力するために使用できる時間は、Ｈ１／Ｎとなる。こ
こで、Ｈ１は有効水平走査期間（水平走査期間の約８０
％）であり、Ｎは横方向の画素数、すなわち、表示セル
Ｃi1〜ＣiNの数である。このため、大画面の表示を行う
場合、データをデータ信号線Ｓj に出力するための時間
が短くなる。
【００１６】線順次駆動方式のアナログ・ドライバー
は、図１７に示すように、シフト・レジスター１０７
と、ラッチ１０８…と、スイッチング回路１１３…と、
コンデンサー１１６…と、スイッチング回路１１４…
と、コンデンサー１１７…と、前述した特性を有するバ
ッファ・アンプ１１５…とで構成されている。
【００１７】バッファ・アンプ１１５には、例えば、図
１８ないし図２０に示すように、各種の回路を使用する
ことができる。
【００１８】この方式では、スイッチング回路１１３か
らのデータを一旦、小容量のサンプリング用のコンデン
サー１１６に保持し、次の水平走査期間に、転送信号に
よって、スイッチング回路１１４…をオンにしている。
これにより、前の水平走査期間のすべてのデータが、同
時にホールド用のコンデンサー１１７…およびバッファ
・アンプ１１５…に送られ、データ信号線Ｓj に出力さ
れる。このため、データをデータ信号線Ｓj に出力する
ために使用できる時間を充分に確保することができる。
【００１９】上記のアクティブ・マトリクス駆動方式の
液晶表示装置では、表示セルＣijのＦＥＴ１０５（図１
３）は、透明基板上に形成した非晶質シリコン薄膜を用
いて作製されており、駆動回路１０１・１０２は外付け
ＩＣ（集積回路）として作製されている。また、最近で
は、多結晶シリコン薄膜上に駆動回路１０１・１０２
と、表示部１０３とを、モノリシックに形成する技術が
報告されている。
【００２０】
【発明が解決しようとする課題】しかしながら、多結晶
シリコン薄膜からなるトランジスターでは、結晶の粒径
とトランジスターのチャンネル長とが同オーダーである
ため、閾値電圧、相互コンダクタンス、サブスレショー
ルド係数等の特性がトランジスター毎に異なっている。
このため、多結晶シリコン薄膜からなるトランジスター
でバッファ・アンプ１１５（図１８〜図２０）を作製し
た場合、バッファ・アンプ１１５にオフセット電圧が生
じるという問題点を有している。ここで、オフセット電
圧とは、バッファ・アンプ１１５の入力電圧と出力電圧
との電圧差である。
【００２１】オフセット電圧はバッファ・アンプ１１５
毎に異なる。しかも、オフセット電圧の相違は１Ｖ以上
に達することがある。駆動電圧（ダイナミック・レン
ジ）が５Ｖの液晶ディスプレイの場合、バッファ・アン
プ１１５毎に１Ｖ以上のオフセット電圧の相違がある
と、４階調以上の多階調の表示は不可能になる。
【００２２】そこで、特開平４−１４２５９１号公報に
開示された液晶表示装置では、オフセット電圧を相殺す
る電圧を補正データとして予めメモリーに記憶させてお
き、補正データと映像信号とを加算した信号を駆動回路
１０１に入力することにより、オフセット電圧を相殺さ
せている。
【００２３】しかしながら、この方法では、メモリーが
必要であるため、コスト・アップになるという新たな問
題点と、オフセット電圧をバッファ・アンプ１１５毎に
予め測定して、メモリーに記憶させるため、手間がかか
るという新たな問題点とを招来する。
【００２４】また、半導体のフェルミ・レベルやキャリ
ア移動度は温度依存性が高いため、液晶表示装置の動作
環境温度によって、オフセット電圧を相殺できないこと
がある。さらに、多結晶シリコン薄膜からなるトランジ
スターを使用した場合、結晶粒界およびゲート絶縁膜−
多結晶シリコン界面に多数の局在準位が存在することお
よび、多結晶シリコン薄膜が浮遊電位状態にあることに
より、上記特性が大きく経時変化するため、長期にわた
って、オフセット電圧を相殺することが困難である。
【００２５】以上のように、バッファ・アンプ１１５に
はオフセット電圧が存在するという問題点を有してお
り、特に、多結晶シリコン薄膜からなるトランジスター
でバッファ・アンプ１１５を作製した場合、オフセット
電圧が大きくなるという問題点を有している。
【００２６】また、オフセット電圧を有するバッファ・
アンプ１１５…を液晶ディスプレイ等の画像表示装置に
用いた場合、バッファ・アンプ１１５毎にオフセット電
圧が異なるため、高品質の画像表示が不可能になるとい
う問題点を有している。
【００２７】
【課題を解決するための手段】請求項１の発明に係る信
号増幅回路は、上記の課題を解決するために、バッファ
・アンプと、バッファ・アンプに基準電圧を入力したと
きのバッファ・アンプの出力電圧と基準電圧との差をオ
フセット電圧として検出し、入力信号の電圧からオフセ
ット電圧を減算した電圧をバッファ・アンプに入力する
ことによりオフセット電圧を相殺する補正手段とが備え
られた信号増幅回路であって、当該補正手段には、上記
入力信号を入力する前に、当該入力信号がスイッチ手段
を通して入力される一方の電極を、上記基準電圧でリセ
ットする、上記スイッチ手段とは異なるリセット手段が
設けられていることを特徴としている。
【００２８】請求項２の発明に係る信号増幅回路は、上
記の課題を解決するために、バッファ・アンプと、第１
の期間中に、第１の電極に基準電圧でリセットした後で
印加された入力信号の電圧と、第２の電極に印加され、
上記バッファ・アンプに基準電圧を入力したときのバッ
ファ・アンプの出力電圧との電圧差を保持すると共に、
第２の期間中に、上記第２の電極に基準電圧を印加する
ことで、上記入力信号の電圧から、上記出力電圧と基準
電圧との差としてのオフセット電圧だけ、上記第１の電
極の電圧をシフトさせ、当該第１の電極の電圧を上記バ
ッファ・アンプに入力することによりオフセット電圧を
相殺する補正手段とが備えられていることを特徴として
いる。
【００２９】請求項３の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項１または２の信号増
幅回路であって、入力信号はクロックに同期して入力さ
れ、補正手段によるオフセット電圧の相殺がクロック毎
に行われることを特徴としている。
【００３０】請求項４の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項３の信号増幅回路で
あって、補正手段は、第１のコンデンサーと第１ないし
第５のスイッチング素子からなり、バッファ・アンプの
入力端子は、第１のスイッチング素子を介して基準電圧
の入力端子に接続されていると共に、第２のスイッチン
グ素子を介して第１のコンデンサーの一方の電極に接続
されており、第１のコンデンサーの一方の電極は第３の
スイッチング素子を介して入力信号の入力端子に接続さ
れており、第１のコンデンサーの他方の電極は第４のス
イッチング素子を介してバッファ・アンプの出力端子に
接続されていると共に、第５のスイッチング素子を介し
て基準電圧の入力端子に接続されていることを特徴とし
ている。
【００３１】請求項５の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項３の信号増幅回路で
あって、補正手段は、第１および第２のコンデンサーと
第２ないし第７のスイッチング素子からなり、バッファ
・アンプの入力端子は、第２のスイッチング素子を介し
て第１のコンデンサーの一方の電極に接続されていると
共に、第７のスイッチング素子と第２のコンデンサーと
を介して定電圧端子に接続されており、第１のコンデン
サーの一方の電極は第３のスイッチング素子を介して入
力信号の入力端子に接続されていると共に、第６のスイ
ッチング素子を介して基準電圧の入力端子に接続されて
おり、第１のコンデンサーの他方の電極は第４のスイッ
チング素子を介してバッファ・アンプの出力端子に接続
されていると共に、第５のスイッチング素子を介して基
準電圧の入力端子に接続されていることを特徴としてい
る。
【００３２】請求項６の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項３の信号増幅回路で
あって、補正手段は、第１および第３のコンデンサーと
第１および第３ないし第５のスイッチング素子からな
り、バッファ・アンプの入力端子は、第１のスイッチン
グ素子を介して基準電圧の入力端子に接続されていると
共に、第１のコンデンサーの一方の電極に接続されてお
り、第１のコンデンサーの一方の電極は、第３のスイッ
チング素子を介して入力信号の入力端子に接続されてお
り、第１のコンデンサーの他方の電極は、第４のスイッ
チング素子を介してバッファ・アンプの出力端子に接続
されていると共に、第５のスイッチング素子を介して基
準電圧の入力端子に接続されており、さらに第１のコン
デンサーの他方の電極は、第３のコンデンサーを介して
定電圧端子に接続されていることを特徴としている。
【００３３】請求項７の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項１〜６のいずれかの
信号増幅回路であって、バッファ・アンプの出力に基準
電圧を印加する第８のスイッチング素子が設けられてい
ることを特徴としている。
【００３４】請求項８の発明に係る信号増幅回路は、上
記の課題を解決するために、請求項１〜６のいずれかの
信号増幅回路であって、バッファ・アンプと外部の負荷
とを切り離す第９のスイッチング素子が設けられている
ことを特徴としている。
【００３５】
【００３６】
【００３７】
【００３８】請求項９の発明に係る画像表示装置は、上
記の課題を解決するために、マトリクス状に配列した表
示セルからなる表示部と、映像信号をサンプリングし、
サンプリングにより得られた電圧をデータとしてデータ
信号線に送る第１の駆動回路と、走査信号線を順次選択
し、データ信号線上のデータを表示セルに送る第２の駆
動回路とが備えられており、第１の駆動回路は、シフト
レジスターと、横方向の表示セルの数に等しいスイッチ
ング回路と、スイッチング回路と同数のサンプリング用
のコンデンサーと、コンデンサーと同数の信号増幅回路
とからなり、シフト・レジスターは、クロック信号に同
期して、スイッチング回路に順次信号を送り、各スイッ
チング回路は、それぞれ、シフト・レジスターからの信
号によりオンになり、その時の映像信号のレベルがデー
タとしてコンデンサーにサンプリングされ、横方向の表
示セルの数と同数のデータがコンデンサーに保持される
と、信号増幅回路はコンデンサーからデータを一斉に取
り込み、データ信号線に出力することにより、映像信号
を表示部に表示する画像表示装置であって、上記の信号
増幅回路は、請求項１乃至８の何れかに記載の信号増幅
回路であることを特徴としている。
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【作用】請求項１の構成によれば、バッファ・アンプに
基準電圧を入力したときのバッファ・アンプの出力電圧
と基準電圧との差をオフセット電圧として検出し、入力
信号の電圧からオフセット電圧を減算した電圧をバッフ
ァ・アンプに入力する補正手段を備え、当該補正手段に
リセット手段が設けられたので、上記入力信号を入力す
る前に、当該入力信号がスイッチ手段を通して入力され
る端子を、上記基準電圧でリセットできると共に、オフ
セット電圧を相殺することができる。これにより、バッ
ファ・アンプにオフセット電圧があっても、入力信号の
電圧と同一レベルの電圧が出力されるという理想的なバ
ッファ特性を有する信号増幅回路を実現できる。
【００４５】請求項２の構成によれば、第１の期間中
に、第１の端子に印加された入力信号の電圧と、第２の
端子に印加され、上記バッファ・アンプに基準電圧を入
力したときのバッファ・アンプの出力電圧との電圧差を
保持すると共に、第２の期間中に、上記第２の端子に基
準電圧を印加することで、上記入力信号の電圧から、上
記出力電圧と基準電圧との差としてのオフセット電圧だ
け、上記第１の端子の電圧をシフトさせ、当該第１の端
子の電圧を上記バッファ・アンプに入力する補正手段を
備えたので、オフセット電圧を相殺することができる。
これにより、バッファ・アンプにオフセット電圧があっ
ても、入力信号の電圧と同一レベルの電圧が出力される
という理想的なバッファ特性を有する信号増幅回路を実
現できる。
【００４６】請求項３の構成によれば、補正手段による
オフセット電圧の相殺がクロック毎に行われるので、請
求項１または２の作用に加え、信号増幅回路の動作環境
の変化（例えば、温度変化）、あるいは信号増幅回路の
諸特性の経時変化によりオフセット電圧が変動しても、
常に、オフセット電圧を相殺することができる。
【００４７】請求項４〜６の構成によれば、請求項３の
作用に加え、少ない部品で信号増幅回路を実現できる。
【００４８】請求項７の構成によれば、バッファ・アン
プの出力に基準電圧を印加する第８のスイッチング素子
を設けたので、請求項１〜６のいずれかの作用に加え、
バッファ・アンプの負荷を軽減できる。このため、オフ
セット電圧の補正に要する時間を短くできる。
【００４９】請求項８の構成によれば、バッファ・アン
プと外部の負荷とを切り離す第９のスイッチング素子を
設けたので、請求項１〜６のいずれかの作用に加え、バ
ッファ・アンプの負荷を軽減できる。このため、オフセ
ット電圧の補正に要する時間を短くできる。
【００５０】
【００５１】
【００５２】
【００５３】請求項９の構成によれば、信号増幅回路
に、請求項１乃至８の何れかに記載の信号増幅回路を用
いたのでサンプリング用のコンデンサーに保持された電
圧と同一レベルの電圧をデータ信号線に送ることができ
る。これにより、高品質の画像表示が可能になる。
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【実施例】本発明の一実施例について図１ないし図１
１、および図２１に基づいて説明すれば、以下の通りで
ある。
【００６０】本発明に係る信号増幅回路は、図１に示す
ように、バッファ・アンプ１と、バッファ・アンプ１の
オフセット電圧ΔＶを相殺する補正手段２とを備えてい
る。
【００６１】補正手段２は、バッファ・アンプ１に基準
電圧Ｖ0 を入力し、このときのバッファ・アンプ１の出
力電圧（Ｖ0 ＋ΔＶ）と、基準電圧Ｖ0 との差をオフセ
ット電圧ΔＶとして検出するようになっており、入力信
号の電圧Ｖからオフセット電圧ΔＶを減算した電圧（Ｖ
−ΔＶ）をバッファ・アンプ１に入力するようになって
いる。
【００６２】バッファ・アンプ１に電圧（Ｖ−ΔＶ）が
入力されると、電圧（Ｖ−ΔＶ＋ΔＶ）が出力される。
つまり、オフセット電圧ΔＶが相殺され、電圧Ｖが出力
される。このように、本発明に係る信号増幅回路によれ
ば、バッファ・アンプ１にオフセット電圧ΔＶがあって
も、入力信号の電圧Ｖと同一レベルの電圧Ｖが出力され
るという理想的なバッファ特性が得られる。
【００６３】このため、単結晶半導体からなるトランジ
スターでバッファ・アンプ１を作製しても、多結晶半導
体やアモルファス半導体からなるトランジスターでバッ
ファ・アンプ１を作製しても、理想的なバッファ特性を
有する信号増幅回路を実現できる。
【００６４】上記補正手段２によるオフセット電圧ΔＶ
の検出は、信号増幅回路の動作開始時に行っても良い
が、入力信号がクロックに同期して入力される場合に
は、クロック毎に行う方が好ましい。
【００６５】オフセット電圧ΔＶをクロック毎に補正す
ると、信号増幅回路の動作環境の変化（例えば、温度変
化）、あるいは信号増幅回路の諸特性の経時変化により
オフセット電圧ΔＶが変動しても、常に、オフセット電
圧ΔＶを相殺することができる。
【００６６】上記の信号増幅回路の第１の具体例を図２
に示す。
【００６７】この信号増幅回路は、バッファ・アンプ１
と補正手段２とからなっており、補正手段２は、コンデ
ンサー３（第１のコンデンサー）とスイッチング素子４
〜８（第１〜第５のスイッチング素子）とからなってい
る。
【００６８】バッファ・アンプ１の入力端子１ａは、ス
イッチング素子（リセット手段）４を介して基準電圧Ｖ
0 の入力端子９に接続されていると共に、スイッチング
素子５を介してコンデンサー（補正手段）３の一方の電
極（第１の端子）３ａに接続されている。電極３ａは、
スイッチング素子（スイッチ手段）６を介して、本信号
増幅回路の入力端子１０に接続されている。コンデンサ
ー３の他方の電極（第２の端子）３ｂは、スイッチング
素子７を介してバッファ・アンプ１の出力端子１ｂに接
続されていると共に、スイッチング素子８を介して基準
電圧Ｖ0 の入力端子９に接続されている。
【００６９】なお、信号レベルの安定化のために、バッ
ファ・アンプ１の入力端子１ａに小容量のコンデンサー
を付加しても良い。これは、バッファ・アンプ１とスイ
ッチング素子４および５の寄生容量や配線容量だけでは
信号レベルを安定化することが不充分な場合に有効であ
る。
【００７０】以下、入力信号のレベルが所定範囲である
限り、バッファ・アンプ１は、常に一定のオフセット電
圧ΔＶを発生すると仮定する。
【００７１】スイッチング素子４〜８は、それぞれ、制
御手段（図示されていない）からの制御信号４ａ〜８ａ
により、図３のタイミング・チャートにしたがって制御
される。
【００７２】なお、図３では、ある制御信号４ａ〜８ａ
の立ち上がりと、別の制御信号４ａ〜８ａの立ち下がり
が同時であるように図示されているが、実際には制御信
号４ａ〜８ａのレベル変化に有限の時間（遷移時間）を
要する。このため、制御信号４ａ〜８ａのリークを防
ぎ、これにより精度の高いオフセット電圧ΔＶの補正を
行うために、制御信号４ａ〜８ａの立ち上がりを遅ら
せ、制御信号４ａ〜８ａの立ち上がりと立ち下がりの重
なりをなくすことが好ましい。また、制御信号４ａ〜８
ａは、スイッチング素子４〜８としてｎチャンネル型Ｍ
ＯＳトランジスターを用いた場合に対応しているが、ス
イッチング素子４〜８としてｐチャンネル型ＭＯＳトラ
ンジスターを用いた場合には、制御信号４ａ〜８ａの位
相を逆にすればよい。上記の点は、後述するタイミング
・チャートでも同様である。
【００７３】時刻ｔ1 では、制御信号４ａ、５ａ、７ａ
がハイレベルであり、制御信号６ａ、８ａがローレベル
であるので、スイッチング素子４、５、７がオンであ
り、スイッチング素子６、８がオフである。
【００７４】このため、基準電圧Ｖ0 が、スイッチング
素子４を通ってバッファ・アンプ１の入力端子１ａに印
加されると共に、スイッチング素子５を通ってコンデン
サー３の電極３ａに印加される。バッファ・アンプ１の
出力電圧（Ｖ0 ＋ΔＶ）は、スイッチング素子７を通っ
てコンデンサー３の電極３ｂに印加される。
【００７５】時刻ｔ2 で、制御信号５ａをローレベルに
し、制御信号６ａをハイレベルにする。これにより、ス
イッチング素子５がオフになり、スイッチング素子６が
オンになる。
【００７６】このため、入力端子１０からの入力信号の
電圧Ｖが、スイッチング素子６を通ってコンデンサー３
の電極３ａに印加される。
【００７７】時刻ｔ3 で、制御信号６ａをローレベルに
する。これにより、スイッチング素子６がオフになる。
【００７８】時刻ｔ4 で、制御信号７ａをローレベルに
し、制御信号８ａをハイレベルにする。これにより、ス
イッチング素子７がオフになり、スイッチング素子８が
オンになる。
【００７９】このため、基準電圧Ｖ0 がスイッチング素
子８を通ってコンデンサー３の電極３ｂに印加される。
その結果、コンデンサー３の電極３ａの電圧は、入力信
号の電圧Ｖから電極３ｂの電圧変化分（すなわち、Ｖ0
−（Ｖ0 ＋ΔＶ）＝−ΔＶ）だけシフトした電圧（Ｖ−
ΔＶ）になる。
【００８０】時刻ｔ5 で、制御信号４ａをローレベルに
し、制御信号５ａをハイレベルにする。これにより、ス
イッチング素子４がオフになり、スイッチング素子５が
オンになる。
【００８１】このため、コンデンサー３の電極３ａの電
圧（Ｖ−ΔＶ）がスイッチング素子５を通ってバッファ
・アンプ１の入力端子１ａに印加される。その結果、オ
フセット電圧ΔＶが相殺され、入力信号の電圧Ｖと同一
レベルの電圧Ｖが出力端子１１から出力される。
【００８２】上記の信号増幅回路において、オフセット
電圧ΔＶの補正に要する時間は、（ｔ5 −ｔ1 ）であ
る。これを短くするには、バッファ・アンプ１の負荷を
小さくすればよい。何故なら、この補正期間において最
も時間を要するのは、基準電圧Ｖ0 に対するバッファ・
アンプ１の出力電圧（Ｖ0 ＋ΔＶ）が安定するまでの時
間であるからである。特に、オフセット電圧ΔＶの補正
前の入力信号のレベルが基準電圧Ｖ0 から大きく異なっ
ていた場合、この時間が長くなる。
【００８３】具体的には、図４に示すように、時刻ｔ1
の直前の期間、バッファ・アンプ１の出力端子１ｂに基
準電圧Ｖ0 を印加するスイッチング素子２１（第８のス
イッチング素子）を設けるようにするか、図５に示すよ
うに、時刻ｔ1 から時刻ｔ5までの期間、バッファ・ア
ンプ１の出力端子１ｂから負荷を切り離すスイッチング
素子２２（第９のスイッチング素子）を設けるようにす
る。
【００８４】なお、バッファ・アンプ１には、従来技術
の説明で示した回路（図１８ないし図２０）を使用する
ことができるが、これに限定されるものではなく、バッ
ファ特性を有する回路であれば、いかなる回路でも使用
することができる。
【００８５】信号増幅回路の第２の具体例を図６に示
す。
【００８６】この信号増幅回路は、前記第１の具体例の
スイッチング素子４を取り去り、スイッチング素子１
４、１５（第６、第７のスイッチング素子）と、基準電
圧Ｖ0を保持するコンデンサー１６（第２のコンデンサ
ー）とを追加したものである。なお、スイッチング手段
１４は、特許請求の範囲に記載のリセット手段にも対応
する。
【００８７】スイッチング素子５〜８、１４、１５は、
それぞれ、制御手段（図示されていない）からの制御信
号５ａ〜８ａ、１４ａ、１５ａにより、図７のタイミン
グ・チャートにしたがって制御される。
【００８８】時刻ｔ1 では、制御信号１５ａ、５ａ、１
４ａ、７ａがハイレベルであり、制御信号６ａ、８ａが
ローレベルであるので、スイッチング素子１５、５、１
４、７がオンであり、スイッチング素子６、８がオフで
ある。
【００８９】このため、基準電圧Ｖ0 がスイッチング素
子１４、５、１５を通ってコンデンサー１６に印加され
る。これにより、コンデンサー１６が充電され、バッフ
ァ・アンプ１の入力端子１ａの電位が基準電圧Ｖ0 にな
る。オフセット電圧ΔＶの補正は、このコンデンサー１
６のバッファ・アンプ１側の端子の電圧（すなわち、基
準電圧Ｖ0 ）を利用して行われる。その点を除いて、前
記具体例とほぼ同じである。
【００９０】上記の信号増幅回路では、オフセット電圧
ΔＶの補正に要する時間は、図７の（ｔ4 −ｔ1 ）であ
る。
【００９１】信号増幅回路の第３の具体例を図８に示
す。
【００９２】この信号増幅回路は、前記第１の具体例の
スイッチング素子５を取り去り、バッファ・アンプ１の
出力電圧を保持するコンデンサー１７（第３のコンデン
サー）を追加したものである。コンデンサー１７の静電
容量は、コンデンサー３のそれより充分大きく設定され
ている。
【００９３】スイッチング素子４、６〜８は、それぞ
れ、制御手段（図示されていない）からの制御信号４
ａ、６ａ〜８ａにより、図９のタイミング・チャートに
したがって制御される。
【００９４】時刻ｔ1 では、制御信号４ａ、７ａがハイ
レベルであり、制御信号６ａ、８ａがローレベルである
ので、スイッチング素子４、７がオンであり、スイッチ
ング素子６、８がオフである。
【００９５】このため、基準電圧Ｖ0 がスイッチング素
子４を通ってバッファ・アンプ１の入力端子１ａに印加
される。バッファ・アンプ１の出力電圧（Ｖ0 ＋ΔＶ）
は、スイッチング素子７を通ってコンデンサー１７に印
加される。これにより、コンデンサー１７が充電され、
コンデンサー３の電極３ｂの電位が、基準電圧Ｖ0 が入
力されたバッファ・アンプ１の出力電圧（Ｖ0 ＋ΔＶ）
になる。オフセット電圧ΔＶの補正は、このコンデンサ
ー１７に保持された電圧（Ｖ0 ＋ΔＶ）を利用して行わ
れる。その点を除いて、前記具体例と同じである。
【００９６】上記の信号増幅回路では、オフセット電圧
ΔＶの補正に要する時間は、図９の（ｔ3 −ｔ1 ）であ
る。
【００９７】上記実施例において、基準電圧Ｖ0 は、バ
ッファ・アンプ１の線形性が充分に保証される範囲の電
圧であればいかなる値でもかまわないが、信号増幅回路
の入力信号のレベル範囲の中間値に設定することが好ま
しい。これにより、バッファ・アンプ１の非線形性が最
小となるため高精度の信号増幅回路が得られ、補正に要
する期間にバッファ・アンプ１の出力変化を平均的に抑
えることができるため補正に要する期間を短縮でき、コ
ンデンサー３、１６、１７やスイッチング素子４〜８、
１４、１５、２１、２２に印加される電圧が小さくなる
ためリーク電流を抑えることができる。
【００９８】コンデンサー１６のスイッチング素子１５
とは反対側の電極に印加される定電圧Ｖ1 および、コン
デンサー１７のスイッチング素子７とは反対側の電極に
印加される定電圧Ｖ1 は、一定であればいかなる値でも
よいが、上記と同様の理由により、信号増幅回路の入力
信号のレベル範囲の中間値に設定することが好ましい。
【００９９】以上の具体例において、各スイッチング素
子４、５、…の内部容量および配線による寄生容量を、
コンデンサー３の静電容量に対して、充分に小さくする
ことが、オフセット電圧ΔＶを正確に相殺する上で好ま
しい。
【０１００】各スイッチング素子４、５、…には、ｎチ
ャンネル型またはｐチャンネル型のＭＯＳ（金属酸化物
半導体）トランジスター、あるいは、ｎチャンネル型Ｍ
ＯＳとｐチャンネル型ＭＯＳとを並列に接続した相補型
ＭＯＳ（ＣＭＯＳ）トランジスター・スイッチを用いる
ことができる。
【０１０１】ｎチャンネル型ＭＯＳトランジスターとｐ
チャンネル型ＭＯＳトランジスターとでは、スイッチの
開閉時におけるゲート電極の波形が逆相である。このた
め、相補型にすることにより、ゲート電極とソース電極
との間の寄生容量に起因する電位シフトを相殺すること
ができる。したがって、ＣＭＯＳトランジスター・スイ
ッチを用いることにより、より精度の高い信号増幅回路
を実現できる。
【０１０２】また、以上の具体例では、電圧を保持させ
るために、コンデンサー３、１６、１７を用いたが、こ
れに限らず、他のアナログ記憶手段や、複数ビットのデ
ィジタル記憶手段を用いてもよい。アナログ記憶手段と
しては、金属配線層間または、金属配線層と半導体層と
の間に形成されるコンデンサーを用いることができる。
ディジタル記憶手段としては、上記アナログ記憶手段と
同様な構成（コンデンサー）の他に、フリップ・フロッ
プなどの論理回路を用いることができる。
【０１０３】次に、上記の信号増幅回路の応用例とし
て、この信号増幅回路を用いたアクティブ・マトリクス
駆動方式の液晶ディスプレイについて説明する。
【０１０４】液晶ディスプレイは、図１０に示すよう
に、駆動回路５１、５２（第１、第２の駆動手段）と、
マトリクス状に配列した表示セルからなる表示部５３
と、駆動回路５１、５２を制御するためのタイミング信
号（すなわち、クロック信号および制御信号５ａ、６
ａ、…）の発生回路５４とからなっている。タイミング
信号の発生回路５４は、表示部５３と同一の基板上に設
けられてもよいし、表示部５３とは別個に設けられても
よい。
【０１０５】駆動回路５１は、タイミング信号に同期し
て、映像信号をサンプリングし、サンプリングにより得
られた電圧をデータとしてデータ信号線Ｓj に送る。駆
動回路５２は、走査信号線Ｇi を順次選択し、データ信
号線Ｓj 上のデータを表示部５３の表示セルに送る。
【０１０６】駆動回路５１として、線順次駆動方式のア
ナログ・ドライバーは、図１１に示すように、シフト・
レジスター５７と、ラッチ５８…と、スイッチング回路
５９…と、コンデンサー６０…と、信号増幅回路６１…
とで構成されている。なお、ラッチ５８…を省略するこ
ともできる。
【０１０７】シフト・レジスター５７は、図２１に示す
ように、クロック信号に同期して、ラッチ５８…に順次
信号を送る。各ラッチ５８は、シフト・レジスター５７
からの信号を保持し、必要に応じて信号レベルをシフト
させる。スイッチング回路５９…は、それぞれラッチ５
８…からの信号によりオンになり、その時の映像信号の
レベルがデータとしてコンデンサー６０にサンプリング
される。このようにして、１有効水平走査期間のデー
タ、つまり、横方向の画素数に等しい数のデータがコン
デンサー６０…に保持される。
【０１０８】信号増幅回路６１は、上述のように、バッ
ファ・アンプ１と、バッファ・アンプ１のオフセット電
圧ΔＶを相殺する補正手段２とを備えている。なお、液
晶ディスプレイでは、補正手段２はデータ保持の役割も
兼ねている。信号増幅回路６１におけるコンデンサー６
０…からのデータの取り込みは、制御信号によって、水
平ブランキング期間内に同時に行われるが、データの取
り込みを含めたオフセット電圧ΔＶの補正は、制御信号
によって、水平ブランキング期間内、または、水平ブラ
ンキング期間とその直前の期間とで行われる。オフセッ
ト電圧ΔＶの補正を水平ブランキング期間とその直前の
期間とで行うことによって、補正時間を充分に確保でき
る反面、映像信号をデータ信号線Ｓj に出力する期間が
短くなる恐れがあるが、線順次駆動方式では書き込み時
間が長いので問題はない。
【０１０９】本実施例の信号増幅回路６１によると、バ
ッファ・アンプ１にオフセット電圧ΔＶがあっても、入
力信号の電圧Ｖと同一レベルの電圧Ｖをデータ信号線Ｓ
j に送ることができる。これにより、高品質の画像表示
が可能になる。したがって、表示部５３を大型化でき
る。
【０１１０】しかも、水平ブランキング期間毎に、オフ
セット電圧ΔＶを補正しているので、液晶ディスプレイ
の動作環境の変化（例えば、温度変化）、あるいは信号
増幅回路６１の諸特性の経時変化によりオフセット電圧
ΔＶが変動しても、常に、オフセット電圧ΔＶを相殺す
ることができる。
【０１１１】以上の液晶ディスプレイでは、１つのシフ
ト・レジスター５７を用いたが、ｎ個のシフト・レジス
ターを並列にして用いてもよい。この場合、１つのサン
プリングに使用できる時間が、１つのシフト・レジスタ
ー５７を用いた場合のｎ倍になる。つまり、サンプリン
グに時間的余裕ができる。
【０１１２】また、駆動回路５１、５２、表示部５３を
別々の基板上に形成してもよいが、駆動回路５１、５２
の一方または両方を表示部５３と同一基板上に形成する
ことにより、駆動回路５１、５２と表示部５３とが一体
になった液晶ディスプレイを実現できる。
【０１１３】単結晶シリコン薄膜トランジスターあるい
は多結晶シリコン薄膜トランジスターは、その移動度が
アモルファス・シリコン薄膜トランジスターの移動度の
１０倍以上であるので、駆動回路５１、５２に適してい
る。このため、上記基板としては、透明基板上に形成さ
れた単結晶シリコン薄膜あるいは多結晶シリコン薄膜が
好ましい。また、これらの薄膜トランジスターは、その
基板部分が浮遊状態にあるので、閾値電圧などへの基板
効果がなく、映像信号などを転送するトランジスターに
おいて、閾値電圧の上昇による信号電位の降下を考慮し
なくてもよいという点で有利である。
【０１１４】さらに、本実施例の液晶ディスプレイによ
れば、高品質の画像表示が可能であるので、アナログ・
データ（連続的なレベルを有する映像信号）の表示だけ
でなく、多階調（４階調以上）に対応する離散的なレベ
ルを有する映像信号（ディジタル・データ）の表示にも
適している。
【０１１５】また、上記の説明では、信号増幅回路の応
用例として、液晶ディスプレイを挙げたが、ＣＲＴ（陰
極管）ディスプレイ、ＶＦ（真空蛍光）ディスプレイ、
プラズマ・ディスプレイ、ＥＬ（エレクトロ・ルミネッ
センス）ディスプレイ等の画像表示装置に本実施例の信
号増幅回路を広く応用できる。
【０１１６】さらに、本実施例の信号増幅回路は、画像
表示装置だけでなく、バッファ・アンプが使用されてい
る様々な装置に応用することが可能であり、その装置の
バッファ・アンプを本実施例の信号増幅回路に置き換え
ることにより、優れたバッファ特性が得られる。
【０１１７】以上のように、本発明に対応する信号増幅
回路は、バッファ・アンプ１と、バッファ・アンプ１に
基準電圧Ｖ0を入力したときのバッファ・アンプ１の出
力電圧（Ｖ0＋ΔＶ）と基準電圧Ｖ0との差をオフセット
電圧ΔＶとして検出し、入力信号の電圧からオフセット
電圧ΔＶを減算した電圧をバッファ・アンプ１に入力す
ることによりオフセット電圧ΔＶを相殺する補正手段２
とが備えられている構成である。
【０１１８】これによれば、オフセット電圧ΔＶを相殺
することができる。これにより、バッファ・アンプ１に
オフセット電圧ΔＶがあっても、入力信号の電圧と同一
レベルの電圧が出力されるという理想的なバッファ特性
を有する信号増幅回路を実現できる。
【０１１９】さらに、本発明に対応する信号増幅回路
は、上記構成の信号増幅回路であって、入力信号はクロ
ックに同期して入力され、補正手段２によるオフセット
電圧ΔＶの相殺がクロック毎に行われる構成である。
【０１２０】これによれば、上述の作用効果に加え、信
号増幅回路の動作環境の変化（例えば、温度変化）、あ
るいは信号増幅回路の諸特性の経時変化によりオフセッ
ト電圧ΔＶが変動しても、常に、オフセット電圧ΔＶを
相殺することができる。
【０１２１】また、本発明に対応する信号増幅回路は、
上記構成の信号増幅回路であって、補正手段２は、コン
デンサー３とスイッチング素子４〜８からなり、バッフ
ァ・アンプ１の入力端子１ａは、スイッチング素子４を
介して基準電圧Ｖ0の入力端子９に接続されていると共
に、スイッチング素子５を介してコンデンサー３の一方
の電極３ａに接続されており、コンデンサー３の一方の
電極３ａはスイッチング素子６を介して入力信号の入力
端子１０に接続されており、コンデンサー３の他方の電
極３ｂはスイッチング素子７を介してバッファ・アンプ
１の出力端子１ｂに接続されていると共に、スイッチン
グ素子８を介して基準電圧Ｖ0の入力端子９に接続され
ている構成である。
【０１２２】これによれば、上述の作用効果に加え、少
ない部品で信号増幅回路を実現できる。
【０１２３】一方、本発明に対応する信号増幅回路は、
上述の補正手段２を有する信号増幅回路であって、補正
手段２は、コンデンサー３、１６とスイッチング素子５
〜８、１４、１５からなり、バッファ・アンプ１の入力
端子１ａは、スイッチング素子５を介してコンデンサー
３の一方の電極３ａに接続されていると共に、スイッチ
ング素子１５とコンデンサー１６とを介してグラウンド
に接続されており、コンデンサー３の一方の電極３ａは
スイッチング素子６を介して入力信号の入力端子１０に
接続されていると共に、スイッチング素子１４を介して
基準電圧Ｖ0の入力端子９に接続されており、コンデン
サー３の他方の電極３ｂはスイッチング素子７を介して
バッファ・アンプ１の出力端子１ｂに接続されていると
共に、スイッチング素子８を介して基準電圧Ｖ0の入力
端子９に接続されている構成である。
【０１２４】これによれば、上述の作用効果に加え、少
ない部品で信号増幅回路を実現できる。
【０１２５】さらに、本発明に対応する信号増幅回路
は、上述の補正手段２を有する信号増幅回路の信号増幅
回路であって、補正手段２は、コンデンサー３、１７と
スイッチング素子４、６〜８からなり、バッファ・アン
プ１の入力端子１ａは、スイッチング素子４を介して基
準電圧Ｖ0の入力端子９に接続されていると共に、コン
デンサー３の一方の電極１ａに接続されており、コンデ
ンサー３の一方の電極１ａは、スイッチング素子６を介
して入力信号の入力端子１０に接続されており、コンデ
ンサー３の他方の電極１ｂは、スイッチング素子７を介
してバッファ・アンプ１の出力端子１ｂに接続されてい
ると共に、スイッチング素子８を介して基準電圧Ｖ0の
入力端子９に接続されており、さらにコンデンサー３の
他方の電極１ｂは、コンデンサー１７を介してグラウン
ドに接続されている構成である。
【０１２６】これによれば、上述の作用効果に加え、少
ない部品で信号増幅回路を実現できる。
【０１２７】また、本発明に対応する信号増幅回路は、
上述の各構成のいずれかの信号増幅回路であって、バッ
ファ・アンプ１の出力端子１ｂに基準電圧Ｖ0を印加す
るスイッチング素子２１が設けられている構成である。
【０１２８】これによれば、上述のいずれかの作用効果
に加え、バッファ・アンプ１の負荷を軽減できる。この
ため、オフセット電圧ΔＶの補正に要する時間を短くで
きる。
【０１２９】一方、本発明に対応する信号増幅回路は、
上述の各構成のいずれかの信号増幅回路であって、バッ
ファ・アンプ１と外部の負荷とを切り離すスイッチング
素子２２が設けられている構成である。
【０１３０】これによれば、上述のいずれかの作用効果
に加え、バッファ・アンプ１の負荷を軽減できる。この
ため、オフセット電圧ΔＶの補正に要する時間を短くで
きる。
【０１３１】また、本発明に対応する信号増幅回路は、
上述のスイッチング素子４〜８を有する信号増幅回路で
あって、スイッチング素子４〜８の少なくとも１つは相
補型ＭＯＳトランジスタ・スイッチである構成である。
【０１３２】これによれば、上述の作用効果に加え、ｎ
チャンネル型またはｐチャンネル型のＭＯＳトランジス
タ・スイッチを用いた場合と比較して、より精度の高い
信号増幅回路を実現できる。
【０１３３】一方、本発明に対応する信号増幅回路は、
上述のスイッチング素子５〜８、１４、１５を有する信
号増幅回路であって、スイッチング素子５〜８、１４、
１５の少なくとも１つは相補型ＭＯＳトランジスタ・ス
イッチである構成である。
【０１３４】これによれば、上記相補型ＭＯＳトランジ
スタ・スイッチを用いた構成と同様の作用効果がある。
【０１３５】また、本発明に対応する信号増幅回路は、
上述のスイッチング素子４、６〜８を有する信号増幅回
路であって、スイッチング素子４、６〜８の少なくとも
１つは相補型ＭＯＳトランジスタ・スイッチである構成
である。
【０１３６】これによれば、上記相補型ＭＯＳトランジ
スタ・スイッチを用いた構成と同様の作用効果がある。
【０１３７】さらに、本発明に対応する画像表示装置
は、マトリクス状に配列した表示セルからなる表示部５
３と、映像信号をサンプリングし、サンプリングにより
得られた電圧をデータとしてデータ信号線Ｓj に送る駆
動回路５１と、走査信号線Ｇjを順次選択し、データ信
号線Ｓj 上のデータを表示セルに送る駆動回路５２とが
備えられており、駆動回路５１は、シフト・レジスター
５７と、横方向の表示セルの数に等しいスイッチング回
路５９…と、スイッチング回路５９…と同数のサンプリ
ング用のコンデンサー６０…と、コンデンサー６０…と
同数の信号増幅回路６１とからなり、シフト・レジスタ
ー５７は、クロック信号に同期して、スイッチング回路
５９…に順次信号を送り、各スイッチング回路５９は、
それぞれシフトレジスター５７からの信号によりオンに
なり、その時の映像信号のレベルがデータとしてコンデ
ンサー６０にサンプリングされ、横方向の表示セルの数
と同数のデータがコンデンサー６０…に保持されると、
信号増幅回路６１はコンデンサー６０…からデータを一
斉に取り込み、データ信号線Ｓj に出力することによ
り、映像信号を表示部５３に表示する画像表示装置にお
いて、上記の信号増幅回路６１は、上述の各構成の信号
増幅回路のいずれかである構成である。
【０１３８】これによれば、信号増幅回路６１に、上述
の各構成の信号増幅回路のいずれかを用いたので、サン
プリング用のコンデンサー６０に保持された電圧と同一
レベルの電圧をデータ信号線Ｓj に送ることができる。
これにより、高品質の画像表示が可能になる。
【０１３９】また、本発明に対応する画像表示装置は、
上記画像表示装置であって、表示セルと、駆動回路５１
とが同一基板上に作製されている構成である。
【０１４０】これによれば、上記画像表示装置の作用効
果に加え、画像表示装置をコンパクトにできる。
【０１４１】さらに、本発明に対応する画像表示装置
は、上記画像表示装置であって、基板は、透明基板と、
透明基板上に形成された単結晶シリコン薄膜または多結
晶シリコン薄膜とからなる構成である。
【０１４２】これによれば、上記画像表示装置の作用に
加え、透明基板を用いているため、透過型の表示装置が
可能になる。また、駆動能力の高いトランジスターを形
成することが可能な単結晶シリコン薄膜または多結晶シ
リコン薄膜を用いているため、信号増幅回路を含む実用
的な駆動回路を作製できる。特に、単結晶シリコン薄膜
または多結晶シリコン薄膜からなるトランジスターで
は、電気特性のばらつきが大きいが、上記の信号増幅回
路によりそれを補正できる。
【０１４３】また、本発明に対応する画像表示装置は、
上述の各構成のいずれかの画像表示装置であって、映像
信号のレベルは連続的である構成である。
【０１４４】これによれば、上述の作用に加え、階調が
連続的に変化する画像を表示できる。しかも、その場合
の垂直ライン毎に起こり得る階調の逆転を防止すること
ができる。
【０１４５】一方、本発明に対応する画像表示装置は、
上述の各構成のいずれかの画像表示装置であって、映像
信号のレベルは離散的であり、かつ、４以上の準位に別
れている構成である。
【０１４６】これによれば、上記映像信号のレベルが連
続的な構成と同様の作用効果がある。
【０１４７】また、本発明に対応する画像表示装置は、
上述の各構成のいずれかの画像表示装置であって、表示
セルは、液晶表示素子を含んでいる構成である。
【０１４８】これによれば、表示セルは液晶表示素子を
含んでいるので、上述の作用効果に加え、一様な表示特
性を有する表示素子が得られる。このため、バッファ・
アンプのオフセット電圧の補正を行うだけで、高品質な
画像を表示できる。
【０１４９】
【発明の効果】請求項１の発明に係る信号増幅回路は、
以上のように、バッファ・アンプと、バッファ・アンプ
に基準電圧を入力したときのバッファ・アンプの出力電
圧と基準電圧との差をオフセット電圧として検出し、入
力信号の電圧からオフセット電圧を減算した電圧をバッ
ファ・アンプに入力することによりオフセット電圧を相
殺する補正手段とが備えられ、当該補正手段には、上記
入力信号を入力する前に、当該入力信号がスイッチ手段
を通して入力される端子を、上記基準電圧でリセットす
るリセット手段が設けられているので、上記入力信号を
入力する前に上記端子をリセットできると共に、オフセ
ット電圧を相殺することができる。これにより、バッフ
ァ・アンプにオフセット電圧があっても、入力信号の電
圧と同一レベルの電圧が出力されるという理想的なバッ
ファ特性を有する信号増幅回路を実現できるという効果
を奏する。
【０１５０】請求項２の発明に係る信号増幅回路は、以
上のように、バッファ・アンプと、第１の期間中に、第
１の端子に印加された入力信号の電圧と、第２の端子に
印加され、上記バッファ・アンプに基準電圧を入力した
ときのバッファ・アンプの出力電圧との電圧差を保持す
ると共に、第２の期間中に、上記第２の端子に基準電圧
を印加することで、上記入力信号の電圧から、上記出力
電圧と基準電圧との差としてのオフセット電圧だけ、上
記第１の端子の電圧をシフトさせ、当該第１の端子の電
圧を上記バッファ・アンプに入力する補正手段を備えた
ので、オフセット電圧を相殺することができる。これに
より、バッファ・アンプにオフセット電圧があっても、
入力信号の電圧と同一レベルの電圧が出力されるという
理想的なバッファ特性を有する信号増幅回路を実現でき
るという効果を奏する。
【０１５１】請求項３の発明に係る信号増幅回路は、以
上のように、請求項１または２の信号増幅回路であっ
て、入力信号はクロックに同期して入力され、補正手段
によるオフセット電圧の相殺がクロック毎に行われるの
で、請求項１または２の効果に加え、信号増幅回路の動
作環境の変化（例えば、温度変化）、あるいは信号増幅
回路の諸特性の経時変化によりオフセット電圧が変動し
ても、常に、オフセット電圧を相殺することができると
いう効果を奏する。
【０１５２】請求項４の発明に係る信号増幅回路は、以
上のように、請求項３の信号増幅回路であって、補正手
段は、第１のコンデンサーと第１ないし第５のスイッチ
ング素子からなり、バッファ・アンプの入力端子は、第
１のスイッチング素子を介して基準電圧の入力端子に接
続されていると共に、第２のスイッチング素子を介して
第１のコンデンサーの一方の電極に接続されており、第
１のコンデンサーの一方の電極は第３のスイッチング素
子を介して入力信号の入力端子に接続されており、第１
のコンデンサーの他方の電極は第４のスイッチング素子
を介してバッファ・アンプの出力端子に接続されている
と共に、第５のスイッチング素子８を介して基準電圧Ｖ
0 の入力端子に接続されているので、請求項３の効果に
加え、少ない部品で信号増幅回路を実現できるという効
果を奏する。
【０１５３】請求項５の発明に係る信号増幅回路は、以
上のように、請求項３の信号増幅回路であって、補正手
段は、第１および第２のコンデンサーと第２ないし第７
のスイッチング素子からなり、バッファ・アンプの入力
端子は、第２のスイッチング素子を介して第１のコンデ
ンサーの一方の電極に接続されていると共に、第７のス
イッチング素子と第２のコンデンサーとを介して定電圧
端子に接続されており、第１のコンデンサーの一方の電
極は第３のスイッチング素子を介して入力信号の入力端
子に接続されていると共に、第６のスイッチング素子を
介して基準電圧の入力端子に接続されており、第１のコ
ンデンサーの他方の電極は第４のスイッチング素子を介
してバッファ・アンプの出力端子に接続されていると共
に、第５のスイッチング素子を介して基準電圧の入力端
子に接続されているので、請求項３の効果に加え、少な
い部品で信号増幅回路を実現できるという効果を奏す
る。
【０１５４】請求項６の発明に係る信号増幅回路は、以
上のように、請求項３の信号増幅回路であって、補正手
段は、第１および第３のコンデンサーと第１および第３
ないし第５のスイッチング素子からなり、バッファ・ア
ンプの入力端子は、第１のスイッチング素子を介して基
準電圧の入力端子に接続されていると共に、第１のコン
デンサーの一方の電極に接続されており、第１のコンデ
ンサーの一方の電極は、第３のスイッチング素子を介し
て入力信号の入力端子に接続されており、第１のコンデ
ンサーの他方の電極は、第４のスイッチング素子を介し
てバッファ・アンプの出力端子に接続されていると共
に、第５のスイッチング素子を介して基準電圧の入力端
子に接続されており、さらに第１のコンデンサーの他方
の電極は、第３のコンデンサーを介して定電圧端子に接
続されているので、請求項３の効果に加え、少ない部品
で信号増幅回路を実現できるという効果を奏する。
【０１５５】請求項７の発明に係る信号増幅回路は、以
上のように、請求項１〜６のいずれかの信号増幅回路で
あって、バッファ・アンプの出力に基準電圧を印加する
第８のスイッチング素子が設けられているので、請求項
１〜６のいずれかの効果に加え、バッファ・アンプの負
荷を軽減できる。このため、オフセット電圧の補正に要
する時間を短くできるという効果を奏する。
【０１５６】請求項８の発明に係る信号増幅回路は、以
上のように、請求項１〜６のいずれかの信号増幅回路で
あって、バッファ・アンプと外部の負荷とを切り離す第
９のスイッチング素子が設けられているので、請求項１
〜６のいずれかの効果に加え、バッファ・アンプの負荷
を軽減できる。このため、オフセット電圧の補正に要す
る時間を短くできるという効果を奏する。
【０１５７】
【０１５８】
【０１５９】
【０１６０】請求項９の発明に係る画像表示装置は、以
上のように、信号増幅回路は、請求項１乃至８の何れか
に記載の信号増幅回路であるので、サンプリング用のコ
ンデンサーに保持された電圧と同一レベルの電圧をデー
タ信号線に送ることができる。これにより、高品質の画
像表示が可能になるという効果を奏する。
【０１６１】
【０１６２】
【０１６３】
【０１６４】
【０１６５】
【図面の簡単な説明】
【図１】本発明に係る信号増幅回路の概略の構成図であ
る。
【図２】図１の信号増幅回路の第１の具体例を示す回路
図である。
【図３】図２の信号増幅回路における制御信号のタイミ
ング・チャートである。
【図４】信号増幅回路における補正時間を短くするため
の構成例を示す回路図である。
【図５】信号増幅回路における補正時間を短くするため
の他の構成例を示す回路図である。
【図６】図１の信号増幅回路の第２の具体例を示す回路
図である。
【図７】図６の信号増幅回路における制御信号のタイミ
ング・チャートである。
【図８】図１の信号増幅回路の第３の具体例を示す回路
図である。
【図９】図８の信号増幅回路における制御信号のタイミ
ング・チャートである。
【図１０】図１の信号増幅回路の応用例を示すものであ
り、液晶表示装置の概略の構成を示すブロック図であ
る。
【図１１】図１０の液晶表示装置における、データ信号
線にデータを送る駆動回路の概略の構成を示すブロック
図である。
【図１２】従来のアクティブ・マトリクス駆動方式の画
像表示装置の概略の構成を示すブロック図である。
【図１３】図１２の画像表示装置が液晶表示装置である
場合における、表示セルの構成を示す回路図である。
【図１４】図１２の画像表示装置における、データ信号
線にデータを送る駆動回路の一例としての、ディジタル
・ドライバーの概略の構成を示すブロック図である。
【図１５】図１４のディジタル・ドライバーにおける、
ディジタル・バッファの概略の構成を示すブロック図で
ある。
【図１６】図１２の画像表示装置における、データ信号
線にデータを送る駆動回路の他の例としての、点順次駆
動方式のアナログ・ドライバーの概略の構成を示すブロ
ック図である。
【図１７】図１２の画像表示装置における、データ信号
線にデータを送る駆動回路のその他の例としての、線順
次駆動方式のアナログ・ドライバーの概略の構成を示す
ブロック図である。
【図１８】図１７のアナログ・ドライバーにおける、バ
ッファ・アンプの一具体例を示す回路図である。
【図１９】図１７のアナログ・ドライバーにおける、バ
ッファ・アンプの他の具体例を示す回路図である。
【図２０】図１７のアナログ・ドライバーにおける、バ
ッファ・アンプのその他の具体例を示す回路図である。
【図２１】図１１の駆動回路の動作を示すタイミング・
チャートである。
【符号の説明】
１ バッファ・アンプ １ａ 入力端子 １ｂ 出力端子 ２ 補正手段 ３ コンデンサー（第１のコンデンサー：補正手段） ３ａ 電極（第１の端子） ３ｂ 電極（第２の端子） ４ スイッチング素子（第１のスイッチング素子：リ
セット手段） ５ スイッチング素子（第２のスイッチング素子） ６ スイッチング素子（第３のスイッチング素子：ス
イッチ手段） ７ スイッチング素子（第４のスイッチング素子） ８ スイッチング素子（第５のスイッチング素子） ９ 入力端子 １０ 入力端子 １４ スイッチング素子（第６のスイッチング素子：
リセット手段） １５ スイッチング素子（第７のスイッチング素子） １６ コンデンサー（第２のコンデンサー） １７ コンデンサー（第３のコンデンサー） ２１ スイッチング素子（第８のスイッチング素子） ２２ スイッチング素子（第９のスイッチング素子） ５１ 駆動回路（第１の駆動手段） ５２ 駆動回路（第２の駆動手段） ５３ 表示部 ５７ シフト・レジスター ５８ ラッチ ５９ スイッチング回路 ６０ コンデンサー ６１ 信号増幅回路
フロントページの続き (72)発明者 米田 裕 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−1893（ＪＰ，Ａ) 特開 平３−167977（ＪＰ，Ａ)

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 バッファ・アンプと、バッファ・アンプ
    に基準電圧を入力したときのバッファ・アンプの出力電
    圧と基準電圧との差をオフセット電圧として検出し、入
    力信号の電圧からオフセット電圧を減算した電圧をバッ
    ファ・アンプに入力することによりオフセット電圧を相
    殺する補正手段とが備えられた信号増幅回路であって、
    当該補正手段には、上記入力信号を入力する前に、当該
    入力信号がスイッチ手段を通して入力される一方の電極
    を、上記基準電圧でリセットする、上記スイッチ手段と
    は異なるリセット手段が設けられていることを特徴とす
    る信号増幅回路。
  2. 【請求項２】 バッファ・アンプと、 第１の期間中に、第１の電極に基準電圧でリセットした
    後で印加された入力信号の電圧と、第２の電極に印加さ
    れ、上記バッファ・アンプに基準電圧を入力したときの
    バッファ・アンプの出力電圧との電圧差を保持すると共
    に、第２の期間中に、上記第２の電極に基準電圧を印加
    することで、上記入力信号の電圧から、上記出力電圧と
    基準電圧との差としてのオフセット電圧だけ、上記第１
    の電極の電圧をシフトさせ、当該第１の電極の電圧を上
    記バッファ・アンプに入力することによりオフセット電
    圧を相殺する補正手段とが備えられていることを特徴と
    する信号増幅回路。
  3. 【請求項３】 入力信号はクロックに同期して入力さ
    れ、補正手段によるオフセット電圧の相殺がクロック毎
    に行われることを特徴とする請求項１または２記載の信
    号増幅回路。
  4. 【請求項４】 補正手段は、第１のコンデンサーと第１
    ないし第５のスイッチング素子からなり、バッファ・ア
    ンプの入力端子は、第１のスイッチング素子を介して基
    準電圧の入力端子に接続されていると共に、第２のスイ
    ッチング素子を介して第１のコンデンサーの一方の電極
    に接続されており、第１のコンデンサーの一方の電極は
    第３のスイッチング素子を介して入力信号の入力端子に
    接続されており、第１のコンデンサーの他方の電極は第
    ４のスイッチング素子を介してバッファ・アンプの出力
    端子に接続されていると共に、第５のスイッチング素子
    を介して基準電圧の入力端子に接続されていることを特
    徴とする請求項３記載の信号増幅回路。
  5. 【請求項５】 補正手段は、第１および第２のコンデン
    サーと第２ないし第７のスイッチング素子からなり、バ
    ッファ・アンプの入力端子は、第２のスイッチング素子
    を介して第１のコンデンサーの一方の電極に接続されて
    いると共に、第７のスイッチング素子と第２のコンデン
    サーとを介して定電圧端子に接続されており、第１のコ
    ンデンサーの一方の電極は第３のスイッチング素子を介
    して入力信号の入力端子に接続されていると共に、第６
    のスイッチング素子を介して基準電圧の入力端子に接続
    されており、第１のコンデンサーの他方の電極は第４の
    スイッチング素子を介してバッファ・アンプの出力端子
    に接続されていると共に、第５のスイッチング素子を介
    して基準電圧の入力端子に接続されていることを特徴と
    する請求項３記載の信号増幅回路。
  6. 【請求項６】 補正手段は、第１および第３のコンデン
    サーと第１および第３ないし第５のスイッチング素子か
    らなり、バッファ・アンプの入力端子は、第１のスイッ
    チング素子を介して基準電圧の入力端子に接続されてい
    ると共に、第１のコンデンサーの一方の電極に接続され
    ており、第１のコンデンサーの一方の電極は、第３のス
    イッチング素子を介して入力信号の入力端子に接続され
    ており、第１のコンデンサーの他方の電極は、第４のス
    イッチング素子を介してバッファ・アンプの出力端子に
    接続されていると共に、第５のスイッチング素子を介し
    て基準電圧の入力端子に接続されており、さらに第１の
    コンデンサーの他方の電極は、第３のコンデンサーを介
    して定電圧端子に接続されていることを特徴とする請求
    項３記載の信号増幅回路。
  7. 【請求項７】 バッファ・アンプの出力に基準電圧を印
    加する第８のスイッチング素子が設けられていることを
    特徴とする請求項１、２、３、４、５または６記載の信
    号増幅回路。
  8. 【請求項８】 バッファ・アンプと外部の負荷とを切り
    離す第９のスイッチング素子が設けられていることを特
    徴とする請求項１、２、３、４、５または６記載の信号
    増幅回路。
  9. 【請求項９】 マトリクス状に配列した表示セルからな
    る表示部と、映像信号をサンプリングし、サンプリング
    により得られた電圧をデータとしてデータ信号線に送る
    第１の駆動回路と、走査信号線を順次選択し、データ信
    号線上のデータを表示セルに送る第２の駆動回路とが備
    えられており、 第１の駆動回路は、シフトレジスターと、横方向の表示
    セルの数に等しいスイッチング回路と、スイッチング回
    路と同数のサンプリング用のコンデンサーと、コンデン
    サーと同数の信号増幅回路とからなり、 シフト・レジスターは、クロック信号に同期して、スイ
    ッチング回路に順次信号を送り、各スイッチング回路
    は、それぞれ、シフト・レジスターからの信号によりオ
    ンになり、その時の映像信号のレベルがデータとしてコ
    ンデンサーにサンプリングされ、横方向の表示セルの数
    と同数のデータがコンデンサーに保持されると、信号増
    幅回路はコンデンサーからデータを一斉に取り込み、デ
    ータ信号線に出力することにより、映像信号を表示部に
    表示する画像表示装置であって、 上記の信号増幅回路は、請求項１乃至８の何れかに記載
    の信号増幅回路であることを特徴とする画像表示装置。
JP30951793A 1993-12-09 1993-12-09 信号増幅回路及びこれを用いた画像表示装置 Expired - Fee Related JP3277056B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP30951793A JP3277056B2 (ja) 1993-12-09 1993-12-09 信号増幅回路及びこれを用いた画像表示装置
TW083102639A TW243522B (en) 1993-12-09 1994-03-25 Signal amplifier circuit and image display device adopting the signal amplifier circuit
DE69432947T DE69432947T2 (de) 1993-12-09 1994-04-05 Signalverstärkerschaltung und Bildanzeigevorrichtung die einen Signalverstärkerschaltung verwendet
EP94302380A EP0657863B1 (en) 1993-12-09 1994-04-05 A signal amplifier circuit and an image display device adopting the signal amplifier circuit
KR1019940033650A KR100187342B1 (ko) 1993-12-09 1994-12-08 신호증폭회로 및 이를 이용한 화상표시장치
US08/554,286 US5734366A (en) 1993-12-09 1995-11-06 Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US09/004,327 US6054976A (en) 1993-12-09 1998-01-08 Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30951793A JP3277056B2 (ja) 1993-12-09 1993-12-09 信号増幅回路及びこれを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JPH07162788A JPH07162788A (ja) 1995-06-23
JP3277056B2 true JP3277056B2 (ja) 2002-04-22

Family

ID=17993962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30951793A Expired - Fee Related JP3277056B2 (ja) 1993-12-09 1993-12-09 信号増幅回路及びこれを用いた画像表示装置

Country Status (5)

Country Link
EP (1) EP0657863B1 (ja)
JP (1) JP3277056B2 (ja)
KR (1) KR100187342B1 (ja)
DE (1) DE69432947T2 (ja)
TW (1) TW243522B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
GB9503858D0 (en) * 1995-02-25 1995-04-19 Central Research Lab Ltd Drive circuit
JP2772258B2 (ja) * 1995-06-15 1998-07-02 日本電気アイシーマイコンシステム株式会社 液晶表示パネル駆動回路
EP0773669B1 (en) * 1995-10-31 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Circuit, pixel, device and method for reducing fixed pattern noise in solid state imaging devices
US5953060A (en) * 1995-10-31 1999-09-14 Imec Vzw Method for reducing fixed pattern noise in solid state imaging devices
US6011251A (en) * 1997-06-04 2000-01-04 Imec Method for obtaining a high dynamic range read-out signal of a CMOS-based pixel structure and such CMOS-based pixel structure
EP0883187A1 (en) 1997-06-04 1998-12-09 Interuniversitair Micro-Elektronica Centrum Vzw A detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector
US6815791B1 (en) 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US7199410B2 (en) 1999-12-14 2007-04-03 Cypress Semiconductor Corporation (Belgium) Bvba Pixel structure with improved charge transfer
US20010045508A1 (en) 1998-09-21 2001-11-29 Bart Dierickx Pixel structure for imaging devices
JPH10307564A (ja) * 1997-05-07 1998-11-17 Sony Corp 液晶表示装置のデータ線駆動回路
JP3613940B2 (ja) 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP4046811B2 (ja) 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
US8063963B2 (en) 1998-02-09 2011-11-22 On Semiconductor Image Sensor Imaging device having a pixel structure with high dynamic range read-out signal
US7106373B1 (en) 1998-02-09 2006-09-12 Cypress Semiconductor Corporation (Belgium) Bvba Method for increasing dynamic range of a pixel by multiple incomplete reset
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
KR100692289B1 (ko) * 2000-02-10 2007-03-09 가부시키가이샤 히타치세이사쿠쇼 화상표시장치
JP2001265285A (ja) * 2000-03-14 2001-09-28 Nec Corp 液晶表示装置の駆動回路
TWI234134B (en) * 2000-04-14 2005-06-11 Koninkl Philips Electronics Nv Display driver with double calibration means
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP4159935B2 (ja) * 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
US7808022B1 (en) 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
US7750958B1 (en) 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
KR100699583B1 (ko) * 2005-06-01 2007-03-23 삼성전기주식회사 출력 버퍼회로
JP4736618B2 (ja) * 2005-08-16 2011-07-27 ソニー株式会社 増幅回路および表示装置
KR100771312B1 (ko) * 2005-08-16 2007-10-29 엡슨 이미징 디바이스 가부시키가이샤 증폭 회로 및 표시 장치
US8476567B2 (en) 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
US9374545B2 (en) 2013-09-13 2016-06-21 BAE Systems Imaging Solutions Inc. Amplifier adapted for CMOS imaging sensors
US10490142B2 (en) * 2016-01-29 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN107464535B (zh) * 2017-07-31 2020-03-24 惠州市德赛西威汽车电子股份有限公司 一种范围可控的vcom电压调节电路及其方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH639804A5 (fr) * 1981-03-26 1983-11-30 Centre Electron Horloger Amplificateur dynamique en technologie cmos.
US5006739A (en) * 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
DE3856497T2 (de) * 1987-12-29 2002-05-23 Sharp Kk Halbbild-Diskriminierschaltung für Fernsehsignal, z.B. für Flüssigkristallanzeige
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
EP0391654B1 (en) * 1989-04-04 1994-11-02 Sharp Kabushiki Kaisha A drive circuit for driving an LCD apparatus
US5091784A (en) * 1989-09-07 1992-02-25 Hitachi, Ltd. Matrix type image display apparatus using non-interlace scanning system
JP2705279B2 (ja) * 1990-05-02 1998-01-28 富士通株式会社 通信システム用架枠の構造
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation

Also Published As

Publication number Publication date
DE69432947D1 (de) 2003-08-21
EP0657863B1 (en) 2003-07-16
JPH07162788A (ja) 1995-06-23
EP0657863A2 (en) 1995-06-14
KR950020373A (ko) 1995-07-24
TW243522B (en) 1995-03-21
KR100187342B1 (ko) 1999-04-15
EP0657863A3 (en) 1997-05-21
DE69432947T2 (de) 2004-05-27

Similar Documents

Publication Publication Date Title
JP3277056B2 (ja) 信号増幅回路及びこれを用いた画像表示装置
JP3135810B2 (ja) 画像表示装置
KR100758086B1 (ko) 화상 표시 장치 및 그 구동 방법
US6232946B1 (en) Active matrix drive circuits
US6329980B1 (en) Driving circuit for display device
JPH0783237B2 (ja) アナログスイッチキャパシタ回路及びその製造方法
US6054976A (en) Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US6075524A (en) Integrated analog source driver for active matrix liquid crystal display
JPH04179996A (ja) サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
US6639576B2 (en) Display device
US20060220692A1 (en) Sample-hold circuit and semiconductor device
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
JPH08137443A (ja) 画像表示装置
CN108269544B (zh) 闪烁漂移优化电路及显示面板、显示装置
JP3294057B2 (ja) 信号増幅器、信号線駆動回路および画像表示装置
US6043812A (en) Liquid crystal drive circuit and liquid crystal display device
JP2000029419A (ja) 画像表示装置
JP3579947B2 (ja) 液晶表示装置
JP2000231089A (ja) 信号増幅回路、及び、これを用いた液晶表示装置
JPH0713527A (ja) 表示装置および表示装置の駆動方法
JP3451806B2 (ja) サンプルホールド回路及びその駆動方法及び液晶表示装置
JP3325767B2 (ja) 表示装置
JP2005055461A (ja) データ線駆動回路および表示装置
JPH07327185A (ja) サンプリング回路およびそれを用いた画像表示装置
KR20070013576A (ko) 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees