KR100187342B1

KR100187342B1 - 신호증폭회로 및 이를 이용한 화상표시장치

Info

Publication number: KR100187342B1
Application number: KR1019940033650A
Authority: KR
Inventors: 야스시 구보다; 겐이찌 가토; 히로시 요네다
Original assignee: 쯔지 하루오; 샤프 가부시끼가이샤
Priority date: 1993-12-09
Filing date: 1994-12-08
Publication date: 1999-04-15
Also published as: JPH07162788A; EP0657863B1; JP3277056B2; DE69432947T2; TW243522B; DE69432947D1; KR950020373A; EP0657863A2; EP0657863A3

Abstract

본 발명은 신호증폭회로 및 이 신호증폭회로를 이용한 액정 디스플레이 등의 화상표시장치에 관한 것이다. 버퍼증폭기에 기준전압을 입력할 때 기준전압과 버퍼증폭기의 출력전압의 전압차를 오프셋전압으로서 검출하고, 입력신호의 전압으로부터 오프셋전압을 감산한 전압을 입력하여 오프셋전압을 상쇄하는 보정수단과 버퍼증폭기가 신호증폭회로에 제공된다. 본 발명의 화상표시장치는 상기 신호증폭회로를 포함한다. 상기 구성에 따르면, 오프셋전압을 상쇄할 수 있다. 따라서, 버퍼증폭기에 오프셋전압이 발생하더라도 입력신호의 전압과 동일한 레벨의 전압을 출력할 수 있는 이상적인 버퍼특성을 갖는 신호증폭회로를 얻을 수 있다. 상기 신호증폭회로를 채용하면, 고품질의 화상표시를 허용하는 화상표시장치를 얻을 수 있다.

Description

신호증폭회로 및 이를 이용한 화상표시장치

제1도는 본 발명에 따른 신호증폭회로의 개략적 구성도;

제2도는 제1도의 신호증폭회로의 제1실시예의 회로도;

제3도는 제2도의 신호증폭회로의 제어신호의 타이밍도;

제4도는 보정시간을 단축할 수 있는 신호증폭회로의 회로도;

제5도는 보정시간을 단축할 수 있는 신호증폭회로의 다른 회로도;

제6도는 제1도의 신호증폭회로의 제2실시예의 회로도;

제7도는 제6도의 신호증폭회로의 제어신호의 타이밍도;

제8도는 제1도의 신호증폭회로의 제3실시예의 회로도;

제9도는 제8도의 신호증폭회로의 제어신호의 타이밍도;

제10도는 제1도의 신호증폭회로의 응용예로서의 액정표시장치의 블록도;

제11도는 제10도의 액정표시장치의 데이타신호선에 데이타를 보내기 위한 구동회로의 블록도;

제21도는 제11도의 구동회로의 동작을 보여주는 타이밍도;

제12도는 액티브매트릭스 구동방식의 종래의 화상표시장치의 블록도;

제13도는 제12도의 화상표시장치가 액정표시장치의 경우의 표시셀의 회로도;

제14도는 제12도의 화상표시장치의 데이타신호선에 데이타를 보내기 위한 구동회로의 1예로서의 디지탈 드라이버의 블록도;

제15도는 제14도의 디지탈 드라이버의 디지탈 버퍼의 블록도;

제16도는 제12도의 화상표시장치의 데이타신호선에 데이타를 보내기 위한 구동회로의 다른 실시예로서의 점순차 구동방식의 아날로그 드라이버의 블록도;

제17도는 제12도의 화상표시장치의 데이타신호선에 데이터를 보내기 위한 구동회로의 또다른 실시예로서의 선순차 구동방식의 아날로그 드라이버의 블록도;

제18도는 제17도의 아날로그 드라이버의 버퍼증폭기의 1예의 회로도;

제19도는 제17도의 아날로그 드라이버의 버퍼증폭기의 또다른 예의 회로도;

제20도는 제17도의 아날로그 드라이버의 버퍼증폭기의 또다른 예의 회로도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 버퍼증폭기 2 : 보정수단

3, 16, 17, 60 : 콘덴서 4∼8, 14, 15, 21, 22 : 스위칭소자

51, 52, 101, 102 : 구동회로 53, 103 : 표시부

54 : 타이밍신호 발생회로 57, 107 : 시프트레지스터

58 : 래치 59 : 스위칭회로

61 : 신호증폭회로 104 : 액정소자

105 : FET Vo : 기준전압

본 발명은 신호증폭회로 및 이 신호증폭회로를 이용한 액정 디스플레이 등의 화상표시장치에 관한 것이다.

버퍼증폭기는 입력 임피던스가 높고 출력 임피던스는 낮으며 전압 이득이 거의 1인 특성을 갖는다. 이와 같은 특성때문에, 버퍼 증폭기는 광범위하게 이용된다.

이하, 버퍼 증폭기를 구비한 액티브매트릭스 구동방식의 화상표시장치를 예로들어 버퍼 증폭기에 대해 설명한다.

제12도에 도시된 바와같이, 액티브매트릭스 구동방식의 화상표시장치는 구동회로(101, 102)와 표시부(103)로 구성된다.

표시부(103)는 매트릭스형으로 배열된 표시셀 C_ij로 구성된다. 구동회로(101)는 영상신호를 샘플링하고, 샘플링에 의해 얻어진 전압을 데이타로서 데이타신호선 Sj로 전송한다. 구동회로(102)는 주사신호선 G_j를 순차 선택하여 데이타신호선 S_j상의 데이타를 표시셀 C_ij로 보낸다.

제13도에 도시된 바와같이, 액정 디스플레이의 경우, 각각의 표시셀 C_ij는 액정소자(104)와 이 액정소자(104)를 구동하는 FET(전계효과 트랜지스터; 105)로 구성된다. 또, 필요하면 표시셀 C_ij에 콘덴서(106)를 추가할 수도 있다.

FET(105)의 게이트는 주사신호선 Gi에 접속되고, FET(105)의 드레인과 소스는 각각 데이타신호선 S_j와 액정소자(104)의 전극에 접속된다. 액정소자(104)의 다른 전극은 모든 표시셀C_ij에 공통으로 사용되는 선에 접속된다. 그 결과, 액정소자(104)의 액정의 투과율과 반사율이 데이타에 따라 변조된다. 이와 같은 방식으로, 영상신호에 대응하는 화상이 표시셀C_ij로 구성된 표시부(103)에 표시된다.

구동회로(101)에는, 데이타신호선 S_j에 디지탈 데이타를 출력하는 디지탈 드라이버와, 데이타신호선 S_j에 아날로그 데이타를 출력하는 아날로그 드라이버의 2종류가 있다.

디지탈 드라이버의 1예로서 3비트-입력용 디지탈 드라이버, 즉 8계조(=2³)의 표시를 행하는 디지탈 드라이버가 제14도에 도시되어 있다.

디지탈 드라이버는 시프트레지스터(107), 복수의 래치(108), 복수의 스위칭회로(109) 및 복수의 디지탈 버퍼(110)로 구성된다.

제15도에 도시된 바와같이, 디지탈 버퍼(110)는 스위칭회로(109)로부터의 신호를 디코딩하는 디코더(111)와, 디코더(111)의 출력에 따라 8계조의 표시를 행하기 위해 V1∼V8의 전압값중에서 선택하는 스위칭회로(112)로 구성된다.

이상 설명한대로, 디지탈 드라이버의 경우에는 계조수와 같은 수의 전압레벨과 스위칭회로(112)가 각각 필요하다. 따라서, 다계조의 표시를 행하는 경우에는 회로 규모가 커져야 한다. 이 때문에, 다계조의 표시에는 다음에 설명하는 아날로그 드라이버가 보다 적합하다.

아날로그 드라이버 구동방식에는, 점순차 구동방식과 선순차 구동방식의 2종류가 있다.

제16도에 도시된 바와 같이, 점순차 방식의 아날로그 드라이버는 시프트레지스터(107), 복수의 래치(108) 및 복수의 스위칭회로(112)로 구성된다. 아날로그 드라이버는 시프트레지스터(107)의 각 블럭으로부터의 펄스와 동기적으로 스위칭회로(112)를 개폐하여 데이타신호선 S_j으로 데이타를 출력한다.

데이타신호선 Sj에 의한 데이타 출력이 허용되는 시간은 H1/N이고, H1은 유효수평주사기간(수평주사기간의 약 80%)이고 N은 횡방향의 화소수, 즉 표시셀 C_i1∼C_iN의 수이다. 이 때문에, 대화면의 표시를 할 경우, 데이타신호선 S_j으로 데이타를 출력하는 시간이 단축된다.

제17도와 같이, 선순차 구동방식의 아날로그 드라이버(107)는 시프트드라이버(107), 복수의 래치(108), 복수의 스위칭회로(113), 복수의 콘덴서(116), 및 전술한 특성을 갖는 복수의 버퍼 증폭기(115)로 구성된다.

버퍼 증폭기(115)에는, 제18∼20도와 같이 각종의 회로들을 사용할 수 있다.

선순차 구동방식에서는, 스위칭회로(113)로부터의 데이타를 임시로 소용량의 샘플링용 콘덴서(116)에 유지하고, 다음의 수평 블랭킹 기간에 전송신호에 의해 스위칭회로(114)가 ON된다. 그 결과, 앞의 수평 주사기간에 전송된 모든 데이타가 동시에 각각의 홀딩 콘덴서(117)와 버퍼 증폭기(115)로 전송되고, 데이타신호선 S_j에 출력된다. 따라서, 데이타신호선 S_j에 데이타를 출력하기는 시간을 충분히 확보할 수 있다.

이상과 같은 액티브매트릭스 구동방식의 액정표시장치에서, 표시셀C_ij의 FET(105)는 투명기판상에 형성된 비정질실리콘 박막을 이용해 제작되고, 구동회로(101, 102)는 별도의 IC(집적회로)로서 제작된다. 최근, 다결정실리콘 박막상에 구동회로(101, 102)와 표시부(103)를 모노리딕 방식으로 형성하는 기술이 보고되어 있다.

그러나, 다결정실리콘 박막으로 된 트랜지스터의 경우에는, 결정의 입경과 트랜지스터의 채널 길이가 동일 오더에 있기 때문에 임계전압, 상호 콘덕턴스, 서브스레숄드(sub-threshold) 계수 등의 특성이 트랜지스터마다 다르다. 따라서, 다결정실리콘 박막으로 된 트랜지스터로 버퍼증폭기(115)를 제작할 경우(제 18∼20도 참조), 버퍼증폭기(115)내에 오프셋전압이 생기는 문제점이 있다. 오프셋전압이란 버퍼증폭기(115)의 입력전압과 사이의 전압차이다.

버퍼증폭기(115)마다 오프셋전압이 다르고, 이와 같은 오프셋전압차는 1V이상일 수도 있다. 구동전압(다이나믹 레인지)이 5V인 액정표시장치의 경우, 버퍼증폭기(115)사이의 오프셋전압차가 1V를 넘으면, 4계조 이상의 다계조 표시는 불가능하다.

이 문제에 대응하기 위해, 일본국 특개평 4-142591호 공보에는 오프셋전압을 상쇄하는 전압을 보정데이타로서 메모리에 미리 기억하였다가 이 보정데이타를 영상신호에 가산한 후 영상신호를 구동회로(101)에 입력하여 오프셋전압을 상쇄하는 액정표시장치가 기재되어 있다.

그러나, 상기 액정표시장치를 채용하면, 다음과 같은 문제가 새로이 제기된다. 즉, 메모리가 필요하기 때문에, 제조비가 상승하고, 오프셋전압을 버퍼 증폭기(115)마다 미리 측정하여 메모리에 기억시키기 때문에 시간이 걸린다.

또, 액정표시장치가 동작되는 주변온도에 따라 반도체의 페르미 레벨과 캐리어 이동도의 온도의존성이 높기 때문에, 오프셋전압을 상쇄할 수 없다. 또, 다결정실리콘 박막으로 구성된 트랜지스터를 사용하면, 결정입계 및 게이트유전막-다결정실리콘 계면에 다수의 국부적 준위가 존재하고 다결정실리콘 박막이 부유전위 상태에 있기 때문에, 상기 특성이 시간이 흐를수록 크게 변하여, 장기적으로는 오프셋전압을 상쇄하기가 곤란하다는 문제가 있다.

이상 설명한 바와같이, 다음 문제들도 여전히 미해결 상태이다. 즉, 버퍼증폭기(115)에 오프셋전압이 존재한다. 특히, 다결정실리콘 박막으로 된 트랜지스터용의 버퍼증폭기(115)를 제작할 때 오프셋전압이 크게 발생한다.

또, 오프셋전압이 발생하는 버퍼증폭기(115)를 채용하면, 버퍼증폭기(115)마다 오프셋전압이 다르기 때문에 고품질의 화상표시가 불가능하다.

본 발명의 목적은 입력신호의 전압과 동일 레벨의 전압이 출력되는 이상적인 버퍼특성을 갖고, 또한 항시 오프셋 전압을 상쇄할 수 있는 신호증폭회로를 제공하는 것이다.

이상의 목적을 달성하기 위해, 본 발명의 신호증폭회로는,

버퍼증폭기; 및

상기 버퍼증폭기에 기준전압을 입력할 때 이 기준전압과 버퍼증폭기의 출력전압의 전압차를 오프셋전압으로서 검출하고, 상기 입력신호의 전압으로부터 상기 오프셋전압을 감산한 전압을 상기 버퍼증폭기에 입력하여 오프셋전압을 상쇄하는 보정수단을 포함하는 것을 특징으로 한다.

상기 구성에 의하면, 버퍼증폭기에 오프셋전압이 발생할 때에도 오프셋전압을 상쇄할 수 있기 때문에, 버퍼증폭기에 입력된 신호의 전압레벨이 이곳에서 출력되는 신호의 전압레벨과 동일한 이상적인 버퍼특성을 갖는 신호증폭회로를 얻을 수 있다.

본 발명의 다른 목적은 고품질의 화상표시를 얻을 수 있는 화상표시장치를 제공하는데 있다.

상기 목적을 달성하기 위해,

매트릭스 형태로 배열된 표시셀들로 구성된 표시부;

영상신호를 샘플링하고, 샘플링에 의해 얻어진 전압을 데이타로서 데이타신호선에 보내는 제1구동회로;

주사신호선을 순차 선택하여 데이타신호선상의 데이타를 각 표시셀에 보내는 제2구동회로를 구비한 화상표시장치에 있어서:

상기 제1구동회로는, 시프트레지스터; 횡방향의 표시셀과 같은 수의 스위칭회로; 상기 스위칭회로와 같은 수의 샘플링용 콘덴서; 및 상기 샘플링용 콘덴서와 같은 수의 신호증폭회로; 를 포함하고,

상기 시프트레지스터는 클럭신호와 동기하여 각 스위칭회로에 신호를 순차 전송하며,

상기 스위칭회로는 상기 시프트레지스터로 부터 신호를 받았을 때 ON되고,

각 샘플링용 콘덴서는 스위칭회로가 ON되었을 때 데이타로서 얻어진 영상신호의 레벨을 샘플링하며,

횡방향의 표시셀과 같은 수의 데이타가 상기 샘플링용 콘덴서에 보유되었을 때 상기 신호증폭회로는 상기 샘플링용 콘덴서로부터 데이타를 일괄적으로 받아서 데이타신호선으로 출력하여 상기 표시부에 영상신호를 표시하고,

화상표시장치의 신호증폭회로는,

버퍼증폭기; 및

버퍼증폭기에 기준전압이 입력되었을 때 기준전압과 버퍼증폭기의 출력전압사이의 전압차를 오프셋전압으로서 검출하고, 각 샘플링용 콘덴서에 의해 샘플된 영상신호의 전압에서 상기 오프셋전압을 감산하여 얻어진 전압을 상기 버퍼증폭기에 입력하여 오프셋전압을 상쇄하는 보정수단; 을 포함하는 것을 특징으로 한다.

상기 구성에 의하면, 샘플링용 콘덴서에 일시 유지된 전압과 같은 레벨의 전압을 데이타신호선에 보낼 수 있다. 그 결과, 고품질 화상표시가 가능하다.

본 발명의 특징과 이점을 보다 잘 이해하기 위해, 첨부 도면을 참조하여 본 발명을 더 자세히 설명하면 다음과 같다.

제1∼11, 21도를 참조하여 본 발명의 실시예에 대해 설명한다.

제1도와 같이, 본 실시예에 따른 신호증폭회로에는 버퍼증폭기(1)와 이 증폭기(1)에서 발생한 오프셋전압(△V)을 상쇄하는 보정수단(2)이 있다.

보정수단(2)은 버퍼증폭기(1)에 기준전압(Vo)을 입력하고, 버퍼증폭기(1)의 출력전압(Vo＋△V)과 기준전압(Vo)과의 차이를 오프셋전압(△V)으로서 검출한다. 보정수단(2)은 입력신호의 전압(V)에서 오프셋전압(△V)을 뺀 전압(V-△V)을 버퍼증폭기(1)에 입력한다.

버퍼증폭기(1)에 전압(V-△V)을 입력하면, 전압(V-△V＋△V)이 출력된다. 즉, 오프셋전압(△V)이 상쇄되고, 전압V가 출력된다. 본 실시예의 신호증폭회로에 따르면, 버퍼증폭기(1)에 오프셋전압(△V)이 생기더라도, 여기서 출력된 신호가 입력신호와 동일 레벨의 전압을 갖는 바람직한 버퍼특성을 얻을 수 있다.

따라서, 다결정 반도체나 비정질 반도체로 구성된 트랜지스터를 이용해 버퍼증폭기(1)를 제작할 때에도, 원하는 버퍼 특성을 갖는 신호증폭회로를 얻을 수 있다.

신호증폭회로가 동작을 개시할 때 상기 보정수단(2)에서 오프셋전압(△V)을 검출하도록 배열하는 것이 좋다. 그러나, 입력신호가 클럭신호와 동기적으로 입력될 경우에는, 오프셋전압(△V)의 검출은 매 클럭마다 행하는 것이 좋다.

오프셋전압(△V)이 클럭마다 상쇄하는 상기 배열에서는, 신호증폭회로가 동작하는 환경의 변화(예; 온도변화) 또는 신호증폭회로의 특성의 경시변화(經時變化)로 인해 오프셋전압(△V)이 변하더라도, 오프셋전압(△V)의 상쇄가 언제나 보장될 수 있다.

제2도를 참조하여 이하 신호증폭회로의 제1실시예에 대해 설명한다.

이 신호증폭회로는 버퍼증폭기(1)와 보정수단(2)으로 구성된다. 보정수단(2)은 제1콘덴서(3)와 제1내지 제5스위칭소자(4∼8)로 구성된다.

버퍼증폭기(1)의 입력단자(1a)는 스위칭소자(4)를 통해 기준전압(Vo)의 입력단자(9)에 접속된다. 버퍼증폭기(1)의 입력단자(1a)는 스위칭소자(5)를 통해 콘덴서(3)의 전극(3a)에도 접속된다. 이 전극(3a)은 스위칭소자(6)를 통해 신호증폭회로의 입력단자(10)에 접속된다. 콘덴서(3)의 다른 전극(3b)은 스위칭소자(7)를 통해 버퍼증폭기(1)의 출력단자(1b)에 접속된다. 콘덴서(3)의 전극(3b)은 스위칭소자(8)를 통해 입력단자(9)에도 접속된다.

신호준위를 안정되게 하려면, 버퍼증폭기(1)의 입력단자(1a)에 소용량의 다른 콘덴서를 덧붙이는 것이 좋다. 이것은, 버퍼증폭기(1)와 스위칭소자(4, 5)의 각 기생용량과 상기 부품들을 접속하는데 사용된 배선의 용량이 신호전위를 안정시키는데 불충분할 경우에 효과적이다.

이하, 입력신호의 준위가 소정 범위내에 있는 한 버퍼증폭기(1)에서 항상 일정한 오프셋전압(△V)이 생성된다고 상정한다.

스위칭소자(4∼8)는 제3도의 타이밍차트에 따라 제어수단(도시안됨)으로부터의 제어신호(4a∼8a)에 의해 각각 제어된다.

제어신호(4a∼8a)의 각각의 상승과 하강이 시각 t₁∼t₅에서 완전히 일치함을 제3도에서 알 수 있다. 그러나, 실제로는, 제어신호(4a∼8a)의 각 레벨이 변화할 때, 유한한 시간(천이시간)이 필요하다. 따라서, 오프셋전압(△V)을 정확히 상쇄하려면, 제어신호 (4a∼8a)의 상승시와 하강시에 발생한 천이신호에 의한 간섭을 방지할 필요가 있다, 이 때문에, 예컨대 제어신호(4a∼8a) 각각의 상승을 지연시켜 제어신호(4a∼8a)의 상승과 하강시에 생기는 간섭을 방지하는 것이 바람직하다. 또, 이 제어신호(4a∼8a)는 스위칭소자(4∼8)로서 N채널 MOS트랜지스터를 채택할 경우에도 적용할 수 있다. 그러나, 스위칭소자(4∼8)로서 P채널 MOS트랜지스터를 채택할 때는 제어신호(4a∼8a)의 위상을 반전시켜야 한다. 이와 같은 특징을 후술하는 타이밍차트에도 마찬가지다.

t₁에서 제어신호(4a, 5a, 7a)는 하이레벨에 있고 제어신호(6a, 8a)는 로우레벨에 있으므로, 스위칭소자(4, 5, 7)는 ON되고 스위칭소자(6, 8)는 OFF된다.

따라서, 기준전압(Vo)은 스위칭소자(4)를 통해 버퍼증폭기(1)의 입력단자(1a)에 인가되면서, 스위칭소자(5)를 통해 콘덴서(3)의 전극(3a)에 인가될 수 있다. 버퍼증폭기(1)의 출력전압(Vo＋△V)은 스위칭소자(7)를 통해 콘덴서(3)의 전극(3b)에 인가된다.

t₂에서 제어신호(5a)는 로우레벨로 세트되고 제어신호(6a)는 하이레벨로 세트된다. 그 결과, 스위칭소자(5)가 OFF되고 스위칭소자(6)가 ON된다.

이 때문에, 전압 V의 입력신호가 입력단자(10)로부터 스위칭소자(6)를 통해 콘덴서(3)의 전극(3a)에 인가된다.

t₃에서 제어신호(6a)가 로우레벨로 세트되므로 스위칭소자(6)가 OFF된다.

t₄에서 제어신호(7a)는 로우레벨로 세트되고 제어신호(8a)는 하이레벨로 세트된다. 그 결과, 스위칭소자(7)가 OFF되고 스위칭소자(8)가 ON된다.

따라서, 기준전압(Vo)은 스위칭소자(8)를 통해 콘덴서(3)의 전극(3b)에 인가된다. 그 결과, 콘덴서(3)의 전극(3b)의 전압은 입력신호의 전압 V로부터 전극(3b)의 전압변화분(즉, Vo-(Vo+△V)=-△V)만큼 시프트된 전압(V-△V)으로 된다.

t₅에서 제어신호(4a)는 로우레벨로 세트되고 제어신호(5a)는 하이레벨로 세트된다. 그 결과, 스위칭소자(4)가 OFF되고 스위칭소자(5)가 ON된다.

따라서, 콘덴서(3)의 전극(3a)의 전압(V-△V)은 스위칭소자(5)를 통해 버퍼증폭기(1)의 입력단자(1a)에 인간된다. 그 결과, 오프셋전압(△V)이 상쇄되고, 입력신호의 전압 V와 같은 레벨의 전압 V가 출력단자(1)에서 출력된다.

이상 설명한 신호증폭회로에서, 오프셋전압(△V)을 보정하는데 필요한 시간은 (t₅-t₁)이다. 그러나, 버퍼증폭기(1)의 부하를 적게 하면, 오프셋전압(△V)을 보정하는데 필요한 시간을 단축할 수 있다. 이것은, 보정기간에 있어서 기준전압(Vo)을 입력할 때 버퍼증폭기(1)의 출력전압(Vo＋△V)의 안정화에 가장 긴 시간을 필요로하기 때문이다. 특히, 오프셋전압(△V)을 보정하기 전에 입력신호레벨과 기준전압(Vo) 차이가 클때는 안정화에 긴 시간이 소요된다.

구체적으로는, 제4도와 같이, 시각 t₁직전의 기간에 버퍼증폭기(1)의 출력단자(1b)에 기준전압(Vo)을 인가하는 스위칭소자(21)(제8스위칭소자)를 배치하도록 배열할 수 있다. 또는, 제5도와 같이, t₁과 t₅사이의 기간에 버퍼증폭기(1)의 출력단자(1b)로부터의 부하를 절환하는 스위칭소자(22)(제9스위칭소자)를 배치하도록 배열할 수도 있다.

버퍼증폭기(1)에는 종래기술의 설명에서 보여준 회로(제 18, 20도 참조)를 사용할 수도 있지만, 본 발명은 이것에 한정되지 않고, 버퍼특성을 갖기만 하면 어떤 회로라도 사용할 수 있다.

이하, 제6도를 참조하여 신호증폭회로의 제2실시예에 대해 설명한다.

이 신호증폭회로에는 제1실시예의 스위칭회로(4)는 배치하지 않는다. 대신에 스위칭소자(14, 15 ; 제 6, 7 스위칭소자)와, 기준전압(Vo)을 보유하는 콘덴서(16; 제2콘덴서)를 추가로 설치한다.

스위칭소자(5∼8, 14, 15)는 각각, 제어수단(도시안됨)에서의 제어신호(5a∼8a, 14a, 15a)에 의해, 제7도의 타이밍차트에 따라 제어된다.

시각 t₁에서 제어신호(15a, 5a, 14a, 7a)은 하이레벨에 있고, 제어신호(6a, 8a)는 로우레벨에 있다. 따라서, 스위칭소자들(15, 5, 14, 7)는 ON되고 스위칭소자들(6, 8)은 OFF된다.

이 때문에, 기준전압(Vo)이 스위칭소자(14, 5, 15)를 통해 콘덴서(16)에 인가된다. 그 결과, 콘덴서(16)가 충전되고, 버퍼증폭기(1)의 입력단자(1a)의 전위가 기준전압(Vo)으로 된다. 오프셋전압(△V)은 콘덴서(16)의 버퍼증폭기측단자의 전압(즉, 기준전압 Vo)을 이용해 상쇄된다. 이점을 제외하고는, 본 실시예의 신호증폭회로의 구성은 제1실시예의 신호증폭회로와 거의 동일하다.

본 실시예의 신호증폭회로에서 오프셋전압(△V)을 보정하는데 필요한 시간은 제7도의 (t₄-t₁)이다.

다음, 제8도를 참조하여 신호증폭회로의 제3실시예에 대해 설명한다.

본 실시예의 신호증폭회로에서는 제1실시예의 스위칭소자(5)는 사용하지 않는다. 대신에, 버퍼증폭기(1)로부터의 출력전압을 보유하는 콘덴서(17 ; 제 3 콘덴서)를 더 배치한다. 이 콘덴서(17)의 정전용량은 콘덴서(3)보다 충분히 크게 설정한다.

스위칭소자(4, 6∼8)은 각각 제어수단(도시안됨)으로부터의 제어신호(4a, 6a∼8a)에 의해, 제9도의 타이밍차트에 따라 제어된다.

시각 t₁에서, 제어신호들(4a, 7a)은 하이레벨에 있고, 제어신호(6a, 8a)는 로우레벨에 있다. 따라서, 스위칭소자들(4, 7)는 ON되고 스위칭소자들(6, 8)은 OFF된다.

이 때문에, 기준전압(Vo)이 스위칭소자(4)를 통해 버퍼증폭기(1)의 입력단자(1a)에 인가된다. 버퍼증폭기(1)의 출력전압(Vo＋△V)은 스위칭소자(7)를 통해 콘덴서(17)에 인가된다. 그 결과, 콘덴서(17)가 충전되고, 콘덴서(3)의 전극(3b)의 준위는 기준전압(Vo)이 입력될 때 버퍼증폭기(1)의 출력전압(V＋△V)으로 된다. 이후, 오프셋전압(△V)은 콘덴서(17)에 보유된 전압(Vo＋△V)을 이용해 상쇄된다. 이점을 제외하고는, 본 실시예의 신호증폭회로의 구성은 앞의 실시예의 신호증폭회로와 동일하다.

본 실시예의 신호증폭회로에서 오프셋전압(△V)을 보정하는데 필요한 시간은 제9도의 (t₃-t₁)이다.

본 실시예에서는 기준전압(Vo)은, 버퍼증폭기(1)의 선형성을 충분히 보증하는 범위에 있는 한 특정되지 않지만, 신호증폭회로의 입력신호 레벨 범위의 중간값으로 설정하는 것이 바람직하다. 그 결과, 버퍼증폭기(1)의 비선형성을 최소화하여 정밀한 신호증폭회로를 얻을 수 있다. 또, 오프셋전압(△V)을 상쇄하는데 필요한 기간에 버퍼증폭기(1)의 출력변화를 평균으로 억제하여, 그 기간을 단축할 수 있다. 또, 콘덴서(3, 16, 17)나 스위칭소자(4∼8, 14, 15, 21, 22)에 인가되는 전류를 작게할 수 있기 때문에, 제어신호들(4a∼8a) 각각의 상승 및 하강시에 발생하는 천이를 억제할 수 있다.

스위칭소자(15) 반대측의 콘덴서(16)의 전극에 인가될 정전압 V₁과, 스위칭소자(7) 반대측의 콘덴서(17)의 전극에 인가될 정전압 V₁은 일정하기만 하면 특정되지 않는다. 그러나, 상기 이유로, 정전압 V₁과 V₂는 신호증폭회로의 입력신호 레벨 범위의 중간치로 설정되는 것이 좋다.

상기 실시예에서, 각 스위칭소자(4, 5...)의 내부용량의 배선의 기생용량을 콘덴서(3)의 정전용량에 대해 충분히 작게 설정하여 오프셋전압(△V)을 확실히 상쇄하는 것이 바람직하다.

각 스위칭소자(4, 5...)에는, N-채널형이나 P-채널형의 MOS(금속산화물 반도체)트랜지스터, 또는 N-채널 MOS 및 P-체널 MOS를 병렬로 접속한 상보형 MOS(CMOS) 트랜지스터를 이용할 수 있다.

N-채널형 MOS 트랜지스터와 P-채널형 MOS 트랜지스터에서, 스위치를 개폐할 때 게이트전극의 각 파형은 서로 역상이다. 따라서, CMOS 트랜지스터를 채택하면, 게이트전극과 소스전극 사이의 기생용량으로 인한 전위 시프트를 상쇄할 수 있다. 이 때문에, CMOS트랜지스터 스위치를 사용하면 보다 정밀한 신호 증폭신호를 얻을 수 있다.

상기 바람직한 실시예에서는, 전압을 유지하는데 콘덴서(3, 16, 17)를 사용했다. 그러나, 본 발명은 이것에 한정되지 않는다. 예컨대, 다른 종류의 아날로그 메모리수단이나 복수 비트의 디지탈 메모리수단을 사용할 수도 있다. 아날로그 메모리수단으로는, 금속배선층 사이, 또는 금속배선층과 반도체층 사이에 배치된 콘덴서를 사용할 수 있다. 디지탈 메모리수단으로는, 아날로그 메모리수단과 같은 구성(콘덴서)이 아닌 플립플롭 등의 논리회로를 사용할 수도 있다.

이하, 신호증폭회로의 응용례로서 신호증폭회로를 채택한 액티브매트릭스 구동방식의 액정표시장치에 대해 설명한다.

제10도와 같이, 액정표시장치는 구동회로(51, 52; 제 1, 제 2 구동수단), 매트릭스 형태로 배열된 표시셀로 이루어진 표시부(53), 및 구동회로(51, 52)를 제어하기 위한 타이밍신호(즉, 클럭신호 및 제어신호 5a, 6a,...)의 발생회로(54)로 구성된다. 타이밍신호 발생회로(54)는 표시부(53)와 동일한 기판상에 설치되거나 표시부(53)와는 별개로 설치될 수 있다.

구동회로(51)는 타이밍신호에 동기되게 영상신호를 샘플링하고 샘플링에 의해 얻은 전압을 데이타로서 데이타신호선(Sj)에 보낸다. 구동회로(52)는 주사신호선 G_i을 순차선택하고(제12도 참조), 데이타신호선 Sj상의 데이타를 표시부(53)의 표시셀로 보낸다.

제11도와 같이, 구동회로(51)기능을 하는 선순차 구동방식의 아날로그 드라이버는 시프트레지스터(57), 복수의 래치(58), 복수의 스위칭회로(59), 복수의 콘덴서(60) 및 복수의 신호증폭회로(61)로 구성된다. 여기서, 래치(58)는 생략할 수도 있다.

제21도와 같이, 시프트레지스터(57)는 클럭신호와 동기적으로 래치(58)에 신호를 보낸다. 각 래치(58)는 시프트레지스터(57)로부터의 신호를 보유하고, 필요에 따라 신호레벨을 시프트한다. 각 스위칭회로(59)는 래치(58)로부터의 신호에 의해 ON되고, 이 때 영상신호의 레벨이 데이타로서 콘덴서(60)에 샘플된다. 이상의 방식으로, 1유효수평 주사기간의 데이타, 즉 횡방향의 화소수와 같은 수의 데이타가 복수의 콘덴서(60) 각각에 보유된다.

이상 설명한대로, 신호증폭회로(61)에는 버퍼증폭기(1)와 이 증폭기(1)의 오프셋전압(△V)을 상쇄하기 위한 보정수단(2)이 있다. 또, 액정표시장치의 경우에는, 보정수단(2)이 데이타를 보유하는 기능도 갖는다. 각 콘덴서(60)의 데이타는 제어신호에 의해 수평블랭킹 기간내에 동시에 신호증폭회로(61)에서 판독된다. 그러나, 데이타를 판독하는 프로세스를 포함한 오프셋전압(△V)의 보정은 수평블랭킹 기간 내에서만, 또는 수평블랭킹 기간과 그 직전의 기간에서 행해진다. 수평블랭킹 기간과 그 전후의 기간에 오프셋전압(△V)을 상쇄하면, 충분한 보정시간이 확보된다 해도, 데이타신호선 Sj에 영상신호를 출력하는 기간이 단축될 수 있다. 그러나, 선순차 구동방식에서는 기입 기간이 길어지는 문제가 있을 수 있다,

본 실시예의 신호증폭회로(61)에 따르면, 버퍼증폭기(1)에서 오프셋전압(△V)이 생겨도, 입력신호의 전압 V와 같은 레벨의 전압 V를 데이타신호선 Sj에 보낼 수 있다. 그 결과, 고품위 화상표시가 보장되어, 대형 표시부(53)를 얻을 수 있다.

상기 배열에서는 수평블랭킹 기간마다 오프셋전압(△V)을 보정할 수 있다. 따라서, 액정표시장치가 동작하는 환경의 변화(예; 온도의 변화), 또는 신호증폭회로(61)의 특성의 경시변화로 인해 오프셋전압(△V)이 변동되어도, 항상 오프셋전압(△V)을 상쇄할 수 있다.

상기 액정표시장치에서는 1개의 시프트레지스터(57)를 사용했지만, 본 발명은 이것에 한정되지 않고, n개의 시프트레지스터를 병렬로 연결하여 사용할 수도 있다. 이 경우에는, 1개의 시프트레지스터(57)를 사용할 때보다 샘플링기간이 n배로 된다. 즉, 샘플링에 시간적인 여유가 있을 수 있다.

구동회로(51, 52)와 표시부(53)를 각각 별도의 기판상에 형성할 수도 있다. 그러나, 구동회로(51, 52)중의 일방 또는 양방을 표시부(53)와 동일 기판상에 형성하면, 구동회로(51, 52)와 표시부(53)가 일체인 액정표시장치를 실현할 수 있다.

단결정실리콘 박막트랜지스터 또는 다결정실리콘 박막트랜지스터의 캐리어 이동도는 비정질실리콘 박막트랜지스터의 10배 이상이므로, 구동회로(51, 52)에 적당하다. 따라서, 투명기판상에 단결정실리콘 박막이나 다결정실리콘 박막을 형성하도록 기판을 배열하는 것이 바람직하다, 상기 박막트랜지스터에서는, 각 기판이 부유상태에 있기 때문에, 기판이 임계전압에 영향을 미치지 않는다. 따라서, 영상신호를 전송하는 트랜지스터에서는, 임계전압의 상승에 의한 신호전위의 강하를 고려할 필요가 없다는 점에서 유리하다.

본 실시예의 액정표시장치는 고품질의 화상표시가 가능하다. 그러므로, 아날로그 데이타(레벨변화가 연속적인 영상신호)와, 다계조(4계조 이상)에 대응하는 이산적인 레벨을 갖는 영상신호(디지탈 데이타)의 표시에 적당하다.

상기 바람직한 실시예에서, 신호증폭회로의 응용례로서 액정표시장치를 예로들어 설명한다. 그러나, 본 발명의 신호증폭회로의 용도는 광범위하다. 예컨대, CRT(음극선관) 표시장치, VF(진공형광)표시장치, 플라즈마 표시장치, EL 표시장치 등의 화상표시장치에 응용할 수 있다.

또, 본 실시예의 신호 증폭회로의 용도는 화상표시장치에 한정되지 않고, 버퍼증폭기를 채택하는 다양한 장치에 응용할 수도 있다. 이 버퍼증폭기를 본 실시예의 신호증폭기에 대치하면, 우수한 버퍼 특성을 얻을 수 있다.

본 실시예에 개시된 신호증폭회로 및 이 회로를 채택한 화상표시장치를 열거하면 다음과 같다.

제1신호증폭회로에는 버퍼증폭기(1)와 보정수단(2)이 있다. 보정수단(2)은 버퍼증폭기(1)에 기준전압(Vo)이 입력될 때 얻어진 버퍼증폭기(1)의 출력전압(Vo＋△V)과 기준전압(Vo)사이의 전압차를 검출한다. 이렇게 구한 전압차를 오프셋전압(△V)으로 규정한다. 보정수단(2)은 입력신호의 전압에서 오프셋전압(△V)을 감산하여 얻어진 전압을 입력하여 오프셋전압(△V)을 상쇄한다.

이상의 배열에 의하면, 오프셋전압(△V)을 상쇄할 수 있기 때문에, 버퍼증폭기(1)에 오스셋전압(△V)이 생겨도 입력신호의 전압 레벨과 출력신호의 전압 레벨이 동일한 이상적인 버퍼특성을 갖는 신호증폭회로를 실현할 수 있다.

제1신호증폭회로의 구성과 같은 구성의 제2신호증폭회로는, 입력신호가 클럭과 동기적으로 입력되고 오프셋전압(△V)은 클럭마다 보정수단(2)에 의해 상쇄되는 구성으로 된다.

제2증폭회로의 배열에 따르면, 제1신호증폭회로에서 얻어지는 효과 이외에도 다음과 같은 효과를 얻을 수 있다. 매 클럭마다 오프셋전압(△V)을 상쇄하면, 신호증폭회로가 동작하는 환경의 변화(예 온도 변화) 또는 신호증폭회로 특성의 경시변화로 인해 오프셋전압(△V)이 변할지라도, 항상 오프셋전압(△V)을 확실히 상쇄할 수 있다.

제2신호증폭회로와 같은 구성의 제3신호증폭회로는, 보정수단(2)이 콘덴서(3)와 스위칭소자(4∼8)로 구성되고 버퍼증폭기(1)의 입력단자(1a)는 스위칭소자(4)를 통해서 기준전압(Vo)의 입력단자(9)에, 그리고 스위칭소자(5)를 통해 콘덴서(3)의 일방의 전극(3a)에 접속되는 구성으로 된다. 제3신호증폭회로는 또한, 콘덴서(3)의 전극(3a)은 스위칭소자(6)를 통해 입력신호의 입력단자(10)에 접속되고 콘덴서(3)의 다른 전극(3b)은 스위칭소자(7)를 통해 버퍼증폭기(1)의 출력단자(1b)및 스위칭소자(8)를 통해 기준전압(Vo)의 입력단자(9)에 접속되는 구성으로 된다.

제3신호증폭회로는 제2신호증폭회로의 효과 이외에도 부품수가 감소되는 효과를 볼 수 있다.

제2신호증폭회로와 같은 구성의 제4신호증폭회로는, 보정수단(2)이 콘덴서(3, 16)와 스위칭소자(5∼8, 14, 15)로 구성되고 버퍼증폭기(1)의 입력단자(1a)는 스위칭소자(5)를 통해서 기준전압(Vo)의 입력단자(9)에 그리고 스위칭소자(15)와 콘덴서(16)를 통해 정전압 단자에 접속되는 구성으로 된다. 제4신호증폭회로는 또한, 콘덴서(3)의 전극(3a)은 스위칭소자(6)를 통해 입력신호의 입력단자(10) 및 스위칭소자(14)를 통해 기준전압(Vo)의 입력단자(9)에 접속되고 콘덴서(3)의 다른 전극(3b)은 스위칭소자(7)를 통해 버퍼증폭기(1)의 출력단자(1b) 및 스위칭소자(8)를 통해 기준전압(Vo)의 입력단자(9)에 접속되는 구성으로 된다.

제4신호증폭회로는 제2신호증폭회로의 효과 이외에도 부품수가 감소되는 효과를 볼 수 있다.

제2신호증폭회로와 같은 구성의 제5신호증폭회로는, 보정수단(2)이 콘덴서(3, 17)와 스위칭소자(4, 6∼8)로 구성되고 버퍼증폭기(1)의 입력단자(1a)는 스위칭소자(4)를 통해서 기준전압(Vo)의 입력단자(9)에 그리고 콘덴서(3)의 전극(3a)에 접속되는 구성으로 된다. 제5신호증폭회로는 또한, 콘덴서(3)의 전극(3a)은 스위칭소자(6)를 통해 입력신호의 입력단자(10)에 접속되고 콘덴서(3)의 다른 전극(3b)은 스위칭소자(7)를 통해 버퍼증폭기(1)의 출력단자(1b) 및 스위칭소자(8)를 통해 기준전압(Vo)의 입력단자(9)에 접속되는 구성으로 된다. 콘덴서(3)의 다른 전극(3b)은 또한 콘덴서(17)를 통해 정전압 단자에 접속된다.

제5신호증폭회로는 제2신호증폭회로의 효과 이외에도 부품수가 감소되는 효과를 볼 수 있다.

제1∼5 신호증폭회로와 같은 구성의 제6신호증폭회로는 버퍼증폭기(1)의 출력단자(1b)에 기준전압(Vo)을 인가하는 스위칭소자를 구비한 구성으로 된다.

제6신호증폭회로는 제1∼5신호증폭회로의 효과 이외에도 버퍼증폭기(1)의 부하를 감소시킬 수 있다. 따라서, 오프셋전압(△V)을 상쇄하는데 필요한 시간을 단축할 수 있다.

제1∼5신호증폭회로와 같은 구성의 제7신호증폭회로는 버퍼증폭기(1)를 외부 부하에서 분리하는 스위칭소자(22)가 배치된 구성으로 된다.

제7신호증폭회로는 제1∼5신호증폭회로의 효과 이외에도 버퍼증폭기(1)의 부하를 감소시킬 수 있다. 따라서, 오프셋전압(△V)을 상쇄하는데 필요한 시간을 단축할 수 있다.

제3신호증폭회로와 같은 구성의 제8신호증폭회로는 스위칭소자(4∼8)중의 적어도 하나가 상보형 MOS 트랜지스터 스위치인 구성이다.

제8신호증폭회로는 제3신호증폭회로의 효과 이외에도 N-채널이나 P-채널 MOS트랜지스터 스위치를 채택한 신호증폭회로에 비해 정밀도가 높을 수 있다.

제4신호증폭회로와 같은 구성의 제9신호증폭회로는 스위칭소자(5, 8, 14, 15)중의 적어도 하나가 상보형 MOS 트랜지스터 스위치인 구성이다.

제9신호증폭회로는 제8신호증폭회로와 같은 효과를 낸다.

제5신호증폭회로와 같은 구성의 제10신호증폭회로는 스위칭소자(4, 6∼8)중의 적어도 하나가 상보형 MOS 트랜지스터 스위치인 구성이다.

제10신호증폭회로는 제8신호증폭회로와 같은 효과를 낸다.

이상의 목적을 달성하기 위해, 본 발명의 제1화상표시장치는 매트릭스 형태로 배열된 표시셀로 된 표시부(53); 영상신호를 샘플링하여 얻어진 전압을 데이타로서 데이타신호선(S_j)으로 보내는 구동회로(51); 및 주사신호선(G_j)을 순차 선택하여 데이타신호선(S_j)상의 데이타를 표시셀에 보내는 구동회로(52); 를 구비하고, 구동회로(51)는 시프트레지스터(57), 횡방향의 표시셀의 수와 같은 수의 스위칭회로(59), 스위칭회로(59)와 같은 수의 샘플링용 콘덴서(60), 및 샘플링용 콘덴서(60)와 같은 수의 신호증폭회로(61)를 구비한다. 제1화상표시장치는, 시프트레지스터(57)가 클럭신호와 동기되도록 스위칭회로(59)에 신호를 보내고 각 스위칭회로(59)는 시프트레지스터(57)로부터의 신호에 의해 ON되도록 구성된다. 또, 각 스위칭회로(59)가 ON될 때 각 콘덴서(60)는 상기 신호의 레벨을 데이타로서 샘플링하며, 횡방향의 표시셀의 수와 같은 수의 데이타가 콘덴서(60)에 보유되고 있을 때 신호증폭회로(61)는 콘덴서(60)로부터 데이타를 일괄적으로 판독한다. 이후, 이 데이타는 데이타신호선(S_j)에 출력되어, 표시부(53)에 영상신호를 표시한다. 상기 제1화상표시장치에서, 신호증폭회로(61)는 제1∼10신호증폭회로중에서 선택한다.

제1화상표시장치에서, 제1∼10신호증폭회로중의 하나를 신호증폭회로(61)로 채택한다. 따라서, 샘플링용 콘덴서(60)에 보유된 전압과 같은 레벨의 전압을 데이타신호선(Sj)에 전송할 수 있다. 그 결과, 제1화상표시장치는 고품질의 화상표시가 가능하다.

제1화상표시장치와 같은 구성의 제2화상표시장치는, 표시셀과 구동회로(51)가 같은 기판상에 형성되는 구성으로 된다.

제2화상표시장치는 제1화상표시장치의 효과 이외에도 소형화될 수 있다.

제1화상표시장치와 같은 구성의 제3화상표시장치는, 기판이 투명기판과 투명기판상에 형성된 단결정실리콘 박막 또는 다결정실리콘 박막으로 이루어지는 구성으로 된다.

제3화상표시장치에서는 투명기판을 사용하므로, 투과형 표시장치가 가능하다. 또, 구동능력이 높은 트랜지스터를 허용하는 비정질실리콘 박막이나 다결정실리콘 박막을 사용하기 때문에, 신호증폭회로를 구비한 실용적인 구동회로를 제작할 수 있다. 특히 단결정실리콘 박막이나 다결정실리콘 박막으로 구성된 트랜지스터를 사용할 때는 전기적 특성이 크게 변하지만, 상기 신호증폭회로에서는 그 변화를 보정할 수 있다.

제1∼3화상표시장치와 같은 구성의 제4화상표시장치는 영상신호 레벨이 연속적인 구성으로 된다.

제4화상표시장치에 따르면, 제1∼3화상표시장치의 효과 이외에도 연속적으로 변화하는 계조로 영상을 표시할 수 있다. 또, 수직 라인마다 계조가 변할 때 발생하는 계조의 역전을 방지할 수 있다.

제1∼3화상표시장치와 같은 구성의 제5화상표시장치는 영상신호가 적어도 4이상의 준위에서 이산적인 구성으로 된다.

제5화상표시장치에서 제4실시예와 같은 효과를 낸다.

제1∼5화상표시장치와 같은 구성의 제6화상표시장치는 표시셀마다 액정표시소자를 포함하는 구성으로 된다.

제6화상표시장치에 따르면, 제1∼5화상표시장치의 효과 이외에도 표시셀마다 액정표시소자가 있기 때문에 표시특성이 균일한 표시소자를 얻을 수 있다. 이때문에, 버퍼증폭기(1)에서 생기 오프셋전압(△V)을 상쇄하여야만 고품질 화상을 얻을 수 있다.

Claims

(2회 정정) 신호증폭회로에 있어서,

버퍼증폭기; 및

상기 버퍼증폭기에 기준전압을 입력할 때 이 기준전압과 버퍼증폭기의 출력전압의 전압차를 오프셋전압으로서 검출하고, 입력신호의 전압으로부터 상기 오프셋 전압을 감산한 전압을 상기 버퍼증폭기에 입력하여 오프셋전압을 상쇄하는 보정수단을 포함한 신호증폭회로.
제1항에 있어서, 상기 입력신호는 클럭에 동기하여 입력되고, 상기 오프셋전압이 상기 보정수단에 의해 클럭마다 상쇄되는 신호증폭회로.
제2항에 있어서,

상기 보정수단은 제1콘덴서와 제1∼제5스위칭소자로 구성되고;

상기 버퍼증폭기의 입력단자는 제1스위칭소자를 통해 기준전압의 입력단자 및 제2스위칭소자를 통해 제1콘덴서의 일방의 전극에 접속되고;

제1콘덴서의 상기 일방의 전극은 제3스위칭소자를 통해 입력신호의 입력단자에 접속되며;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되는 신호증폭회로.
제2항에 있어서,

상기 보정수단은 제1, 제2콘덴서와 제2∼제7스위칭소자로 구성되고;

상기 버퍼증폭기의 입력단자는 제2스위칭소자를 통해 제1콘덴서의 일방의 전극 및 제7스위칭소자와 제2콘덴서를 통해 정전압 단자에 접속되며;

제1콘덴서의 상기 일방의 전극은 제3스위칭소자를 통해 입력신호의 입력단자 및 제6스위칭소자를 통해 기준전압의 입력단자에 접속되고;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되는 신호증폭회로.
제2항에 있어서,

상기 보정수단은 제1, 제3콘덴서와 제1, 제3∼제5스위칭소자들로 구성되고;

상기 버퍼증폭기의 입력단자는 제1스위칭소자를 통해 기준전압의 입력단자 및 제1콘덴서의 일방의 전극에 접속되며;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되며;

제1콘덴서의 타방의 전극은 제3콘덴서를 통해 정전압 단자에 접속되는 신호증폭회로.
제1항 내지 5항중 어느 하나에 있어서, 상기 버퍼증폭기의 출력에 기준전압을 인가하기 위한 제8스위칭소자를 구비한 신호증폭회로.
제1항 내지 5항중 어느 하나에 있어서, 상기 버퍼증폭기를 외부 부하로부터 분리하기 위한 제9스위칭소자를 구비한 신호증폭회로.
제3항에 있어서, 제1∼제5스위칭소자중 적어도 하나는 상보형 MOS트랜지스터 스위치인 신호증폭회로.
제4항에 있어서, 제2∼제7스위칭소자중 적어도 하나는 상보형 MOS트랜지스터 스위치인 신호증폭회로.
제5항에 있어서, 제1, 제3∼제5스위칭소자중 적어도 하나는 상보형 트랜지스터 스위치인 신호증폭회로.
(2회 정정) 매트릭스 형태로 배열된 표시셀들로 구성된 표시부; 영상신호를 샘플링하고, 샘플링에 의해 얻어진 전압을 데이타로서 데이타신호선에 보내는 제1구동회로; 및

주사신호선을 순차 선택하여 데이타신호선상의 데이타를 각 표시셀에 보내는 제2구동회로; 를 구비하고,

상기 제1구동회로는,

시프트레지스터;

횡방향의 표시셀과 같은 수의 스위칭회로;

상기 스위칭회로와 같은 수의 샘플링용 콘덴서; 및

상기 샘플링용 콘덴서와 같은 수의 신호증폭회로를 포함하고,

상기 시프트레지스터는 클럭신호에 동기하여 각 스위칭회로에 신호를 순차전송하고,

상기 스위칭회로는 상기 시프트레지스터로 부터 신호를 받았을 때 ON되고,

각 샘플링용 콘덴서는 스위칭회로가 ON되었을 때 데이타로서 얻어진 영상신호의 레벨을 샘플링하고,

횡방향의 표시셀과 같은 수의 데이타가 상기 샘플링용 콘덴서에 유지되었을 때 상기 신호증폭회로는 상기 샘플링용 콘덴서로부터 데이타를 일괄적으로 취입하고, 그 데이터를 데이타신호선으로 출력함으로써, 영상신호를 상기 표시부에 표시하는 화상표시장치로서,

상기 신호증폭회로는,

버퍼증폭기; 및

상기 버퍼증폭기에 기준전압이 입력되었을 때 기준전압과 버퍼증폭기의 출력전압 사이의 전압차를 오프셋전압으로서 검출하고, 각 샘플링용 콘덴서에 의해 샘플링 된 영상신호의 전압으로부터 상기 오프셋전압을 감산하여 얻어진 전압을 상기 버퍼증폭기에 입력하여 오프셋전압을 상쇄하는 보정수단; 을 포함하는 화상표시장치.
제11항에 있어서, 상기 오프셋전압이 상기 보정수단에 의해 클럭마다 상쇄되는 화상표시장치.
제12항에 있어서,

상기 보정수단은 제1콘덴서 및 제1∼제5스위칭소자로 구성되고;

상기 버퍼증폭기의 입력단자는 제1스위칭소자를 통해 기준전압의 입력단자 및 제2스위칭소자를 통해 제1콘덴서의 일방의 전극에 접속되며;

제1콘덴서의 상기 일방의 전극은 제3스위칭소자를 통해 입력신호의 입력단자에 접속되고;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되는 화상표시장치.
제12항에 있어서,

상기 보정수단은 제1, 제2콘덴서 및 제2∼제7스위칭소자로 구성되고;

상기 버퍼증폭기의 입력단자는 제2스위칭소자를 통해 제1콘덴서의 일방의 전극 및 제7스위칭소자와 제2콘덴서를 통해 정전압 단자에 접속되며;

제1콘덴서의 상기 일방의 전극은 제3스위칭소자를 통해 입력신호의 입력단자 및 제6스위칭소자를 통해 기준전압의 입력단자에 접속되고;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되는 화상표시장치.
제12항에 있어서,

상기 보정수단은 제1, 제3콘덴서 및 제1, 제3∼제5스위칭소자로 구성되고;

상기 버퍼증폭기의 입력단자는 제1스위칭소자를 통해 기준전압의 입력단자 및 제1콘덴서의 일방의 전극에 접속되며;

제1콘덴서의 상기 일방의 전극은 제3스위칭소자를 통해 입력신호의 입력단자에 접속되고;

제1콘덴서의 타방의 전극은 제4스위칭소자를 통해 상기 버퍼증폭기의 출력단자 및 제5스위칭소자를 통해 기준전압의 입력단자에 접속되며;

제1콘덴서의 타방의 전극은 또한 제3콘덴서를 통해 정전압 단자에 접속되는 화상표시장치.
제11내지 제15항중 어느 하나에 있어서, 상기 버퍼증폭기의 출력에 기준전압을 인가하기 위한 제8스위칭소자를 구비한 화상표시장치.
제11내지 제15항중 어느 하나에 있어서, 상기 버퍼증폭기를 외부 부하로부터 분리하기 위한 제9스위칭소자를 구비한 화상표시장치,
제13항에 있어서, 제1∼제5스위칭소자중 적어도 하나는 상보형 MOS트랜지스터 스위치인 화상표시장치.
제14항에 있어서, 제2∼제7스위칭소자중 적어도 하나는 상보형 MOS트랜지스터 스위치인 화상표시장치.
제15항에 있어서, 제1, 제3∼제5스위칭소자중 적어도 하나는 상보형 MOS트랜지스터 스위치인 화상표시장치.
제11항에 있어서, 상기 표시셀과 제1구동회로가 동일 기판상에 형성되는 화상표시장치.
제21항에 있어서, 상기 기판은 투명 기판 및 상기 투명 기판상에 형성되는 단결정실리콘 박막 또는 다결정실리콘 박막으로 이루어지는 화상표시장치.
제11항, 제21항 및22항중 어느 하나에 있어서, 상기 영상신호의 레벨이 연속적인 화상표시장치.
제11항, 제21항 및 22항중 어느 하나에 있어서, 상기 영상신호가 4이상의 준위를 갖는 이산적인 화상표시장치.
제11항, 제21항 및 22항중 어느 하나에 있어서, 각 표시셀에 액정표시소자가 포함되어 있는 화상표시장치.
제23항에 있어서, 각 표시셀에 액정표시소자가 포함되어 있는 화상표시장치.
제24항에 있어서, 각 표시셀에 액정표시소자가 포함되어 있는 화상표시장치.
제1항에 있어서, 상기 보정수단은,

제1콘덴서; 및

상기 버퍼증폭기에 기준전압을 입력할 때의 버퍼증폭기의 출력전압을 콘덴서의 제1전극에 인가하고, 입력신호의 전압을 콘덴서의 제2전극에 인가한 후, 콘덴서의 제1전극에 기준전압을 인가하고, 제2전극을 상기 버퍼증폭기에 접속하는 스위칭수단을 포함하는 신호증폭회로.