JPH0823632B2 - 表示装置の製造方法 - Google Patents
表示装置の製造方法Info
- Publication number
- JPH0823632B2 JPH0823632B2 JP1280689A JP1280689A JPH0823632B2 JP H0823632 B2 JPH0823632 B2 JP H0823632B2 JP 1280689 A JP1280689 A JP 1280689A JP 1280689 A JP1280689 A JP 1280689A JP H0823632 B2 JPH0823632 B2 JP H0823632B2
- Authority
- JP
- Japan
- Prior art keywords
- short ring
- substrate
- liquid crystal
- display device
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶ディスプレイなどの表示装置の製造方
法に関するものである。
法に関するものである。
第５図および第６図は例えば特開昭61-59475号公報、
特開昭63-81975号公報に示された従来の表示装置の製造
方法を示す正面図であり、図において（11）はガラス基
板上に表示用電極や薄膜トランジスタ（以下単にTFTと
称す）が形成されているTFTアレイ基板である。（12）
は対向電極基板である。TFTアレイ基板（11）と対向電
極基板（12）との間に液晶が充填される。（13a）はゲ
ート電極配線端子、（13b）はソース電極配線端子であ
る。これら配線端子（13a），（13b）は表示領域のTFT
の各々ゲート電極、ソース電極につながっている。（1
4）はすべてのゲート電極配線端子（13a）およびソース
電極配線端子（13b）を短絡・接続しているショートリ
ングである。
特開昭63-81975号公報に示された従来の表示装置の製造
方法を示す正面図であり、図において（11）はガラス基
板上に表示用電極や薄膜トランジスタ（以下単にTFTと
称す）が形成されているTFTアレイ基板である。（12）
は対向電極基板である。TFTアレイ基板（11）と対向電
極基板（12）との間に液晶が充填される。（13a）はゲ
ート電極配線端子、（13b）はソース電極配線端子であ
る。これら配線端子（13a），（13b）は表示領域のTFT
の各々ゲート電極、ソース電極につながっている。（1
4）はすべてのゲート電極配線端子（13a）およびソース
電極配線端子（13b）を短絡・接続しているショートリ
ングである。
次に、製造プロセスについて説明する。TFTアレイ基
板（11）および対向電極基板（12）はラビング等によっ
て配向処理される。セル組み立てによって第５図または
第６図に示す形状に組み立てた後、液晶を注入する。こ
れらのプロセス中において、ショートリング（14）によ
ってすべてのTFTのゲート電極、ソース電極の電位が同
電位に保たれ、静電気等によるTFTの特性劣化・破壊が
回避される。次いで、第５図や第６図に示す如く、A1-A
2,B1-B2,C1-C2,D1-D2線に沿ってTFTアレイ基板（11）を
切断することによって、ショートリング（14）はゲート
電極配線端子（13a）およびソース電極配線端子（13b）
から切り離され、次いで、駆動用ICが実装される。
板（11）および対向電極基板（12）はラビング等によっ
て配向処理される。セル組み立てによって第５図または
第６図に示す形状に組み立てた後、液晶を注入する。こ
れらのプロセス中において、ショートリング（14）によ
ってすべてのTFTのゲート電極、ソース電極の電位が同
電位に保たれ、静電気等によるTFTの特性劣化・破壊が
回避される。次いで、第５図や第６図に示す如く、A1-A
2,B1-B2,C1-C2,D1-D2線に沿ってTFTアレイ基板（11）を
切断することによって、ショートリング（14）はゲート
電極配線端子（13a）およびソース電極配線端子（13b）
から切り離され、次いで、駆動用ICが実装される。
［発明が解決しようとする課題］ 従来の表示装置の製造方法では、以上のように、一重
のショートリング（14）を基板切断によって切り離し除
去しているので、基板切断の際、10mm程度以上の広い切
断幅（Ｅ）が必要であり、このためTFTアレイ基板（1
1）の利用効率が悪いばかりでなく、液晶注入時の基板
端部の幅が大きくなり、注入歩留りが悪くなるほか、注
入に使用する液晶槽の深さが深くなり、基板端部に付着
する液晶が多くなるため液晶の利用効率が悪いなどの問
題点があった。
のショートリング（14）を基板切断によって切り離し除
去しているので、基板切断の際、10mm程度以上の広い切
断幅（Ｅ）が必要であり、このためTFTアレイ基板（1
1）の利用効率が悪いばかりでなく、液晶注入時の基板
端部の幅が大きくなり、注入歩留りが悪くなるほか、注
入に使用する液晶槽の深さが深くなり、基板端部に付着
する液晶が多くなるため液晶の利用効率が悪いなどの問
題点があった。
この発明は上記の様な問題点を解消するためになされ
たもので、ショートリングを採用し、なおかつ、液晶注
入時の基板端部幅の狭い表示装置の製造方法を提供する
ことを目的とする。
たもので、ショートリングを採用し、なおかつ、液晶注
入時の基板端部幅の狭い表示装置の製造方法を提供する
ことを目的とする。
［課題を解決するための手段］ この発明に係る表示装置の製造方法は、ショートリン
グを２重にするとともに、外側の太いショートリングは
ラビング後かつ液晶注入前に基板切断によって除去し、
内側の細いショートリングは液晶注入後に基板の端面角
部（エッジ）の研磨によって除去するようにしたもので
ある。
グを２重にするとともに、外側の太いショートリングは
ラビング後かつ液晶注入前に基板切断によって除去し、
内側の細いショートリングは液晶注入後に基板の端面角
部（エッジ）の研磨によって除去するようにしたもので
ある。
この発明における外側の太い（低抵抗の）ショートリ
ングは、ラビング時に発生する高電圧の静電気によって
TFT特性が劣化することを防止し、内側の細い（比較的
抵抗の高い）ショートリングは液晶注入等の液晶セルの
ハンドリングによって発生する低電圧の静電気によって
TFT特性が劣化することを防止する。
ングは、ラビング時に発生する高電圧の静電気によって
TFT特性が劣化することを防止し、内側の細い（比較的
抵抗の高い）ショートリングは液晶注入等の液晶セルの
ハンドリングによって発生する低電圧の静電気によって
TFT特性が劣化することを防止する。
以下、この発明の一実施例を第１図乃至第４図につい
て説明する。第１図において、（11）はTFTアレイ基
板、（12）は対向電極基板、（13a）はゲート電極配線
端子、（13b）はソース電極配線端子であり、これらの
構成・機能は従来例のものと同じである。（４）は内側
のショートリング、（５）は外側のショートリングであ
り、ともに、導体配線材料で形成され、すべてのゲート
電極配線端子（13a）、ソース電極配線端子（13b）を接
続・短絡している。内側のショートリング（４）は100
μｍ程度の細いパターン幅で形成され、外側のショート
リング（５）は0.5mm〜3mm程度の太いパターン幅で形成
されている。
て説明する。第１図において、（11）はTFTアレイ基
板、（12）は対向電極基板、（13a）はゲート電極配線
端子、（13b）はソース電極配線端子であり、これらの
構成・機能は従来例のものと同じである。（４）は内側
のショートリング、（５）は外側のショートリングであ
り、ともに、導体配線材料で形成され、すべてのゲート
電極配線端子（13a）、ソース電極配線端子（13b）を接
続・短絡している。内側のショートリング（４）は100
μｍ程度の細いパターン幅で形成され、外側のショート
リング（５）は0.5mm〜3mm程度の太いパターン幅で形成
されている。
次に製造プロセスについて説明する。成膜・パターニ
ングされたTFTアレイ基板（11）は配向膜塗布後、ラビ
ングによって配向処理される。ラビング工程では500V〜
2KV程度の高電圧の静電気が発生するが、外側のショー
トリング（５）は太いパターンで形成されているため抵
抗が低く、帯電電荷量の多い上記高電圧の静電気も、遅
延時間なく容易に導通させるため、すべてのゲート電
極、ソース電極の電位は同電位に保たれ、静電気による
TFTの特性劣化・破壊が回避される。
ングされたTFTアレイ基板（11）は配向膜塗布後、ラビ
ングによって配向処理される。ラビング工程では500V〜
2KV程度の高電圧の静電気が発生するが、外側のショー
トリング（５）は太いパターンで形成されているため抵
抗が低く、帯電電荷量の多い上記高電圧の静電気も、遅
延時間なく容易に導通させるため、すべてのゲート電
極、ソース電極の電位は同電位に保たれ、静電気による
TFTの特性劣化・破壊が回避される。
続いて、同様にラビングされた対向電極基板（12）と
組み合わせてセル組み立てをするが、この工程で発生す
る静電気も主として低抵抗の外側のショートリング
（５）を介して導通される。
組み合わせてセル組み立てをするが、この工程で発生す
る静電気も主として低抵抗の外側のショートリング
（５）を介して導通される。
次に、セル組み立てされた液晶パネル（空セル）は、
第１図のA1-A2,B1-B2線に沿ってTFTアレイ基板（11）を
切断し、外側のショートリング（５）を切り離し除去
し、第２図に示す形状に加工する。第３図は第２図のII
I-III線に沿った部分の拡大断面図である。図におい
て、（６）はシール剤、（７）は後程注入される液晶で
ある。第２図および第３図に示す様に、上記基板の切断
（A1-A2,B1-B2）は、内側のショートリング（４）のす
ぐ近傍を切断する。
第１図のA1-A2,B1-B2線に沿ってTFTアレイ基板（11）を
切断し、外側のショートリング（５）を切り離し除去
し、第２図に示す形状に加工する。第３図は第２図のII
I-III線に沿った部分の拡大断面図である。図におい
て、（６）はシール剤、（７）は後程注入される液晶で
ある。第２図および第３図に示す様に、上記基板の切断
（A1-A2,B1-B2）は、内側のショートリング（４）のす
ぐ近傍を切断する。
続いて、液晶（７）が注入される。液晶注入工程で
は。50V〜200V程度の比較的弱い静電気が発生するにと
どまり、パターン幅の狭い高抵抗の内側のショートリン
グ（４）のみでも上記静電気は容易に導通され、すべて
のゲート電極、ソース電極は同電位に保たれる。また、
液晶注入時の基板端部幅（Ｆ）はゲート・ソース電極配
線端子（13a），（13b）の長さのみの約2mm〜3mmであ
り、従来に比べて非常に短いため、注入歩留りが高くな
るほか、注入に使用する液晶槽は、深さが浅いもので良
く、同時に、基板端部に付着する液晶の量が少なくな
り、液晶の利用効率は向上する。
は。50V〜200V程度の比較的弱い静電気が発生するにと
どまり、パターン幅の狭い高抵抗の内側のショートリン
グ（４）のみでも上記静電気は容易に導通され、すべて
のゲート電極、ソース電極は同電位に保たれる。また、
液晶注入時の基板端部幅（Ｆ）はゲート・ソース電極配
線端子（13a），（13b）の長さのみの約2mm〜3mmであ
り、従来に比べて非常に短いため、注入歩留りが高くな
るほか、注入に使用する液晶槽は、深さが浅いもので良
く、同時に、基板端部に付着する液晶の量が少なくな
り、液晶の利用効率は向上する。
最後に内側のショートリング（４）は、第４図の面取
り部（1b）に示す如く、基板端面角部（1a）を研磨によ
って落す（面取りする）ことによって除去される（第４
図）。かかる研摩によるショートリング除去方法におい
ては、従来の基板切断方法の様な広い切断幅は必要な
く、従って、この端面角部研摩によるショートリング除
去方法を用いて始めて、前記のように注入時の基板端部
幅（Ｆ）を短くすることができる。
り部（1b）に示す如く、基板端面角部（1a）を研磨によ
って落す（面取りする）ことによって除去される（第４
図）。かかる研摩によるショートリング除去方法におい
ては、従来の基板切断方法の様な広い切断幅は必要な
く、従って、この端面角部研摩によるショートリング除
去方法を用いて始めて、前記のように注入時の基板端部
幅（Ｆ）を短くすることができる。
以上の様に、この発明によれば、ショートリングを細
い内側のショートリングと太い外側のショートリングの
２重構造とすると共に、ラビング後に基板切断によって
外側のショートリングを除去し、液晶注入後に基板端面
角部を研摩することによって内側のショートリングを除
去する様にしたので、外側のショートリングによって、
ラビング時に発生する高電圧に静電気からTFTを保護
し、液晶注入時には内側のショートリングによって静電
気対策を講じながらも、基板端部幅を狭くすることが可
能となり、液晶注入歩留りや液晶利用効率を向上させ、
ひいては、液晶ディスプレイ全体の歩留りや品質を向上
させることができる効果がある。
い内側のショートリングと太い外側のショートリングの
２重構造とすると共に、ラビング後に基板切断によって
外側のショートリングを除去し、液晶注入後に基板端面
角部を研摩することによって内側のショートリングを除
去する様にしたので、外側のショートリングによって、
ラビング時に発生する高電圧に静電気からTFTを保護
し、液晶注入時には内側のショートリングによって静電
気対策を講じながらも、基板端部幅を狭くすることが可
能となり、液晶注入歩留りや液晶利用効率を向上させ、
ひいては、液晶ディスプレイ全体の歩留りや品質を向上
させることができる効果がある。
第１図は本発明の方法に基づきショートリングが二重に
形成されていることを示す図、第２図は本発明の方法に
基づき外側のショートリングが切断・除去された状態を
示す図、第３図は第２図の断面線III-IIIに沿った拡大
図、第４図は本発明の方法に基づき内側のショートリン
グが面取り操作により除去された状態を示す図、第５図
は従来の製造方法による表示装置を示す図、第６図は第
５図の部分拡大図である。 図において（11）はTFTアレイ基板、（12）は対向電極
基板、（13a）はゲート電極配線端子、（13b）はソース
電極配線端子、（４）は内側のショートリング、（５）
は外側のショートリングである。 なお図中、同一符号は同一、又は相当部分を示す。
形成されていることを示す図、第２図は本発明の方法に
基づき外側のショートリングが切断・除去された状態を
示す図、第３図は第２図の断面線III-IIIに沿った拡大
図、第４図は本発明の方法に基づき内側のショートリン
グが面取り操作により除去された状態を示す図、第５図
は従来の製造方法による表示装置を示す図、第６図は第
５図の部分拡大図である。 図において（11）はTFTアレイ基板、（12）は対向電極
基板、（13a）はゲート電極配線端子、（13b）はソース
電極配線端子、（４）は内側のショートリング、（５）
は外側のショートリングである。 なお図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】薄膜トランジスタが各画素ごとに設けられ
たアクティブマトリックス型表示装置において、各薄膜
トランジスタのゲート電極配線、ソース電極配線のすべ
てと接続されるショートリングを表示装置基板の周辺に
２重に設ける工程と、基板切断によって外側のショート
リングを切り離し除去する工程と、基板端面角部の研磨
によって内側のショートリングを除去する工程とを含む
表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280689A JPH0823632B2 (ja) | 1989-01-19 | 1989-01-19 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280689A JPH0823632B2 (ja) | 1989-01-19 | 1989-01-19 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02190820A JPH02190820A (ja) | 1990-07-26 |
| JPH0823632B2 true JPH0823632B2 (ja) | 1996-03-06 |
Family
ID=11815634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1280689A Expired - Lifetime JPH0823632B2 (ja) | 1989-01-19 | 1989-01-19 | 表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823632B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3089448B2 (ja) * | 1993-11-17 | 2000-09-18 | 松下電器産業株式会社 | 液晶表示用パネルの製造方法 |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| JP3276545B2 (ja) * | 1995-10-03 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 |
| KR100495799B1 (ko) * | 1997-08-25 | 2005-09-20 | 삼성전자주식회사 | 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법 |
| KR100497962B1 (ko) * | 1998-02-23 | 2005-09-14 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 제조 방법 |
| KR100580389B1 (ko) * | 1998-09-24 | 2006-08-11 | 삼성전자주식회사 | 액정표시장치 패널 제조 방법 |
| KR20020070595A (ko) * | 2001-03-02 | 2002-09-10 | 주식회사 현대 디스플레이 테크놀로지 | 비접촉방식을 이용한 정전기 보호방법 |
| KR100635061B1 (ko) | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
-
1989
- 1989-01-19 JP JP1280689A patent/JPH0823632B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02190820A (ja) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577367B2 (en) | Array substrate for a liquid crystal display device and method for fabricating the same | |
| US7701522B2 (en) | Active matrix liquid crystal display device | |
| US7483110B2 (en) | Liquid crystal display device | |
| US5327267A (en) | Dielectric display device having electrodes protected by a static conductor | |
| EP0412831B1 (en) | An active matrix board | |
| JPS62251723A (ja) | ドライバ−内蔵液晶パネル | |
| JPH0823632B2 (ja) | 表示装置の製造方法 | |
| US7009676B1 (en) | Structure of a pad in a liquid crystal display device and a method for manufacturing thereof | |
| JP3200753B2 (ja) | 薄膜トランジスタパネル | |
| JP2867455B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH06289429A (ja) | 薄膜トランジスタパネル | |
| JPS63208023A (ja) | 液晶表示素子の製造方法 | |
| JP2000098425A (ja) | アクティブマトリクス基板およびこの基板を用いた液晶表示装置 | |
| US6496234B1 (en) | Liquid crystal panel having etched test electrodes | |
| JP3208997B2 (ja) | 表示装置 | |
| JPH09318958A (ja) | 液晶表示装置およびその製造方法 | |
| KR950002289B1 (ko) | 액정 표시장치 | |
| JP2006276372A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH08179367A (ja) | アクティブマトリックス型液晶パネル | |
| JP2000098426A (ja) | アクティブマトリクス基板およびこの基板を用いた液晶表示装置 | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
| JPH07191349A (ja) | 薄膜トランジスタパネル | |
| JP2788444B2 (ja) | アクティブマトリクス型表示装置 | |
| JPS6348527A (ja) | 液晶表示装置 |