JP3229304B2

JP3229304B2 - 絶縁ゲート型電界効果トランジスタおよび半導体装置

Info

Publication number: JP3229304B2
Application number: JP2000074513A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-11-20
Filing date: 2000-03-16
Publication date: 2001-11-19
Anticipated expiration: 2016-11-19
Also published as: JP2000299471A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブ型液晶
表示装置またはイメ−ジセンサに用いる薄膜構造を有す
る絶縁ゲイト型電界効果トランジスタ（以下TFT とい
う) およびその作製方法に関するものである。

【０００２】

【従来の技術】従来、TFT を用いたアクティブ型の液晶
表示装置が知られている。この場合、TFT にはアモルフ
ァスまたは結晶粒界を有する多結晶型の半導体を用い、
１つの画素にＰまたはＮ型のいずれか一方の導電型のみ
のTFT を用いる。即ち、一般にはＮチャネル型TFT(NTFT
という）を画素に直列に連結している。

【０００３】しかしアモルファス構造の半導体は、キャ
リア移動度が小さく、特にホ−ルのキャリア移動度が0.
1cm²/Vsec 以下と小さい。また多結晶構造の半導体は、
結晶粒界に偏析した酸素等の不純物および不対結合手に
よりドレイン耐圧を充分大きくとれない、Ｐチャネル型
のTFT ができにくい等の欠点があった。さらにこれらは
光感度（フォトセンシティビティ PSという）を有し、
光照射によりVg−I _D（ゲイト電圧−ドレイン電流）特
性等が大きく変化してしまう欠点を有している。

【０００４】そのため、チャネル形成領域に光照射が行
われないように遮光層を作ることが重要な工程であっ
た。

【０００５】

【発明が解決しようとする課題】図３において、液晶(1
2)を有し、それに直列に連結してNTFT(11)を設け、これ
をマトリックス配列せしめたものである。一般には640
×480 または1260×960と多くするが、この図面ではそ
れと同意味で単純に２×２のマトリックス配列をさせ
た。このそれぞれの画素に対し、周辺回路(16),(17) よ
り電圧を加え、所定の画素を選択的にオンとし、他の画
素をオフとした。するとこのTFT のオン、オフ特性が一
般には良好な場合、コントラストの大きい液晶表示装置
を作ることができる。しかしながら、実際にかかる液晶
表示装置を製造してみると、TFT の出力即ち液晶にとっ
ての入力（液晶電位という）の電圧Ｖ_LC(10)は、しばし
ば"1"(High) とするべき時に"1"(High) にならず、ま
た、逆に"0"(Low)となるべき時に"0"(Low)にならない場
合がある。液晶(12)はその動作において本来絶縁性であ
り、また、TFT がオフの時に液晶電位(V_LC) は浮いた状
態になる。そしてこの液晶(12)は等価的にキャパシタで
あるため、そこに蓄積された電荷によりＶ_LCが決められ
る。この電荷は従来のTFT は光感光性であるため、遮光
が充分でない時、TFT のチャネルを通じて電流がリ−ク
(15)してしまい、結果としてＶ_LCのレベルが変動してし
まう。さらに液晶がＲ_LCで比較的小さい抵抗となりリ−
ク(14)が生じた場合には、Ｖ_LCは中途半端な状態になっ
てしまう。このため１つのパネル中に20万〜500 万個の
画素を有する液晶表示装置においては、高い歩留まりを
成就することができない。

【０００６】

【課題を解決するための手段】本発明は、薄膜型絶縁ゲ
イト型電界効果トランジスタを非感光性とせしめたもの
である。また、ソ−ス、ドレインをよりP ⁺またはN ⁺
とするためのものである。そしてその応用としてのアク
ティブ型の液晶表示装置において、液晶電位を１フレ−
ムの間はたえず初期値と同じ値として所定のレベルを保
ち、そのレベルがドリフトしないようにTFT を改良した
ものである。

【０００７】本発明は、TFT のチャネル形成領域の半導
体材料を光に対し非感光性の材料とし、特にそのためTF
T のチャネル形成領域に選択的に酸素、炭素または窒素
の不純物を添加したシリコンを用い、その領域を結晶性
を有しながらも光感光性をなくしたものである。そして
一対の不純物領域を構成するソ−ス、ドレインにはその
不純物の添加をしない、またはより少なくすることによ
り、ＰまたはＮ型の導電型を示す不純物のイオン化率を
向上させたものである。

【０００８】またチャネル形成領域にイオン注入法等に
より選択的にO,C,N の不純物の総量を１×10²⁰cm^-3〜20
原子％、好ましくは３×10²⁰cm^-3〜５原子％としたこと
により非感光性とせしめ、しかしながらかつ500 〜750
℃の熱処理により結晶化せしめ、キャリア移動度として
５cm²/Vsec以上とするため結晶粒界を実質的になくし、
かつ結晶性を有する半導体材料としたものである。

【０００９】この材料は非感光性、即ちオン状態での電
流変化を10％以下とし、かつオフ状態（サブスレッシュ
ホ−ルド状態) で暗電流が10^-9Ａのオ−ダのものが10^-7
Ａのオ−ダ以下の増力、即ち変化の程度を２桁以下に20
00カンデラの可視光照射で成就させたものである。

【００１０】本発明を液晶表示装置に用いる場合、マト
リックス構成したそれぞれのピクセル（透明導電膜とTF
T との総合したもの) の一方の透明導電膜（画素) の電
極に相補型のTFT の出力端子を連結せしめた。即ちマト
リックス配列したすべての画素にＰチャネル型のTFT
（以下PTFTという) とNTFTとを相補型 (以下C/TFT とい
う) として連結してピクセルとしたものである。

【００１１】その代表例を図４に回路として示す。また
実際のパタ−ンレイアウト（配置図）の例を図５に示
す。

【００１２】即ち図４の２×２のマトリックスの例にお
いて、PTFTとNTFTとのゲイトを互いに連結し、さらにＹ
軸方向の線Ｖ_GG(22)、またはＶ_GG'(23)に連結した。ま
たC/TFT の共通出力を液晶(12)に連結している。PTFTの
入力(Vss側) をＸ軸方向の線Ｖ_DD(18), Ｖ_DD'(18') に
連結し、NTFTの入力(V_SS側) をＶss(19)に連結させてい
る。するとＶ_DD(18), Ｖ_GG(22)が"1" の時、液晶電位(1
0)は"0" となり、またＶ_DD(18)が"1" 、Ｖ_GG(22)が"0"
の時液晶電位(10)は"1" となる。即ち、Ｖ_GGとＶ_LCとは
「逆相」となる。

【００１３】そして液晶電位(10)はＶ_DD(18)、または接
地またはＶ_SS(19)のいずれかに固定させるため、フロ−
ティングとなることがない。

【００１４】図４においては、NTFTとPTFTとを逆に配設
すると、Ｖ_GGとＶ_LCとは「同相」とすることができる。

【００１５】

【発明の実施の形態】以下に実施例に基づき、本発明を
示す。

【００１６】

【実施例】「実施例１」この実施例では図１及び図２を
用いて本発明を示す。ガラス基板にC/TFT を作らんとし
た時の製造工程を図１及び図２に基づき示す。

【００１７】図１において、ANガラス、パイレックス
（登録商標）ガラス等の約600 ℃の熱処理に耐え得るガ
ラス(1) 上にマグネトロンRF（高周波) スパッタ法を用
いてブロッキング層(38)としての酸化珪素膜を1000〜30
00Åの厚さに作製した。

【００１８】プロセス条件は酸素100%雰囲気、成膜温度
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
トに石英または単結晶シリコンを用いた成膜速度は30Å
／分であった。

【００１９】この上に、酸素、炭素または窒素の総量が
７×10¹⁹cm^-3好ましくは１×10¹⁹cm ^-3以下しか添加させ
ていないシリコン膜をLPCVD(減圧気相) 法、スパッタ法
またはプラズマCVD 法により形成した。減圧気相法で
形成する場合、結晶化温度よりも100 〜200 ℃低い450
〜550 ℃、例えば530 ℃でジシラン(Si₂H₆) またはトリ
シラン(Si₃H₈) をCVD 装置に供給して成膜した。反応炉
内圧力は30〜300 Paとした。成膜速度は30〜100 Å/ 分
であった。NTETとPTFTとのスレッシュホ−ルド電圧(Vt
h) を概略同一に制御するため、ホウ素をジボランを用
いて１×10¹⁵〜５×10¹⁷cm^-3の濃度として成膜中に添加
してもよい。

【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Pa以下とし、単結晶シリコンをタ−ゲットと
し、アルゴンに水素を50〜80体積％に混入した雰囲気で
行った。例えばアルゴン20体積％、水素約80体積％とし
た。成膜温度は150 ℃、周波数は13.56MHz、スパッタ出
力400 〜800Wとした。圧力は0.5Pa であった。

【００２１】プラズマCVD 法により珪素膜を作製する場
合、温度は例えば300 ℃とし、モノシラン(SiH₄)または
ジシラン(Si₂H₆) を反応性気体として用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電力を加えて成
膜した。

【００２２】これらの方法によって形成された被膜は、
酸素が７×10¹⁹cm^-3好ましくは１×10¹⁹cm^-3またはそれ
以下しか含有しないようにした。するとこの被膜は感光
性を有するが、酸化等が添加されていない場合よりもよ
り結晶化をしやすいという特長を有する。

【００２３】この実施例では図１(A) に示す如く、第１
のフォトマスクで所定の領域のみ、半導体膜(2),(2')
を残し他部を除去した。さらに第２のフォトマスクを
用い、フォトレジスト(35)を選択的に除去した。この除
去された領域(36),(35) は、それぞれPTFT、NTFTのチャ
ネル形成領域を覆っている。この開孔(35),(36) に対
し、Ｃ、ＮまたはＯ、例えばＯを５×10¹⁴〜５×10¹⁶cm
^-2のド−ズ量不純物をイオン注入法により添加した。加
えた電圧は30〜50KeV 例えば35KeV とした。

【００２４】その結果、さらに一対の不純物領域である
ソ−スまたはドレインとなる領域は、酸素等の不純物が
きわめて少なく、結晶化はより強く進んだ。またその一
部は後工程においてソ−ス、ドレインとある領域におい
て０〜５μｍの横方向の深さにまでわたって設けられて
いる。即ち、理想的には０が好ましいが、工程上の問題
を考慮すると０を含み５μｍ程度の範囲の間で横方向に
渡って設けることが好ましかった。

【００２５】即ち非感光性を有せしめるにはC,O,N を添
加すればよいが、多すぎるとその後の熱処理でも結晶化
しにくくなり、ひいてはキャリア移動度が5cm²/Vsec 以
上、好ましくは10〜100cm²/Vsec を得ることができない
からである。

【００２６】かくして、アモルファス状態の珪素膜を50
0 〜10000 Å(1μm)、例えば2000Åの厚さに作製の後、
500 〜750 ℃の結晶成長を起こさない程度の中温の温度
にて12〜70時間非酸化物雰囲気にて加熱処理した。例え
ば窒素または水素雰囲気にて600 ℃の温度で保持した。

【００２７】この半導体膜の下側の基板表面は、アモル
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。

【００２８】このアニ−ルにより、チャネル形成領域の
半導体膜はアモルファス構造から秩序性の高い状態に移
り、その一部は結晶状態を呈する。特にシリコンの成膜
時に比較的秩序性の高い領域は特に結晶化をして結晶状
態となろうとする。しかし、これらの領域間に存在する
珪素により互いの結合がなされるため、珪素同志は互い
にひっぱりあう。結晶としてもレ−ザラマン分光により
測定すると、単結晶の珪素(111) 結晶方位のピ−ク522
cm^-1より低周波側にシフトした格子歪を有した(111) 結
晶ピ−クが観察される。その見掛け上の粒径は、半値巾
から計算すると、50〜500 Åとマイクロクリスタルのよ
うになっているが、実際はこの結晶性の高い領域は多数
あってクラスタ構造を有し、その各クラスタ間は互いに
珪素同志で結合（アンカリング) がされたセミアモルフ
ァス構造の被膜を形成させることができた。

【００２９】例えばSIMS（二次イオン質量分析) 法によ
り深さ方向の分布測定を行った時、添加物（不純物）と
して最低領域（表面または表面より離れた位置（内部))
において酸素が3.4 ×10²⁰cm^-3、窒素４×10¹⁷cm^-3を得
た。また水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3
として比較すると１原子％であった。

【００３０】この結晶化は酸素濃度が例えば1.5 ×10²⁰
cm^-3においては1000Åの膜厚で600℃(48 時間) の熱処
理で可能である。これを５×10²⁰cm^-3にすると膜厚を0.
3 〜0.5 μｍと厚くすれば600 ℃でのアニ−ルによる結
晶化が可能であったが、0.1μｍの厚さでは650 ℃での
熱処理が結晶化のためには必要であった。即ちより膜厚
を厚くする、より酸素等の不純物濃度を減少させるほ
ど、結晶化がしやすかった。

【００３１】結果として、この被膜は実質的にグレイン
バウンダリ(GB という) がないといってもよい状態を呈
する。キャリアは各クラスタ間をアンカリングされた個
所を通じ互いに容易に移動し得るため、いわゆるGBの明
確に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜50cm²/Vsec、電子
移動度（μe ）＝15〜100cm²/Vsec が得られる。

【００３２】またフォトセンシティビティは、TFT とし
てのVg（ゲイト電圧）−Ｉ_D（ドレイン電流) 特性を得
ながらガラス側より2000ルックスの光を照射してＩ_Dが
オン状態の領域で10％以下しか変動しない（ドリフトし
ない）条件またはサブスレッシュホ−ルド電圧の領域に
てＩ_Dが２桁以下の増加（ドリフト）しかない条件（オ
フ電流が充分小さい条件）として測定した。すると、チ
ャネル形成領域での酸素濃度が８×10¹⁹cm^-3等の少ない
濃度であるとドリフトがあるが、１×10²⁰cm^-3以上好ま
しくは３×10²⁰cm^-3以上とするとほとんどドリフトがPT
FTでもNTFTでもみられなかった。

【００３３】他方、上記の如く中温でのアニ−ルではな
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の酸素等の不純
物の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリア
（障壁）を作ってそこでのキャリアの移動を阻害してし
まう。そして結果としては５cm²/Vsec以下の移動度しか
得られず、結晶粒界でのドレインリ−ク等による耐圧の
低下がおきてしまうのが実情であった。

【００３４】即ち、本発明の実施例ではかくの如く、感
光性がなくかつ結晶性を有するセミアモルファスまたは
セミクリスタル構造を有するシリコン半導体を用いてい
る。

【００３５】またこの上に酸化珪素膜をゲイト絶縁膜と
して厚さは500 〜2000Å例えば1000Åに形成した。これ
はブロッキング層としての酸化珪素膜の作製と同一条件
とした。この成膜中に弗素を少量添加してもよい。

【００３６】この酸化珪素と下地の半導体膜との界面特
性を向上し、界面凖位を除くため、紫外光を同時に加
え、オゾン酸化を行うとよかった。即ち、ブロッキング
層(38)を形成したと同じ条件のスパッタ法と光CVD 法と
の併用方法とすると、界面凖位を減少させることができ
た。

【００３７】さらにこの後、この上側にリンが１〜５×
10²⁰cm^-3の濃度に入ったシリコン膜またはこのシリコン
膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂
またはWSi₂との多層膜を形成した。これを第３のフォト
マスクにてパタ−ニングした。そしてPTFT用のゲイト
電極(4),NTFT用のゲイト電極(4')を形成した。例えばチ
ャネル長10μｍ、ゲイト電極としてリンド−プ珪素を0.
2 μｍ、その上にモリブデンを0.3 μｍの厚さに形成し
た。

【００３８】図１(C) において、フォトレジスト(31')
をフォトマスクを用いて形成し、PTFT用のソ−ス(5),
ドレイン(6) となる領域でありかつ酸素濃度の少ない領
域に対し、ホウ素を１〜２×10¹⁵cm^-2のド−ズ量をイオ
ン注入法により添加した。

【００３９】次に図１(D) の如く、フォトレジスト(31)
をフォトマスクを用いて形成した。そしてNTFT用のソ
−ス(5')、ドレイン(6')となる領域に対しリンを１×10
¹⁵cm ^-2の量、イオン注入法により添加した。

【００４０】これらはゲイト絶縁膜(3) を通じて行っ
た。しかし図１(B) において、ゲイト電極(4),(4')をマ
スクとしてシリコン膜上の酸化珪素を除去し、その後、
ホウ素、リンを直接珪素膜中にイオン注入してもよい。

【００４１】次に、これらフォトレジスト(31)を除去し
た後、630 ℃にて10〜50時間再び加熱アニ−ルを行っ
た。そしてPTFTのソ−ス(5),ドレイン(6),NTFTのソ−ス
(5'),ドレイン(6')を不純物を活性化してP ⁺、N ⁺の
領域として作製した。

【００４２】この領域は酸素等が少ないため、同じ温度
でもより結晶化度が進む。結果としてホウ素、リン等の
導電型を与える不純物のイオン化率（アクセプタまたは
ドナ−の数／注入した不純物の量）が50〜90％にまで可
変することができた。

【００４３】またゲイト電極(4),(4')下にはチャネル形
成領域(7),(7')がセミアモルファス半導体として形成さ
れている。

【００４４】酸素等の不純物の添加された領域の端部(4
2)を不純物領域の端部(41)より不純物領域にわたらせる
ことにより、ここでのホウ素またはリンのイオン化率は
減少するが、同時にN ⁺-I、P ⁺-Iの存在する面に結晶
粒界が存在しにくく、結果としてドレイン耐圧を高くす
ることができる。

【００４５】かくすると、セルフアライン方式でありな
がらも、すべての工程において700℃以上に温度を加え
ることがなくC/TFT を作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適してい
るプロセスである。

【００４６】熱アニ−ルは図１(A),(D) で２回行った。
しかし図１(A) のアニ−ルは求める特性により省略し、
双方を図１(D) の熱アニ−ルにより兼ねさせて製造時間
の短縮を図ってもよい。図２(A) において、層間絶縁物
(8) を前記したスパッタ法により酸化珪素膜の形成とし
て行った。この酸化珪素膜の形成はLPCVD 法、光CVD法
を用いてもよい。例えば0.2 〜1.0 μｍの厚さに形成し
た。その後、図２(A)に示す如く、フォトマスクを用
いて電極用の窓(32)を形成した。

【００４７】さらにこれら全体はアルミニウムを0.5 〜
１μｍの厚さにスパッタ法により形成し、リ−ド(9),
(9')およびコンタクト(29),(29')をフォトマスクを用
いて図２(B) の如く作製した。

【００４８】かかるTFT の特性を略記する。移動度(
μ) 、スレッシュホ−ルド電圧、ドレイン耐圧
（Ｖ_BDV）、フォトセンシティビティ(PS)は表１の通り
であった。

【００４９】

【表１】

【００５０】上記はチャネル長10μｍ、チャネル巾30μ
ｍの場合を示す。かかる半導体を用いることにより、一
般に不可能とされていたTFT に大きな移動度を得ること
ができ、加えて感光性がなく、かつドレイン耐圧を大き
なレベルで得た。そのため、初めて図３、図４に示した
液晶表示装置用のNTFTまたはC/TFT を構成させることが
できた。

【００５１】この実施例は液晶表示装置例であり、また
このC/TFT の出力を画素に連結させるためさらに図２
(B) において、ポリイミド等の有機樹脂(34)を形成し
た。そしてフォトマスクにより再度の窓あけを行っ
た。２つのTFT の出力端を液晶装置の一方の透明電極に
連結するため、スパッタ法によりITO(インジュ−ム・ス
ズ酸化膜）を形成した。それをフォトマスクによりエ
ッチングして、透明電極(33)を構成させた。このITO は
室温〜150 ℃で成膜し、それを200 〜300 ℃の酸素また
は大気中のアニ−ルにより成就した。

【００５２】かくの如くにしてPTFT(21)とNTFT(11)と透
明導電膜の電極(33)とを同一ガラス基板(1) 上に作製し
た。

【００５３】「実施例２」図５(A) に図４に対応した実
施例を示す。Ｘ軸方向にＶ_DD(18)、Ｖ_SS(19)、Ｖ _DD'(1
8')を有するＸ軸方向の配線（以下Ｘ線ともいう）を形
成した。なおＹ軸方向はＶ_GG(22)、Ｖ_GG'(23) とＹ軸方
向の配線（以下Ｙ線ともいう）を形成した。図面(A) は
平面図であるが、そのA-A'の縦断面図を図５(B) に示
す。またB-B'の縦断面図を図５(C) に示す。

【００５４】またPTFT(21)をＸ線Ｖ_DD(18)とＹ線Ｖ_GG(2
2)との交差部に設け、Ｖ_DD(18)とＶ _GG'(23) との交差部
にも他の画素用のPTFT(21') が同様に設けられている。
またNTFT(11)はＶ_SS(19)とＶ_GG(22)との交差部に設けら
れている。Ｖ_SS(19)とＶ_GG(22)との交差部の下側には他
の画素用のNTFT(11') が設けられている。C/TFT を用い
たマトリックス構成を有せしめた。それらPTFTはソ−ス
(5) がコンタクト(32)を介してＸ線Ｖ_DD(18)に連結さ
れ、ゲイト(4) は多層形成がなされたＹ線Ｖ_GG(22)に連
結されている。ドレイン(6) はコンタクト(29)を介して
透明導電膜の電極(33)に連結している。

【００５５】これらのNTFT、PTFTのチャネル形成領域
(7),(7')には酸素が意図的に添加され、ソ−ス、ドレイ
ンには添加させないようにした。

【００５６】他方、NTFTはソ−ス(5')がコンタクト(3
2') を介してＸ線Ｖ_SS(19)に連結され、ゲイト(4')はＹ
線Ｖ_GG(22)に、ドレイン(6')はコンタクト(29') を介し
て透明導電膜(33)に連結している。かくして２本のＸ線
(18),(19) に挟まれた間（内側）に画素である透明導電
膜(33)とC/TFT(21),(11)とにより１つのピクセルを構成
せしめた。かかる構造を左右、上下に繰り返すことによ
り、２×２のマトリックスの１つの例またはそれを拡大
した640 ×480 、1280×960 といった大画面の液晶表示
装置を作ることが可能となった。

【００５７】ここでの特長は、１つの画素に２つのTFT
が相補構成をして設けられていること、また電極(33)は
液晶電位Ｖ_LCを構成するが、それは、PTFTがオンであり
NTFTがオフか、またはPTFTがオフでありNTFTがオンか、
のいずれのレベルに固定されることである。

【００５８】そしてこのガラス基板側より例え光が照射
されても、C/TFT はソ−ス、ドレインはおろか、特にチ
ャネル形成領域が光に対し非感光性であるため、反射型
のみならず透光型の液晶表示装置であっても遮蔽手段を
設けることなしに動作をさせることが可能であった。

【００５９】図５で明らかなように、制御要素のＶssが
新たに増えても、液晶装置における開口率（全面積(34)
に対し実際に表示する液晶表示有効面積(33)の割合) に
関しては、従来の図１の１つのみの導電型をもつTFT を
各画素に連結した場合とまったく変わらず、不利になら
ない。

【００６０】図５において、それら透明導電膜上に配向
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図５(34)) を有する基板との間に一定の間隔をあ
け、公知の方法により互いに配設をした。そしてその間
に液晶を注入して液晶表示装置として完成させた。

【００６１】液晶材料にTN液晶を用いるならば、その間
隔を約10μｍ程度とし、透明導電膜双方に配向膜をラビ
ング処理して形成させる必要がある。

【００６２】また液晶材料にFLC(強誘電性) 液晶を用い
る場合は、動作電圧を±20Ｖとし、また、セルの間隔を
1.5 〜3.5 μｍ例えば2.3 μｍとし、反対電極（図５)
(34)上にのみ配向膜を設けラビング処理を施せばよい。

【００６３】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。

【００６４】特に分散型液晶またはポリマ−液晶を用い
る場合には、偏光板も不用のため、反射型としても、ま
た透過型としても光量を大きくすることができる。その
液晶はスレッシュホ−ルドがないため、本発明のC/TFT
に示す如く、明確なスレッシュホ−ルド電圧が規定され
るC/TFT 型とすることにより大きなコントラスト実現す
ることとクロスト−ク（隣の画素との悪干渉）を除くこ
とができた。

【００６５】この実施例２は、C/TFT においてＶ_DD側に
PTFTを、Ｖss側にNTFTを形成した。するとその出力はＶ
_DDまたはＶssを作るため明確なレベルを決定できる。し
かしＶ_GGに対しては、Ｖ_LCはインバ−タ（逆相）とな
る。

【００６６】このＶ_GGとＶ_LCとが同相（同じ向きの電
圧）となる場合の2Tr/cell方式(C/TFT方式）を以下の実
施例にて示す。

【００６７】「実施例３」この実施例は、図４、図５に
おいて、Ｖ_DD側に逆にNTFT(11)を、Ｖss側に逆にPTFT(2
1)を連結したC/TFT 構成を有する。すると、その出力で
あるＶ_LCはＶ_GGと同相（Ｖ_GGが正電圧のとき正電圧の出
力、負電圧の時負電圧の出力）になり、その出力電位は
Ｖ_GG−Ｖthp およびＶ_GG−Ｖthn で与えられる。Ｖthp
とＶthn とが異なる時は図４の液晶の他の端子(13)にオ
フセットバイアスを加えて等しくすると好ましかった。
かくするとＶ_GGをＶ_DDより大にしなければならない欠点
はあるが、ゲイト電極とＶ_LCとの間で多少のリ−クがあ
ってもあまり気にしなくてもよいという特長を有する。

【００６８】かかる場合、図５においても同様に、PTFT
とNTFTとを互いに逆に設ければよい。そのため、実施例
２と図５における製造工程および開口率はまったく同じ
値を作ることができる。その他は実施例２と同様であ
る。

【００６９】「実施例４」この実施例は、図３に示した
各ピクセルに、NTFTのみを各画素等に連結して設けた1T
r/cell方式のものである。するとＶ_LCのレベルは、フロ
−ティングとなりバラツキがあるが、本発明に示すTFT
が非感光性であるため、実使用の際のTFTに光が照射さ
れることを防ぐ遮光手段を設ける必要がなく、従来より
簡単にアクティブ型液晶表示装置を作ることができた。
その他は実施例１，３と同様である。

【００７０】

【発明の効果】本発明はNTFT、PTFTに対し非感光性とす
ることにより、特にチャネル形成領域に酸素等の不純物
を添加して非感光性のセミアモルファス半導体とすると
ともに、ソ−ス、ドレインにはこれらの不純物の添加を
せずにドナ−またはアクセプタのイオン化率の向上を図
ることにより遮光手段が不用となった。さらにかかるTF
T 、特にC/TFT としてマトリックス化された各画素に連
結することにより、 1)遮蔽手段が不要となった液晶表示装置を作ることがで
きる 2)ソ−ス、ドレインのシ−ト抵抗の低下による高速化 3)酸素をPI、NIよりもソ−ス、ドレイン側にわたらせる
ことにより、ドレイン耐圧を３〜10Ｖも向上せしめたという多くの特長を有する。

【００７１】本発明は非感光性のTFT を作り、その応用
として液晶表示装置に用いた例を示した。しかしその他
の半導体装置、例えばイメ−ジセンサ、モノリシック型
集積回路における負荷または三次元素子として用いるこ
とも可能である。

【００７２】本発明においてかかるC/TFT に対し、半導
体として非感光性のセミアモルファスまたはセミクリス
タル構造のシリコンを主成分とする材料を用いた。しか
し同じ目的のために可能であるならば他の結晶構造の半
導体を用いてもよい。またセルフアライン型のC/TFT に
よることにより高速処理を行った。しかしイオン注入法
を用いずに非セルフアライン方式によりTFT を作っても
よいことはいうまでもない。

【図面の簡単な説明】

【図１】本発明のＰチャネル型およびＮチャネル型の
TFT の作製方法を示す図。

【図２】本発明のＰチャネル型およびＮチャネル型の
TFT の作製方法を示す図。

【図３】１Tr/cell 方式のアクティブ型TFT を用いた
液晶表示装置を示す図。

【図４】本発明の相補型TFT を用いた２Tr/cell 方式
アクティブ型液晶装置の回路図。

【図５】図４に対応した液晶表示装置の一方の基板の
平面図(A) 、縦断面図(B),(C)

【符号の説明】

(1) ・・・・ガラス基板 (2),(2')・・半導体薄膜 (3) ・・・・ゲイト絶縁膜 (4),(4')・・ゲイト電極 (5),(5')・・ソ−ス (6),(6')・・ドレイン (7),(7')・・チャネル形成領域 (10)・・・・液晶電位(V_LC) (11)・・・・Ｎチャネル型薄膜トランジスタ(NTFT) (12)・・・・液晶 (14),(15) ・リ−クをさせる抵抗 (16),(17) ・周辺回路 (18),(18')・Ｖss（Ｘ線の１つ） (19),(19')・Ｖ_DD（Ｘ線の１つ） (21)・・・・Ｐチャネル型薄膜トランジスタ(PTFT) (22),(23) ・Ｖ_GG、Ｖ_GG'(Ｙ線） (31),(31')・フォトレジスト (38)・・・・ブロッキング層 (33),(34) ・透明電極〜・・・フォトマスクを用いたプロセス

Claims

(57)【特許請求の範囲】

【請求項１】ソース領域およびドレイン領域ならびに前
記ソース領域と前記ドレイン領域の間のチャネル形成領
域を含む結晶性を有する半導体を有し、前記チャネル形
成領域の酸素、窒素または炭素の総量が１×１０²⁰ｃｍ
^-3〜２０原子％であることを特徴とする絶縁ゲート型電
界効果トランジスタ。
【請求項２】ソース領域およびドレイン領域ならびに前
記ソース領域と前記ドレイン領域の間のチャネル形成領
域を含む結晶性を有する半導体を有し、前記チャネル形
成領域の酸素、窒素または炭素の総量が１×１０²⁰ｃｍ
^-3〜２０原子％であり、前記チャネル形成領域のホウ素
の濃度が１×１０¹⁵〜５×１０¹⁷ｃｍ^-3であることを特
徴とする絶縁ゲート型電界効果トランジスタ。
【請求項３】前記ソース領域および前記ドレイン領域の
酸素、窒素および炭素の総量が７×１０ ¹⁹ ｃｍ ³ 以下で
あることを特徴とする請求項１または請求項２に記載の
絶縁ゲート型電界効果トランジスタ。
【請求項４】絶縁ゲート型電界効果トランジスタを用い
た半導体装置であって、前記絶縁ゲート型電界効果トランジスタは、ソース領域
およびドレイン領域ならびに前記ソース領域と前記ドレ
イン領域の間のチャネル形成領域を含む結晶性を有する
半導体を有し、前記チャネル形成領域の酸素、窒素または炭素の総量が
１×１０ ²⁰ ｃｍ ^-3 〜２０原子％であることを特徴とする
半導体装置。
【請求項５】絶縁ゲート型電界効果トランジスタを用い
た半導体装置であって、前記絶縁ゲート型電界効果トランジスタは、ソース領域
およびドレイン領域ならびに前記ソース領域と前記ドレ
イン領域の間のチャネル形成領域を含む結晶性を有する
半導体を有し、前記チャネル形成領域の酸素、窒素または炭素の総量が
１×１０ ²⁰ ｃｍ ^-3 〜２０原子％であり、前記チャネル形成領域のホウ素の濃度が１×１０ ¹⁵ 〜５
×１０ ¹⁷ ｃｍ ^-3 であることを特徴とする半導体装置。
【請求項６】前記ソース領域および前記ドレイン領域の
酸素、窒素および炭素の総量が７×１０ ¹⁹ ｃｍ ³ 以下で
あることを特徴とする請求項４または請求項５に記載の
半導体装置。
【請求項７】前記半導体装置は、液晶表示装置であるこ
とを特徴とする請求項４乃至請求項６のいずれか一に記
載の半導体装置。
【請求項８】前記半導体装置は、イメージセンサである
ことを特徴とする請求項４乃至請求項６のいずれか一に
記載の半導体装置。
【請求項９】前記半導体装置は、モノリシック型集積回
路であることを特徴とする請求項４乃至請求項６のいず
れか一に記載の半導体装置。