KR930020165A - 부품 테스트 방법 및 시스템 - Google Patents

부품 테스트 방법 및 시스템 Download PDF

Info

Publication number
KR930020165A
KR930020165A KR1019930003506A KR930003506A KR930020165A KR 930020165 A KR930020165 A KR 930020165A KR 1019930003506 A KR1019930003506 A KR 1019930003506A KR 930003506 A KR930003506 A KR 930003506A KR 930020165 A KR930020165 A KR 930020165A
Authority
KR
South Korea
Prior art keywords
conductive electrode
current
component
output element
trace
Prior art date
Application number
KR1019930003506A
Other languages
English (en)
Other versions
KR100248640B1 (ko
Inventor
더블유. 케이른 케빈
티. 크룩 데이비드
Original Assignee
윌리암 더블유. 코크랜 2세
휴렛트 팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 더블유. 코크랜 2세, 휴렛트 팩카드 캄파니 filed Critical 윌리암 더블유. 코크랜 2세
Publication of KR930020165A publication Critical patent/KR930020165A/ko
Application granted granted Critical
Publication of KR100248640B1 publication Critical patent/KR100248640B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 부품들의 입력 및 출력 핀들이 존재하고 회로 어셈블리에 적당하게 납땜되어 있는가를 결정하는 시스템을 개시한다. 이 시스템은 테스트되는 핀에 납땜된 회로 어셈블리 와이어링 트레이스(circuit assembly wiring trace)에 접촉되는 탐침에 접속된 발진기를 포함한다. 전도성 전극은 부품의 상부에 놓이고 캐패시턴스 측정 회로에 접속된다. 발진기 신호는 집적회로 패키지를 통해 테스트되는 핀과 용량성으로 결합되고, 만약 캐패시턴스가 캐패시턴스 측정 디바이스에 의해 측정되면, 이 핀은 회로 에셈블리에 접속된다. 증폭기는 이 신호를 증폭하기 위해 전도성 전극에 접속될 수 있고, 분할된 탐침이 개별 핀들을 분리하기 위해 사용될 수 있다. 이 탐침은 차폐될 수 있고, 사용하지 않는 핀을 접지될 수 있다.

Description

부품 테스트 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 개략도.
제2도는 집적회로를 위에서 내려다 본 단면도.
제3도는 제2도에 따라 용량성 결합이 어떻게 일어나는가를 도시한 집적회로를 측면에서 본 단면도.
제4도는 집적회로 외부와 외부적으로 연결된 몇개의 핀을 가지고 있는 집적회로를 도시한 것이다.
제5도는 집적회로의 단 한개의 핀에 놓일 수 있는 매우 작은 탐침의 사용을 도시한 것이다.
제6도는 집적회로의 각 핀을 개별적으로 테스트 하기 위해 사용되는 분할도니 탐침을 도시한 것이다.

Claims (28)

  1. 부품이 회로 어셈블리 상의 회로에 전도적으로 접속되어 있는가를 결정하기 위해 상기 회로 어셈블리 상의 상기 부품을 테스트하는 방법으로서, 상기 부품의 표면 가까기에 전도성 전극을 배치하는 단계와, 상기 전도성 전극과 상기 회로 사이의 캐패시턴스를 측정하는 단계와, 상기 캐패시턴스가 사전 설정된 범위의 패키시턴스 값을 벗어나면 결함을 가리키는 단계를 포함하는 방법.
  2. 부품의 단자 핀이 인쇄회로 어셈블리(printed circuit assembly) 트레이스(trace)에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 시변전류(time varing electrical current)를 공급하고, 상기 인쇄회로 어셈블리의 트레이스에 연결된 신호 출력 소자를 구비하고, 공통출력 소자를 더 구비하는 신호 수단과, 상기 부품의 표면 가까이에 한 표면을 구비하는 전도성 전극과, 상기 전도성 전극과 상기 트레이스 사이에 연결되어 상기 공급된 전류를 사용해서 상기 인쇄회로 어셈블리의 트레이스와 상기 공통 출력 소자 사이의 전류를 측정하는 전류 측정 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
  3. 제2항에 있어서, 상기 전도성 전극의 크기는 상기 전도성 전극이 실질적으로 단지 단자 핀에만 결합될 수 있게하는 정도의 것만 시스템.
  4. 제2항에 있어서, 상기 시스템은 전도성 전극의 상부에 인접하여 배치되어 원하지 않는 전기적 신호와 잡음으로부터 상기 전도성 전극과 이에 대한 접속 수단들을 차폐하는 차폐수단을 더 포함하며 상기 차폐수단은 상기 공통 출력소자에 접속된 시스템.
  5. 제2항에 있어서, 상기 전도성 전극이 상기 부품에 부착된 접지되지 않은 히트싱크를 포함하는 시스템.
  6. 제2항에 있어서, 상기 인쇄회로 어셈블리의 한전압 면(voltage plane)을 상기 공통 출력소자에 접속하는 수단을 더 포함하는 시스템.
  7. 제2항에 있어서, 상기 전도성 전극과 상기 전류 측정 수단 사이에 접속된 증폭 수단을 더 포함하는 시스템.
  8. 부품의 다수 단자핀들 중 하나가 인쇄회로 어셈블리 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 상기 트레이스에 시변전압(Time Varing electrical voltage)을 공급하고, 상기 트레이스에 접속된 신호 출력 소자를 구비하며, 공통 출력 소자를 더 구비하는 신호 수단과, 상기 부품의 표면 가까이에 한 표면을 구비하는 전도성 전극과, 상기 전도성 전극과 상기 공통 출력 소자 사이에 접속되어 상기 공급된 전압을 사용해서 상기 전도성 전극과 상기 다수 핀들중 어느 한개 사이의 캐패시스턴스를 측정하고 상기 측정된 패캐시턴스가 사전 설정된 임계치보다 낮을때 결함을 가리키는 캐패시턴스 측정수단을 포함하는 시스템.
  9. 제8항에 있어서, 상기 신호 수단이 상기 부품에 포함된 어떤 다이오드들을 순방향으로 바이어스되게 하는데 필요한 전압보다 낮은 전압을 공급하는 시스템.
  10. 제8항에 있어서, 사익 전도성 전극의 크기는 상기 전도성 전극이 실질적으로 상기 다수 단자 핀들중 어느 하나에 결합될 수 있게하는 정도의 것인 시스템.
  11. 제8항에 있어서, 상기 전도성 전극이, 다수의 세그먼트로서, 상기 세그먼트들의 각각이 실질적으로 상기 부품의 상기 다수의 단자 핀들중 어느 하나에 결합될수 있게하는 정도의 크기를 제각기 가지는 상기 다수의 세그먼트들과, 상기 캐패시턴스 측정 수단에 접속된 출력단을 구비하고, 상기 다수 세그먼트드의 각각에 제각기 접속된 다수의 입력단을 구비하는 셀렉터와, 상기 다수의 입력단중 하나를 선택하는 수단을 더 포함하는 시스템.
  12. 제8항에 있어서, 상기 시스템은 상기 부품의 상기 다수 단자 핀들중 적어도 하나를 상기 공통 출력 소자에 접속하는 수단을 더 포함하며, 적어도 하나의 상기 단자 핀은 상기 트레이스에 접속되지 않는 시스템.
  13. 제8항에 있어서, 상기 공통 출력 소자가 상기 인쇄 회로 어셈블리내의 한 전압면에 더 접속된 시스템.
  14. 제8항에 있어서, 상기 전도성 전극과 상기 캐패시스턴스 측정 수단 사이에 증폭 수단을 더 포함하는 시스템.
  15. 부품의 다수 단자 핀들중 하나가 회로에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트 하는 방법으로서, (a) 상기 부품의 표면 가까이에 전도성 전극을 배치하는 단계와, (b) 상기 회로에 시변 전류를 공급하도록 신호원을 접속하는 단계와, (c) 상기 전도성 전극에 전도되는 전류를 측정하는 단계와, (d) 상기 전류가 사전 설정된 범위를 벗어나면 에러 조건을 가리키는 단계를 포함하는 방법.
  16. 제15항에 있어서, 상기 단계(a)가 상기 부품에 당접하는 관계로 상기 전도성 전극을 배치하는 단계를 더 포함하는 방법.
  17. 제15항에 있어서, 상기 단계(b)가 (b1) 상기 부품의 다수 핀들중 상기 회로에 접속되어 있지 않은 적어도 하나의 핀을 접지시키는 단계를 더 포함하는 방법.
  18. 제15항에 있어서, 상기 단계(a)가 (a1) 상기 전도성 전극에 결합되는 원하지 않는 전기적 신호와 잡음을 줄이기 위해 상기 전도성 전극 둘레에 접지된 전기적 차폐물을 배치하는 단계를 더 포함하는 방법.
  19. 제15항에 있어서, 상기 단계(c)가 (c1) 상기 측정에 앞서서 상기 전도성 전극으로부터 상기 전류를 증폭하는 단계를 더 포함하는 방법.
  20. 각 부품들의 다수 단자 핀들 각각이 회로 어셈블리의 다수 트레이스 중 어느 하나에 전도적으로 접속되어 있는가를 결정하기 위해 다수의 부품들을 테스트하는 시스템으로서, 전기적 신호를 공급하고, 신호 출력 소자를 구비하며, 공통 출력 소자를 구비하는 신호 수단과, 상기 신호 출력 소자에 접속된 입력단을 구비하고, 상기 다수의 트레이스 각각에 제각기 접속된 다수의 출력단을 구비하는 셀렉터 수단과, 상기 다수 부품들의 하나의 표면 가까이에 한 표면을 제각기 구비하는 다수의 전도성 전극과, 상기 전도성 전극 각각에 제각기 접속되는 다수의 입력단을 구비하는 멀티플렉서 수단과, 상기 멀티플렉서 수단의 출력단과 상기 공통 신호 출력 소자사이에 접속된 캐패시스턴스 측정 수단과, 상기 다수 출력단중 하나를 선택하도록 상기 셀렉터 수단에 접속된 출력단을 구비하고, 상기 멀티플렉서 수단의 상기 다수 입력단중 하나를 선택하도록 상기 멀티플렉서 수단에 접속된 출력단을 구비하여, 상기 공급된 신호를 사용해서 상기 전도성 전극과 상기 다수 단자 핀들중 상기 하나에 접속된 각각의 상기 트레이스 사이의 캐패시턴스를 측정하고 상기 측정된 어떤 패캐시턴스 값이 사전 설정된 임계치보다 낮을때 결함을 가리키는 제어기 수단을 포함하는 시스템.
  21. 제20항에 있어서, 상기 멀티플렉서 수단과 상기 캐패시턴스 측정 수단 사이에 접속된 증폭 수단을 더 포함하는 시스템.
  22. 제20항에 있어서, 상기 다수 전도성 전극의 각각의 상기 멀티프렉서 수단의 상기 입력단들중 대응하는 한 입력단 사이에 제각기 접속된 다수의 증폭 수단을 더 포함하는 시스템.
  23. 제20항에 있어서, 상기 캐패시턴스 측정 수단이 상기 멀티플렉서 수단으로부터 나온 신호를 증폭하도록 접속된 증폭 수단을 더 포함하는 시스템.
  24. 부품의 다수 단자 핀들중 하나가 인쇄회로 어셈블리의 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 상기 부품의 표면을 구비하는 전도성 전극으로서, 상기 전도성 전극이 실질적으로 다수의 단자 핀들중 어느 하나에 결합될 수 있게 하는 정도의 크기를 가진 상기 전도성 전극과, 시변전류를 공급하고, 상기 전도성 전극에 접속된 신호 출력 소자를 구비하며, 공통 출력 소자를 더 구비하는 신호수단과, 상기 인쇄회로 어셈블리의 트레이스와 상기 공통 출력소자 사이에 접속되어 상기 공급된 전류를 사용해서 상기 전도성 전극과 트레이스 사이의 전류를 측정하는 전류 측정 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
  25. 부품의 단자 핀이 인쇄회로 어셈블리의 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로써, 상기 부품의 표면 가까이에 한 표면을 구비하는 전도성 전극과, 시변전류를 공급하고, 상기 전도성 전극에 접속된 신호 출력 소자를 구비하며, 공통 출력소자를 더 구비하는 신호 수단과, 상기 전도성 전극의 상부에 인접하게 배치되어 원하지 않는 전기적 신호 및 잡음으로부터 상기 전도성 전극과 이에 대한 접속수단을 차폐하며, 상기 공통 출력 소자에 접속되어 있는, 차폐 수단과, 상기 인쇄회로 어셈블리의 트레이스와 상기 공통 출력 소자 사이에 접속되어 상기 공급된 전류를 사용해서 상기 전도성 전극과 상기 트레이스 사이의 전류를 측정하는 전류 측정 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
  26. 부품의 단자 핀이 인쇄회로 어셈블리의 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 상기 부품의 표면 가까이에 한 표면을 구비하고, 상기 부품에 당접해있는 접지되지 않은 히트 싱크를 포함하는 전도성 전극과, 시변전류를 공급하고, 상기 전도성 전극에 접속된 신호 출력소자를 구비하며, 공통 출력 소자를 더 구비하는 신호 수단과, 인쇄 회로 어셈블리의 트레이스와 상기 공통 출력 소자 사이에 접속되어 상기 공급된 전류를 사용해서 상기 전도성 전극과 트레이스 사이의 전류를 측정하는 전류 측정 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
  27. 부품의 단자핀이 인쇄회로 어셈블리의 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 상기 부품의 표면 가까이에 한 표면을 구비하는 전도성 전극과, 시변전류를 공급하고, 상기 전도성 전극에 접속된 신호 출력 소자를 구비하며, 공통 출력 소자를 더 구비하는 신호 수단과, 상기 인쇄회로 어셈블리의 한 전압면을 상기 공통 출력 소자에 접속하는 수단과, 상기 인쇄회로 어셈블리의 트레이스와 상기 공통 출력 소자 사이에 접속되어 상기 공급된 전류를 사용해서 상기 전도성 전극과 트레이스 사이의 전류를 측정하는 전류 측정 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
  28. 부품의 단자핀이 인쇄회로 어셈블리의 트레이스에 전도적으로 접속되어 있는가를 결정하기 위해 상기 부품을 테스트하는 시스템으로서, 상기 부품의 표면 가까이에 한 표면을 구비하는 전도성 전극과, 시변전류를 공급하고, 상기 전도성 전극에 접속된 신호 출력 소자를 구비하며, 공통 출력 소자를 더 구비하는 신호 수단과, 상기 인쇄회로 어셈블리의 한 전압면을 상기 공통 출력 소자에 접속하는 수단과, 상기 인쇄회로 어셈블리의 트레이스와 상기 공통 소자 사이에 접속되어 상기 공급된 전류를 사용해서 상기 전도성 전극과 트레이스 사이의 전류를 측정하는 전류 측정 수단과, 상기 트레이스와 상기 전류 측정 수단 사이에 접속된 전류 증폭 수단과, 상기 측정된 전류가 사전 설정된 임계치보다 낮을때 결함을 가리키는 수단을 포함하는 시스템.
    ※ 참고사항 : 최초 출원된 내용에 의하여 공개하는 것임.
KR1019930003506A 1992-03-10 1993-03-09 소자테스트방법 및 시스템 KR100248640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/848,909 US5696451A (en) 1992-03-10 1992-03-10 Identification of pin-open faults by capacitive coupling
US848,909 1992-03-10

Publications (2)

Publication Number Publication Date
KR930020165A true KR930020165A (ko) 1993-10-19
KR100248640B1 KR100248640B1 (ko) 2000-03-15

Family

ID=25304605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003506A KR100248640B1 (ko) 1992-03-10 1993-03-09 소자테스트방법 및 시스템

Country Status (6)

Country Link
US (1) US5696451A (ko)
EP (1) EP0560484B1 (ko)
JP (1) JP3228816B2 (ko)
KR (1) KR100248640B1 (ko)
DE (1) DE69329567T2 (ko)
TW (2) TW209317B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674450B1 (ko) * 2005-03-31 2007-02-15 주식회사 청천바텍 음식물 쓰레기, 하수 슬러지, 동 식물류의 건조 탄화처리장치
KR20220142838A (ko) * 2021-04-15 2022-10-24 큐알티 주식회사 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5625292A (en) * 1990-12-20 1997-04-29 Hewlett-Packard Company System for measuring the integrity of an electrical contact
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
DE4309842C1 (de) * 1993-03-26 1994-06-16 Arnold Edv Gmbh Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
DE4402230C1 (de) * 1994-01-26 1995-01-19 Gfp Ges Fuer Prueftechnik Mbh Verfahren zum Testen, ob Anschlußstifte einer integrierten Schaltung in eine gedruckte Schaltung elektrisch leitend eingelötet sind und Schaltungsanordnung zur Durchführung des Verfahrens
US5391993A (en) * 1994-01-27 1995-02-21 Genrad, Inc. Capacitive open-circuit test employing threshold determination
JP2994259B2 (ja) 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP3165056B2 (ja) * 1997-02-28 2001-05-14 日本電産リード株式会社 基板検査装置および基板検査方法
FR2771182B1 (fr) * 1997-11-18 2000-01-28 Sgs Thomson Microelectronics Procede et systeme de test d'un circuit integre a fonctionnement sans contact, et d'une capacite d'entree d'un tel circuit integre
JP4080550B2 (ja) * 1998-02-05 2008-04-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 接続テスト方法
JP3675678B2 (ja) * 1999-08-06 2005-07-27 株式会社 東京ウエルズ プローブ接触状態検出方法およびプローブ接触状態検出装置
US6262580B1 (en) * 1999-10-14 2001-07-17 United Microelectronics Corp Method and testing system for measuring contact resistance for pin of integrated circuit
JP2001235501A (ja) * 2000-02-22 2001-08-31 Oht Inc 検査装置及びセンサ
US6825673B1 (en) * 2000-05-19 2004-11-30 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
US6333680B1 (en) * 2000-10-02 2001-12-25 International Business Machines Corporation Method and system for characterizing coupling capacitance between integrated circuit interconnects
US6683449B1 (en) * 2000-10-06 2004-01-27 Dell Products, L.P. Apparatus and method for detecting a mechanical component on a computer system substrate
US20030115502A1 (en) * 2001-12-14 2003-06-19 Smiths Industries Aerospace & Defense Systems, Inc. Method of restoring encapsulated integrated circuit devices
US6717415B2 (en) * 2002-02-05 2004-04-06 Logicvision, Inc. Circuit and method for determining the location of defect in a circuit
US6947853B2 (en) * 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
US7109728B2 (en) * 2003-02-25 2006-09-19 Agilent Technologies, Inc. Probe based information storage for probes used for opens detection in in-circuit testing
US6901336B2 (en) * 2003-03-31 2005-05-31 Agilent Technologies, Inc. Method and apparatus for supplying power, and channeling analog measurement and communication signals over single pair of wires
US7170394B2 (en) * 2003-07-31 2007-01-30 Agilent Technologies, Inc. Remote current sensing and communication over single pair of power feed wires
US6930494B2 (en) * 2003-08-29 2005-08-16 Agilent Technologies, Inc. Capacitive probe assembly with flex circuit
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
US7224169B2 (en) 2004-11-02 2007-05-29 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
US7279921B1 (en) * 2005-06-08 2007-10-09 National Semiconductor Corporation Apparatus and method for testing power and ground pins on a semiconductor integrated circuit
US7622931B2 (en) * 2005-10-03 2009-11-24 University Of Utah Research Foundation Non-contact reflectometry system and method
TWI320485B (en) * 2007-03-08 2010-02-11 Test Research Inc Open-circuit testing system and method
US7764069B2 (en) * 2007-04-25 2010-07-27 International Business Machines Corporation Process for measuring bond-line thickness
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
US8310256B2 (en) 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
JP5307085B2 (ja) * 2010-07-20 2013-10-02 日置電機株式会社 回路基板検査装置
US8583391B2 (en) * 2011-04-15 2013-11-12 Hamilton Sundstrand Corporation Monitoring the low cycle fatigue of ruggedized avionics electronics
KR102328803B1 (ko) * 2014-12-16 2021-11-22 삼성전자주식회사 전자 장치 및 전자 장치 접속부의 이상 여부 판단 방법
US11879935B2 (en) * 2020-09-25 2024-01-23 Nokomis, Inc. Testing of microelectronics device and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2143954A (en) * 1983-07-22 1985-02-20 Sharetree Ltd A capacitive method and apparatus for checking connections of a printed circuit board
GB8423310D0 (en) * 1984-09-14 1984-10-17 Gec Avionics Electric circuit testing equipment
GB8521139D0 (en) * 1985-08-23 1985-10-02 Bicc Plc Terminating electrical connectors
US4789829A (en) * 1986-07-18 1988-12-06 Science Application International Corporation Method and apparatus for determining RE gasket shielding effectiveness
US4779041A (en) * 1987-05-20 1988-10-18 Hewlett-Packard Company Integrated circuit transfer test device system
FR2623615B1 (fr) * 1987-11-20 1991-01-25 Thomson Csf Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion
US4918376A (en) * 1989-03-07 1990-04-17 Ade Corporation A.C. capacitive gauging system
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674450B1 (ko) * 2005-03-31 2007-02-15 주식회사 청천바텍 음식물 쓰레기, 하수 슬러지, 동 식물류의 건조 탄화처리장치
KR20220142838A (ko) * 2021-04-15 2022-10-24 큐알티 주식회사 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법

Also Published As

Publication number Publication date
US5696451A (en) 1997-12-09
DE69329567T2 (de) 2001-03-15
JP3228816B2 (ja) 2001-11-12
EP0560484A3 (en) 1994-06-08
EP0560484B1 (en) 2000-10-18
DE69329567D1 (de) 2000-11-23
TW239251B (ko) 1995-01-21
EP0560484A2 (en) 1993-09-15
JPH06160457A (ja) 1994-06-07
KR100248640B1 (ko) 2000-03-15
TW209317B (ko) 1993-07-11

Similar Documents

Publication Publication Date Title
KR930020165A (ko) 부품 테스트 방법 및 시스템
US5420500A (en) Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
EP0492806A2 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US6201398B1 (en) Non-contact board inspection probe
US6225816B1 (en) Split resistor probe and method
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US5138266A (en) Single-probe charge measurement testing method
US5625292A (en) System for measuring the integrity of an electrical contact
JPH01112179A (ja) 回路板検査装置および方法
US2922954A (en) Circuit tester
US7280370B2 (en) Electronic package and circuit board having segmented contact pads
US5933309A (en) Apparatus and method for monitoring the effects of contact resistance
US6442718B1 (en) Memory module test system with reduced driver output impedance
US3370233A (en) Test apparatus for determining beta and leakage current of an in-circuit or out-of-circuit transistor
JP2002131365A (ja) 検査方法及び検査装置
JP3070437U (ja) 半導体試験装置
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
KR20180081473A (ko) 프로브 카드 모듈
KR100252658B1 (ko) 인쇄회로기판검사기의노이즈제거장치
KR950009876Y1 (ko) 반도체 테스트 장비의 테스트 보드장치
US20080088318A1 (en) Method to test transparent-to-test capacitors
KR19990025832A (ko) 특정 주파수대의 잡음 측정을 위한 공진회로를 갖는 검사용기판
KR200159373Y1 (ko) 반도체장치의 콘택 핑거(contact finger)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee