JPH07326853A - プリント配線板のボールバンプ形成方法 - Google Patents

プリント配線板のボールバンプ形成方法

Info

Publication number
JPH07326853A
JPH07326853A JP13967094A JP13967094A JPH07326853A JP H07326853 A JPH07326853 A JP H07326853A JP 13967094 A JP13967094 A JP 13967094A JP 13967094 A JP13967094 A JP 13967094A JP H07326853 A JPH07326853 A JP H07326853A
Authority
JP
Japan
Prior art keywords
solder
hole
wiring board
printed wiring
dry film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13967094A
Other languages
English (en)
Inventor
Tomoiku Nakagawa
智郁 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP13967094A priority Critical patent/JPH07326853A/ja
Publication of JPH07326853A publication Critical patent/JPH07326853A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 プリント配線板のボールバンプを、高価なは
んだボールを用いることなく、また比較的簡単な設備で
形成する。 【構成】 プリント配線板のパッドに重なるダム孔を有
するソルダーレジスト層を形成し、その上にこのダム孔
より大径のはんだめっき孔を有するドライフィルムレジ
スト層を形成し、これらダム孔およびはんだめっき孔を
介してパッドに厚付けはんだめっきを施し、ドライフィ
ルムレジストのみを剥離してからリフローすることによ
りはんだのボールバンプを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣなどのパッケージ
（サブキャリヤ等ともいう）をプリント配線板（ドータ
ボード等）に接続したり、比較的小さい配線板（ドータ
ーボードなど）をプリント基板（マザーボードなど）に
接続するために、パッケージや比較的小さいプリント配
線板にボールバンプを形成する方法に関するものであ
る。
【０００２】
【従来の技術】ＩＣなどでは実装密度の高密度化に伴
い、パッケージの四方にピン（リード）が設けられたフ
ラットパッケージ（ＱＦＰ）の普及が進んでいる。現在
このＱＦＰ構造の部品では、０．３ｍｍのリードピッチ
のものが実用化されているが、リードピッチをさらに狭
くして高密度化を一層推進させることが考えられる。
【０００３】しかしリードピッチが狭くなるにつれてパ
ッケージ側のリードと基板側パッドとの位置ずれやはん
だブリッジ等によるはんだ付け不良の問題が増える。そ
こで部品接続端子としてリードを用いずにボールバンプ
を用いる方法（Ball Grid Array ：略してＢＧＡと呼ば
れる）が提案されている。
【０００４】図３はこのＢＧＡ構造の寸法例を示す平面
図、図４は代表的な構造例を示す断面図、図５は従来の
ボールバンプ形成方法の説明図である。図４において符
合１０はサブキャリヤとなるプリント配線板である。１
２は導通用バイヤ（ＶＩＡ）ホール、１４はパッド１６
を含む回路パターンである。１８は配線板１０のチップ
実装面（図４では上面）に塗布されたレジスト、２０は
バンプ形成面（下面）に形成されたソルダレジストであ
る。このソルダレジスト２０にはボールバンプ２２を形
成する位置に対応するダム孔２４が形成されている（図
５参照）。
【０００５】基板１０のチップ実装面には、図４に示す
ようにＩＣチップ２６が固定され、このチップ２６の電
極２８がボンディングワイヤ３０により所定のパッド１
６に接続されている。３２はチップ２６を気密に覆うキ
ャップである。
【０００６】ここに従来はボールバンプ２２を図５に示
すようにはんだボール３４を用いて形成していた。すな
わち配線板２０のバンプ形成面を覆うソルダーレジスト
１８にダム孔２４を形成し、このダム孔２４にはんだボ
ール３４を１個入れてからヒータで加熱し、リフローし
て図５（Ｂ）に示すようなボールバンプ２２を形成する
ものである。
【０００７】ソルダーレジスト１８は例えば印刷法によ
ってダム孔２４以外の部分を全て覆うように塗布され
る。そして熱硬化、紫外線硬化などソルダレジストの種
類に応じた方法で硬化される。このようにしてダム孔２
４だけが所定寸法に空いた状態でソルダレジスト１８で
覆われる（図５の（Ｂ）参照）。
【０００８】ソルダーレジスト１８で覆った配線板１０
の表面に、ダム孔２４の位置だけに孔をあけたマスクを
位置合わせして固定し、各孔にはんだボール３４を１個
ずつ供給する。はんだボール３４は所定寸法に作られ、
表面の酸化防止などのために所定の表面処理が施されて
いる。
【０００９】加熱しはんだボール３４をリフローさせた
時には、溶融はんだの表面張力により図５（Ｂ）のよう
にダム孔２４から半球状に盛り上がった状態でパッド１
６にはんだ付けされる。ダム孔２４の寸法とソルダーレ
ジスト１８の厚さとは正確に管理され、またはんだボー
ル３４の寸法も正確に管理されているから、ダム孔２４
から盛り上がるように凝固したはんだの高さは均一に揃
うことになる。
【００１０】ここにボールバンプ２２は図３に示すよう
に、例えば直径０．８ｍｍ、１．５ｍｍピッチで二次元
に広がるように形成される。従って２７ｍｍ×２７ｍｍ
の配線板１０に対しては１５×１５＝２２５個のボール
バンプ２２を形成することができる。すなわちボールバ
ンプ２２の間隔を従来のＱＦＰ構造に比べて広げなが
ら、接続端子数を容易に増やすことができる。
【００１１】
【従来の技術の問題点】このように従来の方法で用いる
はんだボール３４は、その表面の酸化を防ぐなどのため
に種々の表面処理を施しておく必要があり、高い寸法精
度を有することも必要である。このためはんだボール３
４が高価になる。
【００１２】またこのはんだボール３４を各ダム孔２４
内に１個ずつ確実に供給するためには、別途特別な設備
が必要になる。例えばダム孔２４に対応する孔をあけた
メタルマスクを用意し、これを配線板１０の上に高精度
に位置合わせし、さらに各孔に１個ずつのはんだボール
３４を供給すると共に、このはんだボール３４の供給を
確認するための装置も必要になる。
【００１３】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、高価なはんだボールを用いる必要がなく、
また設備も比較的簡単にすることができるプリント配線
板のボールバンプ形成方法を提供することを目的とす
る。
【００１４】
【発明の構成】本発明によればこの目的は、プリント配
線板を他のプリント配線板に接続するためのボールバン
プを形成する方法において、以下の各工程を有すること
を特徴とするプリント配線板のボールバンプ形成方法： ａ．銅張積層板に導通用バイヤホールを孔あけし銅めっ
きを施す工程； ｂ．前記ボールバンプの形成位置に対応するパッドを含
む回路パターンをエッチングにより形成する工程； ｃ．前記ボールバンプ形成位置に対応するダム孔を有す
るソルダーレジスト層を前記ボールバンプの形成面に形
成する工程； ｄ．両面にドライフィルムレジストを圧着し、前記ダム
孔より大径のはんだめっき孔を前記ダム孔に重ねて形成
する工程； ｅ．厚付けはんだめっき処理により前記ダム孔およびは
んだめっき孔にはんだを供給する工程； ｆ．前記ドライフィルムレジストを剥離する工程； ｇ．加熱してはんだめっきをリフローしボールバンプと
する工程、により達成される。
【００１５】ここにボールバンプを形成するプリント配
線板は、ＩＣなどのパッケージとなるプリント配線板
（サブキャリヤ等）だけでなく他の比較的小さいプリン
ト配線板（ドーターボード等）であってもよい。プリン
ト配線板は銅張積層板に回路パターンを形成したものに
限られず、セラミック基板に回路パターンを形成したも
のであってもよい。
【００１６】
【実施例】図１は本発明の一実施例であるＩＣパッケー
ジ用のプリント配線板（サブキャリヤ）にボールバンプ
を形成する際の工程説明図、図２は処理工程の流れ図で
ある。図１の（Ａ）において、符号５０は両面銅張積層
板であり、樹脂製の絶縁基板５２の両面に銅箔５４、５
４を接着したものである（図２のステップ１００）。
【００１７】この銅張積層板５０には、直径約０．２ｍ
ｍの多数の導通用バイヤホール５６がドリルによって機
械加工され（ステップ１０２）、さらに銅めっき層５８
が形成される（ステップ１０４）。この銅めっき層５８
は、バイヤホール５６の内面に導電性を付与するための
ものであり、無電解金属めっきによりバイヤホール５６
の孔の内面に導電性を付与した後、さらに電解銅めっき
処理を行うことにより形成される。
【００１８】この銅めっきを施した銅張積層板５０の両
面には、公知のエッチング法により回路パターン６０、
６０が形成される（図１の（Ｂ）、ステップ１０６）。
例えば印刷法によりレジストを塗布し不要な銅めっき層
５８および銅箔５４をエッチングにより除去する。フォ
トレジストを銅張積層板５０の両面に塗布し、回路パタ
ーンを露光して不要なレジストを除去した後、不要な銅
めっき層５８および銅箔５４をエッチングにより除去し
てもよい。この回路パターン６０の形成により銅張積層
板５０はプリント配線板５０Ａとなる。
【００１９】このプリント配線板５０Ａの一方の面、す
なわちボールバンプ６２（図１の（Ｆ）参照）を形成す
る予定の面（以下バンプ形成面という）６４では、回路
パターン６０の一部は、ボールバンプ６２が形成される
パッド６０Ａとなっている。次にバンプ形成面６４には
ソルダーレジスト６６が塗布される（図１の（Ｃ）、ス
テップ１０８）。このソルダーレジスト６６は、エポキ
シを主成分とする加熱硬化型のスクリーン印刷用のもの
が適する。
【００２０】ソルダーレジスト６６にはボールバンプ６
２の形成予定位置に対応するダム孔６８が形成される。
すなわちこのダム孔６８以外の表面を覆うようにソルダ
ーレジスト６６がスクリーン印刷法により一定厚さに供
給されてから、加熱硬化される。この結果バンプ形成面
６４は、各パッド６０Ａにオーバーラップするようにソ
ルダーレジスト６６で覆われる。ここに用いるソルダー
レジスト６６は後記するドライフィルムレジスト７０、
７２の除去の工程で脱落しない性質のものであればよ
く、エポキシ系のものに限定されるものではない。
【００２１】次にこのプリント配線板５０Ａの両面にド
ライフィルムレジスト７０、７２を圧着し、ダム孔６８
に重なる位置にこのダム孔６８より大きい孔すなわちは
んだめっき孔７４を形成する（ステップ１１０）。この
ドライフィルムレジスト７０、７２は例えば感光性を有
するアクリルを主成分とする樹脂で作られ、マスク用フ
ィルムやマスク用ガラスプレートを重ねて露光し焼付け
した後、現像し、不要なドライフィルムを除去する。そ
の後さらに後露光、加熱処理により必要なはんだ耐熱
性、耐溶剤性などの特性を付与する。
【００２２】次にこのプリント配線板５０Ａには厚付け
はんだめっき７６が施される（図１の（Ｄ）、ステップ
１１２）。このはんだめっき７６はドライフィルムレジ
スト７０、７２には析出せず、ダム孔６８およびはんだ
めっき孔７４に臨むパッド６０Ａの上に析出する。はん
だめっき浴の組成や温度などの処理条件を厳密に管理す
ることにより、厚付けはんだめっき７６の析出量も高精
度に管理することができる。またドライフィルムレジス
ト７０の厚さも高精度に管理されているから、はんだめ
っき７６の析出量は一層高精度に管理され得る。
【００２３】所定量のはんだめっき７６が析出した後、
ドライフィルムレジスト７０、７２を剥離する（図１の
（Ｅ）、ステップ１１４）。この剥離処理は、前記した
ようにアクリルを主成分とするドライフィルムレジスト
７０、７２を用いる場合には、２％の苛性ソーダ溶液に
より行うことができる。この結果図１（Ｅ）に示すよう
に、ソルダーレジスト６６のダム孔６８から、はんだめ
っき孔７４の大きさで所定厚さにはんだめっき７６が突
出する状態になる。
【００２４】このプリント配線板５０Ａは次に加熱装置
（図示せず）内へ水平に保って入れられ、約２３０℃に
加熱される（図１の（Ｆ）、ステップ１１６）。この加
熱によりはんだめっき７６がリフローし、その溶融はん
だの表面張力により球型になる。ここにダム孔６８の径
は一定であり、溶融はんだの量も一定であるから、溶融
はんだの大きさおよび高さも一定となる。この結果凝固
した後には一定寸法のはんだのボールバンプ６２が形成
される（ステップ１１８）。
【００２５】以上の実施例ではエポキシ系のソルダーレ
ジスト６６とアクリル系のドライフィルムレジスト７０
とを用いているが、両者の組合せはこれに限定されるも
のではない。すなわちドライフィルムレジスト７０、７
２の剥離処理（図２のステップ１１４）において、ドラ
イフィルムレジスト７０、７２のみを選択的に剥離で
き、この時下層のソルダーレジスト６６が剥離されない
ものであればよい。
【００２６】ボールバンプ６２を形成するプリント配線
板は、前記実施例のようにＩＣのパッケージの基板とな
るプリント配線板（サブキャリヤ）であってもよいが、
他の比較的小さいプリント配線板（ドーターボード）を
他の大きいプリント配線板（マザーボード）に接続する
場合には小さいプリント配線板（ドーターボード）であ
ってもよい。またボールバンプを形成するプリント配線
板は、樹脂絶縁基板を用いるものに限られず、セラミッ
ク基板を用いるものであってもよい。
【００２７】
【発明の効果】請求項１の発明は以上のように、プリン
ト配線板のパッドに重なるダム孔を有するソルダーレジ
スト層を形成し、その上にこのダム孔より大径のはんだ
めっき孔を有するドライフィルムレジスト層を形成し、
これらダム孔およびはんだめっき孔を介してパッドに厚
付けはんだめっきを施し、ドライフィルムレジストのみ
を剥離してからリフローすることによりはんだのボール
バンプを形成する。
【００２８】ドライフィルムレジストの厚さは精密に管
理でき、はんだめっき孔およびダム孔の寸法も精密に管
理でき、さらに厚付けはんだめっきの厚さはめっき条件
を管理することにより極めて高精度に管理できる。従っ
て各はんだめっき孔およびダム孔に供給されるはんだめ
っきの容量も高精度に管理され、多数のボールバンプの
寸法を均一に揃えることができる。またこの方法に用い
る各処理は通常のプリント配線板の製造工程で用いるも
のを利用することができるから、特殊な装置を用意する
必要もなく、設備が比較的簡単になる。
【図面の簡単な説明】
【図１】本発明の一実施例の工程説明図
【図２】処理工程の流れ図
【図３】ＢＧＡ構造の寸法例を示す図
【図４】ＢＧＡの代表的構造例を示す図
【図５】従来のボールバンプ形成方法の説明図
【符号の説明】
５０ 銅張積層板 ５０Ａ プリント配線板 ５６ バイヤホール ６０ 回路パターン ６０Ａ パッド ６２ ボールバンプ ６６ ソルダーレジスト ６８ ダム孔 ７０、７２ ドライフィルムレジスト ７４ はんだめっき孔 ７６ 厚付けはんだめっき

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板を他のプリント配線板に
    接続するためのボールバンプを形成する方法において、
    以下の各工程を有することを特徴とするプリント配線板
    のボールバンプ形成方法： ａ．銅張積層板に導通用バイヤホールを孔あけし銅めっ
    きを施す工程； ｂ．前記ボールバンプの形成位置に対応するパッドを含
    む回路パターンをエッチングにより形成する工程； ｃ．前記ボールバンプ形成位置に対応するダム孔を有す
    るソルダーレジスト層を前記ボールバンプの形成面に形
    成する工程； ｄ．両面にドライフィルムレジストを圧着し、前記ダム
    孔より大径のはんだめっき孔を前記ダム孔に重ねて形成
    する工程； ｅ．厚付けはんだめっき処理により前記ダム孔およびは
    んだめっき孔にはんだを供給する工程； ｆ．前記ドライフィルムレジストを剥離する工程； ｇ．加熱してはんだめっきをリフローしボールバンプと
    する工程。
JP13967094A 1994-05-31 1994-05-31 プリント配線板のボールバンプ形成方法 Pending JPH07326853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13967094A JPH07326853A (ja) 1994-05-31 1994-05-31 プリント配線板のボールバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13967094A JPH07326853A (ja) 1994-05-31 1994-05-31 プリント配線板のボールバンプ形成方法

Publications (1)

Publication Number Publication Date
JPH07326853A true JPH07326853A (ja) 1995-12-12

Family

ID=15250692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13967094A Pending JPH07326853A (ja) 1994-05-31 1994-05-31 プリント配線板のボールバンプ形成方法

Country Status (1)

Country Link
JP (1) JPH07326853A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688708B1 (ko) * 2006-01-23 2007-03-02 삼성전기주식회사 인쇄회로기판의 제조방법
KR100841777B1 (ko) * 2007-05-31 2008-06-27 주식회사 코리아써키트 솔더 범프 제조공정
EP1952935A1 (en) * 2007-02-01 2008-08-06 Harima Chemicals, Inc. Solder paste composition and solder precoating method
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
KR101143358B1 (ko) * 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법
CN114613741A (zh) * 2022-03-02 2022-06-10 业成科技（成都）有限公司 导电结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688708B1 (ko) * 2006-01-23 2007-03-02 삼성전기주식회사 인쇄회로기판의 제조방법
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
EP1952935A1 (en) * 2007-02-01 2008-08-06 Harima Chemicals, Inc. Solder paste composition and solder precoating method
KR100841777B1 (ko) * 2007-05-31 2008-06-27 주식회사 코리아써키트 솔더 범프 제조공정
KR101143358B1 (ko) * 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법
CN114613741A (zh) * 2022-03-02 2022-06-10 业成科技（成都）有限公司 导电结构及其制造方法
CN114613741B (zh) * 2022-03-02 2023-05-12 业成科技（成都）有限公司 导电结构及其制造方法
TWI810843B (zh) * 2022-03-02 2023-08-01 大陸商業成科技（成都）有限公司 導電結構及其製造方法

Similar Documents

Publication Publication Date Title
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
EP2927950B1 (en) Wiring board
WO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
JPH11233678A (ja) Ｉｃパッケージの製造方法
TW201503771A (zh) 配線基板
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
US20120152606A1 (en) Printed wiring board
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2001007248A (ja) パッケージ基板
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP4589519B2 (ja) 半導体回路部品の製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4090151B2 (ja) パッケージ基板
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
TW201419956A (zh) 配線基板
JP7412735B2 (ja) 半導体パッケージの製造方法
KR20090070754A (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3718254B2 (ja) 半導体パッケージおよび半導体装置