JPS63213399A - 基板改造方法及びその構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板改造方法及びその構造であって、基板の内層に改造
用パターンを設けることにより基板の表面層の改造用パ
ッドを廃止し、且つ改造作業を基板の表面から行うよう
に構成し、ディスクリートワイヤの使用を廃し、基板の
実装密度の向上と、改造作業の作業性の向上、基板の性
能の向上及び改造の自動化への対応を可能とする。

〔産業上の利用分野〕

本発明は改造を予定した基板及びその改造方法に関する
もので、さらに詳しく言えば、高密度な多端子素子の基
板実装と改造作業の自動化を可能とする改造用構造及び
改造方法に関するものである。

プリント基板の実装密度が高密度化されるとともに、素
子の高集積化も一層進み、従って素子に設けられる入出
力端子のビン数も顕著に増加する傾向にある。

多端子素子としては、ペアチップやパッケージ等各種の
形式のものを使用し得るが、例えばＬＳＩパッケージで
は、ＰＧＡＣＰＩＮ　　ＧＲＩＤＡＲＲＡＹ）タイプ、
即ちパッケージの底面に多数の入出力端子をマトリクス
状に配置してなるタイプとすることにより、プリント基
板の高密度実装によって小さく限られたパンケージサイ
ズの中で多数の入出力端子を設けることができる。

ところで、一般にプリント基板、特に内部に信号配線を
有する多層プリント基板のパターン配線を形成した後に
、当該パターン配線の誤りが発見された場合や、当該プ
リント基板の製造不良によりショート等の障害がある場
合には、回路変更ないし基板の修復のために改造を行う
か、または当該プリント基板を廃棄しなければならず、
いずれをとるかは経済性に従うが、上記のようにプリン
ト基板の高密度実装化と素子の高集積化が進むに連れて
改造の必要性と経済性が増大している。

そこで、改造作業の作業性や適応範囲の拡大のために、
一般に基板の改造は、当該基板の製造の際に予め設けて
おいた改造用構造を使用して行うようになっている。

この改造用構造は総ての素子についていずれの端子を含
む回路部分の改造にも対応可能であることが望ましいの
で、基板の実装密度が高くなり且つ入出力端子のピン数
が増加するに連れて、改造用構造も増大且つ複雑化する
ことになり、その結果改造用構造及び改造方法のいかん
によっては、基板の製造コストや実装密度及び改造性に
大きな影響が生じることとなる。

また、基板ないしシステムの製造等の完全自動化のため
には、基板の改造作業も自動化の要求に対応可能である
ことを要する。

以上を要するに、基板への素子の高密度実装化と性能及
び改造性の向上、更には自動化を可能とする基板改造方
法及び改造用構造が要望されている。

〔従来の技術〕

従米盗遺 基板改造を予定した従来の多端子素子実装構造としては
、例えば第１２図（Ａ）及び第１２図（Ｂ）に示すよう
に、素子及び基板の改造性を考慮して、基板内配線パタ
ーン５は基板１０表面層２に設けた多数の改造用パッド
７１を経由して素子端子バッド３に接続させるようにな
っている。

第１２図（Ａ）及び第１２図（Ｂ）において、基板１に
搭載される素子６はパッケージの底面に多数の素子端子
７を配置してなるＰＧＡタイプであり、基板１の表面層
２には素子端子７の上記配置に対応する配置で多数の素
子端子バッド３が設けてある。

基板１の表面Ｎ２において、素子６の投影エリア外であ
って各素子端字パッド３に近接した位置には、それぞれ
素子端子バッド３に１対１対応する多数の改造用バ・ノ
ド７１及び基板内部接続■ｒＡバッド７３が設けてある
。

各素子端子バッド３とこれに対応する改造用パッド７１
とは、基板１の内層４に配線した改造用パッド引き出し
パターン７０により接続してある。

また、各改造用パッド７１とこれに対応する基板内部接
続ＶＩＡバッド７３とは、基板１の表面層２に配線した
改造時カントパターン７２により接続してある。

７４は、基板内部接続ＶＩＡパッド７３と基板内配線パ
ターン５とを接続する基板内部接［ＶＩＡである。

従］し贋友 第１２図（Ｃ）及び第１２図（Ｄ）は、上記第１２図（
Ａ）及び第１２図（Ｂ）の従来構造を初期状態として、
従来方法により改造を行った場合の改造後の基板を例示
する。

第１２図（Ａ）及び第１２図（Ｂ）において、改造があ
る場合には、当該改造部分における基板内部接［ＶＩＡ
バッド７３と改造用バ・ノド７１との間の改造時カット
パターン７２をカットして、当該改造用バッド７１を含
む任意の位置で改造用ワイヤ７５により新たな配線を行
う。

従来法±少去嘉 従来方式によると、多端子素子の周囲に端子数に等しい
数の改造用パッド７１を予め設けてお（から、素子のビ
ン数が多くなればなるほど、改造用パッド７１も増えて
素子の周囲に何重にも設けなければならず、従って、素
子実装密度が低下し、基板の大型化による基板コストの
上昇を招くという欠点がある。

また、従来方式によると、各素子端子パッド３と改造用
パッド７１とを基板内部配線として改造用パッド引き出
しパターン７０により結んでいるから、改造用パッド引
き出しパターン７０は多端子素子の端子数に等しい数だ
け必要であり、且つ改造用パッド引き出しパターン７０
は素子６の投影エリア及びその周囲の近接エリアに集中
的に配線されている。

従って、素子のビン数が多くなればなるほど、改造用パ
ッド引き出しパターン７０を配線すべき基板内の層数が
多層となる。

従って、基板１の全体の層数が増加し、この点において
も基板コストが上昇するという欠点がある。

また、多端子素子のビン数が多くなると、改造用パッド
７１を設けておくべき基板１の表面層２のエリアが、素
子６の周囲の外方に拡大するから、改造用パッド引き出
しパターン７０の長さが長くなり、且つ素子間の配線パ
ターン長も長くなる。

その結果配線ディレーが増加して、基板の性能の低下を
招くという欠点がある。

更に、従来方式によると、改造の際に改造用ワイヤ７５
を使用するから、基板の冷却方式として冷却機構を素子
の上方スペースに設ける場合には、改造用ワイヤ７５が
揺れたり冷却効率が低下することを防止するために、改
造用ワイヤ７５の固定処理を行うことが必要であり、改
造作業の作業性が劣るという欠点がある。

また、基板１の表面層に対して改造用ワイヤ７５を布線
しなければならないから、この布線作業の自動化が困難
であり、従って、改造作業のコスト高及び効率低下を来
すという欠点がある。

〔発明が解決しようとする問題点〕

この従来方式では素子の各端子毎に改造用パッドを予設
しておく構造をとるから、素子の高密度実装が妨げられ
、基板コストの上昇と性能の低下を招くという問題点が
ある。

また従来の改造方法では改造用ワイヤの布線作業を行う
から、改造作業の作業性が劣り、自動化に対応できない
という問題点がある。

本発明は、このような点に鑑みて創作されたもので、改
造用パッド及び改造用ワイヤを使用しないで改造を行う
ことにより素子の高密度実装及び高性能で基板コストの
低下及び改造作業の自動化が可能な基板改造方法及びそ
の構造を提供することを目的としている。

〔問題点を解決するための手段〕

゛告Ｊ法の構成 第１図から第３図までは本発明の原理を示す斜視図であ
る。

第１図から第３図までにおいて、本発明の基板改造方法
は次の３手順からなっている。

第１の手順は、基板１の表面層２に設けてある改造対象
の素子端子パッド３と、これに接続してある基板内配線
パターン５との間をカットする手順である。

第２の手順は、当該素子端子バッド３を、基板１の内層
４に予設してある改造用パターン２゜に接続する手順で
ある。

第３の手順は、改造により配線する必要があル改造用パ
ターン２０同士を接続し、またはこの改造用パターン２
０の不要部分５１をカットする手順である。

なお、−の改造対象部分において、上記第１、第２、第
３の各手順を行う時間的順序は任意である。

ヰ　浩　構壱の構 本発明の基板改造用構造は、改造用パターンが一層であ
る場合と多層である場合がある。

第１図から第３図まで、特に第１図（Ａ）及び第２図（
Ａ）において、改造用パターンが１層である場合の本発
明の基板改造用構造は次の各要件（ａ）、（ｂ）、（ｃ
）を具備した素子端子パッド３、基板内配線パターン５
及び改造用パターン２０からなっている。

（ａ）　　素子端子パッド３は、それぞれ素子６の素子
端子７を接続するために基板１の表面層２に設けてある
。

（ｂ）　　上記基板内配線パターン５は、各素子端子パ
ッド３に対して、改造用パッドを介することなく接続し
てある。

（Ｃ）　　上記改造用パターン２０は、基板１の内層４
の一層に予設してある。

更に゛、この基板改造用構造は、次の各要件（ｄ）、（
ｅ）、（ｆ）をそれぞれ具備した改造時カット用位置１
０、改造用パターン接続用位置３０及び改造用パターン
カット位置５０を、基板１の表面層２に有している。

（ｄ）　　上記改造時カット用位置ＩＯは、改造時に上
記基板内配線パターン５と素子端子パッド３との接続を
カントするための位置である。

（ｅ）　　上記改造用パターン接続用位置３０は、改造
時に素子端子パッド３から改造用パターン２０に至る接
続用ＶＩＡ３１を形成するための位置である。

（ｆ）　　上記改造用パターンカット位置５０は、改造
時に改造用パターン２０の不要部分５１をカントするた
めの位置である。

次ぎに、第１図から第３図まで、特に第１図（Ａ）及び
第３図（Ａ）において、改造用パターンが多層である場
合の本発明の基板改造用構造は、上記各要件（ａ）、（
ｂ）または次の要件（ｅ′）を具備した素子端子パッド
３、基板内配線パターン５及び改造用パターン２ＯＡ、
２０Ｂ、…・からなっている。

（ｅ′）　上記改造用パターン２０Ａ、２０Ｂ１…・は
、基板ｌの内層４の多層に予設してある。

更に、この基板改造用構造は、上記要件（ｄ）または次
の各要件（ｅ′）、（ｆ′）、（ｇ’）を具備した改造
時カット用位置１０、改造用パターン接続用位置３０、
改造用パターンカット位置５０及びチャネル乗り替え用
ＶＩＡ形成位置４０を、基板１の表面層２に有している
。

（ｅ′）　上記改造用パターン接続用位置３０は、改造
時に素子端子パッド３から改造用パターン２０Ａ、２０
Ｂ、…・のいずれかに至る接続用ＶＩＡ３１を形成する
ための位置である。

（ｆ′）　上記改造用パターンカット位置５０は、改造
時に改造用パターン２０Ａ、２０Ｂ、　　…・の不要部
分５１をカットするための位置である。

（ｇ）　　上記チャネル乗り替え用ＶＩＡ形成位置４０
は、改造時に基板１の表面層２から、多層の改造用パタ
ーン２０Ａ、２０Ｂ、…・のうち互いに接続すべき２層
の改造用パターンの両方に至るチャネル乗り替え用ＶＩ
Ａ４１を形成するための位置である。

〔作用〕

６　法の 本発明の方法により基板改造を行うには、改造対象の素
子端子パッド３と基板内配線パターン５との接続をカッ
トするとともに、素子端子パッド３を改造用パターン２
０．２０Ａ、２０Ｂ、　　…・に接続し、配線の必要あ
る改造用パターン２０．２０Ａ、２０Ｂ５　…・の相互
接続またはカットを行う。

このような一連の作業により、改造前に構成されていた
素子端子パッド３と当該基板内配線パターン５とを含む
回路を廃して、素子端子パッド３と当該改造用パターン
２０．２０Ａ、２０Ｂ、…・とを含む任意の回路に改造
することができる。

この方法によりば、改造用パターン２０．２０Ａ、２０
Ｂ、…・を電気的に整合されるように設計して基板１の
内層４に予め配置しておき、改造時にこれらの改造用パ
ターン２０，２０Ａ。

２０Ｂ…・を選択・組み合わせて使用するから、改造用
のディスクリートワイヤとしてツインワイヤや同軸ワイ
ヤ等を使用する必要がない。従って、改造作業の自動化
が容易である。

また、このようにして改造された基板にはディスクリー
トワイヤが布線されていないから、ディスクリートワイ
ヤが冷却作用の妨げとなったり冷却作用によりディスク
リートワイヤが移動・振動する等の恐れがなく、ワイヤ
固定処理を含めて布線作業が全く不要となり、改造作業
の作業性が優れている。

告　　陶゛告の 本発明の構造を適用した基板ｌは、表面層２の素子端子
パッド３と基板内配線パターン５とを、改造用パッドを
介することなく直接に接続してあるから、素子の投影エ
リアの周囲に、素子端子パッド３と基板内配線パターン
５とを接続するパッド等を配置するためのエリアを確保
する必要がなく、従って、基板の高密度実装化が可能で
ある。

また、改造用パッドを設けないから、素子端子パッド３
と改造用パッドを配線するパターン及びそのパターンの
ための配線層も不要である。

従って、基板層数が減少し、素子間の配線も短くなり、
ひいては配線ディレーが減少する結果基板の高性能化と
コスト低減が可能である。

本発明によれば、改造用パターンの暦数を１層として基
板層数の可及的な減少を図ることもでき、または、改造
用パターンの層数を多層として複雑且つ多数箇所の改造
作業への適応性を向上することもできる。

本発明の構造を適用した基板について改造を行うには、
改造対象となる素子端子パッド３に対応する改造時カッ
ト用位置１０にてカット作業を行う。

次ぎに、改造用パターン接続用位置３０にて、素子端子
パッド３から改造用パターン２０．２０Ａ、２０Ｂ、…
・に至る接続用ＶＩＡ３１を形成する。

更に、改造により配線する必要がある改造用パターン２
０Ａ、２０Ｂ同士に対応するチャネル乗り替え用ＶＩＡ
形成位置４０にて、接続用ＶＩＡ４１を形成して、両改
造用パターン２０Ａ、２０Ｂを互いに接続し、且つ配線
の不要な改造用パターン２０．２ＯＡ、２０Ｂ、…・間
の改造用パターンカット位Ｗ５０にて、カット作業を行
う。

以上により素子端子パッド３から基板内配線パターン５
を通る回路部分が廃され、素子端子パッド３から改造用
パターン２０．２ＯＡ、２０Ｂ、…・を通る新たな任意
の配線に改造することができる。

この構造による改造作業は、ディスクリートワイヤを使
用する必要がないとともに、基板１の表面層２に有する
各位置１０．３０，５０．４０に対する作業を行えばよ
いから、作業性が優れており、且つ完全自動化に対応可
能である。

〔実施例〕

龜の 第４図から第１１図までは本発明の実施例であって、そ
のうち第４図から第７図まで並びに第８図（Ａ）、第９
図（Ａ）、第１０図（Ａ）、第１１図（Ａ）は主として
実施例の構造を示す。

この実施例の構造は、基板１の表面層２に配置したＬ１
パターンと、改造用パターン層として２層の内層にそれ
ぞれ配置したＬ２パターン及びＬ３パターン、並びに他
の基板内配線パターンを有する。

この基板１に実装される素子６は、ＰＧＡタイプのもの
である。

上記し１パターンは、素子６のマトリクス状の素子端子
７の配置に対応してマトリクス状に配置した多数の素子
端子パッド３と、各素子端子パッド３から延長している
改造時カット用バッド１１と、各素子端子パッド３から
多数延長している改造用パターン接続用パッド３２と、
隣合う素子６の間隙に対応する位置に配置した多数のＬ
１チャネル乗り替え用導通ＶＩＡ形成用パッド４２とを
有する。

このＬ１パターンにおいて、上記改造時カット用位置１
０は該改造時カット用パッド１１に位置している。

また、改造用パターン接続用パッド３２には、改造用パ
ターン接続用位置３０として貫通穴がドーナツ状に形成
してある。

各Ｌ１チャネル乗り替え用導通ＶＩＡ形成用パッド４２
には、チャネル乗り替え用導通ＶＩＡ形成位置４０とし
て貫通穴がドーナツ状に形成してある。

上記し２パターンは、直交座標軸の一方の軸をなす例え
ばＸ軸の改造用パターン２ＯＡと、Ｌ１パターンの上記
改造用パターン接続用パッド３２に対応する位置で該改
造用パターン２０Ａに接続してあり且つ改造用パターン
接続用パッド３２の貫通穴よりも大径の導通ＶＩＡ形成
用パッド３３Ａと、上記し１チャネル乗り替え用導通Ｖ
ＩＡ形成用パッド４２に対応する位置で該改造用パター
ン２ＯＡに接続してあるＬ２チャネル乗り替え用導通Ｖ
ＩＡ形成用パフド４３Ａと、Ｌ１パターンの上記改造時
カット用パッド１１に基板内配線パターン導通用ＶＩＡ
１２を介して接続してある基板内配線パターン導通用パ
ッド１３とを存する。

このＬ２パターンにおいて、Ｌ２チャネル乗り替え用導
通ＶＩＡ形成用パッド４３Ａには、チャネル乗り替え用
導通ＶＩＡ形成位置４４Ａとして、上記チャネル乗り替
え用導通ＶＩＡ形成位置４０の貫通穴よりも小径の貫通
穴が形成してある。

上記し３パターンは、直交座標軸の他方の軸をなす例え
ばＹ軸の改造用パターン２０Ｂと、Ｌ１パターンの上記
改造用パターン接続用パッド３２に対応する位置で該改
造用パターン２０Ｂに接続してある導通ＶＩＡ形成用パ
ッド３３Ｂと、上記し１チャネル乗り替え用導通ＶＩＡ
形成用パッド４２及びＬ２チャネル乗り替え用導通ＶＩ
Ａ形成用パッド４３Ａの双方に対応する位置で該改造用
パターン２０Ｂに接続してあるＬ３チャネル乗り替え用
導通ＶＩＡ形成用パッド４３Ｂと、Ｌ２パターンの上記
基板内配線パターン導通用パッド１３に基板内配線パタ
ーン導通用ＶＩＡ１４を介して接続してある基板内配線
パターン導通用パッド１５とを有する。

この基板内配線パターン導通用パッド１５には、基板内
配線パターン導通用ＶＩＡ１６を介して、基板内配線パ
ターン４のバッド１７が接続してある。

この実施例は以上の構造であるから、改造前には、素子
６の素子端子７は、素子端子パッド３、改造時カット用
パッド１１、基板内配線パターン導通用ＶｒＡ１２、基
板内配線パターン導通用パッド１３、基板内配線パター
ン導通用ＶＩＡ１４、基板内配線パターン導通用パッド
１５並びに基板内配線パターン導通用ＶＩＡ１６を介し
て、基板内配線パターン４のパッド１７に導通しており
、且つＬ１改造用パターン及びＬ２改造用パターンは素
子端子パッド３に導通していない状態となっている。

１本はｂ１１１貧引匹 第８図から第１１図までは主として実施例の基板改造方
法を示し、第８図（Ａ）、第９図（Ａ）、第１０図（Ａ
）、第１１図（Ａ）は改造の初期状態を示す。

改造の際には、まず、改造対象である素子端子パッド３
の改造時カット用位置１０において改造時カット用パッ
ド１１を、パッドのカットに適する波長のレーザ光にて
カットするとともに、当該素子端子パッド３から延長し
ているいずれかの改造用パターン接続用パッド３２に設
けた改造用パターン接続用位置３０の貫通穴から基板破
壊用の波長のレーザ光を照射することにより、改造用パ
ターン接続用パッド３２からＬ２パターンまたはＬ３パ
ターンの導通ＶＩＡ形成用パフド３３Ａまたは３３Ｂに
至るＶＩＡ用穴３４を形成する（第８図（Ｂ）及び第９
図（Ｂ））。

なお第８図（Ｂ）及び第９図（Ｂ）において、ＶＩＡ用
穴３４は、Ｌ３パターンを対象として設けた場合を例示
してある。

また第９図（Ｂ）において改造により構成すべき配線方
向は、矢印６０で示す方向である場合を例示してある。

ＶＩＡ用穴３４を形成したことによりＴ分岐となったし
２改造用パターン２０Ｂのうち、上記配線方向６０によ
り決定する不要部分５１は、レーザカットによって分離
を行う。

次ぎにこのＶＩＡ用穴３４に半田ボール３５または半田
ペーストを充填する（第８図（Ｃ））。

この半田ボール３５に対してレーザ光を照射することに
より、再融解した後、接続用ＶＩＡ３１を形成する（第
８図（Ｄ）及び第９図（Ｃ）’）。

以上のようにして改造対象の素子端子パッド３に、改造
用パターンの例としてＬ３改造用パターン２０Ｂを接続
することができる。

改造作業により相互に接続すべき２つの素子６が、同一
のＬ３改造用パターン２０Ｂに対応する位置にある場合
には、これらの素子端子パッド３のそれぞれについて上
記のようにＬ３改造用パターン２０Ｂへの接続作業を行
えばよい。

素子端子パッド３にＬ２改造用パターン２０Ａを接続す
る場合も同様の作業を行う。

改造作業により相互に接続すべき２つの素子６が同一の
Ｌ２改造用パターン２０Ａに対応する位置にある場合に
も、Ｌ３改造用パターン２０Ｂについて上記に説明をし
た作業と同様である。

改造作業により相互に接続すべき２つの素子６が、Ｘ軸
及びＹ軸にずれた位置にある場合には、上記のように素
子６にＬ２改造用パターン２０ＡまたはＬ３改造用パタ
ーン２０Ｂを接続する作業にに加えて、第１０図及び第
１１図に基づいて以下に説明をする改造用パターンチャ
ネル乗り替えの作業を行う。

第１０図（Ａ）及び第１１図（Ａ）は初期状態であり、
矢印６０は３様の配線方向を例示する。

まず、改造により接続すべき改造用パターン２０Ａと改
造用パターン２０Ｂとが交差するチャネル乗り替え位置
に位置しているＬ１チャネル乗り替え用導通ＶＩＡ形成
用バフド４２の″チャネル乗り替え用導通ＶＩＡ形成位
置４０に、基板破壊用の波長のレーザ光を照射すること
により、このＬ１チャネル乗り替え用導通ＶＩＡ形成用
パッド４２からＬ２チャネル乗り替え用導通ＶＩＡ形成
用パッド４３Ａのチャネル乗り替え用導通ＶＩＡ形成位
置４４Ａを通じてＬ３チャネル乗り替え用導通ＶＩＡ形
成用パッド４３Ｂに至るＶＩＡ用穴４５．４６を形成す
るとともに、上記配線方向６０により決定する改造用パ
ターン２０Ａ、２０Ｂの不要部分５１について、レーザ
カットによる分離を行う（第１０図（Ｂ）、第１１図（
Ｂ））。

次ぎにこのＶＩＡ用穴４５．４６に半田ボール４７また
は半田ペーストを充填する（第１０図（Ｃ））。

この半田ボール４７に対してレーザ光を照射することに
より、再融解した後、チャネル乗り替え用導通ＶＩＡ４
１を形成する（第１Ｏ図（Ｄ）及び第１１図（Ｃ））。

以上によりＬ２改造用パターン２０ＡからＬ３改造用パ
ターン２０Ｂへ、またはＬ３改造用パターン２０Ｂから
し２改造用パターン２ＯＡへの乗り替えのための接続配
線が行われる。

の　　　・六 この実施例では、素子端子パッド部の改造作業を行うこ
とにより、または素子端子パッドの改造作業と改造用パ
ターンチャネル乗り替え部の改造作業とを組合せて行う
ことにより、任意の素子端子パッド間の改造を容易に行
うことができる。

しかも、各作業は、レーザ光によるパターンカットと、
レーザ光によるＶＩＡ用大の形成と、このＶＩＡ用穴へ
の半田ボール等の充填及びレーザ光の照射によるＶＩＡ
の形成とを組合せた作業であるから、これら一連の作業
を自動化することも容易である。

これらの改造作業において、レーザ光は、その種類、強
度、波長を変えることにより、基板１のメタルと絶縁層
を選択的に破壊し得る。

そこで、Ｌ１パターンにおいて、改造用パターン接続用
パッド３２及びＬ１チャネル乗り替え用導通ＶＩＡ形成
用バッド４２がそれぞれドーナツ状であるから、上記レ
ーザ光の照射によって基板の絶縁層を直接破壊すること
ができ、且つ、このドーナツ状を改造の自動化の際の目
合わせとすることができる。

レーザ光の照射位置に対応する改造用パターン２０Ａ、
２０Ｂには導通ＶＩＡ形成用パッド３３Ａ、３３Ｂ、Ｌ
２チャネル乗り替え用導通ｖｒＡ形成用バッド４３Ａ１
並びにＬ３チャネル乗り替え用導通ＶＩＡ形成用パッド
４３Ｂが設けてあるから、基板の製造時の各層の位置ず
れないし改造時のレーザ光の照射位置の位置ずれに対す
る補正が可能であり、且つ各改造用パターン２０Ａ、２
０Ｂの下部に位置している絶縁層をレーザ光の照射によ
り破壊しないためのバリヤとすることができる。

更に、Ｌ１チャネル乗り替え用導通ＶＩＡ形成用バッド
４２には、これに対応するＬ２チャネル乗り替え用導通
ＶＩＡ形成用パッド４３Ａの貫通穴よりも大径の貫通穴
の明いたドーナツ状となっているから、上記のようにレ
ーザ光の照射による選択破壊を容易化するとともに、改
造作業の自動化の際の目合わせとなし得ることに加えて
、当該改造用パターン接続部における導通ＶＩＡの形成
時に、チャネル乗り替え用導通ＶＩＡ４１と各改造用パ
ターン２０Ａ、２０Ｂとの接続部を太き（して、接続の
確実化を図ることができる。

改造作業の一部として、改造用パターン２０Ａ、２０Ｂ
に生じたＴ分岐等によって生じたその不要部分５１をカ
ットするから、電気的制約に対応可能であり、且つ各チ
ャネルの利用率を高めることができる。

この実施例の基板は、表面層のパターンとしてＬｌパタ
ーンと、基板内配線パターンの他に、Ｌ２及びＬ３の改
造用パターン層を設けるから、素子端子パッド３に改造
用ディスクリートワイヤを付けるための改造用パッドを
設けずに、表面層への素子の高密度実装が可能であると
ともに、改造のために２層を要するだけである。従って
、基板層数の減少と素子間の配線の短縮による配線ディ
レーの減少が可能である。その結果基板の高性能化及び
基板コストの低減が可能である。

本発明の改造方法により、ディスクリートワイヤを使用
せずに素子の高密度実装及び高密度改造が可能である。

〔発明の効果〕

以上述べてきたように、本発明によれば、簡易な構成で
、基板の内層に予設した改造パターンを利用してディス
クリートワイヤの布線を要せずに、且つ素子の周囲に改
造用パッドを配置する必要なく改造を行うから、改造作
業の自動化、基板の高性能化並びに、基板の高密度実装
及びコスト低減が可能であって、実用的には極めて有用
である。

【図面の簡単な説明】

第１図（Ａ）は本発明による素子端子パッド部の改造方
法及びその構造の原理において、改造前の構造を示す斜
視図、 第１図（Ｂ）は第１図（Ａ）の原理による改造後の構造
を示す斜視図、 第２図（Ａ）は本発明による一層の改造用パターン同士
の接続方法及びその構造の原理において、改造前の構造
を示す斜視図、 第２図（Ｂ）は第２図（Ａ）の原理による改造後の構造
を示す斜視図、 第３図（Ａ）は本発明による多層の改造用パターン同士
の接続方法及びその構造の原理において、改造前の構造
を示す斜視図、 第３図（Ｂ）は第３図（Ａ）の原理による改造後の構造
を示す斜視図、 第４図は本発明の実施例によるパターン構造を示す断面
図、 第５図は第４図の構造のうちＬ１パターンを示す説明図
、 第６図は第４図の構造のうちＬ２パターンを示す説明図
、 第７図は第４図の構造のうちＬ３パターンを示す説明図
、 第８図（Ａ）から（Ｄ）まではそれぞれ第４図の構造を
使用して素子端子パッド部の改造を行う方法の実施例に
おける各手順を示す断面図、第９図（Ａ）から（Ｃ）ま
ではそれぞれ第８図（Ａ）、（Ｂ）、（Ｄ）の各手順に
おけるパターンを示す斜視図、 第１０図（Ａ）から（Ｄ）まではそれぞれ第４図の構造
を使用して改造用パターンチャネル乗り替え部の改造を
行う方法の実施例における各手順を示す断面図、 第１１図（Ａ）から（Ｃ）まではそれぞれ第１０図（Ａ
）、（Ｂ）、（Ｄ）の各手順におけるパターンを示す斜
視図、 第１２図（Ａ）は従来構造の断面図、 第１２図（Ｂ）は第１２図（Ａ）の平面図、第１２図（
Ｃ）は従来方法により第１２図（Ａ）の基板を改造した
後の構造を示す断面図、第１２図（Ｄ）は第１２図（Ｃ
）の平面図である。 第１図から第３図までにおいて、 １は基キ反、 ２は基板の表面層、 ３は素子端子パッド、 ４は基板の内層、 ５は基板内配線パターン、 ６は素子、 ７は素子端子、 ｌＯは改造時カット用位置、 ２０．２０Ａ、２０Ｂ、　　…・はそれぞれ改造用パタ
ーン、 ３０は改造用パターン接続用位置、 ３１は素子端子パッドと改造用パターンとの接続用ＶＩ
Ａ、 ４０はチャネル乗り替え用ＶＩＡ形成位置、４１はチャ
ネル乗り替え用ＶＴＡ、 ５０は改造用パターンカット位置、 ５１は改造用パターンの不要部分である。

Claims (3)

【特許請求の範囲】
1. （１）基板（１）の表面層（２）に設けてある素子端子
   パッド（３）と、該素子端子パッド（３）に接続してあ
   る基板内配線パターン（５）との間をカットする手順と
   、 該基板（１）の内層（４）に予設してある改造用パター
   ン（２０）に該素子端子パッド（３）を接続する手順と
   、 改造により配線すべき改造用パターン（２０）同士を接
   続しまたは改造用パターン（２０）の不要部分（５１）
   をカットする手順とからなる基板改造方法。
2. （２）素子（６）の素子端子（７）を接続するために基
   板（１）の表面層（２）に設けてある素子端子パッド（
   ３）と、 該素子端子パッド（３）に対して改造時切断されるパタ
   ーンを介して接続してある基板内配線パターン（５）と
   、 該基板（１）の内層（４）に予設してあり、改造時、素
   子端子パッド（３）と接続される改造用パターン（２０
   ）とからなることを特徴とする基板改造用構造。
3. （３）素子（６）の素子端子（７）を接続するために基
   板（１）の表面層（２）に設けてある素子端子パッド（
   ３）と、 該素子端子パッド（３）に対して改造用パッドを介する
   ことなく接続してある基板内配線パターン（５）と、 該基板（１）の内層（４）に予設してある複数層の改造
   用パターン（２０Ａ、２０Ｂ、…）とからなり、 該基板（１）の表面層（２）には、 改造時に該基板内配線パターン（５）と該素子端子パッ
   ド（３）との接続をカットするための改造時カット用位
   置（１０）と、 改造時に該素子端子パッド（３）から該改造用パターン
   （２０Ａ、２０Ｂ、…）のいずれかに至る接続用ＶＩＡ
   （３１）を形成するための改造用パターン接続用位置（
   ３０）と、 改造時に該基板（１）の表面層（２）から、互いに接続
   すべき任意の２層の改造用パターン（２０Ａ、２０Ｂ）
   の両方に至るチャネル乗り替え用ＶＩＡ（４１）を形成
   するためのチャネル乗り替え用ＶＩＡ形成位置（４０）
   と、 改造時に該改造用パターン（２０Ａ、２０Ｂ、…）の不
   要部分（５１）をカットするための改造用パターンカッ
   ト位置（５０）とを有することを特徴とする基板改造用
   構造。