JP3079808B2 - 位相比較装置 - Google Patents

位相比較装置

Info

Publication number
JP3079808B2
JP3079808B2 JP04292825A JP29282592A JP3079808B2 JP 3079808 B2 JP3079808 B2 JP 3079808B2 JP 04292825 A JP04292825 A JP 04292825A JP 29282592 A JP29282592 A JP 29282592A JP 3079808 B2 JP3079808 B2 JP 3079808B2
Authority
JP
Japan
Prior art keywords
output
counter
frequency dividing
level
phase comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04292825A
Other languages
English (en)
Other versions
JPH06152395A (ja
Inventor
啓吾 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04292825A priority Critical patent/JP3079808B2/ja
Publication of JPH06152395A publication Critical patent/JPH06152395A/ja
Application granted granted Critical
Publication of JP3079808B2 publication Critical patent/JP3079808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、位相比較装置に関し、
特にプログラム・デバイダへの入力信号を分周した信号
の周期をカウントするダウン・カウンタからの出力信号
により位相比較手段からの出力信号(エラー・アウト信
号)を制御し、ロックアップタイムを短縮する位相比較
装置に関する。
【0002】
【従来の技術】従来技術の位相比較装置のブロック図を
示す図2を参照すると、この位相比較装置200は、基
準周波数をつくる基準周波数発生器5と、被測定周波数
を入力する入力部4と、入力部4からの出力信号を分周
するためのプログラム・デバイダ1と、このプロクラム
・デバイダ1へ分周値を設定する分周値設定レジスタ2
と、基準周波数発生器5の出力とプログラム・デバイデ
1からの出力とを入力する位相比較器3と、位相比較器
3の比較結果により所定のレベルを出力するチャージポ
ンプ6を有している。
【0003】次に、従来技術の位相比較装置200の動
作について説明する。
【0004】プログラムデバイダ1への入力信号(fi
n)を分周値設定レジスタ2により設定された分周値
(N)により分周された信号と基準周波数発生器5から
の基準周波数信号(fref)との位相を位相比較器3
で比較し、その結果によりチャージポンプ6からはfr
eft>fin/Nなら低レベルを出力し、fref<
fin/Nなら高レベルを出力し、fref=fin/
Nなら高インピーダンスを出力する。(図4参照) また、図5に示すようにチャージポンプ6からの出力2
01は、ローパスフィルタ12にて高周波成分が取り除
かれた後、直流成分がVCO13に入力され、その電圧
レベルに応じた周波数がVCO13より出力される。ま
た、VCO13からの出力信号は再び入力部4に入力さ
れ、徐々に所定の周波数に近づくように動作させながら
この動作を繰り返し行い出力201をロックする。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の位相比較装置では、チャージポンプからの出力であ
る高レベルおよび低レベルのそれぞれの間に高インピー
ダンス状態が存在していたため、大きく周波数を変化さ
せたときロックアップタイムが長くなる問題点があっ
た。
【0006】
【課題を解決するための手段】本発明の位相比較装置
は、基準周波数入力手段と、被測定周波数入力手段と、
前記被測定周波数を分周する可変分周手段と、前記可変
分周手段に分周値を設定するための分周値設定手段と、
前記基準周波数入力手段の出力と前記可変分周手段の出
力を入力とする位相比較手段と、前記位相比較手段の比
較結果により高レベルまたは低レベルまたは高インピー
ダンス状態を出力する第1のレベル出力手段を具備する
位相比較装置において、前記可変分周手段の出力の周期
を測定するためのダウンカウンタと、前記可変分周手段
の出力のエッジにより前記ダウンカウンタのストップま
たはストップ解除の制御をするカウンタ制御部を備え、
前記ダウンカウンタの出力が0でないなら、高レベルま
たは低レベル状態を出力し、前記ダウンカウンタの出力
が0のときは、高インピーダンス状態を出力する第2の
レベル出力手段とを有する構成である。
【0007】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0008】図1は本発明の1実施例の位相比較装置の
ブロック図であり、従来技術の位相比較装置の同一の構
成要素については、同一の参照番号を付してある。
【0009】この実施例の位相比較装置100は、プロ
グラム・デバイス1からの出力fin/Nの周期を測定
するためカウンタ制御部7とプリセッタブル・ダウン・
カウンタ8と出力セレクタ11とチャージポンプ6′を
有する。
【0010】この実施例の位相比較装置100の動作を
図6を参照して説明すると、プリセッタブル・ダウン・
カウンタ8には所望の周期データを設定し、ダウン・カ
ウンタ8によりダウン・カウントする。次にfin/N
信号の立ち上がり(または立ち下がり)エッジによりカ
ウンタ制御部7は前記カウンタ8のカウントをストップ
状態にし、ストップ状態中に前記カウンタ8の読み出し
と所望の周期データのウリセットを順に行い、ストップ
解除を行うと同時にカウントスタートを行う(図6参
照)。
【0011】このとき読み出した前記カウンタ8のデー
タが“0”でないなら、出力セレクタ11により選択さ
れた所定のレベル(高レベルまたは低レベル)がチャー
ジポンプ6’から出力され、出力fin/Nの周期が所
望の周期と一致(ダウン・カウンタ8の値が0)したな
ら出力の高インピーダンス状態に保つ。
【0012】また、前記ダウン・カウンタ8に設定を行
うデータは(所望の周期)/(カウンタ8のクロック周
期)の値を設定する。
【0013】以上、実施例1により出力されるチャージ
ポンプ6の出力101およびチャージポンプ6’の出力
102の接続応用例を図7および図8に示す。また、実
施例1においてダウン・カウントによるアンダーフロー
のフラグを設け読み出し時前記カウンタ8のデータと共
に読み出すようにしアンダーフロー時、不一致とする。
【0014】
【発明の効果】以上説明したように本発明は、所定の周
波数に一致するまでは高レベルまたは低レベルを出力し
たままにし、一致したならば出力を高インピーダンス状
態にするよう出力を制御したので、大きく周波数を変化
させたときにロックアップタイムを短縮するという効果
を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の位相比較装置のブロック図
である。
【図2】従来技術の位相比較装置のブロック図である。
【図3】図1に示す位相比較器の回路図である。
【図4】図2に示す従来例のタイミングチャートであ
る。
【図5】図2に示す従来例の応用例のブロック図であ
る。
【図6】図1に示す実施例の動作を説明するタイミング
チャートである。
【図7】図1に示す出力の応用接続例である。
【図8】図1に示す出力の他の応用接続例である。
【符号の説明】
1 プログラマブル・デバイダ 2 分周値設定レジスタ 3 位相比較器 4 入力端子 5 基準周波数発生器 6 第1のチャージポンプ 6’ 第2のチャージポンプ 7 カウンタ制御部 8 周期測定用プリセッタブル・ダウン・カウンタ 11 セレクタ 12 ローパスフィルタ 13 VCO 100,200 位相比較装置 101,102 チャージポンプ出力

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基準周波数入力手段と、被測定周波数入
    力手段と、前記被測定周波数を分周する可変分周手段
    と、前記可変分周手段に分周値を設定するための分周値
    設定手段と、前記基準周波数入力手段の出力と前記可変
    分周手段の出力を入力とする位相比較手段と、前記位相
    比較手段の比較結果により高レベルまたは低レベルまた
    は高インピーダンス状態を出力する第1のレベル出力手
    段を具備する位相比較装置において、 前記可変分周手段の出力の周期を測定するためのダウン
    カウンタと、前記可変分周手段の出力のエッジにより前
    記ダウンカウンタのストップまたはストップ解除の制御
    をするカウンタ制御部を備え、前記ダウンカウンタの出
    力が0でないなら、高レベルまたは低レベル状態を出力
    し、前記ダウンカウンタの出力が0のときは、高インピ
    ーダンス状態を出力する第2のレベル出力手段とを有す
    ることを特徴とする位相比較装置。
JP04292825A 1992-10-30 1992-10-30 位相比較装置 Expired - Fee Related JP3079808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04292825A JP3079808B2 (ja) 1992-10-30 1992-10-30 位相比較装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04292825A JP3079808B2 (ja) 1992-10-30 1992-10-30 位相比較装置

Publications (2)

Publication Number Publication Date
JPH06152395A JPH06152395A (ja) 1994-05-31
JP3079808B2 true JP3079808B2 (ja) 2000-08-21

Family

ID=17786837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04292825A Expired - Fee Related JP3079808B2 (ja) 1992-10-30 1992-10-30 位相比較装置

Country Status (1)

Country Link
JP (1) JP3079808B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101687633B1 (ko) * 2016-01-19 2016-12-19 정지화 진공챔버를 이용한 폐합성수지 탈수 장치

Also Published As

Publication number Publication date
JPH06152395A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
US5771264A (en) Digital delay lock loop for clock signal frequency multiplication
JP3094977B2 (ja) Pll回路
JPS5914997B2 (ja) 電動機の速度制御装置
JPH0661851A (ja) 周波数シンセサイザ
US4773031A (en) Method and circuit for digital frequency multiplication
JP3379209B2 (ja) クロックデューティ比自動調整回路
JP2907033B2 (ja) タイミング信号発生装置
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JP3079808B2 (ja) 位相比較装置
JP3079809B2 (ja) 位相比較装置
JPH11355107A (ja) 高周波数クロック発生用回路
JPH0697822A (ja) Pllパラメータの調整方法
JPH05276025A (ja) 位相比較装置
JPH06104740A (ja) 入力信号のエッジ時刻測定回路及びディジタルpll装置
JPH06104741A (ja) ディジタルpll装置
JPH05315898A (ja) トリガ同期回路
JPH10319149A (ja) 信号区間測定装置
JP2543514B2 (ja) タイミング信号発生器
JPH033517A (ja) クロック発生装置
JP3263200B2 (ja) 同期信号生成回路及び分周回路
JPS5951788B2 (ja) 位相比較装置
JPH0653821A (ja) ディジタルpll回路
JPS583423B2 (ja) 分周回路
JPH07111454A (ja) 高速切替周波数シンセサイザ回路
JP2679486B2 (ja) フレームアライナ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000523

LAPS Cancellation because of no payment of annual fees