JPS583423B2 - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS583423B2 JPS583423B2 JP5825177A JP5825177A JPS583423B2 JP S583423 B2 JPS583423 B2 JP S583423B2 JP 5825177 A JP5825177 A JP 5825177A JP 5825177 A JP5825177 A JP 5825177A JP S583423 B2 JPS583423 B2 JP S583423B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- output
- frequency
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は累算器を使用しているが位相ジツタの少ない分
周出力が得られる分周回路に関するものである。
周出力が得られる分周回路に関するものである。
従来から分周回路には各種の回路が使用されている。
このうち、累算器を使用したものは分周比がＭ／Ｎの出
力で得られることが知られている。
力で得られることが知られている。
ここに、Ｍ，Ｎは自然数で１＜Ｍ＜Ｎである。
第１図は累算器を使用した従来の分周回路の系統図であ
る。
る。
第１図で１は基準周波数、２は設定器、３は累算器であ
る。
る。
基準周波数１は分周される周波数であり、その周波数を
ｆ。
ｆ。
とする。設定器２は分周出力を得るために設定するもの
で、その設定値をＡｆとする。
で、その設定値をＡｆとする。
設定値Ａｆは任意の値を設定することができる。
累算器３は周波数ｆ。に相当する数値Ａｆｏの容量をも
ち、累算値が数値Ａｆｏをこえるごとに１個のオーバー
フローパルスを出す。
ち、累算値が数値Ａｆｏをこえるごとに１個のオーバー
フローパルスを出す。
第２図は第１図の動作説明図の１例である。
第２図の縦軸は累算器３の加算内容を示し、横軸は時間
を示す。
を示す。
第２図では数値Ａｆｏ＝１０００、設定値Ａｆ＝ ３
０ ０とした場合が示されている。
０ ０とした場合が示されている。
すなわち、基準周波数１は１０００Ｈｚであり、分周比
１ ０ ０ ０／３ ０ ０＝３．３ ３・・・で分周
出力として３００Ｈｚが得られる場合の説明図が示され
ている。
１ ０ ０ ０／３ ０ ０＝３．３ ３・・・で分周
出力として３００Ｈｚが得られる場合の説明図が示され
ている。
累算器３には設定器２の設定値Ａｆが時間ｔ０ごとに累
積加算されていく状態が第２図に階段状の図形として示
される。
積加算されていく状態が第２図に階段状の図形として示
される。
ここに時間ｔ０＝１／ｆ０で、第２図の場合はｔ０＝１
ｍＳである。
ｍＳである。
この場合、累算器３の最初の剰余項Ａ１＝４０の場合が
例示されている。
例示されている。
したがって、累算器３の累算値は４０，３４０、６４０
，９４０となり、累算値が１ ０００に達するとオーバ
ーフローパルスを時刻Ｔ１０で１個だし、このときの剰
余項Ａ２＝２４０となる。
，９４０となり、累算値が１ ０００に達するとオーバ
ーフローパルスを時刻Ｔ１０で１個だし、このときの剰
余項Ａ２＝２４０となる。
以下、同様にして時刻Ｔ２０、Ｔ３０でオーバーフロー
パルスを出し、そのときの剰余項Ａ３＝１４０，Ａ４＝
４０となり、最初の剰余項Ａ１＝４０と同じになる。
パルスを出し、そのときの剰余項Ａ３＝１４０，Ａ４＝
４０となり、最初の剰余項Ａ１＝４０と同じになる。
第２図からわかるとおり、時刻Ｔ３０までの時間は時間
ｔ０の１０倍であり、この間にパルスを３個送出してい
るから、基準周波数１が１０００Ｈｚの場合は累算器３
からのオーバーフローパルス数は３００個／秒となり、
オーバーフローパルス信号の周波数が求める分周周波数
になる。
ｔ０の１０倍であり、この間にパルスを３個送出してい
るから、基準周波数１が１０００Ｈｚの場合は累算器３
からのオーバーフローパルス数は３００個／秒となり、
オーバーフローパルス信号の周波数が求める分周周波数
になる。
しかしながら、第２図の原点から時刻Ｔ１０までの時間
は４ｔｏであり、時刻Ｔ１０から時刻Ｔ２０までの時間
および時刻Ｔ２０から時刻Ｔ３０までの時間はそれぞれ
３ｔｏである。
は４ｔｏであり、時刻Ｔ１０から時刻Ｔ２０までの時間
および時刻Ｔ２０から時刻Ｔ３０までの時間はそれぞれ
３ｔｏである。
したがって、第１図のような累算器を使用した分周回路
では、分周出力が均一な間隔で得られない場合があり、
ＰＭジツタが生ずることとなる。
では、分周出力が均一な間隔で得られない場合があり、
ＰＭジツタが生ずることとなる。
第１図の分周回路を周波数シンセサイザなどに使用する
と、前記位相ジツタは不要周波数成分となり、特性劣化
の一因となる。
と、前記位相ジツタは不要周波数成分となり、特性劣化
の一因となる。
分周比が大であれば、位相ジツタはほとんど無視できる
が、分周比が大のときは分周周波数の上限が制限された
り、基準周波数１を高くする必要があるなどの欠点があ
った。
が、分周比が大のときは分周周波数の上限が制限された
り、基準周波数１を高くする必要があるなどの欠点があ
った。
本発明は前記欠点をなくすためになされたものであり、
累算器を使用した分周回路出力から位相ジツタを除去す
るものである。
累算器を使用した分周回路出力から位相ジツタを除去す
るものである。
第２図で階段状の図形に接した斜線Ｌ１ ，Ｌ２，Ｌ３
の傾斜はそれぞれＡｆ／ｔ０である。
の傾斜はそれぞれＡｆ／ｔ０である。
ここで、斜線Ｌ１， Ｌ２， Ｌ３が第２図の横軸と交
わる点をそれぞれＰ１，Ｐ２，Ｐ３とすれば、点Ｐ１，
Ｐ２，Ｐ３と時刻Ｔ１０、Ｔ２０、Ｔ３０との差の時
間ｔ１，ｔ２，ｔ３はそれぞれ次のようになる。
わる点をそれぞれＰ１，Ｐ２，Ｐ３とすれば、点Ｐ１，
Ｐ２，Ｐ３と時刻Ｔ１０、Ｔ２０、Ｔ３０との差の時
間ｔ１，ｔ２，ｔ３はそれぞれ次のようになる。
ｔ１＝（ｔｏ／Ａｆ）×Ａ２＝（１ｍＳ／３００）×２
４０ｔ２＝（ｔｏ／Ａｆ）×Ａ３＝（１ｍＳ／３００）
×１４０ｔ３＝（ｔｏ／Ａｆ）×Ａ，＝（１ｍＳ／３０
０）×４０したがって、点Ｐ１と点Ｐ２の間の時間は、
３ ｔ０＋ｔｌ−ｔ２＝（ １０／３ ）ｍｓまた、点
Ｐ２と点Ｐ３の間の時間は、 ３ ｔ０＋ｔ２ − ｔ３＝（ １ ０／３ ）ｍｓこ
れから斜線Ｌ１， Ｌ２， Ｌ３の横軸方向の時間間隔
は互いに等しいことがわかる。
４０ｔ２＝（ｔｏ／Ａｆ）×Ａ３＝（１ｍＳ／３００）
×１４０ｔ３＝（ｔｏ／Ａｆ）×Ａ，＝（１ｍＳ／３０
０）×４０したがって、点Ｐ１と点Ｐ２の間の時間は、
３ ｔ０＋ｔｌ−ｔ２＝（ １０／３ ）ｍｓまた、点
Ｐ２と点Ｐ３の間の時間は、 ３ ｔ０＋ｔ２ − ｔ３＝（ １ ０／３ ）ｍｓこ
れから斜線Ｌ１， Ｌ２， Ｌ３の横軸方向の時間間隔
は互いに等しいことがわかる。
したがって点Ｐ１，Ｐ２，Ｐ３の位置でパルスを発生さ
せれはジツタのない分周信号が得られることになる。
せれはジツタのない分周信号が得られることになる。
なお、第２図で時間ｔ３が２つ示されているが、これは
同じ状態が繰り返されることを示している。
同じ状態が繰り返されることを示している。
第３図は本発明の構成を示す系統図である。
第３図で１．２．３は第１図と同じであり、４は第１図
の設定器２の設定値Ａｆに比例した電圧を発生する電圧
発生器、５は積分器、６は記憶器、７はＤ−Ａ変換器、
８は電圧比較器である。
の設定器２の設定値Ａｆに比例した電圧を発生する電圧
発生器、５は積分器、６は記憶器、７はＤ−Ａ変換器、
８は電圧比較器である。
第４図は第３図の動作説明図の１例である。
第４図の縦軸は電圧表示であり、横軸は第２図と同じで
時間を示す。
時間を示す。
累算器３の累算値が数値Ａｆｏに達するとオーバーフロ
ーパルスが１個送出される。
ーパルスが１個送出される。
このパルスが送出される時刻は第２図と同じように時刻
Ｔ１０ 、 Ｔ２０ ＋ Ｔ３０ 、・・・である。
Ｔ１０ 、 Ｔ２０ ＋ Ｔ３０ 、・・・である。
このときの剰余項Ａを記憶器６に記憶する。
オーバーフローパルスが送出された後一定時間経過して
から積分器５が積分を開始する。
から積分器５が積分を開始する。
この一定時間は第４図では時間ｔＬで示され、記憶器６
からＤ−Ａ変換器７の動作が完了するまでの時間に余裕
をもたせるために設けられる。
からＤ−Ａ変換器７の動作が完了するまでの時間に余裕
をもたせるために設けられる。
なお、第３図の基準周波数１の上限は累算器３やＤ−Ａ
変換器７などの特性から通常は数ＭＨｚ度である。
変換器７などの特性から通常は数ＭＨｚ度である。
積分器５の充電電圧は電圧発生器４により設定値Ａｆに
比例するので、積分波形の傾斜角θはｔａｎθ＝Ａｆ／
ｔ０で表わすことができる。
比例するので、積分波形の傾斜角θはｔａｎθ＝Ａｆ／
ｔ０で表わすことができる。
記憶器６に記憶された剰余項Ａ（第２図でＡ１，Ａ２，
Ａ３で示されているもの）はＤ−Ａ変換器７により電圧
ＶＡ（第４図では■Ａ１，■Ａ２，■Ａ３で示されてい
るもの）に変換される。
Ａ３で示されているもの）はＤ−Ａ変換器７により電圧
ＶＡ（第４図では■Ａ１，■Ａ２，■Ａ３で示されてい
るもの）に変換される。
Ｄ−Ａ変換器７の出力電圧ＶＡは電圧■０から引算され
、電圧（■０一■Ａ）となって電圧比較器８に加えられ
る。
、電圧（■０一■Ａ）となって電圧比較器８に加えられ
る。
ここに電圧Ｖ０は電圧■Ａよりも大きい任意の電圧であ
るが、電圧（Ｖ０−ＶＡ）は積分器５の最大積分出力よ
りも小さくなるように設定される。
るが、電圧（Ｖ０−ＶＡ）は積分器５の最大積分出力よ
りも小さくなるように設定される。
第４図の９は電圧（Ｖ０−ＶＡ）を示す線であり、たと
えば時刻Ｔ１０から時刻Ｔ２０までの間で線９が曲がっ
ているのはＤ−Ａ変換器６が動作して電圧（Ｖ０−■Ａ
１）から電圧（Ｖ０−ＶＡ２）までに達する経過を示す
ものである。
えば時刻Ｔ１０から時刻Ｔ２０までの間で線９が曲がっ
ているのはＤ−Ａ変換器６が動作して電圧（Ｖ０−■Ａ
１）から電圧（Ｖ０−ＶＡ２）までに達する経過を示す
ものである。
電圧■。を増減すると、第４図で線９は縦軸方向に平行
移動する。
移動する。
平行移動することができる範囲は前記したとおり電圧■
。
。
が電圧■Ａより大で、かつ電圧（Ｖ０−ＶＡ）が積分器
５の最大出力よりも小の範囲である。
５の最大出力よりも小の範囲である。
この理由は第４図の積分器５の出力である斜線の傾斜角
がいずれも等しいことから明らかである。
がいずれも等しいことから明らかである。
また、電圧（Ｖ０一ＶＡ）の意味は第２図の時間ｔ１，
ｔ２＋ｔ３がいずれも時刻Ｔ１０＋Ｔ２０ 、 Ｔ３０
に対して負の方向にあり、第４図で第２図と同じ条件を
設定するためには電圧■Ａが負方向にならなければなら
ないからである。
ｔ２＋ｔ３がいずれも時刻Ｔ１０＋Ｔ２０ 、 Ｔ３０
に対して負の方向にあり、第４図で第２図と同じ条件を
設定するためには電圧■Ａが負方向にならなければなら
ないからである。
積分器５の出力波形は傾斜角θで上昇し、積分電圧が電
圧（■０−■Ａ）に達するごとに電圧比較器８の出力は
反転する。
圧（■０−■Ａ）に達するごとに電圧比較器８の出力は
反転する。
この反転した時刻にパルスを１個出力端子に送出する。
さらに積分器５の積分動作が進み時刻Ｔ１０ ＋ Ｔ２
０ ＋ Ｔ３０・・・に達すると積分器５はクリヤされ
、ふたたび時間ｔＬが経過した後に積分を開始する。
０ ＋ Ｔ３０・・・に達すると積分器５はクリヤされ
、ふたたび時間ｔＬが経過した後に積分を開始する。
第４図の１０に矢印で示した時刻に電圧比較器８の出力
は反転する。
は反転する。
第４図に示す時間ｔ１＋ｔ２＋ｔ３はそれぞれ第２図の
時間ｔ１，ｔ２．ｔ３に対応する。
時間ｔ１，ｔ２．ｔ３に対応する。
すなわち、第４回では第２図の時間ｔ１，ｔ２，ｔ３を
得るために積分器５から第２図の斜線ＬＩ 、 Ｌ２
，Ｌ３に相当する積分出力電圧を得、さらにこの積分器
５の出力と電圧（Ｖ０−ＶＡ）とを比較する。
得るために積分器５から第２図の斜線ＬＩ 、 Ｌ２
，Ｌ３に相当する積分出力電圧を得、さらにこの積分器
５の出力と電圧（Ｖ０−ＶＡ）とを比較する。
第４図の時間ｔ１は電圧ＶＡ２の間だけ積分器５の積分
出力がでている時間と同じであり、第２図の時間ｔ１が
第３図の構成により置換して得られたことを示す。
出力がでている時間と同じであり、第２図の時間ｔ１が
第３図の構成により置換して得られたことを示す。
第４図の時間ｔ２，ｔ３についても全く同様である。
したがって、第４図の１０に矢印で示した時刻に発生す
るパルスの時間間隔ｔＤはいずれも等しくなり、このパ
ルスが求める分周出力となる。
るパルスの時間間隔ｔＤはいずれも等しくなり、このパ
ルスが求める分周出力となる。
なお、第４図で時間ｔ３が時間ｔ１の前にあるが、第４
図の時間ｔ３は時間ｔ１の前周期のものが示されており
、時間ｔ１，ｔ２，ｔ３が連続して繰り返す場合の状態
を示したものである。
図の時間ｔ３は時間ｔ１の前周期のものが示されており
、時間ｔ１，ｔ２，ｔ３が連続して繰り返す場合の状態
を示したものである。
以上詳細に説明したとおり、本発明にかかる分周回路を
使用すれば累算器を使用しているにもかかわらず分周出
力は均一間隔で得られるので分周出力からＰＭジツタを
除去することができ、さらにＤ−Ａ変換器を使用してい
るがＤ−Ａ変換器は分周出力の時間間隔で動作すればよ
いので比較的低速のものを使用できる利点がある。
使用すれば累算器を使用しているにもかかわらず分周出
力は均一間隔で得られるので分周出力からＰＭジツタを
除去することができ、さらにＤ−Ａ変換器を使用してい
るがＤ−Ａ変換器は分周出力の時間間隔で動作すればよ
いので比較的低速のものを使用できる利点がある。
第１図は累算器を使用した従来の分周回路の系統図、第
２図は第１図の動作説明図の１例、第３図は本発明の構
成を示す系統図、第４図は第３図の動作説明図の１例で
ある。 １は基準周波数、２は設定器、３は累算器、４は電圧発
生器、５は積分器、６は記憶器、７はＤ−Ａ変換器、８
は電圧比較器。
２図は第１図の動作説明図の１例、第３図は本発明の構
成を示す系統図、第４図は第３図の動作説明図の１例で
ある。 １は基準周波数、２は設定器、３は累算器、４は電圧発
生器、５は積分器、６は記憶器、７はＤ−Ａ変換器、８
は電圧比較器。
Claims (1)
- １ 分周される基準周波数１の周波数値に比例した容量
をもつ累算器３と、分周周波数の周波数値を設定する設
定器２と、分周周波数の周波数値に比例した電圧を発生
する電圧発生器４と、電圧発生器４の出力を積分する積
分器５と、累算器３がオーバーフローするごとに累算器
３の剰余項を記憶する記憶器６と、記憶器６の出力を電
圧に変換するＤ−Ａ変換器７と、積分器５の出力とＤ−
Ａ変換器７との出力を比較する電圧比較器８とからなり
、基準周波数１の１周期ごとに設定器２の数値を累算器
３で累算し、累算器３がオーバーフローするごとに電圧
発生器４の電圧を積分器５で積分した出力と、累算器３
の剰余項を電圧に変換したＤ−Ａ変換器７の出力とを電
圧比較器８で比較し、積分器５の出力が増えていきＤ−
Ａ変換器７の出力と一致するときに電圧比較器８から出
力を出すことを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5825177A JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5825177A JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53143155A JPS53143155A (en) | 1978-12-13 |
| JPS583423B2 true JPS583423B2 (ja) | 1983-01-21 |
Family
ID=13078904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5825177A Expired JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583423B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399612A (ja) * | 1986-10-15 | 1988-04-30 | Aikomu Kk | 周波数シンセサイザ− |
| JPH0630438B2 (ja) * | 1987-07-06 | 1994-04-20 | 横河電機株式会社 | パルス発生回路 |
| JPH01108807A (ja) * | 1987-10-21 | 1989-04-26 | Fujitsu Ten Ltd | パルス発生回路 |
-
1977
- 1977-05-20 JP JP5825177A patent/JPS583423B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53143155A (en) | 1978-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5931897B2 (ja) | 周波数合成装置 | |
| US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
| US5153526A (en) | Numerical control type oscillator apparatus | |
| JPS583423B2 (ja) | 分周回路 | |
| US4502105A (en) | Inverter firing control with pulse averaging error compensation | |
| US4504899A (en) | Inverter firing control with error compensation | |
| US5637986A (en) | Power control device of alternator for vehicle | |
| US4197508A (en) | Period-to-voltage converting device | |
| US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
| US4064461A (en) | Receiver including a station finding circuit | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2505621B2 (ja) | 周期／電圧変換回路 | |
| JP3079808B2 (ja) | 位相比較装置 | |
| SU868973A1 (ru) | Синтезатор частот | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JP2982480B2 (ja) | 位相同期回路 | |
| JPH0357715B2 (ja) | ||
| JPH0850151A (ja) | 周波数ー電圧変換装置 | |
| SU1601736A1 (ru) | Цифровой генератор качающейс частоты | |
| JP2511657B2 (ja) | 周波数シンセサイザ | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| JPH0141233Y2 (ja) | ||
| JPH07111454A (ja) | 高速切替周波数シンセサイザ回路 | |
| SU1095345A1 (ru) | Умножитель частоты |