JPS583423B2 - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS583423B2 JPS583423B2 JP5825177A JP5825177A JPS583423B2 JP S583423 B2 JPS583423 B2 JP S583423B2 JP 5825177 A JP5825177 A JP 5825177A JP 5825177 A JP5825177 A JP 5825177A JP S583423 B2 JPS583423 B2 JP S583423B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- output
- frequency
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は累算器を使用しているが位相ジツタの少ない分
周出力が得られる分周回路に関するものである。
周出力が得られる分周回路に関するものである。
従来から分周回路には各種の回路が使用されている。
このうち、累算器を使用したものは分周比がM/Nの出
力で得られることが知られている。
力で得られることが知られている。
ここに、M,Nは自然数で1<M<Nである。
第1図は累算器を使用した従来の分周回路の系統図であ
る。
る。
第1図で1は基準周波数、2は設定器、3は累算器であ
る。
る。
基準周波数1は分周される周波数であり、その周波数を
f。
f。
とする。設定器2は分周出力を得るために設定するもの
で、その設定値をAfとする。
で、その設定値をAfとする。
設定値Afは任意の値を設定することができる。
累算器3は周波数f。に相当する数値Afoの容量をも
ち、累算値が数値Afoをこえるごとに1個のオーバー
フローパルスを出す。
ち、累算値が数値Afoをこえるごとに1個のオーバー
フローパルスを出す。
第2図は第1図の動作説明図の1例である。
第2図の縦軸は累算器3の加算内容を示し、横軸は時間
を示す。
を示す。
第2図では数値Afo=1000、設定値Af= 3
0 0とした場合が示されている。
0 0とした場合が示されている。
すなわち、基準周波数1は1000Hzであり、分周比
1 0 0 0/3 0 0=3.3 3・・・で分周
出力として300Hzが得られる場合の説明図が示され
ている。
1 0 0 0/3 0 0=3.3 3・・・で分周
出力として300Hzが得られる場合の説明図が示され
ている。
累算器3には設定器2の設定値Afが時間t0ごとに累
積加算されていく状態が第2図に階段状の図形として示
される。
積加算されていく状態が第2図に階段状の図形として示
される。
ここに時間t0=1/f0で、第2図の場合はt0=1
mSである。
mSである。
この場合、累算器3の最初の剰余項A1=40の場合が
例示されている。
例示されている。
したがって、累算器3の累算値は40,340、640
,940となり、累算値が1 000に達するとオーバ
ーフローパルスを時刻T10で1個だし、このときの剰
余項A2=240となる。
,940となり、累算値が1 000に達するとオーバ
ーフローパルスを時刻T10で1個だし、このときの剰
余項A2=240となる。
以下、同様にして時刻T20、T30でオーバーフロー
パルスを出し、そのときの剰余項A3=140,A4=
40となり、最初の剰余項A1=40と同じになる。
パルスを出し、そのときの剰余項A3=140,A4=
40となり、最初の剰余項A1=40と同じになる。
第2図からわかるとおり、時刻T30までの時間は時間
t0の10倍であり、この間にパルスを3個送出してい
るから、基準周波数1が1000Hzの場合は累算器3
からのオーバーフローパルス数は300個/秒となり、
オーバーフローパルス信号の周波数が求める分周周波数
になる。
t0の10倍であり、この間にパルスを3個送出してい
るから、基準周波数1が1000Hzの場合は累算器3
からのオーバーフローパルス数は300個/秒となり、
オーバーフローパルス信号の周波数が求める分周周波数
になる。
しかしながら、第2図の原点から時刻T10までの時間
は4toであり、時刻T10から時刻T20までの時間
および時刻T20から時刻T30までの時間はそれぞれ
3toである。
は4toであり、時刻T10から時刻T20までの時間
および時刻T20から時刻T30までの時間はそれぞれ
3toである。
したがって、第1図のような累算器を使用した分周回路
では、分周出力が均一な間隔で得られない場合があり、
PMジツタが生ずることとなる。
では、分周出力が均一な間隔で得られない場合があり、
PMジツタが生ずることとなる。
第1図の分周回路を周波数シンセサイザなどに使用する
と、前記位相ジツタは不要周波数成分となり、特性劣化
の一因となる。
と、前記位相ジツタは不要周波数成分となり、特性劣化
の一因となる。
分周比が大であれば、位相ジツタはほとんど無視できる
が、分周比が大のときは分周周波数の上限が制限された
り、基準周波数1を高くする必要があるなどの欠点があ
った。
が、分周比が大のときは分周周波数の上限が制限された
り、基準周波数1を高くする必要があるなどの欠点があ
った。
本発明は前記欠点をなくすためになされたものであり、
累算器を使用した分周回路出力から位相ジツタを除去す
るものである。
累算器を使用した分周回路出力から位相ジツタを除去す
るものである。
第2図で階段状の図形に接した斜線L1 ,L2,L3
の傾斜はそれぞれAf/t0である。
の傾斜はそれぞれAf/t0である。
ここで、斜線L1, L2, L3が第2図の横軸と交
わる点をそれぞれP1,P2,P3とすれば、点P1,
P2,P3と時刻T10、T20、T30との差の時
間t1,t2,t3はそれぞれ次のようになる。
わる点をそれぞれP1,P2,P3とすれば、点P1,
P2,P3と時刻T10、T20、T30との差の時
間t1,t2,t3はそれぞれ次のようになる。
t1=(to/Af)×A2=(1mS/300)×2
40t2=(to/Af)×A3=(1mS/300)
×140t3=(to/Af)×A,=(1mS/30
0)×40したがって、点P1と点P2の間の時間は、
3 t0+tl−t2=( 10/3 )msまた、点
P2と点P3の間の時間は、 3 t0+t2 − t3=( 1 0/3 )msこ
れから斜線L1, L2, L3の横軸方向の時間間隔
は互いに等しいことがわかる。
40t2=(to/Af)×A3=(1mS/300)
×140t3=(to/Af)×A,=(1mS/30
0)×40したがって、点P1と点P2の間の時間は、
3 t0+tl−t2=( 10/3 )msまた、点
P2と点P3の間の時間は、 3 t0+t2 − t3=( 1 0/3 )msこ
れから斜線L1, L2, L3の横軸方向の時間間隔
は互いに等しいことがわかる。
したがって点P1,P2,P3の位置でパルスを発生さ
せれはジツタのない分周信号が得られることになる。
せれはジツタのない分周信号が得られることになる。
なお、第2図で時間t3が2つ示されているが、これは
同じ状態が繰り返されることを示している。
同じ状態が繰り返されることを示している。
第3図は本発明の構成を示す系統図である。
第3図で1.2.3は第1図と同じであり、4は第1図
の設定器2の設定値Afに比例した電圧を発生する電圧
発生器、5は積分器、6は記憶器、7はD−A変換器、
8は電圧比較器である。
の設定器2の設定値Afに比例した電圧を発生する電圧
発生器、5は積分器、6は記憶器、7はD−A変換器、
8は電圧比較器である。
第4図は第3図の動作説明図の1例である。
第4図の縦軸は電圧表示であり、横軸は第2図と同じで
時間を示す。
時間を示す。
累算器3の累算値が数値Afoに達するとオーバーフロ
ーパルスが1個送出される。
ーパルスが1個送出される。
このパルスが送出される時刻は第2図と同じように時刻
T10 、 T20 + T30 、・・・である。
T10 、 T20 + T30 、・・・である。
このときの剰余項Aを記憶器6に記憶する。
オーバーフローパルスが送出された後一定時間経過して
から積分器5が積分を開始する。
から積分器5が積分を開始する。
この一定時間は第4図では時間tLで示され、記憶器6
からD−A変換器7の動作が完了するまでの時間に余裕
をもたせるために設けられる。
からD−A変換器7の動作が完了するまでの時間に余裕
をもたせるために設けられる。
なお、第3図の基準周波数1の上限は累算器3やD−A
変換器7などの特性から通常は数MHz度である。
変換器7などの特性から通常は数MHz度である。
積分器5の充電電圧は電圧発生器4により設定値Afに
比例するので、積分波形の傾斜角θはtanθ=Af/
t0で表わすことができる。
比例するので、積分波形の傾斜角θはtanθ=Af/
t0で表わすことができる。
記憶器6に記憶された剰余項A(第2図でA1,A2,
A3で示されているもの)はD−A変換器7により電圧
VA(第4図では■A1,■A2,■A3で示されてい
るもの)に変換される。
A3で示されているもの)はD−A変換器7により電圧
VA(第4図では■A1,■A2,■A3で示されてい
るもの)に変換される。
D−A変換器7の出力電圧VAは電圧■0から引算され
、電圧(■0一■A)となって電圧比較器8に加えられ
る。
、電圧(■0一■A)となって電圧比較器8に加えられ
る。
ここに電圧V0は電圧■Aよりも大きい任意の電圧であ
るが、電圧(V0−VA)は積分器5の最大積分出力よ
りも小さくなるように設定される。
るが、電圧(V0−VA)は積分器5の最大積分出力よ
りも小さくなるように設定される。
第4図の9は電圧(V0−VA)を示す線であり、たと
えば時刻T10から時刻T20までの間で線9が曲がっ
ているのはD−A変換器6が動作して電圧(V0−■A
1)から電圧(V0−VA2)までに達する経過を示す
ものである。
えば時刻T10から時刻T20までの間で線9が曲がっ
ているのはD−A変換器6が動作して電圧(V0−■A
1)から電圧(V0−VA2)までに達する経過を示す
ものである。
電圧■。を増減すると、第4図で線9は縦軸方向に平行
移動する。
移動する。
平行移動することができる範囲は前記したとおり電圧■
。
。
が電圧■Aより大で、かつ電圧(V0−VA)が積分器
5の最大出力よりも小の範囲である。
5の最大出力よりも小の範囲である。
この理由は第4図の積分器5の出力である斜線の傾斜角
がいずれも等しいことから明らかである。
がいずれも等しいことから明らかである。
また、電圧(V0一VA)の意味は第2図の時間t1,
t2+t3がいずれも時刻T10+T20 、 T30
に対して負の方向にあり、第4図で第2図と同じ条件を
設定するためには電圧■Aが負方向にならなければなら
ないからである。
t2+t3がいずれも時刻T10+T20 、 T30
に対して負の方向にあり、第4図で第2図と同じ条件を
設定するためには電圧■Aが負方向にならなければなら
ないからである。
積分器5の出力波形は傾斜角θで上昇し、積分電圧が電
圧(■0−■A)に達するごとに電圧比較器8の出力は
反転する。
圧(■0−■A)に達するごとに電圧比較器8の出力は
反転する。
この反転した時刻にパルスを1個出力端子に送出する。
さらに積分器5の積分動作が進み時刻T10 + T2
0 + T30・・・に達すると積分器5はクリヤされ
、ふたたび時間tLが経過した後に積分を開始する。
0 + T30・・・に達すると積分器5はクリヤされ
、ふたたび時間tLが経過した後に積分を開始する。
第4図の10に矢印で示した時刻に電圧比較器8の出力
は反転する。
は反転する。
第4図に示す時間t1+t2+t3はそれぞれ第2図の
時間t1,t2.t3に対応する。
時間t1,t2.t3に対応する。
すなわち、第4回では第2図の時間t1,t2,t3を
得るために積分器5から第2図の斜線LI 、 L2
,L3に相当する積分出力電圧を得、さらにこの積分器
5の出力と電圧(V0−VA)とを比較する。
得るために積分器5から第2図の斜線LI 、 L2
,L3に相当する積分出力電圧を得、さらにこの積分器
5の出力と電圧(V0−VA)とを比較する。
第4図の時間t1は電圧VA2の間だけ積分器5の積分
出力がでている時間と同じであり、第2図の時間t1が
第3図の構成により置換して得られたことを示す。
出力がでている時間と同じであり、第2図の時間t1が
第3図の構成により置換して得られたことを示す。
第4図の時間t2,t3についても全く同様である。
したがって、第4図の10に矢印で示した時刻に発生す
るパルスの時間間隔tDはいずれも等しくなり、このパ
ルスが求める分周出力となる。
るパルスの時間間隔tDはいずれも等しくなり、このパ
ルスが求める分周出力となる。
なお、第4図で時間t3が時間t1の前にあるが、第4
図の時間t3は時間t1の前周期のものが示されており
、時間t1,t2,t3が連続して繰り返す場合の状態
を示したものである。
図の時間t3は時間t1の前周期のものが示されており
、時間t1,t2,t3が連続して繰り返す場合の状態
を示したものである。
以上詳細に説明したとおり、本発明にかかる分周回路を
使用すれば累算器を使用しているにもかかわらず分周出
力は均一間隔で得られるので分周出力からPMジツタを
除去することができ、さらにD−A変換器を使用してい
るがD−A変換器は分周出力の時間間隔で動作すればよ
いので比較的低速のものを使用できる利点がある。
使用すれば累算器を使用しているにもかかわらず分周出
力は均一間隔で得られるので分周出力からPMジツタを
除去することができ、さらにD−A変換器を使用してい
るがD−A変換器は分周出力の時間間隔で動作すればよ
いので比較的低速のものを使用できる利点がある。
第1図は累算器を使用した従来の分周回路の系統図、第
2図は第1図の動作説明図の1例、第3図は本発明の構
成を示す系統図、第4図は第3図の動作説明図の1例で
ある。 1は基準周波数、2は設定器、3は累算器、4は電圧発
生器、5は積分器、6は記憶器、7はD−A変換器、8
は電圧比較器。
2図は第1図の動作説明図の1例、第3図は本発明の構
成を示す系統図、第4図は第3図の動作説明図の1例で
ある。 1は基準周波数、2は設定器、3は累算器、4は電圧発
生器、5は積分器、6は記憶器、7はD−A変換器、8
は電圧比較器。
Claims (1)
- 1 分周される基準周波数1の周波数値に比例した容量
をもつ累算器3と、分周周波数の周波数値を設定する設
定器2と、分周周波数の周波数値に比例した電圧を発生
する電圧発生器4と、電圧発生器4の出力を積分する積
分器5と、累算器3がオーバーフローするごとに累算器
3の剰余項を記憶する記憶器6と、記憶器6の出力を電
圧に変換するD−A変換器7と、積分器5の出力とD−
A変換器7との出力を比較する電圧比較器8とからなり
、基準周波数1の1周期ごとに設定器2の数値を累算器
3で累算し、累算器3がオーバーフローするごとに電圧
発生器4の電圧を積分器5で積分した出力と、累算器3
の剰余項を電圧に変換したD−A変換器7の出力とを電
圧比較器8で比較し、積分器5の出力が増えていきD−
A変換器7の出力と一致するときに電圧比較器8から出
力を出すことを特徴とする分周回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5825177A JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5825177A JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53143155A JPS53143155A (en) | 1978-12-13 |
JPS583423B2 true JPS583423B2 (ja) | 1983-01-21 |
Family
ID=13078904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5825177A Expired JPS583423B2 (ja) | 1977-05-20 | 1977-05-20 | 分周回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS583423B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6399612A (ja) * | 1986-10-15 | 1988-04-30 | Aikomu Kk | 周波数シンセサイザ− |
JPH0630438B2 (ja) * | 1987-07-06 | 1994-04-20 | 横河電機株式会社 | パルス発生回路 |
JPH01108807A (ja) * | 1987-10-21 | 1989-04-26 | Fujitsu Ten Ltd | パルス発生回路 |
-
1977
- 1977-05-20 JP JP5825177A patent/JPS583423B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53143155A (en) | 1978-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5931897B2 (ja) | 周波数合成装置 | |
US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
US5153526A (en) | Numerical control type oscillator apparatus | |
JPS583423B2 (ja) | 分周回路 | |
US4502105A (en) | Inverter firing control with pulse averaging error compensation | |
US4504899A (en) | Inverter firing control with error compensation | |
US5637986A (en) | Power control device of alternator for vehicle | |
US4197508A (en) | Period-to-voltage converting device | |
US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
US4064461A (en) | Receiver including a station finding circuit | |
JPS5811340U (ja) | 任意周波数発生装置 | |
JPH05315898A (ja) | トリガ同期回路 | |
JP2505621B2 (ja) | 周期/電圧変換回路 | |
JP3079808B2 (ja) | 位相比較装置 | |
SU868973A1 (ru) | Синтезатор частот | |
JP2940220B2 (ja) | Fsk変調器 | |
JP2982480B2 (ja) | 位相同期回路 | |
JPH0357715B2 (ja) | ||
JPH0850151A (ja) | 周波数ー電圧変換装置 | |
SU1601736A1 (ru) | Цифровой генератор качающейс частоты | |
JP2511657B2 (ja) | 周波数シンセサイザ | |
SU1714785A2 (ru) | Формирователь случайных сигналов | |
JPH0141233Y2 (ja) | ||
JPH07111454A (ja) | 高速切替周波数シンセサイザ回路 | |
SU1095345A1 (ru) | Умножитель частоты |